KR100568587B1 - 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법 - Google Patents

승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법 Download PDF

Info

Publication number
KR100568587B1
KR100568587B1 KR1020030083433A KR20030083433A KR100568587B1 KR 100568587 B1 KR100568587 B1 KR 100568587B1 KR 1020030083433 A KR1020030083433 A KR 1020030083433A KR 20030083433 A KR20030083433 A KR 20030083433A KR 100568587 B1 KR100568587 B1 KR 100568587B1
Authority
KR
South Korea
Prior art keywords
voltage
nth
output
control signals
clock signal
Prior art date
Application number
KR1020030083433A
Other languages
English (en)
Other versions
KR20050049723A (ko
Inventor
김성은
김선영
김진경
송성준
유회준
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020030083433A priority Critical patent/KR100568587B1/ko
Priority to JP2004326239A priority patent/JP2005160293A/ja
Priority to US10/996,694 priority patent/US7157960B2/en
Priority to NL1027565A priority patent/NL1027565C2/nl
Publication of KR20050049723A publication Critical patent/KR20050049723A/ko
Application granted granted Critical
Publication of KR100568587B1 publication Critical patent/KR100568587B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

부하측 변동에 영향을 받지 않고, 안정적인 출력레벨을 가지는 승압전압을 생성하기 위한 승압전압 안정화장치 및 방법이 개시된다. 승압전압 안정화장치의 전압 감지부는 클럭신호에 따라 전원전압보다 높은 전압 레벨을 가지도록 생성된 승압전압의 레벨 변동을 감지하고, 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하며, 구동버퍼 제어부는 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하고, 구동버퍼부는 제1 내지 제2N 전류 제어신호에 따라 선택적으로 동작되어 승압전압을 생성하기 위한 충전 전류량을 조절하는 제1 내지 제N 인버터 구동부를 포함한다. 따라서, 승압전압의 변동을 감지하고, 감지된 변동량에 상응하여 충전전류량을 조절하므로, 항상 일정한 레벨을 가지는 안정적인 승압전압을 생성할 수 있다.

Description

승압전압 안정화장치 및 방법, 이를 갖는 승압전압 생성장치 및 방법{APPARATUS AND METHOD FOR STABILIZING BOOSTED VOLTAGE, APPARATUS AND METHOD FOR GENERATING BOOSTED VOLTAGE HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 승압전압 생성장치의 구성을 나타낸 블록도이다.
도 2는 도 1에 도시된 전압 감지부의 상세 구성을 나타낸 회로도이다.
도 3은 도 1에 도시된 구동버퍼부의 상세 구성을 나타낸 회로도이다.
도 4는 도 1에 도시된 구동버퍼 제어부의 상세 구성을 나타낸 회로도이다.
도 5는 클럭신호의 주파수 변화에 따른 제2 전압의 리플 변화를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 승압전압 생성방법을 수행하기 위한 플로우챠트이다.
도 7은 도 6에 도시된 감지동작 및 충전 전류량 조절 동작을 보다 상세하게 나타낸 플로우챠트이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 승압전압 생성부 110 : 전압 감지부
120 : 구동버퍼 제어부 130 : 구동 버퍼부
140 : 주파수 체배부
본 발명은 승압전압 안정화장치 및 방법에 관한 것으로서, 보다 상세하게는 부하측 변동에 영향을 받지 않고, 안정적인 출력레벨을 가지는 승압전압을 생성하기 위한 승압전압 안정화장치 및 방법에 관한 것이다.
유니버셜 시리얼 버스(Universal Serial Bus)와 같은 방식을 이용한 장치들에서는 서로 간에 데이터를 전송하는 데이터 라인(Data Line) 이외에 별도의 파워 라인(Power Line)이 필요하다.
또한, 일반적인 USB를 이용한 통신 방식에서는 컴퓨터가 호스트(Host)로 동작되고, 휴대용 장치가 주변장치(Peripheral)로 동작되어, 컴퓨터에서 제공되는 전원라인을 이용하여 컴퓨터와 휴대용 장치간의 통신이 수행된다.
그러나, 휴대용 장치 또는 주변장치의 시장이 커짐에 따라 이들 장치들 간의 통신이 중요해지고 있으며, 이들 장치 간의 통신시 USB-OTG(USB-On The Go) 기술에 의해 이루어진다.
상기한 USB-OTG 기술을 사용하기 위해서는 기존의 호스트 역할을 하였던 컴퓨터의 도움없이 휴대용 장치가 호스트 또는 주변장치의 역할을 모두 수행하는 능력을 갖추어야 하고, 그로 인하여 기존의 컴퓨터에서 제공되었던 파워 라인(Power Line)을 휴대용 장치나 주변장치에서 제공해야 하는 번거로움이 발생하였다.
또한, 전원 전압의 크기는 공정 기술의 발달로 인하여 점점 줄어들고 있으나, USB통신 규정으로 사용된 전압은 이전 기술을 배경으로 정해졌으므로 오늘날 사용되는 전원 전압보다 높은 전압을 사용하게 된다.
그러므로, USB 통신 규정으로 사용된 전압에 따른 휴대용 장치나 주변 장치에서 파워 라인을 구동할 수 있는 회로를 이들 장치에 넣기 위해서는 전원전압의 승압이 필수적이다.
따라서, 최근에는 휴대용 장치의 전원 공급원으로 사용될 수 있는 승압회로 즉, 차지 펌프(Charge Pump) 회로가 개발되고 있으나, 전류 구동 능력 면에서나 안정적인 파워 공급 면에서 만족스럽지 못한 결과를 나타낸다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 부하의 변동에 영향을 받지 않고 안정적인 승압전압을 유지하기 위한 승압전압 안정화장치 및 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 상기 승압전압 안정화장치를 갖는 승압전압 생성장치를 제공함에 있다.
본 발명의 다른 목적은 상기 승압전압 생성장치에 따른 승압전압 생성방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 승압전압 안정화장치의 전압 감지부는 클럭신호에 따라 전원전압보다 높은 전압 레벨을 가지도록 생성된 승압전압의 레벨 변동을 감지하고, 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하며, 구동버퍼 제어부는 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하고, 구동버퍼부는 제1 내지 제2N 전류 제어신호에 따라 선택적으로 동작되어 승압전압을 생성하기 위한 충전 전류량을 조절하는 제1 내지 제N 인버터 구동부를 포함한다.
본 발명에 따른 승압전압 안정화방법은 클럭신호에 따라 전원전압보다 높은 전압 레벨을 가지도록 생성된 승압전압의 레벨 변동을 감지하고, 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하는 제1 단계, 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하는 제2 단계 및 제1 내지 제2N 전류 제어신호에 따라 선택적으로 동작되어 승압전압을 생성하기 위한 충전 전류량을 조절하는 제3 단계를 포함한다.
본 발명에 따른 승압전압 생성장치의 승압전압 생성부는 클럭신호에 의해 전원전압보다 높은 승압전압을 출력하고, 전압 감지부는 승압전압의 레벨 변동을 감지하고, 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하며, 구동버퍼 제어부는 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하고, 구동버퍼부는 제1 내지 제2N 전류 제어신호에 의해 선택적으로 동작되어 승압전압 생성부에 인가되는 충전 전류량을 조절하는 제1 내지 제N 인버터 구동부를 갖는다.
본 발명에 따른 승압전압 생성방법은 클럭신호에 의해 전원전압보다 높은 승압전압을 출력하는 단계, 승압전압의 레벨 변동을 감지하고, 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하는 단계, 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하는 단계 및 제1 내지 제2N 전류 제어신호에 의해 선택적으로 동작되어 승압전압 생성부에 인가되는 충전 전류량을 조절하는 단계를 포함한다.
본 발명에 따른 승압회로의 제1 차지펌프는 제1클럭신호에 응답하여 제1노드에 차지를 펌핑하고, 제2 차지펌프는 제1클럭신호와 위상이 반전된 제2클럭신호에 응답하여 피드백신호에 따라 가변되는 전류구동능력을 가지고 제2노드에 차지를 펌핑하며, 출력스위치는 제1노드의 전압신호에 응답하여 제2노드에 차지된 전압신호를 출력커패시터에 스위칭하고, 전압 안정화부는 출력 커패시터의 양단 전압이 기준레벨에 비교하여 낮아지면 이를 높이는 방향으로, 높아지면 이를 낮추는 방향으로 피드백신호를 발생한다.
이러한, 본 발명에 따르면, 승압전압의 변동을 감지하고, 감지된 변동량에 상응하여 충전전류량을 조절하므로, 항상 일정한 레벨을 가지는 안정적인 승압전압을 생성할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 승압전압 생성장치 및 방법을 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 승압전압 생성장치의 구성을 나타낸 블록도이고, 도 2는 도 1에 도시된 전압 감지부의 상세 구성을 나타낸 회로도이다. 도 3은 도 1에 도시된 구동버퍼부의 상세 구성을 나타낸 회로도이고, 도 4는 도 1에 도시된 구동버퍼 제어부의 상세 구성을 나타낸 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 승압전압 생성장치는 외부로부터 입력되는 제1 클럭신호(CLK)가 인버팅된 제2 클럭신호(CLK2)에 따라 제1 전압(V1)보다 높은 제2 전압(V2)을 생성하여 출력하는 승압전압 생성부(100), 상기 제2 전압(V2)을 감지하고, 상기 제2 전압(V2)의 변동에 따른 감지신호를 출력하는 전압 감지부(110), 상기 감지신호에 따른 전류 제어신호를 출력하는 구동버퍼 제어부(120), 상기 전류 제어신호에 따라 승압전압 생성부(100)에 인가되는 충전 전류량을 조절하여 상기 제2 전압(V2)을 일정하게 유지하는 구동버퍼부(130) 및 상기 제1 클럭신호(CLK1)의 주파수를 조절하여 상기 제2 전압(V2)의 리플을 감소시키기 위한 주파수 체배부(140)를 포함한다. 이때, 제1 전압(V1)은 전원전압이고, 제2 전압(V2)은 제1 전압(V1)의 2배 레벨을 가지는 전압이다.
상기 승압전압 생성부(100)는 제1 및 제2 다이오드(D1,D2), 외부로부터 입력되는 상기 제1클럭신호(CLK)를 인버팅하는 제1 인버터(102), 제1 다이오드(D1)에 일단이 연결되고, 제1 인버터(102)의 출력단에 타단이 연결되는 제1 커패시터(C1), 제2 다이오드(D2)에 일단이 연결되고, 구동버퍼부(130)의 출력단에 타단이 연결되는 제2 커패시터(C2) 및 제1 다이오드(D1)에 게이트 단자가 연결되고, 제2 다이오드(D2)에 소오스 단자가 연결되는 스위치 트랜지스터(104)를 포함한다. 이때, 스위치 트랜지스터(104)는 게이트 단자와 드레인 단자가 연결된 피모스 트랜지스터이다.
여기서, 승압전압 생성부(100)는 2개의 차지펌프(charge pump)를 가지는 구성 형태이다. 즉, 제1 차지펌프는 제1 다이오드(D1), 제1 인버터(102) 및 제1 커패시터(C1)를 포함하고, 제2 차지펌프는 제2 다이오드(D2) 및 제2 커패시터(C2)를 포 함한다. 이때, 제2 차지펌프는 구동버퍼부(130)를 포함할 수 있다.
상기 제1 및 제2 다이오드(D1,D2)는 피모스 다이오드이다. 여기서, 엔모스 다이오드는 피-웰(P-Well)에서 그라운드로 동작되어 신호가 반전되기 때문에 그라운드와 피-웰을 절연시키기 위한 별도의 웰이 구성되므로, 트리플 웰(tripple well) 구조를 가진다. 따라서, 본 발명에서는 트리플 웰 구조의 사용을 피하여 공정 측면에서 저렴하게 구현할 수 있는 피모스 다이오드를 사용한다.
상기 제2 커패시터(C2)는 제1 인버터(102)에 의해 인버팅된 제2 클럭신호(CLK2)의 하이구간에서 제1 전압(V1)에 상응하는 전하가 충전되고, 제2 클럭신호(CLK2)의 로우 구간에서 상기 제1 전압(V1)의 2배의 크기에 상응하는 제2 전압(V2)에 상응하는 전하가 충전됨과 동시에 스위치 트랜지스터(104)를 통해 제2 전압(V2)을 출력한다.
이때, 제1 커패시터(C1)는 제2 커패시터(C2)에 제1 전압(V1)에 상응하는 전하가 충전되는 동안 스위치 트랜지스터(104)를 오프시키고, 제2 클럭신호(CLK2)의 로우 구간에서 스위치 트랜지스터(104)를 턴온시키고, 제2 커패시터(C2)에 충전된 제2 전압(V2)은 스위치 트랜지스터(104)를 통해 출력된다.
상기 전압 감지부(110)는 도 2에 도시된 바와 같이, 밴드갭(Bandgap) 기준신호(Vref)를 발생하는 기준신호 발생부(200), 승압전압 생성부(100)에서 출력되는 제2 전압(V2)을 분배하는 제1 내지 제4 분배저항(R1,R2,R3,R4) 및 제1 내지 제4 분배저항(R1,R2,R3,R4)에 의해 전압 분배된 제1 내지 제3 분배전압(Vd1,Vd2,Vd3 )과 밴드 갭 기준신호(Vref)를 비교하여 그에 따른 감지신호를 출력하는 비교부(210)를 포함한다.
여기서, 밴드갭 기준신호(Vref)는 온도(Temperature) 및 프로세스(Process)의 변화에 무관하게 항상 일정한 레벨의 기준전압이다. 이때, 본 발명에서 밴드갭 기준신호(Vref)는 0.7V이다.
또한, 비교부(210)는 제2 전압(V2)이 제1 저항(R1)과 제2 저항(R2), 제3 저항(R3), 제4 저항(R4)에 의해 전압 분배된 제1 분배전압(Vd1)과 기준신호(Vref)를 비교하여 제1 감지신호(comp1)를 출력하는 제1 비교기(212), 제1 분배전압(Vd1)이 제1 저항(R1), 제2 저항(R2)과 제3 저항(R3), 제4 저항(R4)에 의해 전압 분배된 제2 분배전압(Vd2)과 밴드갭 기준신호(Vref)를 비교하여 제2 감지신호(comp2)를 출력하는 제2 비교기(214) 및 제2 분배전압(Vd2)이 제1 저항(R1), 제2 저항(R2), 제3 저항(R3)과 제4 저항(R4)에 의해 전압 분배된 제3 분배전압(Vd3)과 밴드갭 기준전압(Vref)을 비교하여 제3 감지신호(comp3)를 출력하는 제3 비교기(216)를 포함한다.
이때, 제1 비교기(212)는 제2 전압(V2)이 낮은 경우에 동작을 시작하고, 제3 비교기(216)는 제2 전압(V2)이 높은 경우에 동작을 시작하며, 제2 비교기(214)는 제1 비교기(212)와 제3 비교기(216)의 동작전압 사이의 전압 레벨에서 동작을 시작 하게 된다.
예를 들어, 제1 비교기(212)는 제2 전압(V2)이 5.029V 이상인 경우부터 하이신호 '1'을 출력하고, 제3 비교기(216)는 제2 전압(V2)이 5.12V 이상인 경우부터 하이신호 '1'을 출력하며, 제2 비교기(214)는 제2 전압(V2)이 5.075V 이상인 경우부터 하이신호 '1'을 출력한다.
따라서, 제1 내지 제4 분배저항(R1,R2,R3,R4)은 제2 전압(V2)이 5.029V 이상인 경우에 제1 비교기(212)가 '1'을 출력하고, 제2 전압(V2)이 5.075V 이상인 경우에 제2 비교기(214)가 '1'을 출력하고, 제2 전압(V2)이 5.12V 이상인 경우에 제3 비교기(216)가 '1'을 출력하기 위하여 제2 전압(V2)을 분배하기 위한 저항값을 가진다.
또한, 구동버퍼부(130)는 도 3에 도시된 바와 같이, 제1 인버터(102)로부터 입력되는 제2 클럭신호(CLK2)를 인버팅하고, 제2 클럭신호(CLK2)의 로우 구간에서 제1 충전전류(I1)를 제2 커패시터(C2)로 인가하는 제2 인버터(300), 구동버퍼 제어부(120)로부터 입력되는 전류 제어신호에 의해 선택적으로 동작되어 제2 내지 제4 충전전류(I2,I3,I4)를 제2 커패시터(C2)에 선택적으로 인가하는 전류 조절부(310)를 포함한다. 이때, 전류 제어신호는 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)와 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)를 포함한다.
상기 전류 조절부(310)는 제1 피모스 제어신호(CPM1) 및 제1 엔모스 제어신호(CNM1)에 의해 선택적으로 동작되는 제1 인버터 구동부(312), 제2 피모스 제어신 호(CPM2) 및 제2 엔모스 제어신호(CNM2)에 의해 선택적으로 동작되는 제2 인버터 구동부(314), 제3 피모스 제어신호(CPM3) 및 제3 엔모스 제어신호(CNM3)에 의해 선택적으로 동작되는 제3 인버터 구동부(316)를 포함한다.
상기 제2 인버터(300)는 제1 피모스 트랜지스터(PM1) 및 제1 엔모스 트랜지스터(NM1)를 포함하고, 제1 피모스 트랜지스터(PM1) 및 제1 엔모스 트랜지스터(NM1)는 게이트 단자가 공통 접속되고, 상기 게이트 단자가 제1 인버터(102)의 출력단자에 연결된다. 또한, 제1 피모스 트랜지스터(PM1)와 제1 엔모스 트랜지스터(NM)의 드레인 단자가 서로 연결되고, 상기 드레인 단자는 제2 커패시터(C2)의 타단에 연결된다.
상기 제1 인버터 구동부(312)는 게이트 단자를 통해 제1 피모스 제어신호(CPM1)를 입력받는 제2 피모스 트랜지스터(PM2)와 게이트 단자를 통해 제1 엔모스 제어신호(CNM1)를 입력받는 제2 엔모스 트랜지스터(NM2)를 포함한다. 상기 제2 피모스 트랜지스터(PM2)와 제2 엔모스 트랜지스터(NM2)는 드레인 단자가 서로 연결되고, 상기 드레인 단자는 제2 커패시터(C2)의 타단에 연결된다.
상기 제2 인버터 구동부(314)는 게이트 단자를 통해 제2 피모스 제어신호(CPM2)를 입력받는 제3 피모스 트랜지스터(PM3)와 게이트 단자를 통해 제2 엔모스 제어신호(CNM2)를 입력받는 제3 엔모스 트랜지스터(NM3)를 포함한다. 상기 제3 피모스 트랜지스터(PM3)와 제3 엔모스 트랜지스터(NM3)는 드레인 단자가 서로 연결되고, 상기 드레인 단자는 제2 커패시터(C2)의 타단에 연결된다.
상기 제3 인버터 구동부(316)는 게이트 단자를 통해 제3 피모스 제어신호(CPM3)를 입력받는 제4 피모스 트랜지스터(PM4)와 게이트 단자를 통해 제3 엔모스 제어신호(NM3)를 입력받는 제4 엔모스 트랜지스터(NM4)를 포함한다. 상기 제4 피모스 트랜지스터(PM4)와 제4 엔모스 트랜지스터(NM4)는 드레인 단자가 서로 연결되고, 상기 드레인 단자는 제2 커패시터(C2)의 타단에 연결된다.
이처럼 구성되는 제1 내지 제3 인버터 구동부(312,314,316)는 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3) 및 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)에 의해 선택적으로 구동되어 제2 내지 제4 충전전류(I2,I3,I4)의 출력이 조절됨에 따라 제2 커패시터(C2)의 타단에 인가되는 충전전류의 양을 조절한다.
또한, 도 4에 도시된 바와 같이, 구동버퍼 제어부(120)는 전압 감지부(110)의 제1 내지 제3 비교기(212,214,216)에서 출력되는 제1 내지 제3 감지신호(comp1,comp2,comp3)를 인버팅하는 제1 인버팅부(400), 제1 인버팅부(400)를 거치면서 인버팅된 제1 내지 제3 감지신호(comp1,comp2,comp3)에 의해 동작되어 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)를 출력하는 제1 제어신호 출력부(410), 제1 인버팅부(400)에서 인버팅된 제1 내지 제3 감지신호(comp1,comp2,comp3)를 다시 인버팅하는 제2 인버팅부(420), 제2 인버팅부(420)에서 다시 인버팅된 제1 내지 제3 감지신호(comp1,comp2,comp3)에 의해 동작되어 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)를 출력하는 제2 제어신호 출력부(430)를 포함한다.
상기 제1 인버팅부(400)는 제1 감지신호(comp1)를 인버팅하는 제3 내지 제5 인버터(IN3,IN4,IN5), 제2 감지신호(comp2)를 인버팅하는 제6 내지 제8 인버터(IN6,IN7,IN8), 제3 감지신호(comp3)를 인버팅하는 제9 내지 제11 인버터(IN9,IN10,IN11)를 포함한다.
이때, 제3 내지 제5 인버터(IN3,IN4,IN5)는 이전단의 인버터에 대하여 그 크기가 증가하여, 제1 감지신호(comp1)를 인버팅함과 동시에 제1 감지신호(comp1)를 증폭한다. 예를 들어, 제3 인버터(IN3)의 크기가 10이면, 제4 인버터(IN4)는 100의 크기를 가지고, 제5 인버터(IN5)는 1000의 크기를 갖는다. 이처럼, 제3 내지 제5 인버터(IN3,IN4,IN5)의 크기를 증가시켜 제1 감지신호(comp1)를 인버팅함과 동시에 증폭하는 이유는 구동버퍼부(130)의 동작신호 크기가 전압 감지부(110)에서 출력되는 제1 감지신호(comp1)보다 크기 때문이다.
또한, 제6 내지 제8 인버터(IN6,IN7,IN8)와 제9 내지 제11 인버터(IN9,IN10,IN11)는 제3 내지 제5 인버터(IN3,IN4,IN5)와 동일한 구성을 갖는다.
상기 제1 제어신호 출력부(410)는 제3 내지 제5 인버터(IN3,IN4,IN5)에 의해 인버팅된 제1 감지신호(comp1)와 제2 클럭신호(CLK2)를 입력받는 제1 낸드 게이트(NAND1), 제6 내지 제8 인버터(IN6,IN7,IN8)에 의해 인버팅된 제2 감지신호(comp2)와 제2 클럭신호(CLK2)를 입력받는 제2 낸드 게이트(NAND2), 제9 내지 제11 인버터(IN9,IN10,IN11)에 의해 인버팅된 제3 감지신호(comp3)와 제2 클럭신호(CLK2)를 입력받는 제3 낸드 게이트(NAND3)를 포함한다.
또한, 제1 제어신호 출력부(410)는 제1 낸드 게이트(NAND1)에서 출력되는 신 호를 인버팅하여 제1 엔모스 제어신호(CNM1)를 출력하는 제12 인버터(IN12), 제2 낸드 게이트(NAND2)에서 출력되는 신호를 인버팅하여 제2 엔모스 제어신호(CNM2)를 출력하는 제13 인버터(IN13), 제3 낸드 게이트(NAND3)에서 출력되는 신호를 인버팅하여 제3 엔모스 제어신호(CNM3)를 출력하는 제14 인버터(IN14)를 포함한다.
상기 제2 인버팅부(420)는 제1 인버팅부(400)의 제3 내지 제5 인버터(IN3,IN4,IN5)에서 순차적으로 인버팅된 제1 감지신호(comp1)를 다시 인버팅하는 제15 인버터(IN15), 제6 내지 제8 인버터(IN6,IN7,IN8)에서 순차적으로 인버팅된 제2 감지신호(comp2)를 다시 인버팅하는 제16 인버터(IN16), 제9 내지 제11 인터버(IN9,IN10,IN11)에서 인버팅된 제3 감지신호(comp3)를 다시 인버팅하는 제17 인버터(IN17)를 포함한다. 따라서, 제15 내지 제17 인버터(IN15,IN16,IN17)에서 출력되는 신호는 제1 내지 제3 감지신호(comp1,comp2,comp3)와 동일한 상태의 신호이다.
상기 제2 제어신호 출력부(430)는 제2 인버팅부(420)의 제15 인버터(IN15)에 의해 다시 인버팅된 제1 감지신호(comp1)와 제2 클럭신호(CLK2)를 입력받는 제1 노어 게이트(NOR1), 제16 인버터(IN16)에 의해 다시 인버팅된 제2 감지신호(comp2)와 제2 클럭신호(CLK2)를 입력받는 제2 노어 게이트(NOR2), 제17 인버터(IN17)에 의해 다시 인버팅된 제3 감지신호(comp3)와 제2 클럭신호(CLK2)를 입력받는 제3 노어 게이트(NOR3)를 포함한다.
또한, 제2 제어신호 출력부(430)는 제1 노어 게이트(NOR1)에서 출력되는 신호를 인버팅하여 제1 엔모스 제어신호(CNM1)를 출력하는 제18 인버터(IN18), 제2 노어 게이트(NOR2)에서 출력되는 신호를 인버팅하여 제2 엔모스 제어신호(CNM2)를 출력하는 제19 인버터(IN19) 및 제3 노어 게이트(NOR3)에서 출력되는 신호를 인버팅하여 제3 엔모스 제어신호(CNM3)를 출력하는 제20 인버터(IN20)를 포함한다.
상기의 구동버퍼 제어부(120)는 전압 감지부(110)에 의해 감지된 제2 전압(V2)의 레벨이 미리 설정된 기준레벨보다 낮아지면, 제2 전압(V2)을 높이는 방향으로, 제2 전압(V2)의 레벨이 기준레벨보다 높아지면, 제2 전압(V2)을 낮추는 방향으로 전류제어신호 즉, 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3) 및 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)를 출력하는 전압 안정화 동작을 수행한다.
한편, 주파수 체배부(140)는 제1 클럭신호(CLK1)의 주파수를 조절 즉, 주파수를 높게 하여 승압전압 출력부(100)에서 생성된 제2 전압(V2)의 리플을 감소시킨다.
이와 같이 구성되는 본 발명의 일 실시예에 따른 승압전압 생성장치의 동작을 상세히 설명하면 다음과 같다.
먼저, 제1 전압(V1)의 승압 전압인 제2 전압(V2) 생성동작을 설명한다.
제1 인버터(102)는 외부로부터 입력되는 제1 클럭신호(CLK1)를 인버팅시켜 제2 클럭신호(CLK2)를 출력한다. 제2 커패시터(C2)는 제2 클럭신호(CLK2)의 하이 구간에서 제1 전압(V1)에 상응하는 전하를 충전한다. 이때, 구동버퍼부(130) 내의 제2 인버터(300)의 제1 엔모스 트랜지스터(NM1)는 턴온되고, 스위치 트랜지스터(104)는 턴오프된다.
이어, 제2 클럭신호(CLK2)의 로우 구간에서 제1 피모스 트랜지스터(PM1)가 턴온되고, 그에 따라 제2 커패시터(C2)는 제1 전압(V1)의 2배 레벨인 제2 전압(V2)에 상응하는 전하가 충전된다. 이때, 스위치 트랜지스터(104)는 게이트 단자에 로우 신호가 인가됨에 따라 턴온되고, 제2 커패시터(C2)는 충전된 전하 제2 전압(V2)이 턴온된 스위치 트랜지스터(104)를 통해 출력단(output)으로 출력된다.
상기의 동작에 의해 생성된 제2 전압(V2)의 출력 안정화 동작을 설명한다.
상기 제2 전압(V2)은 출력단(output)에 접속된 로드 커패시터(Cload)의 영향에 의해 그 레벨이 변화된다.
전압 감지부(110)의 제1 내지 제3 비교기(212,214,216)는 제2 전압(V2)과 밴드갭 기준신호(Vref)를 비교하고, 그에 따른 제1 내지 제3 감지신호(comp1,comp2,comp3)를 출력한다.
즉, 제1 비교기(212)는 제2 전압(V2)이 제1 저항(R1)과 제2 저항(R2), 제3 저항(R3), 제4 저항(R4)에 의해 분배된 제1 분배전압(Vd1)과 밴드갭 기준신호(Vref)를 비교하여 제1 감지신호(comp1)를 출력하고, 제2 비교기(214)는 제1 분배전압(Vd1)이 제1 저항(R1), 제2 저항(R2)과 제3 저항(R3), 제4 저항(R4)에 의해 분배된 제2 분배전압(Vd2)과 밴드갭 기준신호(Vref)를 비교하여 제2 감지신호(comp2)를 출력한다. 또한, 제3 비교기(216)는 제2 분배전압(Vd2)이 제1 저항(R1), 제2 저항(R2), 제3 저항(R3)과 제4 저항(R4)에 의해 분배된 제3 분배전압(Vd3)과 밴드갭 기준전압(Vref)을 비교하여 제3 감지신호(comp3)를 출력한다.
여기서, 본 발명의 일 실시예에서 생성하고자 하는 제2 전압(V2)이 5V인 경우, 제1 내지 제3 비교기(212,214,216)는 표 1에서와 같은 제1 내지 제3 감지신호(comp1,comp2,comp3)를 출력한다.
비교신호 제2전압 COMP1 COMP2 COMP3
V2<5.029V 0 0 0
5.029V<V2<5.075V 1 0 0
5.075V<V2<5.12V 1 1 0
5.12V<V2 1 1 1
상기 표 1에 나타난 바와 같이, 제2 전압(V2)이 5.029V 이하인 경우에는 제1 내지 제3 비교기(212,214,216)에서 출력되는 제1 내지 제3 감지신호(comp1,comp2,comp3)는 모두 '0'이다.
한편, 제2 전압(V2)이 5.029V보다 크고, 5.075V보다 작은 경우에는 제1 비교기(212)에서 출력되는 제1 감지신호(comp1)는 '1'이고, 제2 비교기(214) 및 제3 비교기(216)에서 출력되는 제2 및 제3 감지신호(comp2,comp3)는 '0'이다.
또한, 제2 전압(V2)이 5.075V보다 크고, 5.12V보다 작은 경우에는 제1 및 제2 비교기(212,214)에서 출력되는 제1 및 제2 감지신호(comp1,comp2)는 '1'이고, 제3 비교기(216)에서 출력되는 제3 감지신호(comp3)는 '0'이다.
또한, 제2 전압(V2)이 5.12V보다 큰 경우에는 제1 내지 제3 비교기(212,214,216)에서 출력되는 제1 내지 제3 비교신호(comp1,comp2,comp3)는 모두 '1'이다.
구동버퍼 제어부(120)는 전압 감지부(110)로부터 입력되는 제1 내지 제3 감지신호(comp1,comp2,comp3)에 상응하는 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3) 및 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)를 구동버퍼부(130)로 출력한다.
제1 내지 제3 감지신호(comp1,comp2,comp3)가 모두 '0'인 경우, 제1 인버팅부(400)에서 '1'로 인버팅되어 제1 내지 제3 낸드 게이트(NAND1,NAND2,NAND3)에 입력된다. 즉, 제1 감지신호(comp1)는 제3 내지 제5 인버터(IN3,IN4,IN5)에 의해 '1'로 인버팅되어 제1 제어신호 출력부(410)의 제1 낸드 게이트(NAND1)에 입력되고, 제2 감지신호(comp2)는 제6 내지 제8 인버터(IN6,IN7,IN8)에 의해 '1'로 인버팅되어 제2 낸드 게이트(NAND2)에 입력된다. 또한, 제3 감지신호(comp3)는 제9 내지 제11 인버터(IN9,IN10,IN11)에 의해 '1'로 인버팅되어 제3 낸드 게이트(NAND3)에 입력된다.
여기서, 제1 내지 제3 낸드 게이트(NAND1,NAND2,NAND3)는 제2 클럭신호(CLK2)의 하이 구간에서는 '0'을 출력하고, 제2 클럭신호(CLK2)가 로우 구간에서는 '1'을 출력한다. 이어, 제12 내지 제14 인버터(IN12,IN13,IN14)는 제1 내지 제3 낸드 게이트(NAND1,NAND2,NAND3)에서 '0'이 입력되는 경우, 모두 하이 상태 즉 '1'의 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)를 출력하고, 제1 내지 제3 낸드 게이트(NAND1,NAND2,NAND3)에서 '1'이 입력되는 경우, 모두 로우 상태 즉, '0'인 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)를 출력한다.
즉, 제12 내지 제14 인버터(IN12,IN13,IN14)에서 출력되는 제1 내지 제3 엔 모스 제어신호(CNM1,CNM2,CNM3)는 제2 클럭신호(CLK2)에 동기된다.
한편, 제2 인버팅부(420)는 제1 인버팅부(400)에서 모두 '1'로 인버팅된 제1 내지 제3 감지신호(comp1,comp2,comp3)를 다시 '0'으로 인버팅하여 제2 제어신호 출력부(430)로 출력한다. 즉, 제2 인버팅부(420)의 제15 인버터(IN15)는 '1'로 인버팅된 제1 감지신호(comp1)를 다시 '0'으로 인버팅하여 제2 제어신호 출력부(420)의 제1 노어 게이트(NOR1)로 출력하고, 제16 인버터(IN16)는 '1'로 인버팅된 제2 감지신호(comp2)를 다시 '0'으로 인버팅하여 제2 노어 게이트(NOR2)로 출력한다. 또한, 제17 인버터(IN17)는 '1'로 인버팅된 제3 감지신호(comp3)를 다시 '0'으로 인버팅하여 제3 노어 게이트(NOR3)로 출력한다.
여기서, 제1 내지 제3 노어 게이트(NOR1,NOR2,NOR3)는 제2 인버팅부(420)에서 입력되는 되는 제1 내지 제3 감지신호(comp1,comp2,comp3)가 모두 '0'인 경우, 제2 클럭신호(CLK2)의 하이 구간에서는 '0'을 출력하고, 제2 클럭신호(CLK2)가 로우 구간에서는 '1'을 출력한다. 이어, 제18 내지 제20 인버터(IN18,IN19,IN20)는 제1 내지 제3 노어 게이트(NOR1,NOR2,NOR3)에서 '0'이 입력되는 경우, 모두 하이 상태 즉 '1'의 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)를 출력하고, 제1 내지 제3 노어 게이트(NOR1,NOR2,NOR3)에서 '1'이 입력되는 경우, 모두 로우 상태 즉, '0'인 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)를 출력한다.
즉, 제18 내지 제20 인버터(IN18,IN19,IN20)에서 출력되는 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)는 제2 클럭신호(CLK2)에 동기된다.
또한, 제1 감지신호(comp1)가 '1'이고, 제2 및 제3 감지신호(comp2,comp3)가 '0'인 경우, 제1 인버팅부(400)의 제3 내지 제5 인버터(IN3,IN4,IN5)에 의해 인버팅된 제1 감지신호(comp1)는 '0'이 되어 제1 낸드 게이트(NAND1)에 입력된다. 또한, 제2 감지신호(comp2)는 제6 내지 제8 인버터(IN6,IN7,IN8)에 의해 '1'로 인버팅되어 제2 낸드 게이트(NAND2)에 입력되고, 제3 감지신호(comp3)는 제9 내지 제11 인버터(IN9,IN10,IN11)에 의해 '1'로 인버팅되어 제3 낸드 게이트(NAND3)에 입력된다.
여기서, 제1 낸드 게이트(NAND1)는 제2 클럭신호(CLK2)의 로우 및 하이 구간에서 항상 '1'을 출력하고, 제2 및 제3 낸드 게이트(NAND2,NAND3)는 제2 클럭신호(CLK2)의 하이 구간에서는 '0'을 출력하고, 제2 클럭신호(CLK2)의 로우 구간에서는 '1'을 출력한다. 따라서, 제12 인버터(IN12)는 제1 낸드 게이트(NAND1)로부터 입력되는 '1'을 인버팅하여 '0' 상태의 제1 엔모스 제어신호(CNM1)를 출력한다. 한편, 제13 및 제14 인버터(IN13,IN14)는 제2 및 제3 낸드 게이트(NAND2,NAND3)에서 '0'이 입력되는 경우, '1' 상태의 제2 및 제3 엔모스 제어신호(CNM2,CNM3)를 출력하고, 제2 및 제3 낸드 게이트(NAND2,NAND3)에서 '1'이 입력되는 경우, '0' 상태의 제2 및 제3 엔모스 제어신호(CNM2,CNM3)를 출력한다.
즉, 제12 인버터(IN12)에서 출력되는 제1 엔모스 제어신호(CNM1)는 제2 클럭신호(CLK2)에 무관하게 항상 '0' 상태 신호이고, 제13 및 제14 인버터(IN13,IN14)에서 출력되는 제2 및 제3 엔모스 제어신호(CNM2,CNM3)는 제2 클럭신호(CLK2)에 동기된다.
한편, 제1 감지신호(comp1)가 '1'이고, 제2 및 제3 감지신호(comp2,comp3)가 '0'인 경우, 제2 인버팅부(420)의 제15 인버터(IN15)는 제1 인버팅부(400)의 제3 내지 제5 인버터(IN3,IN4,IN5)에 의해 '0'으로 인버팅된 제1 감지신호(comp1)를 다시 '1'로 인버팅하여 제1 노어 게이트(NOR1)로 출력한다. 또한, 제16 인버터(IN16)는 제6 내지 제8 인버터(IN6,IN7,IN8)에 의해 '1'로 인버팅된 제2 감지신호(comp2)를 다시 '0'으로 인버팅하여 제2 노어 게이트(NOR2)로 출력하고, 제17 인버터(IN17)는 제9 내지 제11 인버터(IN9,IN10,IN11)에 의해 '1'로 인버팅된 제3 감지신호(comp3)를 다시 '0'으로 인버팅하여 제3 노어 게이트(NOR3)로 출력한다.
여기서, 제1 노어 게이트(NOR1)는 제2 클럭신호(CLK2)의 로우 구간 및 하이 구간에서 항상 '0'을 출력하고, 제2 및 제3 노어 게이트(NOR2,NOR3)는 제2 클럭신호(CLK2)의 하이 구간에서는 '0'을 출력하고, 로우 구간에서는 '1'을 출력한다. 이어, 제 18 인버터(IN18)는 제1 노어 게이트(NOR1)로부터 입력되는 '0'을 인버팅하여 '1'의 제1 피모스 제어신호(CPM1)를 출력한다. 제19 및 제20 인버터(IN19,IN20)는 제2 및 제3 노어 게이트(NOR2,NOR3)로부터 '0 '이 입력되는 경우, '1'의 제2 및 제3 피모스 제어신호(CNM2,CNM3)를 출력하고, '1'이 입력되는 경우, '0'의 제2 및 제3 피모스 제어신호(CNM2,CNM3)를 출력한다.
즉, 제18 인버터(IN18)에서 출력되는 제1 피모스 제어신호(CPM1)는 제2 클럭신호(CLK2)에 무관하게 항상 '1'이고, 제19 및 제20 인버터(IN19,IN20)에서 출력되는 제2 및 제3 피모스 제어신호(CPM2,CPM3)는 제2 클럭신호(CLK2)에 동기된다.
상기의 동작에서와 같이, 제1 내지 제3 감지신호(comp1,comp2,comp3)가 각각 '1,1,0'인 경우, 제1 및 제2 엔모스 제어신호(CNM1,CNM2)는 제2 클럭신호(CLK2)에 무관하게 항상 '0' 상태신호이고, 제3 엔모스 제어신호(CNM3)는 제2 클럭신호(CLK2)에 동기된다. 또한, 제1 및 제2 피모스 제어신호(CPM1,CPM2)는 제2 클럭신호(CLK2)에 무관하게 항상 '1' 상태신호이고, 제3 피모스 제어신호(CPM3)는 제2 클럭신호(CLK2)에 동기된다.
한편, 제1 내지 제3 감지신호(comp1,comp2,comp3)가 각각 '1,1,1'인 경우, 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)는 '0'이고, 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)는 '1'이다.
전류제어신호 CMP1,2,3 CNM1 CNM2 CNM3 CPM1 CPM2 CPM3
0,0,0 CLK2
1,0,0 0 CLK2 1 CLK2
1,1,0 0 0 CLK2 1 1 CLK2
1,1,1 0 0 0 1 1 1
상기의 표 2에 나타난 바와 같이, 제1 내지 제3 감지신호(comp1,comp2,comp3)가 모두 '0'인 경우, 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)와 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)는 제2 클럭신호(CLK2)에 동기된다.
한편, 제1 감지신호(comp1)가 '1'이고, 제2 및 제3 감지신호(comp2,comp3)가 '0'인 경우, 제1 엔모스 제어신호(CNM1)는 '0'이고, 제1 피모스 제어신호(CPM1)는 '1'이며, 그 외의 제2 및 제3 엔모스 제어신호(CNM2,CNM3)와 제2 및 제3 피모스 제어신호(CPM2,CPM3)는 제2 클럭신호(CLK2)에 동기된다.
또한, 제1 및 제2 감지신호(comp1,comp2)가 '1'이고, 제3 감지신호(comp3)가 '0'인 경우, 제1 및 제2 엔모스 제어신호(CNM1,CNM2)는 '0'이고, 제1 및 제2 피모스 제어신호(CPM1,CPM2)는 '1'이며, 제3 엔모스 제어신호(CNM3) 및 제3 피모스 제어신호(CPM3)는 제2 클럭신호(CLK2)에 동기된다.
또한, 제1 내지 제3 감지신호(comp1,comp2,comp3)가 모두 '1'인 경우, 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)는 '0'이고, 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)는 '1'이다.
상기의 표 2에서와 같이 입력되는 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3) 및 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)에 의해 구동버퍼부(130)의 제1 내지 제3 인버터 구동부(312,314,316)가 선택적으로 동작되어 제2 커패시터(C2)의 타단으로 인가되는 충전 전류량이 조절된다.
하기의 표 3에 나타난 바와 같이, 제2 전압(V2)이 5.029V보다 작은 경우에는 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3) 및 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)가 제2 클럭신호(CLK2)에 동기되므로, 제2 클럭신호(CLK2)의 로우 구간에서 제1 내지 제3 인버터 구동부(312,314,316)의 제2 내지 제4 피모스 트랜지스터(PM2,PM3,PM4)가 턴온되고, 제2 내지 제4 엔모스 트랜지스터(NM2,NM3,NM4)가 턴오프된다. 이때, 제2 인버터(300)의 제1 피모스 트랜지스터(PM1)도 턴온되고, 제1 엔모스 트랜지스터(NM1)도 턴오프된다.
따라서, 제2 커패시터(C2)에는 제2 인버터(300)와 제1 내지 제3 인버터 구동부(312,314,316)에서 출력되는 제1 내지 제4 충전전류(I1,I2,I3,I4)가 모두 인가된다.
트랜지스터 제2 전압 CNM1 CNM2 CNM3 CPM1 CPM2 CPM3
V2<5.029V CLK2
5.029V<V2<5.075V 0 CLK2 CLK2 1 CLK2 CLK2
5.075V<V2<5.12V 0 0 CLK2 1 1 CLK2
5.12V<V2 0 0 0 1 1 1
한편, 제2 전압(V2)이 5.029V보다 크고, 5.075V보다 작은 경우, 제1 엔모스 제어신호(CNM1)는 '0' 상태 신호이고, 제1 피모스 제어신호(CPM1)는 '1' 상태 신호이다. 또한, 제2 및 제3 엔모스 제어신호(CNM2,CNM3)와 제2 및 제3 피모스 제어신호(CPM2,CPM3)는 제2 클럭신호(CLK2)에 동기된다. 따라서, 제1 인버터 구동부(312)의 제2 피모스 트랜지스터(PM2) 및 제2 엔모스 트랜지스터(NM2)는 제2 클럭신호(CLK2)에 무관하게 턴오프 상태이고, 제2 및 제3 인버터 구동부(314,316)의 제3 및 제4 피모스 트랜지스터(PM3,PM4)는 제2 클럭신호(CLK2)의 로우 구간에서 턴온된다. 이때, 제2 인버터(300)의 제1 피모스 트랜지스터(PM1)도 턴온된다.
그러므로, 제2 커패시터(C2)에는 제2 인버터(300)와 제2 및 제3 인버터 구동부(314,316)에 의한 제1 내지 제3 충전전류(I1,I2,I3)만 인가되고, 제1 인버터 구동부(312)에 의한 제4 충전전류(I4)는 인가되지 않아, 제2 전압(V2)의 레벨이 감소된다.
또한, 제2 전압(V2)이 5.075V보다 크고, 5.12V보다 작은 경우, 제1 및 제2 엔모스 제어신호(CNM1,CNM2)는 '0' 상태신호이고, 제1 및 제2 피모스 제어신호(CPM1,CPM2)는 '1' 상태신호이다. 또한, 제3 엔모스 제어신호(CNM3) 및 제3 피모스 제어신호(CPM3)는 제2 클럭신호(CLK2)에 동기되어 동작된다.
따라서, 제1 및 제2 인버터 구동부(312,314)의 제2 및 제3 엔모스 트랜지스터(NM2,NM3)와 제2 및 제3 피모스 트랜지스터(PM2,PM3)는 제2 클럭신호(CLK2)와 무관하게 항상 턴오프 상태를 유지하고, 제3 인버터 구동부(316)의 제4 피모스 트랜지스터(PM4)는 제2 클럭신호(CLK2)의 로우 구간에서 턴온된다. 이때, 제2 인버터(300)의 제1 피모스 트랜지스터(PM1)도 턴온된다.
그러므로, 제2 커패시터(C2)에는 제2 인버터(300)와 제3 인버터 구동부(316)에 의한 제1 및 제2 충전전류(I1,I2)만 인가되고, 제1 및 제2 인버터 구동부(312,314)에 의한 제3 및 제4 충전전류(I3,I4)는 인가되지 않아, 제2 전압(V2)의 레벨이 감소된다.
또한, 제2 전압(V2)이 5.12V보다 큰 경우, 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)는 '0' 상태신호이고, 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)는 '1' 상태신호이다. 따라서, 제1 내지 제3 인버터 구동부(312,314,316)의 제2 내지 제4 피모스 트랜지스터(PM2,PM3,PM4) 및 제2 내지 제4 엔모스 트랜지스터(NM2,NM3,NM4)는 제2 클럭신호(CLK2)에 무관하게 턴오프 상태이다. 한편, 제2 클럭신호(CLK2)의 로우 구간에서 제2 인버터(300)의 제1 피모스 트랜지스터(PM1)는 턴온된다.
그러므로, 제2 커패시터(C2)에는 제2 인버터(300)에 의한 제1 충전전류(I1) 만이 인가되고, 제1 내지 제3 인버터 구동부(312,314,316)에 의한 제2 내지 제4 충전전류(I2,I3,I4)는 인가되지 않는다.
이처럼, 제2 전압(V2)이 소정의 전압 레벨 예를 들어, 5V보다 증가하는 범위 에 따라 제1 내지 제3 인버터 구동부(312,314,316)를 선택적으로 동작시켜, 제2 커패시터(C2)에 인가되는 충전 전류량을 조절하여 제2 전압(V2)의 레벨을 일정하게 유지시킨다.
상기에서와 같이, 제2 내지 제4 피모스 트랜지스터(PM2,PM3,PM4)는 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)에 따라 순차적으로 턴온되거나 또는 턴오프되는데, 이를 서모미터 코드식으로 동작된다고 한다. 또한, 제2 내지 제4 엔모스 트랜지스터(NM2,NM3,NM4)는 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)에 따라 서모미터 코드식으로 동작된다.
한편, 주파수 체배부(140)는 제1 클럭신호(CLK1)의 주파수를 조절하여 승압 전압 생성부(100)에서 생성되는 제2 전압(V2)의 리플을 감소시킨다.
도 5는 클럭신호의 주파수 변화에 따른 제2 전압의 리플 변화를 나타낸 도면이다.
도 5에 도시된 바와 같이, (a)와 같은 주파수를 가지는 제1 클럭신호(CLK1)에 의해 생성되는 제2 전압(V2)은 (b)와 같다. 한편, 제1 클럭신호(CLK1)가 (c)와 같이 (a)에 비하여 주파수가 높아지면, 그에 따라 생성되는 제2 전압(V2)은 (d)와 같은 형태로 생성된다. 따라서, 제1 클럭신호(CLK1)에 의해 생성되는 제2 전압(V2)은 제1 클럭신호(CLK2)의 주파수가 높아질수록 (b)와 같은 리플의 진폭이 (d)에서와 같이 감소한다.
그러므로, 주파수 체배부(140)는 제1 클럭신호(CLK1)의 주파수를 높여서 제2 전압(V2)의 리플을 감소시킨다.
이와 같이 구성되어 동작되는 본 발명의 일 실시예에 따른 승압전압 생성장치에 의한 승압전압 생성방법을 첨부 도면을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 일 실시예에 따른 승압전압 생성방법을 수행하기 위한 플로우챠트이다.
먼저, 승압전압 생성부(100)는 제1 클럭신호(CLK1)가 인버팅된 제2 클럭신호(CLK2)의 하이 구간에서 제1 전압(V1)에 따른 차징(charging) 동작이 이루어지고, 그에 따라 생성된 제2 전압(V2)이 제2 클럭신호(CLK2)의 로우 구간에서 펌핑(pumping)되어 출력된다(S600).
이어, 전압 감지부(110)는 출력된 제2 전압(V2)을 감지하고, 감지된 제2 전압(V2)의 레벨 변동량에 따른 감지신호(comp1,comp2,comp3)를 출력하고(S610), 구동버퍼 제어부(120)는 감지신호(comp1,comp2,comp3)에 따른 전류 제어신호(CNM1~CNM3,CPM1~CPM3)를 출력한다(S620).
구동버퍼부(130)는 위의 단계(S620)에서 출력된 전류 제어신호(CNM1~CNM3,CPM1~CPM3)에 따라 제1 내지 제3 인버터 구동부(312,314,316)의 동작이 선택적으로 이루어져 충전 전류량이 조절된다(S630).
위의 단계(S630)에서 충전 전류양이 조절됨에 따라 출력되는 제2 전압(V2)의 레벨이 일정하게 유지된다.
도 7은 도 6에 도시된 감지동작 및 충전 전류량 조절 동작을 보다 상세하게 나타낸 플로우챠트이다.
먼저, 전압 감지부(110)는 제2 전압(V2)을 감지한다(S700).
위의 단계(S700)에서 감지된 제2 전압(V2)이 5.029V보다 작은지를 비교하고(S702), 제2 전압(V2)이 5.029V보다 작은 경우, 전압 감지부(110)는 '0' 상태인 제1 내지 제3 감지신호(comp1,comp2,comp3)를 출력한다(S704).
한편, 감지된 제2 전압(V2)이 5.029V보다 크고 5.075V보다 작은 경우(S706), 전압 감지부(110)는 '1' 상태의 제1 감지신호(comp1)와 '0' 상태의 제2 및 제3 감지신호(comp2,comp3)를 출력한다(S708).
또한, 감지된 제2 전압(V2)이 5.075V보다 크고 5.12V보다 작은 경우(S710), 전압 감지부(110)는 '1' 상태의 제1 및 제2 감지신호(comp1,comp2)와 '0' 상태의 제3 감지신호(comp3)를 출력한다(S712).
또한, 감지된 제2 전압(V2)이 5.12V보다 큰 경우(S714), 전압 감지부(110)는 '1' 상태의 제1 내지 제3 감지신호(comp1,comp2,comp3)를 출력한다(S716).
위의 단계(S704)에서 '0' 상태의 제1 내지 제3 감지신호(comp1,comp2,comp3)가 출력되는 경우, 구동버퍼 제어부(120)는 제2 클럭신호(CLK2)에 동기되는 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3) 및 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)를 출력한다(S718).
한편, 위의 단계(S708)에서 '1' 상태의 제1 감지신호(comp1)와 '0' 상태의 제2 및 제3 감지신호(comp2,comp3)가 출력되는 경우, 구동버퍼 제어부(120)는 '0' 상태의 제1 엔모스 제어신호(CNM1), '1' 상태의 제1 피모스 제어신호(CPM1), 제2 클럭신호(CLK2)에 동기되는 제2 및 제3 엔모스 제어신호(CNM2,CNM3)와 제2 및 제3 피모스 제어신호(CPM2,CPM3)를 출력한다(S720).
위의 단계(S712)에서 '1' 상태의 제1 및 제2 감지신호(comp1,comp2)와 '0' 상태의 제3 감지신호(comp3)가 출력되는 경우, 구동버퍼 제어부(120)는 '0' 상태의 제1 및 제2 엔모스 제어신호(CNM1,CNM2), '1' 상태의 제1 및 제2 피모스 제어신호(CPM1,CPM2), 제2 클럭신호(CLK2)에 동기되는 제3 엔모스 제어신호(CNM3)와 제3 피모스 제어신호(CPM3)를 출력한다(S721).
위의 단계(S716)에서 '1' 상태의 제1 내지 제3 감지신호(comp1,comp2,comp3)가 출력되는 경우, 구동버퍼 제어부(120)는 '0' 상태의 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)와 '1' 상태의 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)를 출력한다(S722).
이어, 위의 단계(S718)에서 제2 클럭신호(CLK2)에 동기되는 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3) 및 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)가 출력되는 경우, 구동버퍼부(130)의 제2 인버터(300) 및 제1 내지 제3 인버터 구동부(312,314,316)에 의한 제1 내지 제4 충전전류(I1,I2,I3,I4)가 모두 제2 커패시터(C2)에 인가한다(S723).
한편, 위의 단계(S720)에서 '0' 상태의 제1 엔모스 제어신호(CNM1), '1' 상태의 제1 피모스 제어신호(CPM1), 제2 클럭신호(CLK2)에 동기되는 제2 및 제3 엔모스 제어신호(CNM2,CNM3)와 제2 및 제3 피모스 제어신호(CPM2,CPM3)를 출력되는 경우, 구동버퍼부(130)의 제2 인버터(300)와 제2 및 제3 인버터 구동부(314,316)에 의한 제1 내지 제3 충전전류(I1,I2,I3)만이 제2 커패시터(C2)에 인가된다(S724).
위의 단계(S721)에서 '0' 상태의 제1 및 제2 엔모스 제어신호(CMN1,CNM2), '1' 상태의 제1 및 제2 피모스 제어신호(CPM1,CPM2), 제2 클럭신호(CLK2)에 동기되는 제3 엔모스 제어신호(CNM3)와 제3 피모스 제어신호(CPM3)를 출력되는 경우, 구동버퍼부(130)의 제2 인버터(300)와 제3 인버터 구동부(316)에 의한 제1 및 제2 충전전류(I1,I2)만이 제2 커패시터(C2)에 인가된다(S724).
또한, 위의 단계(S722)에서 '0' 상태의 제1 내지 제3 엔모스 제어신호(CNM1,CNM2,CNM3)와 '1' 상태의 제1 내지 제3 피모스 제어신호(CPM1,CPM2,CPM3)를 출력되는 경우, 구동버퍼부(130)의 제2 인버터(300)에 의한 제1 충전전류(I1)만이 제2 커패시터(C2)에 인가된다(S726).
상술한 바와 같이, 제2 전압(V2)의 레벨이 커질수록 제2 커패시터(C2)에 인가되는 충전전류의 양이 적어지므로, 제2 전압(V2)의 레벨이 감소되는 폭이 증가하여, 제2 전압(V2)이 일정하게 유지된다.
본 발명에서는 구동버퍼부 내에 인버터 구동부가 3개 있는 경우를 예로 들어 설명하였으나 그보다 많거나 또는 적은 수로 구성할 수 있다. 예를 들어, 인버터 구동부가 2개 있는 경우에는 전압 감지부 내의 비교기가 2개이고, 인버터 구동부가 4개인 경우에는 4개의 비교기가 구성된다.
이처럼, 인버터 구동부의 구성 개수가 증가할수록 제2 전압의 출력변동을 보다 민감하게 감지하여 조절할 수 있으나, 승압전압 생성장치의 동작 효율이 감소되므로, 최적의 인버터 구동부의 개수는 3개가 가장 바람직하다.
상기에서 설명한 바와 같이, 본 발명에 따른 승압전압 생성장치 및 방법은 생성된 승압전압을 감지하고, 감지된 승압전압의 레벨 변동에 상응하여 상기 승압전압을 생성하기 위한 충전전류량을 조절한다.
즉, 승압전압의 레벨이 소정값보다 작은 경우에는 충전전류를 출력하는 복수개의 인버터 구동부를 모두 동작시키고, 승압전압의 레벨이 원하고자 하는 레벨보다 커지는 변동폭에 따라 동작되는 인버터 구동부의 개수를 감소시켜 충전전류량을 조절한다.
그러므로, 본 발명은 승압전압의 레벨의 감지하여 그에 따라 충전전류량을 조절하므로, 부하의 변동에 따라 그 레벨이 흔들리지 않은 안정적인 승압전압을 생성할 수 있는 효과가 있다.
또한, 본 발명은 클럭신호의 주파수를 높여서 승압전압의 리플을 감소시켜, 보다 안정적인 승압전압을 생성할 수 있는 효과도 있다.
본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (28)

  1. 클럭신호에 따라 전원전압보다 높은 전압 레벨을 가지도록 생성된 승압전압의 레벨 변동을 감지하고, 상기 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하는 전압 감지부;
    상기 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하는 구동버퍼 제어부; 및
    상기 제1 내지 제2N 전류 제어신호에 따라 선택적으로 동작되어 상기 승압전압을 생성하기 위한 충전 전류량을 조절하는 제1 내지 제N 인버터 구동부를 갖는 구동버퍼부를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  2. 제1항에 있어서, 상기 전압 감지부는
    기준전압을 생성하는 기준전압 생성부;
    상기 승압전압을 전압 분배하여 제1 내지 제N 분배전압을 생성하는 제1 내지 제N+1 분배저항; 및
    상기 제1 내지 제N 분배전압과 상기 기준전압을 비교하여 상기 제1 내지 제N 감지신호를 출력하는 제1 내지 제N 비교기를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  3. 제1항에 있어서, 상기 제1 내지 제2N 전류 제어신호는 제1 내지 제N 엔모스 제어신호 및 상기 제1 내지 제N 엔모스 제어신호에 각각 대응하는 제1 내지 제N 피모스 제어신호를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  4. 제3항에 있어서, 상기 제1 내지 제N 엔모스 제어신호는 대응하는 상기 제1 내지 제N 피모스 제어신호에 대한 반전신호인 것을 특징으로 하는 승압전압 안정화장치.
  5. 제3항에 있어서, 상기 구동버퍼 제어부는
    상기 제1 내지 제N 감지신호를 증폭함과 동시에 1차 인버팅하는 제1 인버팅부;
    상기 제1 인버팅부에 의해 1차 인버팅된 상기 제1 내지 제N 감지신호에 따른 상기 제1 내지 제N 엔모스 제어신호를 출력하는 제1 제어신호 출력부;
    상기 1차 인버팅된 제1 내지 제N 감지신호를 2차 인버팅하는 제2 인버팅부; 및
    상기 제2 인버팅부에 의해 2차 인버팅된 상기 제1 내지 제N 감지신호에 따른 상기 제1 내지 제N 피모스 제어신호를 출력하는 제2 제어신호 출력부를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  6. 제5항에 있어서, 상기 제1 제어신호 출력부는
    상기 1차 인버팅된 제1 내지 제N 감지신호와 상기 클럭신호를 조합하여 그 결과를 출력하는 제1 내지 제N 낸드 게이트; 및
    상기 제1 내지 제N 낸드 게이트의 출력을 인버팅하여 상기 제1 내지 제N 엔모스 제어신호를 출력하는 제1 내지 제N 인버터를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  7. 제5항에 있어서, 상기 제2 제어신호 출력부는
    상기 2차 인버팅된 제1 내지 제N 감지신호와 상기 클럭신호를 조합하여 그 결과를 출력하는 제1 내지 제N 노어 게이트; 및
    상기 제1 내지 제N 노어 게이트의 출력을 인버팅하여 상기 제1 내지 제N 피모스 제어신호를 출력하는 제1 내지 제N 인버터를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  8. 제3항에 있어서, 상기 구동버퍼부는
    상기 클럭신호에 동기되어 동작되어 제1 충전전류를 출력하는 제2 인버터를 포함하고,
    상기 제1 내지 제N 인버터 구동부는 상기 제1 내지 제2N 전류 제어신호에 의해 선택적으로 동작되어 제2 내지 제N+1 충전전류를 선택적으로 출력하는 것을 특징으로 하는 승압전압 안정화장치.
  9. 제8항에 있어서, 상기 제2 인버터는
    게이트 단자를 통해 상기 클럭신호를 입력받고, 소오스 단자를 통해 상기 전원전압을 입력받으며, 드레인 단자를 통해 상기 제1 충전전류를 출력하는 제1피모스 트랜지스터; 및
    게이트 단자를 통해 상기 클럭신호를 입력받고, 소오스 단자가 그라운드 단자에 연결되며, 드레인 단자가 피모스 트랜지스터의 드레인 단자에 연결되는 제1엔모스 트랜지스터를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  10. 제8항에 있어서, 상기 제1 내지 제N 인버터 구동부는
    게이트 단자를 통해 상기 제1 내지 제N 피모스 제어신호를 각각 입력받고, 소오스 단자에 상기 전원전압을 인가받고, 상기 제1 내지 제N 피모스 제어신호에 따라 선택적을 동작되어 각각의 드레인 단자를 통해 상기 제2 내지 제N+1 충전전류를 선택적으로 출력하는 제1 내지 제N 피모스 트랜지스터; 및
    게이트 단자를 통해 상기 제1 내지 제N 엔모스 제어신호를 각각 입력받고, 소오스 단자에 그라운드가 연결되고, 드레인 단자가 대응하는 상기 제1 내지 제N 피모스 트랜지스터의 드레인 단자에 각각 연결되는 제1 내지 제N 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 승압전압 안정화장치.
  11. 제1항에 있어서, 상기 N은 4인 것을 특징으로 하는 승압전압 안정화장치.
  12. 제1항에 있어서, 상기 클럭신호의 주파수를 조절하는 주파수 체배부를 더 포 함하는 것을 특징으로 하는 승압전압 안정화장치.
  13. 클럭신호에 의해 전원전압보다 높은 승압전압을 출력하는 승압전압 생성부;
    상기 승압전압의 레벨 변동을 감지하고, 상기 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하는 전압 감지부;
    상기 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하는 구동버퍼 제어부; 및
    상기 제1 내지 제2N 전류 제어신호에 의해 선택적으로 동작되어 상기 승압전압 생성부에 인가되는 충전 전류량을 조절하는 제1 내지 제N 인버터 구동부를 갖는 구동버퍼부를 포함하는 것을 특징으로 하는 승압전압 생성장치.
  14. 제13항에 있어서, 상기 승압전압 생성부는
    상기 제2 클럭신호의 하이 구간에서 상기 승압 전압에 상응하는 전하를 충전하는 제2 커패시터;
    상기 제2 클럭신호의 로우 구간에서 턴온되어 상기 제2 커패시터에 충전된 전하에 상응하는 상기 승압전압을 출력하는 스위치 트랜지스터;
    상기 제2 클럭신호의 하이 구간에서 상기 스위치 트랜지스터의 턴오프 상태를 유지시키는 제1 커패시터; 및
    상기 제1 및 제2 커패시터에 상기 전원전압을 각각 인가하는 제1 및 제2 다이오드를 포함하는 승압 전압 생성장치.
  15. 제14항에 있어서, 상기 제1 및 제2 다이오드는 피모스 다이오드인 것을 특징으로 하는 승압 전압 생성장치.
  16. 클럭신호에 따라 전원전압보다 높은 전압 레벨을 가지도록 생성된 승압전압의 레벨 변동을 감지하고, 상기 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하는 제1 단계;
    상기 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하는 제2 단계; 및
    상기 제1 내지 제2N 전류 제어신호에 따라 선택적으로 동작되어 상기 승압전압을 생성하기 위한 충전 전류량을 조절하는 제3 단계를 포함하는 것을 특징으로 하는 승압전압 안정화방법.
  17. 제16항에 있어서, 상기 제1 단계는
    상기 승압전압을 전압 분배하여 제1 내지 제N 분배전압을 생성하는 단계; 및
    상기 제1 내지 제N 분배전압과 소정의 기준전압을 비교하여 상기 제1 내지 제N 감지신호를 출력하는 단계를 포함하는 것을 특징으로 하는 승압전압 안정화방법.
  18. 제16항에 있어서, 상기 제1 내지 제2N 전류 제어신호는 제1 내지 제N 엔모스 제어신호 및 상기 제1 내지 제N 엔모스 제어신호에 각각 대응하는 반전신호인 제1 내지 제N 피모스 제어신호를 포함하는 것을 특징으로 하는 승압전압 안정화방법.
  19. 제18항에 있어서, 상기 제2 단계는
    상기 제1 내지 제N 감지신호를 증폭함과 동시에 1차 인버팅하는 단계;
    상기 제1 인버팅부에 의해 1차 인버팅된 상기 제1 내지 제N 감지신호에 따른 상기 제1 내지 제N 엔모스 제어신호를 출력하고,
    상기 1차 인버팅된 제1 내지 제N 감지신호를 2차 인버팅하여, 상기 2차 인버팅된 상기 제1 내지 제N 감지신호에 따른 상기 제1 내지 제N 피모스 제어신호를 출력하는 단계를 포함하는 것을 특징으로 하는 승압전압 안정화방법.
  20. 제18항에 있어서, 상기 제3 단계는 상기 제1 내지 제N 엔모스 제어신호 및 상기 제1 내지 제N 피모스 제어신호에 따라 제1 내지 제N+1 충전전류를 선택적으로 출력하여 상기 충전 전류량을 조절하는 것을 특징으로 하는 승압전압 안정화방법.
  21. 제16항에 있어서, 상기 클럭신호의 주파수를 조절하는 제4 단계를 더 포함하는 것을 특징으로 하는 승압전압 안정화방법.
  22. 클럭신호에 의해 전원전압보다 높은 승압전압을 출력하는 단계;
    상기 승압전압의 레벨 변동을 감지하고, 상기 감지된 레벨 변동에 따른 제1 내지 제N 감지신호를 출력하는 단계;
    상기 제1 내지 제N 감지신호에 따른 제1 내지 제2N 전류 제어신호를 출력하는 단계; 및
    상기 제1 내지 제2N 전류 제어신호에 의해 선택적으로 동작되어 상기 승압전압 생성부에 인가되는 충전 전류량을 조절하는 단계를 포함하는 것을 특징으로 하는 승압전압 생성방법.
  23. 제22항에 있어서, 상기 클럭신호의 주파수를 조절하는 단계를 더 포함하는 것을 특징으로 하는 승압전압 생성방법.
  24. 제1클럭신호에 응답하여 제1노드에 차지를 펌핑하는 제1차지펌프;
    상기 제1클럭신호와 위상이 반전된 제2클럭신호에 응답하여 피드백신호에 따라 가변되는 전류구동능력을 가지고 제2노드에 차지를 펌핑하는 제2차지펌프;
    상기 제1노드의 전압신호에 응답하여 상기 제2노드에 차지된 전압신호를 출력커패시터에 스위칭하는 출력스위치;
    상기 출력 커패시터의 양단 전압이 기준레벨에 비교하여 낮아지면 이를 높이는 방향으로, 높아지면 이를 낮추는 방향으로 상기 피드백신호를 발생하는 전압 안정화부를 구비한 것을 특징으로 하는 승압회로.
  25. 제24항에 있어서, 상기 제1차지펌프는
    클럭신호를 반전 출력하는 제1인버터;
    전원전압과 제1노드 사이에 연결된 순방향 다이오드;
    상기 제1노드와 상기 제1인버터의 출력단 사이에 연결된 커패시터를 포함하는 것을 특징으로 하는 승압회로.
  26. 제25항에 있어서, 상기 제2차지펌프는
    상기 제1인버터를 통하여 반전된 클럭신호를 반전하는 제2인버터;
    상기 전원전압과 상기 제2노드 사이에 연결된 순방향 다이오드;
    상기 제2노드와 상기 제2인버터의 출력단 사이에 연결된 커패시터; 및
    상기 제2인버터의 출력단에 연결되고, 상기 피드백 신호에 응답하여 전류구동능력이 가변되는 구동버퍼부를 포함하는 것을 특징으로 하는 승압회로.
  27. 제26항에 있어서, 상기 구동버퍼부는
    상기 전원단자와 상기 제2인버터 출력단 사이에 병렬로 연결되고, 제1피드백신호에 응답하여 서모미터 코드식으로 턴온되는 복수의 피모스 트랜지스터들; 및
    접지단자와 상기 제2인버터 출력단 사이에 병렬로 연결되고, 제2피드백신호에 응답하여 서모미터 코드식으로 턴온되는 복수의 엔모스 트랜지스터들을 포함하는 것을 특징으로 하는 승압회로.
  28. 제27항에 있어서, 상기 전압 안정화부는
    상기 출력 커패시터의 양단 전압레벨을 복수 단계로 각각 검출하는 전압 감지부;
    상기 검출된 복수 단계에 응답하여 상기 반전된 클럭신호에 동기된 제1피드백신호를 발생하는 제1신호발생부; 및
    상기 검출된 복수의 단계에 응답하여 상기 반전된 클럭신호에 동기된 제2피드백신호를 발생하는 제2신호 발생부를 포함하는 것을 특징으로 하는 승압회로.
KR1020030083433A 2003-11-24 2003-11-24 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법 KR100568587B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030083433A KR100568587B1 (ko) 2003-11-24 2003-11-24 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법
JP2004326239A JP2005160293A (ja) 2003-11-24 2004-11-10 昇圧電圧安定化装置及び方法
US10/996,694 US7157960B2 (en) 2003-11-24 2004-11-23 Apparatus and method for stabilizing a boosted voltage, apparatus and method for generating a boosted voltage having the same
NL1027565A NL1027565C2 (nl) 2003-11-24 2004-11-23 Toestel en werkwijze voor stabiliseren van een versterkte spanning, toestel en werkwijze voor opwekken van een versterkte spanning daarmee.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083433A KR100568587B1 (ko) 2003-11-24 2003-11-24 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050049723A KR20050049723A (ko) 2005-05-27
KR100568587B1 true KR100568587B1 (ko) 2006-04-07

Family

ID=36591317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083433A KR100568587B1 (ko) 2003-11-24 2003-11-24 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법

Country Status (4)

Country Link
US (1) US7157960B2 (ko)
JP (1) JP2005160293A (ko)
KR (1) KR100568587B1 (ko)
NL (1) NL1027565C2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405216B2 (ja) * 2003-09-16 2010-01-27 株式会社ルネサステクノロジ 半導体装置
JP2005122837A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体集積回路装置
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
DE102004060969A1 (de) * 2004-12-17 2006-07-13 Infineon Technologies Ag Integrierte Ladungspumpe
EP1677308A1 (en) * 2005-01-03 2006-07-05 STMicroelectronics S.r.l. Low-ripple boosted voltage generator
US8035368B2 (en) * 2006-02-13 2011-10-11 Freescale Semiconductor, Inc. Integrated circuit, universal serial bus on-the-go power source and methods for use therewith
JP2008054471A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 昇圧回路および電圧供給回路
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
KR100856061B1 (ko) * 2007-03-02 2008-09-02 주식회사 하이닉스반도체 온도에 의존적인 음전압을 공급하는 공급장치.
US8704550B2 (en) * 2007-11-29 2014-04-22 Texas Instruments Incorporated Architecture for VBUS pulsing in UDSM processes
US8692608B2 (en) 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
US9385600B2 (en) * 2013-11-22 2016-07-05 Texas Instruments Incorporated Low-loss step-up and step-down voltage converter
KR101525701B1 (ko) * 2013-12-10 2015-06-03 삼성전기주식회사 출력 전압 제어 장치 및 이를 포함하는 전압 승압 장치
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
US10983543B1 (en) 2020-06-23 2021-04-20 Analog Bits Inc. Method and circuits to provide higher supply voltage for analog components from lower supply voltages

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027053A (en) * 1990-08-29 1991-06-25 Micron Technology, Inc. Low power VCC /2 generator
JP3884810B2 (ja) * 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로
KR100294584B1 (ko) * 1998-06-19 2001-09-17 윤종용 반도체메모리장치의기판바이어스전압발생회로
JP3280623B2 (ja) * 1998-08-11 2002-05-13 沖電気工業株式会社 チャージポンプ回路の駆動制御回路
JP3237654B2 (ja) * 1999-05-19 2001-12-10 日本電気株式会社 半導体装置
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
DE19962523A1 (de) * 1999-12-23 2001-08-02 Texas Instruments Deutschland Gleichspannungswandler und Verfahren zum Betreiben eines Gleichspannungswandlers
US6414882B1 (en) * 2001-08-30 2002-07-02 Micron Technology, Inc. Low voltage charge pump apparatus and method
EP1298777A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. High-efficiency regulated voltage-boosting device
JP2003235244A (ja) * 2002-02-06 2003-08-22 Seiko Instruments Inc Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路
JP4222768B2 (ja) * 2002-03-27 2009-02-12 三洋電機株式会社 昇圧装置及びこれを用いた撮像装置
TW200505162A (en) * 2003-04-14 2005-02-01 Sanyo Electric Co Charge pump circuit

Also Published As

Publication number Publication date
JP2005160293A (ja) 2005-06-16
NL1027565A1 (nl) 2005-05-26
KR20050049723A (ko) 2005-05-27
US7157960B2 (en) 2007-01-02
US20050110560A1 (en) 2005-05-26
NL1027565C2 (nl) 2006-11-14

Similar Documents

Publication Publication Date Title
KR100568587B1 (ko) 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법
US9052728B2 (en) Start-up circuit and method thereof
US6249445B1 (en) Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same
US5945817A (en) Integrated circuit power status indicator and method of using the same
KR20180094206A (ko) 직류-직류 컨버터 및 이를 포함하는 표시 장치
CN110198123B (zh) 稳压系统、稳压芯片以及稳压控制方法
CN107465392B (zh) 振荡电路
JP2005045993A (ja) Ｐｗｍスイッチングレギュレータ制御回路
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
US7405545B2 (en) Voltage-regulator and power supply having current sharing circuit
TW201344387A (zh) 一種具暫態響應增強機制的電壓調節裝置
TWI231939B (en) Main word line driver circuit receiving negative voltage in semiconductor memory device
JPH05268763A (ja) Ｄｃ／ｄｃコンバータ回路およびそれを用いたｒｓ−２３２インタフェース回路
CN110703838B (zh) 具有可调输出电压的稳压器
KR100763331B1 (ko) 반도체 메모리 장치
US20210257902A1 (en) Control circuit for facilitating inrush current reduction for a voltage regulator and a voltage regulation apparatus with inrush current reduction
US20070210858A1 (en) Circuit and method for fast switching of a current mirror with large mosfet size
JPWO2005001938A1 (ja) 半導体集積回路
CN108541309B (zh) 低压差稳压装置
KR100696563B1 (ko) 전원 공급 장치
US20200409442A1 (en) Power supply circuit and power supply voltage supply method
JP2000278937A (ja) 昇圧回路及びそれを用いた液晶表示装置用電源回路
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
CN113765353B (zh) 用于有助于电压调节器的涌浪电流降低的控制电路以及具有涌浪电流降低的电压调节设备
US11961569B2 (en) Clock-generating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14