JP3237654B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、電源電圧発生装置のような半導体装置に関す
る。

【０００２】

【従来の技術】従来、この種の電源電圧発生装置につい
ては、１９９８ Ｓｙｍｐｏｓｉｕｍｏｎ ＶＬＳＩ
Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉ
ｃａｌ Ｐａｐｅｒｓの第９４〜９５頁に、Ｈｉｔｏｓ
ｈｉ Ｔａｎａｋａらの「ＡＰｒｅｃｉｓｅ Ｏｎ−Ｃ
ｈｉｐ Ｖｏｌｔａｇｅ Ｇｅｎｅｒａｔｏｒ ｆｏｒ
ａ Ｇｉｇａ−Ｓｃａｌｅ ＤＲＡＭ ｗｉｔｈ ａ
ＮｅｇａｔｉｖｅＷｏｒｄ−ｌｉｎｅ Ｓｃｈｅｍ
ｅ」と題する論文に記載された技術が知られている。

【０００３】特開平１０−２５５４６９号公報には、外
部から供給される電源電圧よりも高い電圧を発生させる
回路および接地電圧よりも低い負電圧を発生させる回路
についての技術が開示されている。同公報には、外部電
源電圧より高い内部電源電圧を生成し出力するチャージ
ポンプと、そのチャージポンプから出力された内部電源
電圧の大きさを検知する２つのレベルディテクタと、そ
れらの２つのレベルディテクタにそれぞれ対応して接続
され発振周波数を異にする２つのリングオシレータを含
み、チャージポンプから出力される内部電源電圧の大き
さに応じて一方のリングオシレータで生成された信号を
選択的にチャージポンプへ出力する複合リングオシレー
タとを備えた、半導体集積回路が記載されている。

【０００４】また、上記公報には、下記事項が開示され
ている。現在のＭＯＳ型半導体集積回路は、Ｎ型ＭＯＳ
ＦＥＴを用いてもハイレベルの信号を低下させること無
く伝播できるように、外部から供給されている電源電圧
よりも高い内部電源電圧を発生させて半導体集積回路内
部に給電する昇圧電源回路系を有する。また、一方、ド
レインノードの接合容量を減少させて高速な動作と小電
力化を図るとともに、しきい値電圧に対する基板効果に
よる変動を少なくして動作マージンの拡大を図るため、
外部から供給されている接地電圧よりも低い内部電圧を
発生させて半導体集積回路内部に給電する電源回路系を
有する。ここで、上記電源回路系は、動作電流とリーク
電流による当該内部電圧の変化を検出して半導体集積回
路の状態が正常に維持される範囲内に内部電圧を維持す
ることが求められる。なお、内部電圧が変化するのは、
待機時における半導体物性と製造時の性能のばらつきに
起因する１００ｎＡ以下の電流からバイアス電流などの
回路構成に起因する１０μＡオーダの動作電流までを考
慮すると５桁にもわたる多種多様な電流が生ずることに
よる。

【０００５】図４１および図４２を参照して、従来の電
源電圧発生装置について説明する。

【０００６】図４１は、負電位を発生させる電源電圧発
生装置の回路構成を示したものである。電源電圧発生装
置１０は、ＶＢＢ電位に接続された１台のチャージポン
プ回路（Ｃｈａｒｇｅ ｐｕｍｐ ｃｉｒｃｕｉｔ）Ｃ
Ｐと、オシレータＯＳＣと、電圧検知回路（ｌｅｖｅｌ
ｄｅｔｅｃｔｏｒ）Ｌｄとを有するチャージポンプレ
ギュレータＨａと、ＶＢＢ電位およびＶＮＮ電位にドレ
イン、ソースがそれぞれ接続されたＮチャネルの出力ト
ランジスタＮＨ１と、ＶＮＮ電位を基準値（ＶＲＥＦ
Ｎ）と比較してその比較結果を出力トランジスタＮＨ１
のゲートに出力するレギュレータＨとを有している。

【０００７】ＶＢＢ電位は、基板（Ｓｕｂ）電位で負電
位である。ＶＮＮ電位は、回路群（図示せず）に接続さ
れており、その回路群の動作で使用される負電位であ
る。ＶＢＢ電位とＶＮＮ電位とは、ＶＢＢ＜ＶＮＮの関
係にある。

【０００８】ＶＮＮ側に接続された前記回路群が動作す
ると、ＶＮＮ側にノイズが含まれて（発生して）その電
位が変動することがある。このＶＮＮ側に含まれるノイ
ズは、例えば、数百ｍＶである。また例えば、ＶＮＮ側
には数千ｐＦの負荷容量が、ＶＢＢ側には数十万ｐＦの
負荷容量が付加されている。

【０００９】図４２を参照して、電源電圧発生装置１０
の動作について説明する。まず、前記回路群が動作して
ノイズが発生すると、図４２の（ａ）に示すように、Ｖ
ＮＮ電位が上昇する。このＶＮＮ電位が上昇してから、
ある程度の時間（判定時間；ｔＤＥＴ１）が経過してか
ら、レギュレータＨが動作して（（ａ）のｒｅｇｕｌａ
ｔｏｒ ａｃｔ．）、出力信号Ｈ３としてＨｉｇｈ（Ｖ
ＣＣ）レベル信号が出力される（（ｃ））。

【００１０】ＨｉｇｈレベルのＨ３信号が出力トランジ
スタＮＨ１のゲートに入力すると、出力トランジスタＮ
Ｈ１が導通し、ＶＮＮ側からＶＢＢ側に電流が流れて、
ＶＢＢ電位が上昇する（（ｂ））。このようにして、Ｖ
ＮＮ側からＶＢＢ側に移動したノイズ（ＶＢＢノイズ、
（ｂ）のＶＢＢ ｎｏｉｓｅ）は、例えば数十ｍＶであ
る。出力トランジスタＮＨ１がＯＮしている間、ＶＮＮ
側からＶＢＢ側に電流が流れるので、その分、ＶＮＮ側
に含まれるノイズが減り、やがてＶＮＮ電位は下降して
元のレベルに戻る（（ａ））。

【００１１】ＶＮＮ側に含まれるノイズが減ってＶＮＮ
電位が所定値よりも下降すると、Ｈ３信号がＬｏｗ（Ｖ
ＢＢ）レベルとなって（（ｃ））、出力トランジスタＮ
Ｈ１がＯＦＦする。このとき、ＶＮＮ電位は安定状態で
ある（（ａ））。

【００１２】このとき、ＶＢＢ側はＶＢＢノイズが含ま
れた状態にある。出力トランジスタＮＨ１がＯＮして
（（ｃ））、ＶＢＢ側にノイズが含まれてから、ある程
度の時間（ｔＤＥＴ２）が経過してから、レベルディテ
クタＬｄの出力信号Ｈ１がＨｉｇｈレベルになる
（（ｄ））。この信号Ｈ１がＨｉｇｈレベルになると、
オシレータＯＳＣの動作が開始される（（ｅ））。

【００１３】このときのオシレータＯＳＣからの出力信
号Ｈ２を受けて、チャージポンプ回路ＣＰが動作して
（（ｅ）、ｃｈａｒｇｅ ｐｕｍｐ ａｃｔ．）、ＶＢ
ＢノイズをとってＶＢＢ電位を下げる（（ｂ））。ＶＢ
Ｂ電位が設定値よりも下がったら、レベルディテクタＬ
ｄの出力信号Ｈ１がＬｏｗレベルになって（（ｄ））、
オシレータＯＳＣの動作およびチャージポンプ回路ＣＰ
の動作が停止する（（ｅ））。

【００１４】ところで、ＶＢＢ側にノイズが含まれて、
基板電位であるＶＢＢ電位が所定の値から変動すると、
その基板に形成されたトランジスタのしきい値電圧Ｖｔ
が変わったり、そのマージンが無くなったりすることが
ある。

【００１５】出力トランジスタＮＨ１が導通したときに
生じるＶＢＢノイズの量が小さいことが望ましい。ま
た、ＶＮＮ側からＶＢＢ側にノイズが移動してから、Ｖ
ＢＢノイズが無くなるまでの減衰時間ｔｄ（図４２の
（ｂ））が短いことが望ましい。

【００１６】上記の構成では、ＶＮＮ側にノイズが含ま
れてから、判定時間ｔＤＥＴ１およびレベルディテクタ
Ｌｄの検知時間ｔＤＥＴ２を経た後に、ＶＢＢノイズが
除去され始めるようになっていた。ここで例えば、判定
時間ｔＤＥＴ１は、１０ｎｓｅｃ．であり、検知時間ｔ
ＤＥＴ２は、１μｓｅｃ．である。

【００１７】また、ＶＢＢ電位のレベルがＶＮＮ電位の
レベルに近い場合、ＶＢＢ側でのレベル変化が遅くな
り、ＶＮＮ側で発生したノイズがすぐに減衰しない。Ｖ
ＮＮ側にノイズが発生した場合、ＶＢＢ側での電位レベ
ルの変化を待ってからチャージポンプ回路ＣＰの動作が
開始されるためである。

【００１８】図４３は、昇圧電位を発生させる電源電圧
発生装置の回路構成を示したものである。電源電圧発生
装置１０Ａにおいて、チャージポンプ回路ＣＰは、ＶＰ
Ｐ電位に接続されている。ＶＰＰ電位は、昇圧電位で正
電位である。ＶＣＨ電位は、回路群（図示せず）に接続
され、その回路群の動作で使用される昇圧電位である。
ＶＰＰ電位とＶＣＨ電位とは、ＶＰＰ＞ＶＣＨの関係に
ある。

【００１９】電源電圧発生装置１０Ａの構成は、図４１
の電源電圧発生装置１０に対して、極性が変わるだけで
ある。図４４に示すように、電源電圧発生装置１０Ａの
動作は、電源電圧発生装置１０の動作と実質的に同じで
ある。チャージポンプ回路ＣＰは、ＶＣＨ側で生じたノ
イズが、Ｐチャネル出力トランジスタＰＧ１を介して、
ＶＰＰ電位を所定値以上に下げた（ＶＰＰノイズ）とき
に、ＶＰＰ電位を元の昇圧電位まで回復させるように働
く。

【００２０】

【発明が解決しようとする課題】ノイズの減衰時間が短
いことが望ましい。ＶＢＢノイズやＶＰＰノイズが小さ
いことが望ましい。ＶＢＢ電位のレベルがＶＮＮ電位の
レベルに近い場合や、ＶＰＰ電位のレベルがＶＣＨ電位
のレベルに近い場合であっても、短い時間で変動した電
源電位を元のレベルに回復させることが望ましい。

【００２１】本発明は、上記の事情に鑑みてなされたも
ので、ノイズの減衰時間が短い、半導体装置を提供する
ことを目的としている。また、本発明は、上記の事情に
鑑みてなされたもので、ＶＮＮ電位やＶＣＨ電位のよう
な第１の電位で生じたノイズの、ＶＢＢ電位やＶＰＰ電
位のような第２の電位への移動が少ない、半導体装置を
提供することを目的としている。さらに、本発明は、上
記の事情に鑑みてなされたもので、ノイズの減衰時間が
短く、かつＶＮＮ電位やＶＣＨ電位のような第１の電位
で生じたノイズの、ＶＢＢ電位やＶＰＰ電位のような第
２の電位への移動が少ない、半導体装置を提供すること
を目的としている。

【００２２】

【課題を解決するための手段】その課題を解決するため
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。

【００２３】本発明の半導体装置（２０）は、第１対象
電位部（ＶＢＢ）および第２対象電位部（ＶＮＮ）に、
その出力部が接続された電圧発生部（ＣＰ）と、前記第
１対象電位部（ＶＢＢ）の電位を検出する第１電位検出
部（Ｌｄ１）と、前記第２対象電位部（ＶＮＮ）の電位
を検出する第２電位検出部（Ｌｄ２）と、前記第１電位
検出部（Ｌｄ１）および前記第２電位検出部（Ｌｄ２）
のそれぞれの検出結果（Ｂ２、Ｂ３）に基づいて、前記
第１対象電位部（ＶＢＢ）および前記第２対象電位部
（ＶＮＮ）のそれぞれが、設定された第１設定電位（Ｖ
ＢＢｓｔ）および第２設定電位（ＶＮＮｓｔ）となるよ
うに前記電圧発生部（ＣＰ）を制御する制御部とを備え
ている。

【００２４】本発明の半導体装置（２０）は、第１対象
電位部（ＶＢＢ）および第２対象電位部（ＶＮＮ）に、
その出力部が接続された電圧発生部（ＣＰ）と、前記第
１対象電位部（ＶＢＢ）および前記第２対象電位部（Ｖ
ＮＮ）のそれぞれが、設定された第１設定電位（ＶＢＢ
ｓｔ）および第２設定電位（ＶＮＮｓｔ）になるように
前記電圧発生部（ＣＰ）を制御する制御部とを備えてな
り、前記制御部は、一方側電位部としての前記第１対象
電位部（ＶＢＢ）および前記第２対象電位部（ＶＮＮ）
のいずれか（ＶＮＮ）が、前記一方側電位部（ＶＮＮ）
に対応する一方側設定電位としての前記第１設定電位
（ＶＢＢｓｔ）および前記第２設定電位（ＶＮＮｓｔ）
のいずれか（ＶＮＮｓｔ）と異なるときに、前記一方側
電位部（ＶＮＮ）に対して、他方側電位部としての前記
一方側電位部（ＶＮＮ）以外の前記第１対象電位部（Ｖ
ＢＢ）および前記第２対象電位部（ＶＮＮ）のいずれか
（ＶＢＢ）を介することなく直接的に、電圧を発生する
ように前記電圧発生部（ＣＰ）を制御する。

【００２５】本発明の半導体装置（２０）において、更
に、前記電圧発生部（ＣＰ）の前記出力部と前記第２対
象電位部（ＶＮＮ）との間に設けられ、前記第２電位検
出部（Ｌｄ２）の検出結果（Ｂ３）に応じて、前記出力
部と前記第２対象電位部（ＶＮＮ）との間を導通状態お
よび非導通状態のいずれかの状態にするスイッチ部（Ｎ
Ｂ１）を備えている。

【００２６】本発明の半導体装置（２０）において、前
記スイッチ部（ＮＢ１）は、前記第２対象電位部（ＶＮ
Ｎ）が前記第２設定電位（ＶＮＮｓｔ）であるときに、
前記電圧発生部（ＣＰ）によって前記第２対象電位部
（ＶＮＮ）の電位が前記第２設定電位（ＶＮＮｓｔ）か
ら変動することを阻止するように動作する。

【００２７】本発明の半導体装置（２０）において、前
記電圧発生部（ＣＰ）は、負電位の電圧を発生し、前記
第２設定電位（ＶＮＮｓｔ）は、前記第１設定電位（Ｖ
ＢＢｓｔ）よりも高電位に設定されている。

【００２８】本発明の半導体装置（２０Ａ）において、
前記電圧発生部（ＣＰ）は、昇圧電圧を発生し、前記第
２設定電位（ＶＣＨｓｔ）は、前記第１設定電位（ＶＰ
Ｐｓｔ）よりも低電位に設定されている。

【００２９】本発明の半導体装置（２０）において、更
に、前記電圧発生部（ＣＰ）の前記出力部と前記スイッ
チ部（ＮＢ１）との間に設けられた、前記第１対象電位
部（ＶＢＢ）および前記第２対象電位部（ＶＮＮ）を接
続する接続部（Ｌ１）を備えている。

【００３０】本発明の半導体装置（４０）において、更
に、前記電圧発生部（ＣＰ）の前記出力部と前記第１対
象電位部（ＶＢＢ）との間に設けられ、前記第１電位検
出部（Ｌｄ１）の検出結果（Ｆ２）に応じて、前記出力
部と前記第１対象電位部（ＶＢＢ）との間を導通状態お
よび非導通状態のいずれかの状態にする補助スイッチ部
（ＰＦ２）を備えている。

【００３１】本発明の半導体装置（４０）において、前
記補助スイッチ部（ＰＦ２）は、前記第２対象電位部
（ＶＮＮ）の電位が前記第２設定電位（ＶＮＮｓｔ）と
異なるときに、前記第２対象電位部（ＶＮＮ）の電位に
より前記第１対象電位部（ＶＢＢ）の電位が変動するこ
とを阻止するように動作する。

【００３２】本発明の半導体装置（２０）において、前
記制御部は、少なくとも、一方側電位部としての前記第
１対象電位部（ＶＢＢ）および前記第２対象電位部（Ｖ
ＮＮ）のいずれか（ＶＮＮ）の電位が、前記一方側電位
部（ＶＮＮ）に対応する前記第１設定電位（ＶＢＢｓ
ｔ）および前記第２設定電位（ＶＮＮｓｔ）のいずれか
（ＶＮＮｓｔ）と異なるときに、前記電圧発生部（Ｃ
Ｐ）が動作するように前記電圧発生部（ＣＰ）を制御す
る。

【００３３】本発明の半導体装置（２０）は、第１対象
電位部（ＶＢＢ）および第２対象電位部（ＶＮＮ）に、
その出力部が接続され、制御信号（Ｂ１）に応答して前
記出力部に電圧を発生する電圧発生部（ＣＰ）と、前記
第１対象電位部（ＶＢＢ）の電位が、設定された第１設
定電位（ＶＢＢｓｔ）と異なるときに第１検出信号（Ｂ
２）を出力する第１電位検出部（Ｌｄ１）と、前記第２
対象電位部（ＶＮＮ）の電位が、設定された第２設定電
位（ＶＮＮｓｔ）と異なるときに第２検出信号（Ｂ３）
を出力する第２電位検出部（Ｌｄ２）と、前記第１検出
信号（Ｂ２）および前記第２検出信号（Ｂ３）の少なく
ともいずれか一方を入力したときに前記制御信号（Ｂ
１）を出力する制御信号出力部（Ｃｏ）とを備えてい
る。

【００３４】本発明の半導体装置（２０）において、更
に、前記電圧発生部（ＣＰ）の前記出力部の側に設けら
れた、前記第１対象電位部（ＶＢＢ）と前記第２対象電
位部（ＶＮＮ）の側とを接続する配線（Ｌ１）と、前記
第２対象電位部（ＶＮＮ）の側において前記配線（Ｌ
１）が接続されたノード（Ｌａ）と前記第２対象電位部
（ＶＮＮ）との間に設けられた、前記ノード（Ｌａ）と
前記第２対象電位部（ＶＮＮ）とを導通状態および非導
通状態のいずれかの状態にするＭＯＳトランジスタ（Ｎ
Ｂ１）と、前記第２検出信号（Ｂ３）に基づいて操作信
号（Ｂ４）を生成する操作信号生成部（Ｌｃ２）とを備
え、前記ＭＯＳトランジスタ（ＮＢ１）は、前記ＭＯＳ
トランジスタ（ＮＢ１）のゲートに、前記操作信号（Ｂ
４）を入力したときに前記ノード（Ｌａ）と前記第２対
象電位部（ＶＮＮ）とを前記導通状態にする。

【００３５】本発明の半導体装置（４０）において、更
に、前記電圧発生部（ＣＰ）の前記出力部の側に設けら
れ、前記出力部と前記第１対象電位部（ＶＢＢ）とを導
通状態および非導通状態のいずれかの状態にする第１Ｍ
ＯＳトランジスタ（ＰＦ２）と、前記電圧発生部（Ｃ
Ｐ）の前記出力部の側に設けられ、前記出力部と前記第
２対象電位部（ＶＮＮ）とを導通状態および非導通状態
のいずれかの状態にする第２ＭＯＳトランジスタ（ＰＦ
１）と、前記第１検出信号（Ｆ２）に基づいて第１操作
信号（Ｆ３）を生成する第１操作信号生成部（Ｌｃ４
Ｂ）と、前記第２検出信号（Ｆ４）に基づいて第２操作
信号（Ｆ５）を生成する第２操作信号生成部（Ｌｃ４
Ａ）とを備え、前記第１ＭＯＳトランジスタ（ＰＦ２）
は、前記第１ＭＯＳトランジスタ（ＰＦ２）のゲート
に、前記第１操作信号（Ｆ３）を入力したときに前記出
力部と前記第１対象電位部（ＶＢＢ）とを前記導通状態
にし、前記第２ＭＯＳトランジスタ（ＰＦ１）は、前記
第２ＭＯＳトランジスタ（ＰＦ２）のゲートに、前記第
２操作信号（Ｆ５）を入力したときに前記出力部と前記
第２対象電位部（ＶＮＮ）とを前記導通状態にする。

【００３６】本発明の半導体装置は、複数種類の負電位
または昇圧電位を使用する半導体メモリ装置に適用さ
れ、複数の電源電圧に対し共有した電源電圧発生回路
（ＣＰ）を有し、複数の電源電圧レベル検知信号（Ｂ
２、Ｂ３）で電源電圧発生回路（ＣＰ）の動作を制御し
て、設定された電源電圧を発生させるように電源電圧発
生回路（ＣＰ）を制御する、電源電圧発生装置である。
本発明は、複数種類の異なった電位に対して共用して動
作するチャージポンプセットである。異なった電位が２
種類である場合、それぞれのリファレンス電位が異なる
ことから、電位検出部は２つ必要とされる。１つのチャ
ージポンプ回路は、２種類の電位のいずれが変動しても
それを一定に保つ。しかも、そのとき、チャージポンプ
回路は、迅速に動作する。２つの電位に対してチャージ
ポンプが共有であるため、２つの電位を切り離すための
スイッチ部（ＮＢ１）、出力トランジスタ（ＮＢ１）が
必要とされる。

【００３７】

【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体装置の実施の形態について説明する。

【００３８】図１は、第１の実施形態に係る電源電圧発
生装置の回路構成を示したものである。電源電圧発生装
置２０は、負電位を発生させる装置である。電源電圧発
生装置２０は、１台のチャージポンプ回路（Ｃｈａｒｇ
ｅ ｐｕｍｐ ｃｉｒｃｕｉｔ）ＣＰと、オシレータＯ
ＳＣと、ＯＲ回路Ｃｏと、２台のレベルディテクタＬｄ
１およびＬｄ２と、レベルコンバータＬｃ２と、Ｎチャ
ネル出力トランジスタＮＢ１とを備えている。

【００３９】ＶＢＢ電位は、メモリセルトランジスタの
基板バイアスに用いられる負電位（基板電位）である。
ＶＮＮ電位は、メモリセルのワード線の電圧であり、負
電位である。ＶＢＢ電位とＶＮＮ電位は、ＶＢＢ＜ＶＮ
Ｎの関係にある。

【００４０】チャージポンプ回路ＣＰは、ＶＢＢ電位に
直接接続され、かつ配線Ｌ１を介してＶＮＮ電位に接続
されている。チャージポンプ回路ＣＰは、オシレータＯ
ＳＣの出力信号Ｂ５に応答して動作する。チャージポン
プ回路ＣＰは、ＶＢＢ側および／またはＶＮＮ側から電
流を吸い込んで、ＶＢＢ電位および／またはＶＮＮ電位
を下げるように機能する。

【００４１】ＶＮＮ電位側には、ＶＮＮ電位とＶＢＢ電
位の電位レベルを切り離すためのＮチャネル出力トラン
ジスタＮＢ１が接続されている。出力トランジスタＮＢ
１は、そのソースがＶＮＮ電位に接続され、そのドレイ
ンがＶＢＢ電位（ＶＮＮ側における配線Ｌ１の節点Ｌ
ａ）に接続されている。

【００４２】レベルディテクタＬｄ１は、ＶＢＢ電位を
検出して、そのＶＢＢ電位が所定値よりも高いときに、
出力信号Ｂ２としてＨｉｇｈレベルの信号を出力する。
レベルディテクタＬｄ２は、ＶＮＮ電位を検出して、そ
のＶＮＮ電位が所定値よりも高いときに、出力信号Ｂ３
としてＨｉｇｈレベルの信号を出力する。

【００４３】ＯＲ回路Ｃｏは、出力信号Ｂ２およびＢ３
の少なくとも一方がＨｉｇｈレベルの信号であるとき
に、出力信号Ｂ１としてＨｉｇｈレベルの信号を出力す
る。オシレータＯＳＣは、Ｈｉｇｈレベルの出力信号Ｂ
１を入力したときに、前記出力信号Ｂ５をチャージポン
プ回路ＣＰに出力する。

【００４４】レベルコンバータＬｃ２は、レベルディテ
クタＬｄ２の出力信号Ｂ３を入力して、そのレベルを変
換してなる出力信号Ｂ４を出力トランジスタＮＢ１のゲ
ートに出力する。

【００４５】次に、図２を参照して、電源電圧発生装置
２０の動作について説明する。以下、（１）ＶＮＮ側に
ノイズが発生した場合、（２）ＶＢＢ側にノイズが発生
した場合、（３）ＶＮＮ側およびＶＢＢ側の双方におい
てノイズが発生した場合、の３つのケースについて説明
する。なお、図２の（ａ）において、ＶＮＮｓｔは、Ｖ
ＮＮ電位にノイズが含まれていない安定した状態のＶＮ
Ｎ電位（ＶＮＮ電位として設定された電位）を示す。図
２の（ｂ）において、ＶＢＢｓｔは、ＶＢＢ電位にノイ
ズが含まれていない安定した状態のＶＢＢ電位（ＶＢＢ
電位として設定された電位）を示す。

【００４６】まず、（１）ＶＮＮ側にノイズが発生した
場合、について説明する。

【００４７】ＶＮＮ側に回路群からのノイズが含まれて
ＶＮＮ電位が上昇する（（ａ））。このとき、レベルデ
ィテクタＬｄ２が所定時間ｔＤＥＴ１の後、出力信号Ｂ
３としてＨｉｇｈ信号を出力する（（ｃ））。これによ
り、Ｈｉｇｈレベルの出力信号Ｂ３がレベルコンバータ
Ｌｃ２を経て生成される出力信号Ｂ４が出力トランジス
タＮＢ１のゲートに入力し、出力トランジスタＮＢ１が
導通する。すると、ＶＮＮ側に含まれるノイズは、出力
トランジスタＮＢ１および配線Ｌ１を介して、ＶＢＢ側
に移動する（図１の矢印Ｙ１参照、図２の（ｂ）のＶＢ
Ｂ ｎｏｉｓｅ）。

【００４８】一方、前述したように、レベルディテクタ
Ｌｄ２からＨｉｇｈレベルの出力信号Ｂ３が出力される
と、ＯＲ回路Ｃｏの出力信号Ｂ１がＨｉｇｈレベルとな
って（（ｃ））、オシレータＯＳＣが動作を開始する
（（ｄ））。これにより、チャージポンプ回路ＣＰが動
作して、ＶＮＮ側に含まれるノイズが除去される（図１
の矢印Ｙ２参照、図２の（ｂ））。

【００４９】前述したように、出力トランジスタＮＢ１
の導通に伴い、矢印Ｙ１に示すようにＶＮＮ側からＶＢ
Ｂ側に一旦、ノイズが僅かに移動しても（図２の（ｂ）
のＶＢＢ ｎｏｉｓｅ）、その後すぐに矢印Ｙ２に示す
ように、チャージポンプ回路ＣＰが、ＶＮＮ側に含まれ
るノイズに加えて、ＶＢＢ側に（矢印Ｙ１で）移動した
ＶＢＢノイズ（ＶＢＢ ｎｏｉｓｅ）をも吸い取る。Ｖ
ＢＢノイズは、出力トランジスタＮＢ１の導通時点から
チャージポンプ回路ＣＰの動作開始時点までの、短い間
に、ＶＮＮ側からＶＢＢ側に移動したノイズである。こ
のため、従来例と異なり、出力トランジスタＮＢ１が導
通したときにＶＢＢ側に発生するＶＢＢノイズの量は、
微小なものに抑えられる。

【００５０】上記のように、電源電圧発生装置２０で
は、ＶＮＮ側に含まれるノイズが、矢印Ｙ１（ＶＢＢ側
への移動）およびＹ２（チャージポンプ回路ＣＰによる
吸引）の両方で吸い取られる。そのため、ＶＮＮ側から
そのノイズを迅速に除去することができる。

【００５１】また、従来例では、ＶＮＮ側に発生したノ
イズは、その発生時点から時間ｔＤＥＴ１およびｔＤＥ
Ｔ２を経た後に、ＶＢＢノイズとして取り除かれてい
た。これに対して、電源電圧発生装置２０では、ＶＮＮ
側に発生したノイズは、時間ｔＤＥＴ１を経過した直後
から、ＶＮＮ側に含まれているノイズの除去、およびＶ
ＢＢノイズとしての除去の双方、が開始される。しかも
この場合、前述したように、ＶＢＢノイズの量は少な
い。よって、ＶＢＢノイズの減衰時間ｔｄは、従来例に
比べて一層短い。

【００５２】次に、（２）ＶＢＢ側にノイズが発生した
場合について説明する。

【００５３】この場合は、レベルディテクタＬｄ１の出
力信号Ｂ２およびＯＲ回路Ｃｏの出力信号Ｂ１がＨｉｇ
ｈレベルとなり、オシレータＯＳＣの動作が開始する。
オシレータＯＳＣの動作に伴い、チャージポンプ回路Ｃ
Ｐが動作して、ＶＢＢ側にて発生したノイズが除去され
る。

【００５４】この場合、レベルディテクタＬｄ２の出力
信号Ｂ３は、Ｌｏｗレベルにあり、出力トランジスタＮ
Ｂ１は導通していない。そのため、チャージポンプ回路
ＣＰがＶＢＢ電位よりも高電位のＶＮＮ側から電流を吸
い込むことは無く、ＶＢＢ側のノイズ除去がその目的通
りに行われる。

【００５５】次に、（３）ＶＮＮ側およびＶＢＢ側の双
方においてノイズが発生した場合、について説明する。

【００５６】この場合には、レベルディテクタＬｄ１お
よびＬｄ２の出力信号Ｂ２およびＢ３がＨｉｇｈレベル
となって、ＯＲ回路Ｃｏの出力信号Ｂ１がＨｉｇｈレベ
ルとなり、オシレータＯＳＣがチャージポンプ回路ＣＰ
を動作させる。チャージポンプ回路ＣＰは、ＶＢＢ側の
ノイズを除去すると共に、配線Ｌ１を介してＶＮＮ側の
ノイズを除去する。

【００５７】電源電圧発生装置２０によれば、以下の効
果を得ることができる。ＶＮＮ電位が上昇したときのＶ
ＢＢ電位へのノイズが小さくなる。ＶＢＢ電位のレベル
がＶＮＮ電位のレベルに近い場合でも、変動した電源電
位を元のレベルに回復させる時間を短くすることができ
る。ＶＢＢ電位またはＶＮＮ電位が上昇したとき、独立
してチャージポンプ回路ＣＰを起動させて電源ノイズの
影響を小さくできるためである。

【００５８】図３から図１０は、電源電圧発生装置２０
の各構成要素のそれぞれについての回路構成および動作
を示したものである。

【００５９】図３に、チャージポンプ回路ＣＰの内部構
成を示す。図４は、図３の各部位（ノード）Ｇ０、Ｈ
０、Ｇ´、Ｈ´、Ｅ０、Ｆ０、Ｅ´Ｆ´における信号波
形を示すタイミングチャートである。図３に示すよう
に、チャージポンプ回路ＣＰは、オシレータＯＳＣの出
力信号Ｂ５（図１）をＶｏｓｃ信号として入力する。チ
ャージポンプ回路ＣＰに入力された信号は、インバー
タ、ＮＡＮＤ回路、ＮＯＲ回路、コンデンサＣＰＢ１、
ＣＰＢ２、ＣＰＢ３、ＣＰＢ４、ＭＯＳトランジスタＰ
Ｃ１、ＰＣ２、ＰＣ３、ＰＤ１、ＰＤ２、ＰＤ３を有す
る回路群を、図３中で左から右に伝播する。図４に示す
ように、各ノードの電位は、ＶＣＣ、ＧＮＤ、−ＶＣＣ
のいずれかとなる。こうして、チャージポンプ回路ＣＰ
は、ＶＮＮ電位または／およびＶＢＢ電位に対して、上
記のように作用する。

【００６０】図５は、ＯＲ回路Ｃｏを示しており、図１
の入力信号Ｂ２、Ｂ３および出力信号Ｂ１がそれぞれ、
Ｖｄｅｔ１、Ｖｄｅｔ２信号（図７，図８参照）および
Ｖｄｅｔ信号に対応していることを示している。

【００６１】図６に示すように、オシレータＯＳＣは、
リングオシレータであり、ＮＡＮＤ回路と複数のインバ
ータとが直列に接続された構成とされている。ＮＡＮＤ
回路の一方の入力部に図５のＶｄｅｔ信号が入力され、
他方の入力部にはインバータから出力された信号が帰還
されて入力される。オシレータＯＳＣから出力されるＶ
ｏｓｃ信号は、図３に示すようにチャージポンプ回路Ｃ
Ｐに入力される。

【００６２】図７に、レベルディテクタＬｄ１の回路構
成を示す。図８に、レベルディテクタＬｄ２の回路構成
を示す。図７に示すように、入力段の２つのＭＯＳトラ
ンジスタのうちの一方のゲートはグランド（ＧＮＤ）に
接続され、もう一方のゲートは、図１にも示すようにＶ
ＢＢ電位に接続されている。図８に示すように、レベル
ディテクタＬｄ２は、レベルディテクタＬｄ１と同じ構
成である。入力段の２つのＭＯＳトランジスタのうちの
ゲートがグランド（ＧＮＤ）に接続されていない方のゲ
ートは、図１にも示すようにＶＮＮ電位に接続されてい
る。図７および図８に示すように、レベルディテクタＬ
ｄ１、Ｌｄ２がそれぞれＶＢＢ電位、ＶＮＮ電位のレベ
ルを検出するときに用いる基準電位ＶＲＥＦＮ１、ＶＲ
ＥＦＮ２は、異なる値とされる。

【００６３】図９に、レベルコンバータＬｃ２の回路構
成を示す。図１０は、レベルコンバータＬｃ２の入出力
信号Ｖｄｅｔ２、ｏｕｔのそれぞれのレベルを示すタイ
ミングチャートである。図９および図１０において、レ
ベルコンバータＬｃ２の入力信号Ｖｄｅｔ２は、図１の
Ｂ３信号に対応し、出力信号ＯＵＴは、図１のＢ４信号
に対応する。図９および図１０に示すように、レベルコ
ンバータＬｃ２は、入力信号Ｖｄｅｔ２がＬｏｗレベル
であるグランド（ＧＮＤ）レベルにあるときは、出力信
号ＯＵＴとしてＶＢＢ電位レベルの信号を出力する。入
力信号Ｖｄｅｔ２がＨｉｇｈレベルであるＶＣＣ電位レ
ベルにあるときは、出力信号ＯＵＴとしてそのままＶＣ
Ｃ電位レベルの信号を出力する。

【００６４】第１実施形態では、負電位を発生させる電
源電圧発生装置について説明した。負電位に代えて昇圧
電位を発生させる場合は、極性が変わるだけで、その構
成・動作は実質的に同じである。図１１から図２０に、
第１実施形態において昇圧電位を発生させる装置を図示
した。負電位発生装置２０を示す図１が、昇圧電位発生
装置２０Ａを示す図１１に対応し、図２が図１２に対応
し、図３が図１３に対応し、以下同様に、図４が図１４
に、図５が図１５に、図６が図１６に、図７が図１７
に、図８が図１８に、図９が図１９に、図１０が図２０
に、それぞれ対応する。図１１から図２０は、図１から
図１０の極性を反対にさせるためのものに過ぎないた
め、その詳細な説明は省略する。

【００６５】次に、第２の実施形態について説明する。
図２１は、第２の実施形態に係る電源電圧発生装置を示
したものである。電源電圧発生装置３０は、負電位を発
生させるための装置である。図２１の電源電圧発生装置
３０が、第１実施形態の電源電圧発生装置２０（図１）
と異なる点は、図１の出力トランジスタＮＢ１がＮチャ
ネルトランジスタであったのに対して、図２１の出力ト
ランジスタＰＤ１がＰチャネルトランジスタである点
と、レベルコンバータＬｃ４の内部構成である。

【００６６】図２１において、図１と同じ符号が付され
ている構成要素は、その内部構成および動作が第１実施
形態のそれ（図３から図１０参照）と実質的に同じであ
る。電源電圧発生装置３０の動作は、図２に示す通りで
あり、図１の電源電圧発生装置２０と実質的に同じであ
る。

【００６７】電源電圧発生装置３０が適用される場合、
出力トランジスタＰＤ１の基板（Ｓｕｂ）電位は、図２
１に示されるＶＮＮ電位か、グランド（ＧＮＤ）か、Ｖ
ＩＮＴ電位のいずれかに設定される。

【００６８】図２２に、レベルコンバータＬｃ４の内部
構成を示す。図２３は、レベルコンバータＬｃ４の各ノ
ードＡ４、Ｂ４の信号波形を示すタイミングチャートで
ある。図２２および図２３に示すように、レベルディテ
クタＬｄ２から入力する信号Ｄ３（図２１）であるＶｄ
ｅｔ２信号がＨｉｇｈレベルであるとき、レベルコンバ
ータＬｃ４は、その出力信号Ｄ４であるＯＵＴ信号とし
て、Ｌｏｗレベル（−ＶＣＣ）の信号を、出力トランジ
スタＰＤ１のゲートに入力して、出力トランジスタＰＤ
１を導通させる。

【００６９】第２実施形態では、負電位を発生させる電
源電圧発生装置について説明した。負電位に代えて昇圧
電位を発生させる場合は、極性が変わるだけで、その構
成・動作は実質的に同じである。図２４から図２６に、
第２実施形態において昇圧電位を発生させる装置を図示
した。負電位発生装置３０を示す図２１が、昇圧電位発
生装置３０Ａを示す図２４に対応し、図２２が図２５に
対応し、図２３が図２６に対応する。図２４から図２６
は、図２１から図２３の極性を反対にさせるためのもの
に過ぎないため、その詳細な説明は省略する。

【００７０】次に、第３の実施形態について説明する。

【００７１】図２７は、第３の実施形態に係る電源電圧
発生装置を示したものである。電源電圧発生装置４０
は、負電位を発生させるための装置である。図２７の電
源電圧発生装置４０が、第２実施形態の電源電圧発生装
置３０（図２１）と異なる点は、更にＶＢＢ側にＶＢＢ
電位レベルとＶＮＮ電位レベルとを切り離すためのＰチ
ャネルＭＯＳトランジスタＰＦ２およびそれを動作させ
るためのレベルコンバータＬｃ４Ｂが追加されている点
と、レベルコンバータＬｃ４Ａの内部構成である。

【００７２】図２７において、図１、図２１と同じ符号
が付されている構成要素は、その内部構成および動作が
第１、第２実施形態のそれ（図３から図１０参照）と実
質的に同じである。電源電圧発生装置４０の動作は、図
２８に示す通りであり、以下説明するように、第１、第
２の実施形態の動作（図２）と異なっている。

【００７３】電源電圧発生装置４０が適用される場合、
トランジスタＰＦ１、ＰＦ２の基板（Ｓｕｂ）電位は、
図２７に示されるＶＮＮ電位か、グランド（ＧＮＤ）
か、ＶＩＮＴ電位のいずれかに設定される。

【００７４】電源電圧発生装置４０では、ＶＢＢ側に
も、ＶＢＢ電位レベルとＶＮＮ電位レベルとを分離する
ための出力トランジスタＰＦ２が設けられている。出力
トランジスタＰＦ２は、そのソースがチャージポンプ回
路ＣＰの出力部に接続され、そのドレインがＶＢＢ側
（ＶＢＢ側におけるノイズ発生源側）に接続されてい
る。出力トランジスタＰＦ２のゲートは、レベルコンバ
ータＬｃ４Ｂの出力部に接続されている。レベルコンバ
ータＬｃ４Ｂは、レベルディテクタＬｄ１の出力信号Ｆ
２を入力して、出力信号Ｆ３を出力する。

【００７５】レベルディテクタＬｄ１の入力部は、ＶＢ
Ｂ側において、出力トランジスタＰＦ２が接続された位
置よりもＶＢＢ側ノイズ発生源（図中右側）寄りのノー
ドＮｂに接続されている。レベルディテクタＬｄ１の入
力部は、ＶＮＮ側には接続されていない。

【００７６】レベルディテクタＬｄ２の入力部は、ＶＮ
Ｎ側において、出力トランジスタＰＦ１が接続された位
置よりもＶＮＮ側ノイズ発生源（図中右側）寄りのノー
ドＮｎに接続されている。レベルディテクタＬｄ１の入
力部は、ＶＢＢ側には接続されていない。出力トランジ
スタＰＦ１のソースは、レベルディテクタＬｄ１の入力
部には接続されておらず、出力トランジスタＰＦ２の設
置位置よりもチャージポンプ回路ＣＰ寄りのノードＮｃ
に接続されている。

【００７７】出力トランジスタＰＦ２は、ＶＮＮ側にノ
イズが発生してＶＮＮ側の出力トランジスタＰＦ１が導
通したときに、ＶＮＮ側からＶＢＢ側に電流が流れるの
を阻止する。これにより、ＶＮＮ側にノイズが発生して
出力トランジスタＰＦ１が導通したときに、ＶＢＢ側に
大きなノイズが発生するという問題が無い（図２８の
（ｂ））。ＶＢＢ側にノイズが発生していない場合に、
ＶＢＢ側がＶＮＮ側からのノイズを受けることがない。
上記のように、出力トランジスタＰＦ２があることによ
り、ＶＮＮ側に発生したノイズがＶＢＢ側に逃げないた
め、図２８（ａ）に示されるＶＮＮ電位が元の電位に戻
るまでの時間（ノイズの減衰時間）は、図２（ａ）に比
べて遅くなっている。

【００７８】この場合、ＶＢＢ側にノイズが発生してい
る場合には、レベルディテクタＬｄ１の出力信号Ｆ２が
Ｈｉｇｈレベルとなって、その出力信号Ｆ２がレベルコ
ンバータＬｃ４Ｂを経て生成される信号Ｆ３が出力トラ
ンジスタＰＦ２を導通させる。これにより、ＶＢＢ側の
ノイズは、チャージポンプ回路ＣＰにより吸い取られ
る。

【００７９】図２９に、レベルコンバータＬｃ４Ａの内
部構成を示す。図３０は、レベルコンバータＬｃ４Ａの
各ノードＡ４、Ｂ４の信号波形を示すタイミングチャー
トである。図２９および図３０に示すように、レベルデ
ィテクタＬｄ２から入力する信号Ｆ４（図２７）である
Ｖｄｅｔ２信号がＨｉｇｈレベルであるとき、レベルコ
ンバータＬｃ４Ａは、その出力信号Ｆ５であるＯＵＴ信
号として、Ｌｏｗレベル（−ＶＣＣ）の信号を、出力ト
ランジスタＰＦ１のゲートに入力して、出力トランジス
タＰＦ１を導通させる。

【００８０】図３１に、レベルコンバータＬｃ４Ｂの内
部構成を示す。図３２は、レベルコンバータＬｃ４Ｂの
各ノードＡ４、Ｂ４の信号波形を示すタイミングチャー
トである。図３１および図３２に示すように、レベルデ
ィテクタＬｄ１から入力する信号Ｆ２（図２７）である
Ｖｄｅｔ１信号がＨｉｇｈレベルであるとき、レベルコ
ンバータＬｃ４Ｂは、その出力信号Ｆ３であるＯＵＴ信
号として、Ｌｏｗレベル（−ＶＣＣ）の信号を、出力ト
ランジスタＰＦ２のゲートに入力して、出力トランジス
タＰＦ２を導通させる。

【００８１】第３実施形態では、負電位を発生させる電
源電圧発生装置について説明した。負電位に代えて昇圧
電位を発生させる場合は、極性が変わるだけで、その構
成・動作は実質的に同じである。図３３から図３８に、
第３実施形態において昇圧電位を発生させる装置を図示
した。負電位発生装置４０を示す図２７が、昇圧電位発
生装置４０Ａを示す図３３に対応し、図２８が図３４に
対応し、図２９が図３５に対応し、図３０が図３６に対
応し、図３１が図３７に対応し、図３２が図３８に対応
する。図３３から図３８は、図２７から図３２の極性を
反対にさせるためのものに過ぎないため、その詳細な説
明は省略する。

【００８２】なお、上記第１から第３の実施形態では、
図１、２１および２７に示すように、ＶＢＢ電位、ＶＮ
Ｎ電位という異なる２つの電位を対象とした。これに代
えて、３つ以上の電位（以下、対象電位という）を対象
とすることができる。以下の構成により、３つ以上の対
象電位を対象とする電源電圧発生装置を実現することが
できる。図３９に、第３実施形態において対象電位を３
つに設定した、電源電圧発生装置４０Ｂの構成を示す。

【００８３】１台のチャージポンプ回路ＣＰおよび１台
のオシレータＯＳＣからなるチャージポンプセットＣＰ
Ｓが１セット必要である。チャージポンプ回路ＣＰは、
３つ以上の対象電位ＶＢＢ，ＶＮＮ，ＶＩＮＴ…のそれ
ぞれに接続されて、それらの対象電位ＶＢＢ，ＶＮＮ，
ＶＩＮＴ…のそれぞれに対して作用可能にする。対象電
位ＶＢＢ，ＶＮＮ，ＶＩＮＴ…の数（図３９では３つ）
に対応した３つ以上のレベルディテクタＬｄが必要であ
る。それらの３つ以上のレベルディテクタＬｄのそれぞ
れの出力信号は、１つのＯＲ回路Ｃｏに入力され、ＯＲ
回路Ｃｏの１つの出力信号に応答してオシレータＯＳＣ
を動作させる。

【００８４】チャージポンプ回路ＣＰを対象電位ＶＢ
Ｂ，ＶＮＮ，ＶＩＮＴ…のそれぞれに作用可能とすべ
く、対象電位ＶＢＢ，ＶＮＮ，ＶＩＮＴ…のそれぞれに
接続する場合には、対象電位ＶＢＢ，ＶＮＮ，ＶＩＮＴ
…のそれぞれの電位レベルを切り離す手段が必要であ
る。その切り離し手段として、それぞれの対象電位ＶＢ
Ｂ，ＶＮＮ，ＶＩＮＴ…に、ＭＯＳトランジスタのよう
な出力トランジスタＰＪを接続する。

【００８５】それらの出力トランジスタＰＪは、それぞ
れが接続された対象電位レベルに基づいて生成された信
号（レベルディテクタＬｄの出力信号をレベルコンバー
トしてなるレベルコンバート信号のような信号）に応答
して動作して、その対象電位をチャージポンプ回路ＣＰ
に導通させる。なお、図３９では、その切り離し手段
は、対象電位ＶＢＢ，ＶＮＮ，ＶＩＮＴ…のそれぞれに
設けられている。この構成に代えて、第１、第２実施形
態（図１、図２１）のように、１つの対象電位ＶＢＢを
除くそれ以外の対象電位ＶＮＮにのみ、切り離し手段を
設けることができる。

【００８６】但し、１つの対象電位を除くそれ以外の対
象電位にのみ切り離し手段を設ける場合、以下の点が重
要である。ここでは、図１の電源電圧発生装置２０を例
にとり説明する。

【００８７】図１の電源電圧発生装置２０では、ＶＮＮ
側に、出力トランジスタＮＢ１、およびそのＶＮＮ電位
の電位検出信号Ｂ３に基づいてその出力トランジスタＮ
Ｂ１を動作させるためのレベルコンバータＬｃ２が設け
ている。この構成に代えて、図４０に示すように、ＶＢ
Ｂ側に、出力トランジスタＮＢ７、およびそのＶＢＢ電
位の電位検出信号Ｂ７に基づいてその出力トランジスタ
ＮＢ７を動作させるためのレベルコンバータＬｃ７を設
けた構成について考える。

【００８８】ＶＢＢ側にノイズが発生した場合、ＶＢＢ
電位検出信号Ｂ７により、出力トランジスタＮＢ７が導
通して、チャージポンプ回路ＣＰがＶＢＢ側に含まれる
ノイズを吸い取る。ところが、ＶＢＢ電位とＶＮＮ電位
は、前述したようにＶＢＢ＜ＶＮＮの関係にあるため、
チャージポンプ回路ＣＰがＶＢＢ側のノイズを吸い取る
ときに、ＶＮＮ電位を下げてしまう（矢印Ｙ３）。その
結果、ＶＢＢ電位に含まれるノイズが除去されて元の電
位まで回復したときには、ＶＮＮ電位は、ＶＢＢ電位と
同レベルまで落ちてしまう。

【００８９】このことから、正常時（ノイズが発生して
いないとき）にチャージポンプ回路ＣＰの作用を及ばさ
せたくない対象電位側に、その作用を遮断すべく前記切
り離し手段（出力トランジスタ）を設けるべきである。
図１、図２１のような負電位発生装置２０、３０では、
より電位の高い対象電位（ＶＮＮ）側に、前記切り離し
手段を設けるべきである。図１１、図２４のような昇圧
電位発生装置２０Ａ、３０Ａでは、より電位の低い対象
電位（ＶＣＨ）側に前記切り離し手段が必要になる。こ
れにより、ノイズが発生していない対象電位が、チャー
ジポンプ回路ＣＰによりその電位を変動させられること
はない。

【００９０】また、図１の電源電圧発生装置２０を例に
して説明すると、電源電圧発生装置２０においては、上
記とは異なる以下の観点からも、図１に示す通りに、出
力トランジスタＮＢ１はＶＮＮ側に設けられるべきであ
る。

【００９１】前述したように、ＶＮＮ側には、回路群が
接続されるため、基板電位であるＶＢＢ側に比べて、ノ
イズが含まれ易い。よりノイズが含まれ易いＶＮＮ側に
ノイズが含まれたときに、すぐに（チャージポンプ回路
ＣＰの動作前に）出力トランジスタＮＢ１が導通して、
ＶＮＮ側のノイズが、出力トランジスタＮＢ１を介して
（チャージポンプ回路ＣＰによることなく）、ＶＮＮ電
位より低いＶＢＢ側に移動する。よって、より迅速にＶ
ＮＮ側のノイズが除去される。

【００９２】

【発明の効果】本発明の半導体装置によれば、ノイズの
減衰時間が短くなる。また、本発明の半導体装置によれ
ば、ＶＮＮ電位やＶＣＨ電位のような第１の電位で生じ
たノイズの、ＶＢＢ電位やＶＰＰ電位のような第２の電
位への移動を少なくすることができる。

【図面の簡単な説明】

【図１】図１は、本発明の第１の実施形態に係る負電位
を発生する電源電圧発生装置の構成を示す回路ブロック
図である。

【図２】図２は、第１および第２の実施形態に係る負電
位を発生する電源電圧発生装置の動作を示すタイミング
チャート図である。

【図３】図３は、第１の実施形態に係る負電位を発生す
る電源電圧発生装置のチャージポンプ回路の内部構成を
示す回路図である。

【図４】図４は、図３のチャージポンプ回路の各ノード
における信号波形を示すタイミングチャート図である。

【図５】図５は、第１の実施形態に係る負電位を発生す
る電源電圧発生装置のＯＲ回路を示す回路図である。

【図６】図６は、第１の実施形態に係る負電位を発生す
る電源電圧発生装置のオシレータの構成を示す回路図で
ある。

【図７】図７は、第１の実施形態に係る負電位を発生す
る電源電圧発生装置の第１のレベルディテクタを示す回
路図である。

【図８】図８は、第１の実施形態に係る負電位を発生す
る電源電圧発生装置の第２のレベルディテクタを示す回
路図である。

【図９】図９は、第１の実施形態に係る負電位を発生す
る電源電圧発生装置のレベルコンバータを示す回路図で
ある。

【図１０】図１０は、図９のレベルコンバータの入出力
信号の信号波形を示すタイミングチャート図である。

【図１１】図１１は、本発明の第１の実施形態に係る昇
圧電位を発生する電源電圧発生装置の構成を示す回路ブ
ロック図である。

【図１２】図１２は、第１および第２の実施形態に係る
昇圧電位を発生する電源電圧発生装置の動作を示すタイ
ミングチャート図である。

【図１３】図１３は、第１の実施形態に係る昇圧電位を
発生する電源電圧発生装置のチャージポンプ回路の内部
構成を示す回路図である。

【図１４】図１４は、図１３のチャージポンプ回路の各
ノードにおける信号波形を示すタイミングチャート図で
ある。

【図１５】図１５は、第１の実施形態に係る昇圧電位を
発生する電源電圧発生装置のＯＲ回路を示す回路図であ
る。

【図１６】図１６は、第１の実施形態に係る昇圧電位を
発生する電源電圧発生装置のオシレータの構成を示す回
路図である。

【図１７】図１７は、第１の実施形態に係る昇圧電位を
発生する電源電圧発生装置の第１のレベルディテクタを
示す回路図である。

【図１８】図１８は、第１の実施形態に係る昇圧電位を
発生する電源電圧発生装置の第２のレベルディテクタを
示す回路図である。

【図１９】図１９は、第１の実施形態に係る昇圧電位を
発生する電源電圧発生装置のレベルコンバータを示す回
路図である。

【図２０】図２０は、図１９のレベルコンバータの入出
力信号の信号波形を示すタイミングチャート図である。

【図２１】図２１は、本発明の第２の実施形態に係る負
電位を発生する電源電圧発生装置の構成を示す回路ブロ
ック図である。

【図２２】図２２は、第２の実施形態に係る負電位を発
生する電源電圧発生装置のレベルコンバータの構成を示
す回路図である。

【図２３】図２３は、図２２のレベルコンバータの各ノ
ードにおける信号波形を示すタイミングチャート図であ
る。

【図２４】図２４は、本発明の第２の実施形態に係る昇
圧電位を発生する電源電圧発生装置の構成を示す回路ブ
ロック図である。

【図２５】図２５は、第２の実施形態に係る昇圧電位を
発生する電源電圧発生装置のレベルコンバータの構成を
示す回路図である。

【図２６】図２６は、図２５のレベルコンバータの各ノ
ードにおける信号波形を示すタイミングチャート図であ
る。

【図２７】図２７は、本発明の第３の実施形態に係る負
電位を発生する電源電圧発生装置の構成を示す回路ブロ
ック図である。

【図２８】図２８は、第３の実施形態に係る負電位を発
生する電源電圧発生装置の動作を示すタイミングチャー
ト図である。

【図２９】図２９は、第３の実施形態に係る負電位を発
生する電源電圧発生装置の第１のレベルコンバータの構
成を示す回路図である。

【図３０】図３０は、図２９のレベルコンバータの各ノ
ードにおける信号波形を示すタイミングチャート図であ
る。

【図３１】図３１は、第３の実施形態に係る負電位を発
生する電源電圧発生装置の第２のレベルコンバータの構
成を示す回路図である。

【図３２】図３２は、図３１のレベルコンバータの各ノ
ードにおける信号波形を示すタイミングチャート図であ
る。

【図３３】図３３は、本発明の第３の実施形態に係る昇
圧電位を発生する電源電圧発生装置の構成を示す回路ブ
ロック図である。

【図３４】図３４は、第３の実施形態に係る昇圧電位を
発生する電源電圧発生装置の動作を示すタイミングチャ
ート図である。

【図３５】図３５は、第３の実施形態に係る昇圧電位を
発生する電源電圧発生装置の第１のレベルコンバータの
構成を示す回路図である。

【図３６】図３６は、図３５のレベルコンバータの各ノ
ードにおける信号波形を示すタイミングチャート図であ
る。

【図３７】図３７は、第３の実施形態に係る昇圧電位を
発生する電源電圧発生装置の第２のレベルコンバータの
構成を示す回路図である。

【図３８】図３８は、図３７のレベルコンバータの各ノ
ードにおける信号波形を示すタイミングチャート図であ
る。

【図３９】図３９は、本発明の第３の実施形態に係る負
電位を発生する電源電圧発生装置の変形例の構成を示す
回路ブロック図である。

【図４０】図４０は、本発明の第１、第２の実施形態に
係る負電位を発生する電源電圧発生装置における切り離
し手段の構成を説明するための回路ブロック図である。

【図４１】図４１は、従来の負電圧を発生する電源電圧
発生装置の構成を示す回路ブロック図である。

【図４２】図４２は、図４１の電源電圧発生装置の動作
を示すタイミングチャート図である。

【図４３】図４３は、従来の昇圧電圧を発生する電源電
圧発生装置の構成を示す回路ブロック図である。

【図４４】図４４は、図４３の電源電圧発生装置の動作
を示すタイミングチャート図である。

【符号の説明】

１０ 電源電圧発生装置 １０Ａ 電源電圧発生装置 ２０ 電源電圧発生装置（半導体装置） ２０Ａ 電源電圧発生装置（半導体装置） ３０ 電源電圧発生装置（半導体装置） ３０Ａ 電源電圧発生装置（半導体装置） ４０ 電源電圧発生装置（半導体装置） ４０Ａ 電源電圧発生装置（半導体装置） ４０Ｂ 電源電圧発生装置（半導体装置） Ａ´ ノード Ａ０ ノード Ａ４ ノード（そのノードに入力される信号） Ｂ´ ノード Ｂ０ ノード Ｂ１ 出力信号（制御信号） Ｂ２ レベルディテクタの検出結果（出力信号、第１検
出信号、電源電圧レベル検知信号） Ｂ３ レベルディテクタの検出結果（出力信号、第２検
出信号、電源電圧レベル検知信号、電位検出信号） Ｂ４ 出力信号（操作信号、ノード、そのノードに入力
される信号） Ｂ５ 出力信号 Ｂ７ 電位検出信号（ＶＢＢ電位検出信号） Ｃ１ 出力信号 Ｃ２ 出力信号 Ｃ３ 出力信号 Ｃ４ 出力信号 Ｃ５ 出力信号 Ｃ´ ノード Ｃ０ ノード ＣＮＢ１ コンデンサ ＣＮＢ２ コンデンサ ＣＮＢ３ コンデンサ ＣＮＢ４ コンデンサ Ｃｏ ＯＲ回路（制御信号出力部） ＣＰ チャージポンプ回路（電圧発生部、電源電圧発生
回路） ＣＰＢ１ コンデンサ ＣＰＢ２ コンデンサ ＣＰＢ３ コンデンサ ＣＰＢ４ コンデンサ ＣＰＳ チャージポンプセット Ｄ１ 出力信号（制御信号） Ｄ２ レベルディテクタの検出結果 Ｄ３ レベルディテクタの検出結果 Ｄ４ 出力信号 Ｄ５ 出力信号 Ｅ０ ノード Ｅ´ ノード Ｆ０ ノード Ｆ２ レベルディテクタの検出結果（出力信号、第１検
出信号） Ｆ３ 出力信号（第１操作信号） Ｆ４ レベルディテクタの検出結果（第２検出信号） Ｆ５ 出力信号（第２操作信号） Ｆ´ ノード Ｇ０ ノード Ｇ´ ノード Ｈ レギュレータ Ｈａ チャージポンプレギュレータ Ｈ０ ノード Ｈ１ 出力信号 Ｈ２ 出力信号 Ｈ３ 出力信号 Ｈ´ ノード Ｌ１ 配線（接続部） Ｌａ 節点（ノード） Ｌｃ２ レベルコンバータ（操作信号生成部） Ｌｃ４ レベルコンバータ Ｌｃ４Ａ レベルコンバータ（第２操作信号生成部） Ｌｃ４Ｂ レベルコンバータ（第１操作信号生成部） Ｌｃ７ レベルコンバータ Ｌｄ 電圧検知回路（レベルディテクタ） Ｌｄ１ レベルディテクタ（第１電位検出部） Ｌｄ２ レベルディテクタ（第２電位検出部） ＮＢ１ 出力トランジスタ（スイッチ部、ＭＯＳトラン
ジスタ） ＮＢ７ 出力トランジスタ Ｎｃ ノード ＮＣ１ 出力トランジスタ ＮＣ１ａ ＭＯＳトランジスタ ＮＣ２ ＭＯＳトランジスタ ＮＣ３ ＭＯＳトランジスタ ＮＤ１ ＭＯＳトランジスタ ＮＤ２ ＭＯＳトランジスタ ＮＤ３ ＭＯＳトランジスタ ＮＨ１ 出力トランジスタ Ｎｎ ノード ＯＳＣ オシレータ ＰＣ１ ＭＯＳトランジスタ ＰＣ２ ＭＯＳトランジスタ ＰＣ３ ＭＯＳトランジスタ ＰＤ１ ＭＯＳトランジスタ ＰＤ２ ＭＯＳトランジスタ ＰＤ３ ＭＯＳトランジスタ ＰＦ１ 出力トランジスタ（第２ＭＯＳトランジスタ） ＰＦ２ 出力トランジスタ（補助スイッチ部、第１ＭＯ
Ｓトランジスタ） ＰＧ１ 出力トランジスタ ＰＪ 出力トランジスタ ｔｄ 減衰時間 ｔＤＥＴ１ 時間（判定時間） ｔＤＥＴ２ 時間（検知時間） ＶＢＢ ＶＢＢ電位（第１対象電位部） ＶＢＢｎｏｉｓｅ ＶＢＢノイズ ＶＢＢｓｔ 第１設定電位 ＶＣＨ ＶＣＨ電位 ＶＣＨｓｔ 第２設定電位 ＶＩＮＴ 対象電位 ＶＮＮ ＶＮＮ電位（第２対象電位部） ＶＮＮｓｔ 第２設定電位 ＶＰＰ ＶＰＰ電位 ＶＰＰｓｔ 第１設定電位 ＶＲＥＦＮ１ 基準電位 ＶＲＥＦＮ２ 基準電位 Ｙ１ 矢印 Ｙ２ 矢印 Ｙ３ 矢印

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 第１対象電位部および第２対象電位部
   に、その出力部が接続された電圧発生部と、 前記第１対象電位部の電位を検出する第１電位検出部
   と、 前記第２対象電位部の電位を検出する第２電位検出部
   と、 前記第１電位検出部および前記第２電位検出部のそれぞ
   れの検出結果に基づいて、前記第１対象電位部および前
   記第２対象電位部のそれぞれが、設定された第１設定電
   位および第２設定電位となるように前記電圧発生部を制
   御する制御部と、 前記電圧発生部の前記出力部と前記第２対象電位部との
   間に設けられ、前記第２電位検出部の検出結果に応じ
   て、前記出力部と前記第２対象電位部との間を導通状態
   および非導通状態のいずれかの状態にするスイッチ部と
   を備え、 前記スイッチ部は、前記第２対象電位部の電位が前記第
   ２設定電位であるときに、前記電圧発生部によって前記
   第２対象電位部の前記電位が前記第２設定電位から変動
   することを阻止するように動作する 半導体装置。
2. 【請求項２】 第１対象電位部および第２対象電位部
   に、その出力部が接続された電圧発生部と、 前記第１対象電位部および前記第２対象電位部のそれぞ
   れが、設定された第１設定電位および第２設定電位にな
   るように前記電圧発生部を制御する制御部とを備えてな
   り、 前記制御部は、一方側電位部としての前記第１対象電位
   部および前記第２対象電位部のいずれかの電位が、前記
   一方側電位部に対応する一方側設定電位としての前記第
   １設定電位および前記第２設定電位のいずれかと異なる
   ときに、前記一方側電位部に対して、他方側電位部とし
   ての前記一方側電位部以外の前記第１対象電位部および
   前記第２対象電位部のいずれかを介することなく直接的
   に、電圧を発生するように前記電圧発生部を制御する半
   導体装置。
3. 【請求項３】 請求項１記載の半導体装置において、 前記電圧発生部は、負電位の電圧を発生し、 前記第２設定電位は、前記第１設定電位よりも高電位に
   設定されている半導体装置。
4. 【請求項４】 請求項１記載の半導体装置において、 前記電圧発生部は、昇圧電圧を発生し、 前記第２設定電位は、前記第１設定電位よりも低電位に
   設定されている半導体装置。
5. 【請求項５】 請求項１、３、４のいずれかに記載の半
   導体装置において、 更に、 前記電圧発生部の前記出力部と前記スイッチ部との間に
   設けられた、前記第１対象電位部および前記第２対象電
   位部を接続する接続部を備えた半導体装置。
6. 【請求項６】 請求項１、３、４、５のいずれかに記載
   の半導体装置において、 更に、 前記電圧発生部の前記出力部と前記第１対象電位部との
   間に設けられ、前記第１電位検出部の検出結果に応じ
   て、前記出力部と前記第１対象電位部との間を導通状態
   および非導通状態のいずれかの状態にする補助スイッチ
   部を備えた半導体装置。
7. 【請求項７】 請求項６記載の半導体装置において、 前記補助スイッチ部は、前記第２対象電位部の電位が前
   記第２設定電位と異なるときに、前記第２対象電位部の
   前記電位により前記第１対象電位部の電位が変動するこ
   とを阻止するように動作する半導体装置。
8. 【請求項８】 請求項１から７のいずれかに記載の半導
   体装置において、 前記制御部は、少なくとも、一方側電位部としての前記
   第１対象電位部および前記第２対象電位部のいずれかの
   電位が、前記一方側電位部に対応する前記第１設定電位
   および前記第２設定電位のいずれかと異なるときに、前
   記電圧発生部が動作するように前記電圧発生部を制御す
   る半導体装置。
9. 【請求項９】 第１対象電位部および第２対象電位部
   に、その出力部が接続され、制御信号に応答して前記出
   力部に電圧を発生する電圧発生部と、 前記第１対象電位部の電位が、設定された第１設定電位
   と異なるときに第１検出信号を出力する第１電位検出部
   と、 前記第２対象電位部の電位が、設定された第２設定電位
   と異なるときに第２検出信号を出力する第２電位検出部
   と、 前記第１検出信号および前記第２検出信号の少なくとも
   いずれか一方を入力したときに前記制御信号を出力する
   制御信号出力部とを備えた半導体装置。
10. 【請求項１０】 請求項９記載の半導体装置において、 更に、 前記電圧発生部の前記出力部の側に設けられた、前記第
    １対象電位部と前記第２対象電位部の側とを接続する配
    線と、 前記第２対象電位部の側において前記配線が接続された
    ノードと前記第２対象電位部との間に設けられた、前記
    ノードと前記第２対象電位部とを導通状態および非導通
    状態のいずれかの状態にするＭＯＳトランジスタと、 前記第２検出信号に基づいて操作信号を生成する操作信
    号生成部とを備え、 前記ＭＯＳトランジスタは、前記ＭＯＳトランジスタの
    ゲートに、前記操作信号を入力したときに前記ノードと
    前記第２対象電位部とを前記導通状態にする半導体装
    置。
11. 【請求項１１】 請求項９記載の半導体装置において、 更に、 前記電圧発生部の前記出力部の側に設けられ、前記出力
    部と前記第１対象電位部とを導通状態および非導通状態
    のいずれかの状態にする第１ＭＯＳトランジスタと、 前記電圧発生部の前記出力部の側に設けられ、前記出力
    部と前記第２対象電位部とを導通状態および非導通状態
    のいずれかの状態にする第２ＭＯＳトランジスタと、 前記第１検出信号に基づいて第１操作信号を生成する第
    １操作信号生成部と、 前記第２検出信号に基づいて第２操作信号を生成する第
    ２操作信号生成部とを備え、 前記第１ＭＯＳトランジスタは、前記第１ＭＯＳトラン
    ジスタのゲートに、前記第１操作信号を入力したときに
    前記出力部と前記第１対象電位部とを前記導通状態に
    し、 前記第２ＭＯＳトランジスタは、前記第２ＭＯＳトラン
    ジスタのゲートに、前記第２操作信号を入力したときに
    前記出力部と前記第２対象電位部とを前記導通状態にす
    る半導体装置。