KR101145792B1 - 내부전압 생성회로 - Google Patents

내부전압 생성회로 Download PDF

Info

Publication number
KR101145792B1
KR101145792B1 KR1020100027842A KR20100027842A KR101145792B1 KR 101145792 B1 KR101145792 B1 KR 101145792B1 KR 1020100027842 A KR1020100027842 A KR 1020100027842A KR 20100027842 A KR20100027842 A KR 20100027842A KR 101145792 B1 KR101145792 B1 KR 101145792B1
Authority
KR
South Korea
Prior art keywords
voltage
internal voltage
generating
response
internal
Prior art date
Application number
KR1020100027842A
Other languages
English (en)
Other versions
KR20110108572A (ko
Inventor
손종호
김생환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100027842A priority Critical patent/KR101145792B1/ko
Priority to US12/974,849 priority patent/US8643357B2/en
Publication of KR20110108572A publication Critical patent/KR20110108572A/ko
Application granted granted Critical
Publication of KR101145792B1 publication Critical patent/KR101145792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

다양한 전압 레벨의 내부전압을 생성하는 내부전압 생성회로에 관한 것으로, 서로 다르게 설정된 목표전압레벨을 기준으로 서로 다른 내부전압단의 전압 레벨을 검출하여 다수의 검출신호를 생성하기 위한 다수의 전압레벨 검출수단, 상기 다수의 전압레벨 검출수단의 출력신호에 응답하여 펌핑동작을 통해 내부전압을 생성하기 위한 공통 내부전압 생성수단, 및 선택신호에 응답하여 상기 내부전압의 출력경로를 다중화하여 상기 내부전압을 해당하는 내부전압단으로 출력하기 위한 경로다중화수단을 구비하는 내부전압 생성회로를 제공한다.

Description

내부전압 생성회로{INTERNAL VOLTAGE GENERATOR}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 다양한 전압 레벨의 내부전압을 생성하는 내부전압 생성회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 외부전압을 인가받으며, 이 외부전압을 이용하여 다양한 전압 레벨의 내부전압을 생성한다. 따라서, 반도체 메모리 장치는 내부전압을 생성하기 위한 내부전압 생성회로를 내부에 구비하고 있으며, 내부전압 생성회로에서 생성되는 내부전압을 이용하여 보다 효율적인 전력 소모 및 보다 안정적인 회로 동작을 보장받는다.
한편, 내부전원은 생성하는 방법에 따라 크게 두 가지로 구분된다.
첫째는 외부전압을 다운 컨버팅((down converting)하여 생성하는 방법으로, 이렇게 생성되는 전압에는 코어 전압과 페리 전압 등이 있다. 둘째는 외부전압을 펌핑(pumping)하는 방법으로, 이렇게 생성되는 전압에는 포지티브 고전압, 기판 바이어스 전압, 네거티브 저전압 등이 있다.
참고로, 포지티브 고전압과 네거티브 저전압은 메모리 셀(memory cell)을 제어하는데 사용하는 워드 라인(word line)에 인가되는 전압으로서, 포지티브 고전압은 워드 라인을 활성화시키는데 사용되고 네거티브 저전압은 워드 라인을 비활성화시키는데 사용된다. 이어서, 기판 바이어스 전압은 반도체 메모리 장치 내의 웰(well) 또는 기판에 인가되는 전압으로서, 웰 또는 기판과 내부 회로의 접합 면을 역 바이어스(reverse-bias)상태로 유지시켜 오동작 및 회로 특성을 높여주는데 사용된다. 일반적으로, 기판 바이어스 전압(VBB)은 대략 -0.8V 를 목표전압레벨로 설정하며, 네거티브 저전압(VBBW)은 대략 -0.2V 를 목표전압레벨로 설정한다.
도 1 은 기존의 내부전압 생성회로를 설명하기 위한 블록도로서, 펌핑 동작을 통해 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하는 경우를 일례로 하였다.
도 1 을 참조하면, 내부전압 생성회로는 기판 바이어스 전압(VBB)을 생성하기 위한 제1 내부전압 생성부(110)와, 네거티브 저전압(VBBW)을 생성하기 위한 제2 내부전압 생성부(120)를 구비한다. 제1 내부전압 생성부(110)와 제2 내부전압 생성부(120)의 회로 동작과 회로 구성은 서로 유사하기 때문에, 이하 기판 바이어스 전압(VBB)을 생성하는 제1 내부전압 생성부(110)를 대표로 설명하기로 한다.
제1 내부전압 생성부(110)는 기판 바이어스 전압(VBB)의 목표전압레벨에 대응하는 제1 기준전압(VREF1)을 기준으로 기판 바이어스 전압(VBB)단의 전압 레벨을 검출하여 제1 검출신호(DET1)를 생성하는 제1 전압레벨 검출부(111)와, 제1 검출신호(DET1)에 응답하여 예정된 주파수의 제1 발진신호(OSC1)를 생성하는 제1 발진부(112), 및 제1 발진신호(OSC1)에 응답하여 펌핑 동작을 통해 기판 바이어스 전압(VBB)을 생성하는 제1 펌핑부(113)를 구비한다.
여기서, 제1 검출신호(DET1)는 논리'하이(high)' 또는 논리'로우(low)'가 되는 신호로서, 기판 바이어스 전압(VBB)이 목표전압레벨보다 높아지는 경우 논리'하이'가 되어 제1 발진부(112)를 활성화시켜주고, 기판 바이어스 전압(VBB)이 목표전압레벨보다 낮아지는 경우 논리'로우'가 되어 제1 발진부(112)를 비활성화시켜준다. 이어서, 활성화된 제1 발진부(112)는 예정된 주파수의 제1 발진신호(OSC1)를 생성하고 제1 펌핑부(113)는 제1 발진신호(OSC1)에 따라 펌핑 동작을 통해 기판 바이어스 전압(VBB)의 전압 레벨을 목표전압레벨 방향으로 낮추어 준다.
제2 내부전압 생성부(120)도 제1 내부전압 생성부(110)와 유사하게 제2 전압레벨 검출부(121)와, 제2 발진부(122), 및 제2 펌핑부(123)를 구비하고 있으며, 위에서 설명한 펌핑 동작을 통해 네거티브 저전압(VBBW)을 생성한다. 다시 말하면, 제2 전압레벨 검출부(121)은 네거티브 저전압(VBBW)의 목표전압레벨에 대응하는 제2 기준전압(VREF2)을 기준으로 네거티브 저전압(VBBW)단의 전압 레벨을 검출하고, 검출 결과에 따라 제2 발진부(122)는 예정된 주파수의 발진신호를 생성하며, 제2 펌핑부(123)는 이 발진신호에 따라 펌핑 동작을 통해 네거티브 저전압(VBBW)을 생성한다.
한편, 반도체 메모리 장치는 점점 다양한 동작이 요구되고 있으며, 이에 따라 목표전압레벨이 서로 다른 내부전압의 종류도 다양해 지고 있다. 따라서, 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW) 이외에 다른 내부전압을 생성하기 위해서는 도 1 의 제1 및 제2 내부전압 생성부(110, 120)와 같은 구성이 추가로 구성되어야 한다. 칩 사이즈가 한정된 반도체 메모리 장치에 있어서 이러한 추가적인 구성은 반도체 메모리 장치를 설계하는데 있어서 부담으로 작용한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 서로 다른 목표전압레벨을 가지는 다수의 내부전압을 생성하는데 있어서 그 내부전압을 생성하는 회로 구성의 일부를 공유할 수 있는 내부전압 생성회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 내부전압 생성회로는, 서로 다르게 설정된 목표전압레벨을 기준으로 서로 다른 내부전압단의 전압 레벨을 검출하여 다수의 검출신호를 생성하기 위한 다수의 전압레벨 검출수단; 상기 다수의 전압레벨 검출수단의 출력신호에 응답하여 펌핑동작을 통해 내부전압을 생성하기 위한 공통 내부전압 생성수단; 및 선택신호에 응답하여 상기 내부전압의 출력경로를 다중화하여 상기 내부전압을 해당하는 내부전압단으로 출력하기 위한 경로다중화수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 내부전압 생성회로는, 서로 다르게 설정된 목표전압레벨을 기준으로 서로 다른 내부전압단의 전압 레벨을 검출하여 다수의 검출신호를 생성하기 위한 다수의 전압레벨 검출수단; 상기 다수의 검출신호에 따라 주파수가 가변되는 발진신호를 생성하기 위한 공통 발진수단; 및 상기 발진신호에 응답하여 펌핑동작을 통해 내부전압을 생성하기 위한 공통 펌핑수단을 구비한다.
본 발명의 실시예에 따른 내부전압 생성회로는 다수의 내부전압을 생성하는 회로 구성의 일부를 공유함으로써, 다수의 내부전압을 생성하는 회로 구성을 최소화하는 것이 가능하다.
본 발명은 다수의 내부전압을 생성하는 내부전압 생성회로의 구성을 최소화함으로써, 다수의 내부전압을 생성하는 회로의 크기를 최소화하는 효과를 얻을 수 있다.
도 1 은 기존의 내부전압 생성회로를 설명하기 위한 블록도.
도 2 는 본 발명의 제1 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도.
도 3 은 도 2 의 경로 다중화부(240)를 설명하기 위한 회로도.
도 4 는 본 발명의 제2 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 제1 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도이다. 설명의 편의를 위하여 기존과 동일하게 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하는 경우를 일례로 하였다.
도 2 를 참조하면, 제1 실시예에 따른 내부전압 생성회로는 제1 및 제2 전압레벨 검출부(210, 220)와, 공통 내부전압 생성부(230)와, 경로 다중화부(240), 및 선택신호 생성부(250)를 구비한다.
제1 전압레벨 검출부(210)는 기판 바이어스 전압(VBB)의 목표전압레벨에 대응하는 제1 기준전압(VREF1)을 기준으로 기판 바이어스 전압(VBB)단의 전압 레벨을 검출하여 제1 검출신호(DET1)를 생성하고, 제2 전압레벨 검출부(220)는 네거티브 저전압(VBBW)의 목표전압레벨에 대응하는 제2 기준전압(VREF2)을 기준으로 네거티브 저전압(VBBW)단의 전압 레벨을 검출하여 제2 검출신호(DET2)를 생성한다. 여기서, 제1 기준전압(VREF1)과 제2 기준전압(VREF2)은 서로 다른 목표전압레벨에 대응하는 전압 레벨을 갖는다.
공통 내부전압 생성부(230)는 제1 및 제2 검출신호(DET1, DET2)에 응답하여 펌핑동작을 통해 내부전압(VINT)을 생성하기 위한 것으로, 공통 발진부(231)와 공통 펌핑부(232)를 구비한다. 여기서, 공통 발진부(231)는 제1 및 제2 검출신호(DET1, DET2)에 응답하여 예정된 주파수 발진신호(OSC)를 생성하고, 공통 펌핑부(232)는 발진신호(OSC)에 응답하여 펌핑 동작을 통해 내부전압(VINT)을 생성한다. 이후 다시 설명하겠지만, 공통 내부전압 생성부(230)는 제1 및 제2 검출신호(DET1, DET2) 중 어느 하나에 응답하여 펌핑동작을 수행한다.
이어서, 경로 다중화부(240)는 선택신호(SEL)에 응답하여 내부전압(VINT)의 출력경로를 다중화하기 위한 것으로, 공통 내부전압 생성부(230)에서 생성된 내부전압(VINT)은 선택신호(SEL)에 따라 기판 바이어스 전압(VBB)단 또는 네거티브 저전압(VBBW)으로 출력된다. 선택신호 생성부(250)는 제1 및 제2 검출신호(DET1, DET2)에 응답하여 선택신호(SEL)를 생성하기 위한 것으로, 여기서, 선택신호(SEL)는 예컨대 제1 및 제2 검출신호(DET1, DET2)의 논리 레벨에 따라 논리 레벨이 결정된다.
도 3 은 도 2 의 경로 다중화부(240)를 설명하기 위한 회로도이다.
도 3 을 참조하면, 경로 다중화부(240)는 선택신호(SEL)에 응답하여 내부전압(VINT)을 기판 바이어스 전압(VBB)으로 출력하기 위한 제1 출력부(310)와, 선택신호(SEL)에 응답하여 내부전압(VINT)을 네거티브 저전압(VBBW)으로 출력하기 위한 제2 출력부(320)를 구비한다. 여기서는 선택신호(SEL)가 논리'로우'인 경우 내부전압(VINT)은 기판 바이어스 전압(VBB)으로 출력되고, 선택신호(SEL)가 논리'하이'인 경우 내부전압(VINT)은 네거티브 저전압(VBBW)으로 출력된다.
이하, 도 2 와 도 3 을 참조하여, 본 발명의 실시예에 따른 내부전압 생성회로의 간단한 회로 동작을 살펴보기로 한다.
우선, 기판 바이어스 전압(VBB)이 목표전압레벨(이하, '제1 목표전압레벨'이라 칭함)에 대응하는 제1 기준전압(VREF1)보다 높은 경우, 제1 검출신호(DET1)는 논리'하이'가 되고 공통 내부전압 생성부(230)는 제1 검출신호(DET1)에 응답하여 펌핑 동작을 통해 제1 목표전압레벨에 대응하는 내부전압(VINT)을 생성한다. 이때, 선택신호 생성부(250)는 제1 검출신호(DET1)에 대응하여 논리'로우'의 선택신호(SEL)를 생성하며, 경로 다중화부(240)는 이 선택신호(SEL)에 응답하여 내부전압(VINT)을 기판 바이어스 전압(VBB)으로 출력한다. 이러한 일련의 동작은 기판 바이어스 전압(VBB)이 제1 목표전압레벨이 될 때까지 이루어진다.
이어서, 네거티브 저전압(VBBW)이 목표전압레벨(이하, '제2 목표전압레벨'이라 칭함)에 대응하는 제2 기준전압(VREF2)보다 높은 경우, 제2 검출신호(DET2)는 논리'하이'가 되고 제1 검출신호(DET1)는 논리'로우'가 된다. 공통 내부전압 생성부(230)는 제2 검출신호(DET2)에 응답하여 펌핑 동작을 통해 제2 목표전압레벨에 대응하는 내부전압(VINT)을 생성한다. 이때, 선택신호 생성부(250)는 제2 검출신호(DET2)에 대응하여 논리'하이'의 선택신호(SEL)를 생성하며, 경로 다중화부(240)는 이 선택신호(SEL)에 응답하여 내부전압(VINT)을 네거티브 저전압(VBBW)으로 출력한다. 이러한 일련의 동작은 네거티브 저전압(VBBW)이 제2 목표전압레벨이 될 때까지 이루어진다.
한편, 선택신호 생성부(250)는 회로 설계에 따라 다양하게 구성될 수 있으며, 만약 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)에 대하여 동일한 시간대에 펌핑 동작을 수행해야하는 경우 활성화되는 제1 및 제2 검출신호(DET1, DET2)에 응답하여 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW) 중 어느 하나의 내부전압을 먼저 생성할 수 있도록 선택신호(SEL)를 생성하는 것이 가능하다. 예컨대, -0.8V 의 기판 바이어스 전압(VBB)을 먼저 생성하는 경우 추가적인 펌핑 동작 없이 -0.2V 의 네거티브 저전압(VBBW)을 생성할 수 있는 장점이 있으며, -0.2V 의 네거티브 저전압(VBBW)을 먼저 생성하는 경우 이 네거티브 저전압(VBBW)을 이용하여 보다 빠르게 -0.8V의 기판 바이어스 전압(VBB)을 생성할 수 있는 장점이 있다.
본 발명의 실시예에 따른 내부전압 생성회로는 제1 및 제2 목표전압레벨에 대응하는 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하는데 있어서 공통 내부전압 생성부(230)를 공유함으로써, 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하는 회로 구성을 최소화하는 것이 가능하다.
도 4 는 본 발명의 제2 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도이다. 설명의 편의를 위하여 제1 실시예와 다른 부분을 중심으로 설명하기로 한다.
도 4 의 제2 실시예의 경우 도 1 과 비교하여 선택신호 생성부(310)에서 생성된 선택신호(SEL)가 공통 발진부(420)로 입력된다. 여기서, 선택신호 생성부(410)는 제1 및 제2 검출신호(DET1, DET2)에 응답하여 활성화되는 선택신호(SEL)를 생성하고, 공통 발진부(420)는 선택신호(SEL)에 대응하는 주파수의 발진신호(OSC)를 생성한다. 다시 말하면, 공통 발진부(420)는 제1 및 제2 검출신호(DET1, DET2)에 따라 주파수가 가변되는 발진신호(OSC)를 생성하며, 이렇게 생성되는 발진신호(OSC)는 기판 바이어스 전압(VBB)에 대응하는 주파수를 가지거나, 네거티브 저전압(VBBW)에 대응하는 주파수를 가지게 된다.
본 발명의 제2 실시예에 따른 내부전압 생성회로는 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하는데 있어서 공통 발진부(420)에서 출력되는 발진신호(OSC)의 주파수를 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)에 대응하여 가변하는 것이 가능하다. 이는 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하기 위한 동작 효율을 높여줄 수 있음을 의미하고, 또한 기판 바이어스 전압(VBB)과 네거티브 저전압(VBBW)을 생성하는데 소모되는 전력을 최소화할 수 있음을 의미한다.
전술한 바와 같이, 본 발명의 실시예에 따른 내부전압 생성회로는 다수의 내부전압을 생성하는데 사용되는 구성의 일부를 공유함으로써, 내부전압 생성회로의 크기를 최소화하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210 : 제1 전압레벨 검출부 220 : 제2 전압레벨 검출부
230 : 공통 내부전압 생성부 240 : 경로 다중화부
250 : 선택신호 생성부

Claims (12)

  1. 서로 다르게 설정된 목표전압레벨을 기준으로 서로 다른 내부전압단의 전압 레벨을 검출하여 다수의 검출신호를 생성하기 위한 다수의 전압레벨 검출수단;
    상기 다수의 전압레벨 검출수단의 출력신호에 응답하여 펌핑동작을 통해 내부전압을 생성하기 위한 공통 내부전압 생성수단; 및
    선택신호에 응답하여 상기 내부전압의 출력경로를 다중화하여 상기 내부전압을 해당하는 내부전압단으로 출력하기 위한 경로다중화수단
    을 구비하는 내부전압 생성회로.
  2. 제1항에 있어서,
    상기 공통 내부전압 생성수단은 상기 다수의 전압레벨 검출수단의 출력신호 중 어느 하나에 응답하여 상기 펌핑동작을 수행하는 것을 특징으로 하는 내부전압 생성회로.
  3. 제1항에 있어서,
    상기 다수의 검출신호에 응답하여 상기 선택신호를 생성하기 위한 선택신호 생성수단을 더 구비하는 내부전압 생성회로.
  4. 제1항에 있어서,
    상기 선택신호는 상기 다수의 검출신호가 모두 활성화되는 경우 상기 다수의 검출신호 중 어느 하나에 대응하여 활성화되는 것을 특징으로 하는 내부전압 생성회로.
  5. 제1항에 있어서,
    상기 공통 내부전압 생성수단은,
    상기 다수의 전압레벨 검출수단의 출력신호에 응답하여 예정된 주파수의 발진신호를 생성하기 위한 공통 발진부; 및
    상기 발진신호에 응답하여 펌핑동작을 통해 상기 내부전압을 생성하기 위한 공통 펌핑부를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  6. 제1항에 있어서,
    상기 경로다중화수단은 상기 선택신호에 응답하여 상기 내부전압을 해당 출력경로를 통해 출력하기 위한 다수의 출력부를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  7. 서로 다르게 설정된 목표전압레벨을 기준으로 서로 다른 내부전압단의 전압 레벨을 검출하여 다수의 검출신호를 생성하기 위한 다수의 전압레벨 검출수단;
    상기 다수의 검출신호에 따라 주파수가 가변되는 발진신호를 생성하기 위한 공통 발진수단; 및
    상기 발진신호에 응답하여 펌핑동작을 통해 내부전압을 생성하기 위한 공통 펌핑수단
    을 구비하는 내부전압 생성회로.
  8. 제7항에 있어서,
    상기 다수의 검출신호에 따라 상기 내부전압의 출력경로를 다중화하여 상기 내부전압을 해당하는 내부전압단으로 출력하기 위한 경로다중화수단을 더 구비하는 내부전압 생성회로.
  9. 제7항에 있어서,
    상기 공통 발진수단은 상기 다수의 전압레벨 검출수단의 출력신호 중 어느 하나에 응답하여 상기 펌핑동작을 수행하는 것을 특징으로 하는 내부전압 생성회로.
  10. 제8항에 있어서,
    상기 다수의 검출신호에 응답하여 상기 공통 발진수단의 주파수를 선택하기 위한 선택신호를 생성하기 위한 선택신호 생성수단을 더 구비하는 내부전압 생성회로.
  11. 제10항에 있어서,
    상기 선택신호는 상기 다수의 검출신호가 모두 활성화되는 경우 상기 다수의 검출신호 중 어느 하나에 대응하여 활성화되는 것을 특징으로 하는 내부전압 생성회로.
  12. 제10항에 있어서,
    상기 경로다중화수단은 상기 선택신호에 응답하여 상기 내부전압을 해당 출력경로를 통해 출력하기 위한 다수의 출력부를 구비하는 것을 특징으로 하는 내부전압 생성회로.
KR1020100027842A 2010-03-29 2010-03-29 내부전압 생성회로 KR101145792B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100027842A KR101145792B1 (ko) 2010-03-29 2010-03-29 내부전압 생성회로
US12/974,849 US8643357B2 (en) 2010-03-29 2010-12-21 Internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027842A KR101145792B1 (ko) 2010-03-29 2010-03-29 내부전압 생성회로

Publications (2)

Publication Number Publication Date
KR20110108572A KR20110108572A (ko) 2011-10-06
KR101145792B1 true KR101145792B1 (ko) 2012-05-16

Family

ID=44655640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027842A KR101145792B1 (ko) 2010-03-29 2010-03-29 내부전압 생성회로

Country Status (2)

Country Link
US (1) US8643357B2 (ko)
KR (1) KR101145792B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890427B1 (ko) * 2011-12-28 2018-08-22 에스케이하이닉스 주식회사 내부전압생성회로
US8958261B1 (en) * 2013-08-30 2015-02-17 Nanya Technology Corporation Low power protection circuit
KR102155048B1 (ko) * 2013-12-17 2020-09-11 에스케이하이닉스 주식회사 반도체 장치
CN108681034B (zh) 2018-06-01 2023-08-25 浙江舜宇光学有限公司 光学成像镜头

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090002385A (ko) * 2007-06-28 2009-01-09 주식회사 하이닉스반도체 링 오실레이터와 이를 이용한 내부전압 생성장치
KR20090046245A (ko) * 2007-11-05 2009-05-11 주식회사 하이닉스반도체 내부전압 생성회로
KR20090093307A (ko) * 2008-02-29 2009-09-02 주식회사 하이닉스반도체 내부 전압 생성 회로

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로
JP3237654B2 (ja) * 1999-05-19 2001-12-10 日本電気株式会社 半導体装置
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
KR100312976B1 (ko) * 1999-10-30 2001-11-07 박종섭 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
KR100400225B1 (ko) * 2001-06-27 2003-10-01 삼성전자주식회사 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법
KR100546344B1 (ko) * 2003-07-18 2006-01-26 학교법인고려중앙학원 다중 레벨 전압 전류 변환부를 갖는 위상 고정루프(Ｐｈａｓｅ-Ｌｏｃｋ-Ｌｏｏｐ) 및 이를 이용한 클럭위상 동기 방법
US6989718B2 (en) * 2004-01-20 2006-01-24 Infineon Technologies Ag Circuit and method for phase locked loop charge pump biasing
KR100680503B1 (ko) * 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
US20070070725A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage supplying device
US7545203B2 (en) * 2005-09-29 2009-06-09 Hynix Semiconductor, Inc. Internal voltage generation circuit
KR100728904B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR100803371B1 (ko) * 2007-01-11 2008-02-13 주식회사 하이닉스반도체 내부 전압 생성 회로
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
TWI327816B (en) * 2007-04-27 2010-07-21 Mstar Semiconductor Inc A voltage providing circuit and a related method of which
KR100900785B1 (ko) * 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
US7602224B2 (en) * 2007-05-16 2009-10-13 Hynix Semiconductor, Inc. Semiconductor device having delay locked loop and method for driving the same
US7642861B2 (en) * 2007-09-27 2010-01-05 Infineon Technologies Locked loop system
KR100913957B1 (ko) * 2007-12-27 2009-08-26 주식회사 하이닉스반도체 반도체 소자
KR101003140B1 (ko) * 2009-03-20 2010-12-21 주식회사 하이닉스반도체 내부 전원 발생 장치와 그의 제어 방법
KR101035408B1 (ko) * 2009-07-01 2011-05-20 주식회사 하이닉스반도체 반도체 장치
KR101890427B1 (ko) * 2011-12-28 2018-08-22 에스케이하이닉스 주식회사 내부전압생성회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090002385A (ko) * 2007-06-28 2009-01-09 주식회사 하이닉스반도체 링 오실레이터와 이를 이용한 내부전압 생성장치
KR20090046245A (ko) * 2007-11-05 2009-05-11 주식회사 하이닉스반도체 내부전압 생성회로
KR20090093307A (ko) * 2008-02-29 2009-09-02 주식회사 하이닉스반도체 내부 전압 생성 회로

Also Published As

Publication number Publication date
US20110234194A1 (en) 2011-09-29
KR20110108572A (ko) 2011-10-06
US8643357B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
KR100897300B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR101145792B1 (ko) 내부전압 생성회로
KR100927406B1 (ko) 내부 전압 생성 회로
US9557788B2 (en) Semiconductor memory device including array e-fuse
US10651732B2 (en) Charge pumps and methods of operating charge pumps
CN105280216B (zh) 半导体存储器件及其操作方法
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
KR102089488B1 (ko) 반도체 장치
JP2014130406A (ja) 半導体装置
US7800958B2 (en) Voltage generating unit of semiconductor memory device
US8581641B2 (en) Power-up signal generation circuit
US7298199B2 (en) Substrate bias voltage generating circuit for use in a semiconductor memory device
US20140062583A1 (en) Integrated circuit and method of operating the same
KR20100064157A (ko) 내부 전압 생성회로
KR20130080732A (ko) 파워업신호 생성회로
KR100930385B1 (ko) 전압 펌핑 장치
KR20100001835A (ko) 파워업신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR100894106B1 (ko) 전원전압 레벨다운 회로
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20090003662A (ko) 반도체 소자
KR101046707B1 (ko) 내부전압 생성회로 및 그의 구동 방법
KR101018693B1 (ko) 반도체 장치
KR100968466B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 8