KR100968466B1 - 반도체 메모리 장치의 펌핑 전압 생성 회로 - Google Patents

반도체 메모리 장치의 펌핑 전압 생성 회로 Download PDF

Info

Publication number
KR100968466B1
KR100968466B1 KR1020080132340A KR20080132340A KR100968466B1 KR 100968466 B1 KR100968466 B1 KR 100968466B1 KR 1020080132340 A KR1020080132340 A KR 1020080132340A KR 20080132340 A KR20080132340 A KR 20080132340A KR 100968466 B1 KR100968466 B1 KR 100968466B1
Authority
KR
South Korea
Prior art keywords
active
signal
oscillator
pumping voltage
pumping
Prior art date
Application number
KR1020080132340A
Other languages
English (en)
Other versions
KR20100073624A (ko
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080132340A priority Critical patent/KR100968466B1/ko
Publication of KR20100073624A publication Critical patent/KR20100073624A/ko
Application granted granted Critical
Publication of KR100968466B1 publication Critical patent/KR100968466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

본 발명은 기준 전압과 출력 노드의 전압 레벨을 비교하여 감지 신호를 생성하는 펌핑 전압 감지부, 액티브 모드에서 상기 감지 신호의 활성화에 응답하여 액티브 오실레이터 신호를 생성하는 액티브 오실레이터, 상기 액티브 오실레이터 신호에 따라 제 1 펌핑 전압을 생성하여 상기 출력 노드로 출력하는 제 1 펌프, 상기 감지 신호의 활성화에 응답하여 상기 액티브 모드와 스탠바이 모드에서 서로 다른 주파수의 가변 오실레이터 신호를 생성하는 액티브-스텐바이 오실레이터, 및 상기 가변 오실레이터 신호에 따라 제 2 펌핑 전압을 생성하여 상기 출력 노드로 출력하는 제 2 펌프를 포함한다.
Figure R1020080132340
액티브, 스탠바이, 펌핑 전압

Description

반도체 메모리 장치의 펌핑 전압 생성 회로{Circuit for Generating Pumping Voltage of Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 펌핑 전압 생성 회로에 관한 것이다.
반도체 메모리 장치는 고집적화 추세에 따라, 각 소자들의 크기가 극미세화되어가고 있다. 반도체 메모리 장치가 채용되는 시스템에서는 중앙 처리 장치(CPU)의 주파수(frequency)가 높아짐에 따라 반도체 메모리 장치 역시 고주파 동작이 가능하도록 설계된다. 각 소자들의 크기가 극미세화되면서 고주파 동작이 이루어지는 반도체 메모리 장치를 설계하기 위해서는, 기본적으로 반도체 메모리 장치에 인가되는 전원 전압(VDD)의 레벨이 낮아질 수 밖에 없다. 반도체 메모리 장치의 전원 전압(VDD)이 낮아짐에 따라 반도체 메모리 장치내에 설계되고, 전원 전압 레벨보다 높은 전압 레벨의 펌핑 전압을 생성하는 펌핑 전압 생성 회로는 그 중요성이 더욱 크게 부각되고 있다.
펌핑 전압 생성 회로는 전원 전압(VDD) 레벨 이상의 전압을 발생시키는 회로로서, 주로 메모리 셀의 워드라인을 구동하기 위하여 채용되고 있으며 데이터 출력 버퍼의 구동 전원으로 채용되기도 한다.
일반적인 펌핑 전압 생성 회로는 도 1에 도시된 바와 같이, 펌핑 전압 감지부(10), 액티브 오실레이터(20), 스탠바이 오실레이터(30), 제 1 펌프(40), 및 제 2 펌프(50)를 포함한다.
상기 펌핑 전압 감지부(10)는 기준 전압(Vref)과 제 1 노드(node_A)의 전압 레벨을 비교하여 감지 신호(det)를 생성한다.
상기 액티브 오실레이터(20)는 상기 감지 신호(det)와 액티브 신호(ACT)가 모두 인에이블되면 액티브 오실레이터 신호(OSCA)를 생성한다.
상기 스탠바이 오실레이터(30)는 상기 감지 신호(det)가 인에이블되면 스탠바이 오실레이터 신호(OSCS)를 생성한다.
상기 제 1 펌프(40)는 상기 액티브 오실레이터 신호(OSCA)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작을 통하여 제 1 펌핑 전압(VPP1)을 생성한다.
상기 제 2 펌프(50)는 상기 스탠바이 오실레이터 신호(OSCS)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작을 통하여 제 2 펌핑 전압(VPP2)을 생성한다. 이때, 상기 제 1 펌프(40)와 상기 제 2 펌프(50)의 출력단은 상기 제 1 노드(node_A)에 공통 연결된다.
상기 메모리 셀(60)의 워드라인은 상기 제 1 노드(node_A)의 전압을 인가 받아 구동된다.
상기 스탠바이 오실레이터(30)는 상기 액티브 오실레이터(40)보다 주기가 긴 오실레이터 신호를 생성한다. 따라서 반도체 메모리 장치가 액티브 모드일 경우 상 기 액티브 오실레이터 신호(OSCA)에 비해 주기가 긴 상기 스탠바이 오실레이터 신호(OSCS)에 따라 동작하는 상기 제 2 펌프(50)는 상기 제 1 펌프(40)에 비해 효율이 떨어질 수 밖에 없다.
상술한 바와 같이, 액티브 모드에서 상대적으로 효율이 떨어지는 상기 제 2 펌프(50)로서 인하여, 펌핑 전압 생성 회로의 전체 효율이 떨어지는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 종래 펌핑 전압 생성 회로보다 액티브 모드에서 펌핑 효율이 높은 반도체 메모리 장치의 펌핑 전압 생성 회로를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 기준 전압과 출력 노드의 전압 레벨을 비교하여 감지 신호를 생성하는 펌핑 전압 감지부, 액티브 모드에서 상기 감지 신호의 활성화에 응답하여 액티브 오실레이터 신호를 생성하는 액티브 오실레이터, 상기 액티브 오실레이터 신호에 따라 제 1 펌핑 전압을 생성하여 상기 출력 노드로 출력하는 제 1 펌프, 상기 감지 신호의 활성화에 응답하여 상기 액티브 모드와 스탠바이 모드에서 서로 다른 주파수의 가변 오실레이터 신호를 생성하는 액티브-스텐바이 오실레이터, 및 상기 가변 오실레이터 신호에 따라 제 2 펌핑 전압을 생성하여 상기 출력 노드로 출력하는 제 2 펌프를 포함한다.
본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 액티브 모드에서 스탠바이 모드보다 펌핑 효율을 높일 수 있어, 액티브 모드에서 종래의 펌핑 전압 생성 회로보다 좋은 펌핑 효율을 얻을 수 있는 이점이 있다.
본 발명의 실시예에 따는 반도체 메모리 장치의 펌핑 전압 생성 회로는 도 2에 도시된 바와 같이, 펌핑 전압 감지부(10), 액티브 오실레이터(20), 제 1 펌프(40), 제 2 펌프(50), 및 액티브-스탠바이 오실레이터(100)를 포함한다.
상기 펌핑 전압 감지부(10)는 기준 전압(Vref)과 출력 노드(node_A)의 전압 레벨을 비교하여 감지 신호(det)를 생성한다. 예를 들어, 상기 펌핑 전압 감지부(10)는 상기 기준 전압(Vref) 레벨보다 상기 출력 노드(node_A)의 전압 레벨이 낮으면 상기 감지 신호(det)를 인에이블시킨다.
상기 액티브 오실레이터(20)는 액티브 신호(ACT)가 인에이블되면 상기 감지 신호(det)에 응답하여 액티브 오실레이터 신호(OSCA)를 생성한다. 예를 들어, 상기 액티브 오실레이터(20)는 상기 액티브 신호(ACT)와 상기 감지 신호(det)가 모두 인에이블될 때만 상기 액티브 오실레이터 신호(OSCA)를 생성한다. 한편, 상기 액티브 오실레이터(20)는 상기 액티브 신호(ACT)와 상기 감지 신호(det) 중 어느 하나라도 디스에이블되면 상기 액티브 오실레이터 신호(OSCA)를 특정 레벨로 고정시킨다. 이때, 본 발명에서는 상기 액티브 신호(ACT)가 인에이블될 때를 액티브 모드라고 하고, 상기 액티브 신호(ACT)가 디스에이블될 때를 스탠바이 모드라고 정의한다.
상기 액티브-스탠바이 오실레이터(100)는 상기 감지 신호(det)가 인에이블되면 활성화되고, 활성화되면 상기 액티브 신호(ACT)에 응답하여 상기 가변 오실레이터 신호(OSCV)의 주파수를 가변시킨다. 즉, 상기 액티브-스탠바이 오실레이터(100)는 상기 감지 신호(det)가 인에이블되면 상기 액티브 신호(ACT)가 디스에이블되었을 때보다 인에이블되었을 때 더 높은 주파수의 가변 오실레이터 신호(OSCV)를 생 성한다.
상기 제 1 펌프(40)는 상기 액티브 오실레이터 신호(OSCA)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작을 통해 제 1 펌핑 전압(VPP1)을 생성한다.
상기 제 2 펌프(50)는 상기 가변 오실레이터 신호(OSCV)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작을 통해 제 2 펌핑 전압(VPP2)을 생성한다. 이때, 상기 제 1 펌프(40)와 상기 제 2 펌프(50)의 출력단은 상기 출력 노드(node_A)에 공통 연결된다.
상기 메모리 셀(60)의 워드라인은 상기 출력 노드(node_A)의 전압을 인가 받아 구동된다.
상기 액티브-스탠바이 오실레이터(100)는 도 3에 도시된 바와 같이, 제어부(110), 제 1 및 제 2 인버터(IV11, IV12), 제 1 내지 제 4 지연부(120~150), 및 스위치(160)를 포함하고, 상기 제어부(110), 상기 제 1 및 제 2 인버터(IV11, IV12), 상기 제 1 내지 제 4 지연부(120~150)에 의해 링 구조의 링 오실레이터로서 구현된다. 이때, 상기 액티브-스탠바이 오실레이터(100)는 상기 액티브 신호(ACT)가 인에이블되어 턴온된 상기 스위치(160)에 의해 4개의 지연부(120~150)보다 적은 3개의 지연부(130, 140, 150)로 상기 가변 오실레이터 신호(OSCV)를 생성한다.
상기 제어부(110)는 상기 감지 신호(det)가 하이 레벨로 인에이블되면 상기 제 4 지연부(150)의 출력 신호를 반전시켜 출력한다. 이때, 상기 제어부(110)의 출력 신호가 상기 가변 오실레이터 신호(OSCV)로서 출력된다. 한편, 상기 제어부(110)는 상기 감지 신호(det)가 로우 레벨로 디스에이블되면 상기 제 4 지연 부(150)의 출력 신호와는 무관하게 하이 레벨의 신호만을 출력한다.
상기 제어부(110)는 상기 감지 신호(det)와 상기 제 4 지연부(150)의 출력 신호를 입력 받는 낸드 게이트(ND11)를 포함하며, 상기 낸드 게이트(ND11)의 출력단은 제 1 노드(node_B)에 연결된다.
상기 제 1 지연부(120)는 상기 제 1 노드(node_B)와 제 2 노드(node_C) 사이에 연결되며, 상기 제어부(110)의 출력 신호를 지연시켜 출력한다.
상기 제 1 인버터(IV11)는 상기 제 2 노드(node_C)를 통해 입력 받은 신호를 반전시켜 출력한다.
상기 제 2 지연부(130)는 상기 제 1 인버터(IV11)의 출력 신호를 지연시켜 출력한다.
상기 제 3 지연부(140)는 상기 제 2 지연부(130)의 출력 신호를 지연시켜 출력한다.
상기 제 2 인버터(IV12)는 상기 제 3 지연부(140)의 출력 신호를 반전시켜 출력한다.
상기 제 4 지연부(150)는 상기 제 2 인버터(IV12)의 출력 신호를 지연시켜 출력한다.
상기 스위치(160)는 상기 액티브 신호(ACT)가 인에이블되면 턴온되어, 상기 제 1 노드(node_B)와 상기 제 2 노드(node_C)를 연결시킨다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 다음과 같이 동작한다.
액티브 모드는 액티브 신호(ACT)가 활성화(인에이블)되어 있을 경우이고, 스텐바이 모드는 상기 액티브 신호(ACT)가 비활성화(디스에이블)되어 있을 경우이다.
펌핑 전압 감지부(10)는 기준 전압(Vref)과 출력 노드(node_A)의 전압 레벨을 비교하여 감지 신호(det)를 생성한다.
상기 액티브 오실레이터(20)는 상기 액티브 신호(ACT)가 인에이블되면 고정된 주파수의 상기 액티브 오실레이터(OSCA)를 생성한다.
상기 액티브 신호(ACT)가 디스에이블될 경우, 상기 액티브 오실레이터(20)는 상기 감지 신호(det)가 인에이블되어도 상기 액티브 오실레이터 신호(OSCA)를 특정 레벨로 고정시킨다. 따라서 제 1 펌프(40)는 펌핑 동작을 수행하지 않는다.
상기 액티브 신호(ACT)가 디스에이블될 경우, 상기 감지 신호(det)가 인에이블되면, 도 3에 도시된 액티브-스탠바이 오실레이터(100)는 제 1 지연부(120), 제 1 인버터(IV11), 제 2 지연부(130), 제 3 지연부(140), 제 2 인버터(IV12), 제4 지연부(150), 및 제어부(110)를 통해 가변 오실레이터 신호(OSCV)를 생성한다. 상기 액티브-스탠바이 오실레이터(100)는 상기 감지 신호(det)가 디스에이블되면 상기 액티브 신호(ACT)와는 무관하게 상기 가변 오실레이터 신호(OSCV)를 특정 레벨로 고정시킨다.
상기 액티브 신호(ACT)가 인에이블될 경우, 상기 감지 신호(det)가 인에이블되면 상기 액티브-스탠바이 오실레이터(100)는 스위치(160), 상기 제 1 인버터(IV11), 상기 제 2 지연부(130), 상기 제 3 지연부(140), 상기 제 2 인버터(IV12), 상기 제 4 지연부(150), 상기 제어부(110)를 통해 상기 가변 오실레이터 신호(OSCV)를 생성한다.
즉, 상기 액티브-스탠바이 오실레이터(100)는 상기 감지 신호(det)가 인에이블되면 상기 액티브 신호(ACT)에 따라 4개의 지연부(120~150) 또는 3개의 지연부(130~150)를 통해 상기 가변 오실레이터 신호(OSCV)를 생성한다. 다시 설명하면, 상기 액티브-스탠바이 오실레이터(100)는 상기 감지 신호(det)가 인에이블되면 상기 액티브 신호(ACT)가 디스에이블되었을 때보다 인에이블되었을 때 더 높은 주파수의 상기 가변 오실레이터 신호(OSCV)를 생성한다.
상기 제 1 펌프(40)는 상기 액티브 오실레이터 신호(OSCA)에 응답하여 제 1 펌핑 전압(VPP1)을 생성한다.
상기 제 2 펌프(50)는 상기 가변 오실레이터 신호(OSCV)에 응답하여 제 2 펌핑 전압(VPP2)을 생성한다.
이때, 상기 제 2 펌프(50)는 스탠바이 모드일 때보다 액티브 모드일 경우 더 높은 주파수의 가변 오실레이터 신호(OSCV)를 입력 받으므로, 상기 스탠바이 모드보다 액티브 모드일 경우 펌핑의 빈도수가 많아진다.
종래 기술에 따른 펌핑 전압 생성 회로와 본 발명에 따른 펌핑 전압 생성 회로를 비교하면, 본 발명에 따른 상기 제 2 펌프(50)가 액티브 모드일 경우 종래보다 더 많은 펌핑 동작을 수행함으로, 본 발명의 펌핑 전압 생성 회로는 종래의 펌핑 전압 생성 회로보다 액티브 모드에서 더 좋은 펌핑 효율을 갖는다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래 기술에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로의 구성도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로의 구성도,
도 3은 도 2의 액티브-스탠바이 오실레이터의 상세 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 펌핑 전압 감지부 20: 액티브 오실레이터
40: 제 1 펌프 50: 제 2 펌프
60: 메모리 셀 100: 액티브-스탠바이 오실레이터

Claims (5)

  1. 기준 전압과 출력 노드의 전압 레벨을 비교하여 감지 신호를 생성하는 펌핑 전압 감지부;
    액티브 모드에서 상기 감지 신호의 활성화에 응답하여 액티브 오실레이터 신호를 생성하는 액티브 오실레이터;
    상기 액티브 오실레이터 신호에 따라 제 1 펌핑 전압을 생성하여 상기 출력 노드로 출력하는 제 1 펌프;
    상기 감지 신호의 활성화에 응답하여 상기 액티브 모드와 스탠바이 모드에서 서로 다른 주파수의 가변 오실레이터 신호를 생성하는 액티브-스텐바이 오실레이터; 및
    상기 가변 오실레이터 신호에 따라 제 2 펌핑 전압을 생성하여 상기 출력 노드로 출력하는 제 2 펌프를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 액티브-스탠바이 오실레이터는
    상기 스탠바이 모드에 비해 상기 액티브 모드에서 더 높은 주파수의 상기 가변 오실레이터 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  3. 제 2 항에 있어서,
    상기 액티브-스탠바이 오실레이터는
    상기 감지 신호가 인에이블되면 입력 신호를 반전시켜 출력하는 제어부,
    복수개의 지연부,
    짝수개의 인버터, 및
    상기 액티브 신호가 인에이블되면 턴온되는 적어도 하나의 스위치를 포함하고,
    상기 제어부, 상기 복수개의 지연부, 및 상기 짝수개의 인버터가 링 구조로 연결되며, 상기 액티브 신호가 디스에이블되었을 때 상기 복수개의 지연부를 이용하여 상기 가변 오실레이터 신호를 생성하고, 상기 액티브 신호가 인에이블되었을 때 턴온된 상기 스위치에 의해 상기 복수개의 지연부보다 적은 개수의 지연부가 선택되며, 선택된 개수의 지연부를 이용하여 상기 가변 오실레이터 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  4. 제 1 항에 있어서,
    상기 펌핑 전압 감지부는
    상기 기준 전압 레벨보다 상기 출력 노드의 전압 레벨이 낮으면 상기 감지 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  5. 제 1 항에 있어서,
    상기 액티브 오실레이터는
    액티브 신호가 인에이블되면 상기 감지 신호에 응답하여 고정된 주파수의 상기 액티브 오실레이터 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
KR1020080132340A 2008-12-23 2008-12-23 반도체 메모리 장치의 펌핑 전압 생성 회로 KR100968466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080132340A KR100968466B1 (ko) 2008-12-23 2008-12-23 반도체 메모리 장치의 펌핑 전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132340A KR100968466B1 (ko) 2008-12-23 2008-12-23 반도체 메모리 장치의 펌핑 전압 생성 회로

Publications (2)

Publication Number Publication Date
KR20100073624A KR20100073624A (ko) 2010-07-01
KR100968466B1 true KR100968466B1 (ko) 2010-07-07

Family

ID=42645263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132340A KR100968466B1 (ko) 2008-12-23 2008-12-23 반도체 메모리 장치의 펌핑 전압 생성 회로

Country Status (1)

Country Link
KR (1) KR100968466B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050037683A (ko) * 2003-10-20 2005-04-25 주식회사 하이닉스반도체 고전압 발생기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050037683A (ko) * 2003-10-20 2005-04-25 주식회사 하이닉스반도체 고전압 발생기

Also Published As

Publication number Publication date
KR20100073624A (ko) 2010-07-01

Similar Documents

Publication Publication Date Title
US20150155023A1 (en) Semiconductor memory device
JP2012133887A (ja) 半導体メモリのコラム選択信号制御装置及び方法
KR100605575B1 (ko) 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
US9537477B2 (en) Semiconductor apparatus capable of converting a frequency of an input clock
US8643357B2 (en) Internal voltage generator
KR100968466B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
CN105280216B (zh) 半导体存储器件及其操作方法
CN110196678B (zh) 资料储存决定装置
US20190273434A1 (en) Charge pumps and methods of operating charge pumps
EP2847868A1 (en) Inverter-and-switched-capacitor-based squelch detector apparatus and method
KR100925392B1 (ko) 음 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20100088955A (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR20110109126A (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
KR20080099641A (ko) 반도체 집적 회로
US8779845B2 (en) Semiconductor apparatus
US9660631B2 (en) Duty cycle detection circuit and method
CN102930897A (zh) 电压产生器
KR20140082175A (ko) 반도체 장치
KR101475229B1 (ko) 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법
JP2008252864A (ja) 半導体装置及びその駆動方法
KR100956779B1 (ko) 반도체 메모리 장치의 펌핑전압 생성회로
US8653855B2 (en) Input buffer system with a dual-input buffer switching function and method thereof
KR20120005825A (ko) 반도체 소자의 고전압 생성 회로
KR100968467B1 (ko) 전압 펌프 회로 및 이를 이용한 반도체 메모리 장치
KR20130043476A (ko) 반도체 메모리 장치의 전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee