KR20110109126A - 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법 - Google Patents

모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법 Download PDF

Info

Publication number
KR20110109126A
KR20110109126A KR1020100028717A KR20100028717A KR20110109126A KR 20110109126 A KR20110109126 A KR 20110109126A KR 1020100028717 A KR1020100028717 A KR 1020100028717A KR 20100028717 A KR20100028717 A KR 20100028717A KR 20110109126 A KR20110109126 A KR 20110109126A
Authority
KR
South Korea
Prior art keywords
signal
command
input
module
group
Prior art date
Application number
KR1020100028717A
Other languages
English (en)
Other versions
KR101132797B1 (ko
Inventor
김기한
이현우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100028717A priority Critical patent/KR101132797B1/ko
Priority to US12/981,815 priority patent/US8369179B2/en
Priority to JP2011030126A priority patent/JP5760226B2/ja
Priority to TW100105964A priority patent/TWI492240B/zh
Priority to CN201110073569.7A priority patent/CN102237867B/zh
Publication of KR20110109126A publication Critical patent/KR20110109126A/ko
Application granted granted Critical
Publication of KR101132797B1 publication Critical patent/KR101132797B1/ko
Priority to US13/738,492 priority patent/US8854912B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

모듈제어회로는 다수의 데이터입출력핀으로부터 다수의 데이터신호를 입력받아, 식별신호 및 내부커맨드신호를 출력하는 입력부와, 제1 인에이블신호에 동기시켜 상기 식별신호를 래치하여 제1 그룹식별신호를 출력하고, 제2 인에이블신호에 동기시켜 상기 식별신호 및 상기 내부커맨드신호를 래치하여 제2 그룹식별신호 및 그룹커맨드신호를 출력하는 래치부와, 상기 제1 및 제2 그룹식별신호를 비교하여 선택신호를 생성하는 비교기와, 상기 선택신호에 응답하여 상기 그룹커맨드신호 및 모듈커맨드신호 중 하나의 신호를 입력커맨드로 선택하여 출력하는 멀티플렉서를 포함한다.

Description

모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법{SEMICONDUCTOR MODULE COMPRISING MODULE CONTROL CIRCUIT AND MODULE CONTROL METHOD OF SEMICONDUCTOR MODULE}
본 발명은 반도체모듈 및 반도체모듈의 제어방법에 관한 것으로, 더욱 구체적으로는 모듈제어회로에 관한 것이다.
모듈(module)이란 개별적으로 이미 알려진 특성을 갖는 기계, 전자기기 등의 구성단위로서 탈착 가능한 기능단위로서의 부품집합을 의미한다. 특히, 하드웨어로서의 모듈은 디바이스나 기기, 장치의 일부로 구성되어, 그 디바이스나 기기, 장치들의 요소가 상호 접속된 집합체이다. 모듈은 다른 예비품으로 교체할 수 있고, 각기 그 기능에 대해 테스트할 수 있다.
한편, 반도체메모리장치도 리드, 라이트 및 리프레쉬 등의 다양한 동작들을 수행하기 위해 다수의 반도체모듈을 포함한다. 현재 사용되는 반도체모듈은 고집적화 및 빠른 동작속도를 위해 다수의 디램(DRAM)을 포함한 구조로 형성된다.
도 1은 종래기술에 따른 반도체모듈의 구성을 도시한 도면이다.
도 1에 도시된 바와 같이, 종래기술의 반도체모듈은 다수의 디램(DRAM)들과, 커맨드신호(CMD)가 입력되는 커맨드핀(CMD PIN)과, 데이터들이 입출력되는 다수의 데이터입출력핀(DQ PIN)과, 커맨드신호(CMD)를 디코딩하여 입력커맨드(CMD_IN)를 생성하는 커맨드디코더를 포함한다. 커맨드디코더에서 생성되는 입력커맨드(CMD_IN)에 의해 반도체모듈 내에 포함된 모든 디램(DRAM)들은 동시에 동일한 기능을 수행한다.
그런데, 반도체모듈에 포함된 모든 디램(DRAM)들이 동작이 모두 필요하지 않은 경우에도 입력커맨드(CMD_IN)에 의해 반도체모듈에 포함된 모든 디램(DRAM)들이 함께 동작하므로 불필요한 전류소모가 발생되는 문제가 있다.
본 발명은 반도체모듈에 포함된 다수의 디램을 각각 또는 그룹별로 제어함으로써, 불필요한 전류소모를 절감할 수 있도록 한 모듈제어회로를 개시한다.
이를 위해 본 발명은 다수의 데이터입출력핀으로부터 다수의 데이터신호를 입력받아, 식별신호 및 내부커맨드신호를 출력하는 입력부와, 제1 인에이블신호에 동기시켜 상기 식별신호를 래치하여 제1 그룹식별신호를 출력하고, 제2 인에이블신호에 동기시켜 상기 식별신호 및 상기 내부커맨드신호를 래치하여 제2 그룹식별신호 및 그룹커맨드신호를 출력하는 래치부와, 상기 제1 및 제2 그룹식별신호를 비교하여 선택신호를 생성하는 비교기와, 상기 선택신호에 응답하여 상기 그룹커맨드신호 및 모듈커맨드신호 중 하나의 신호를 입력커맨드로 선택하여 출력하는 멀티플렉서를 포함하는 모듈제어회로를 제공한다.
또한, 본 발명은 다수의 데이터입출력핀을 통해 입력된 식별신호 및 내부커맨드신호를 인에이블신호에 동기시켜 래치하여 제1 및 제2 그룹식별신호 및 그룹커맨드신호를 생성하고, 상기 제1 및 제2 그룹식별신호의 동일성 여부에 따라 상기 그룹커맨드신호 또는 모듈커맨드신호 중 하나를 입력커맨드로 출력하는 모듈제어회로; 및 상기 입력커맨드를 입력받아, 상기 입력커맨드의 동작을 수행하는 제1 디램을 포함하는 반도체모듈를 제공한다.
또한, 본 발명은 제1 인에이블신호가 인에이블된 시점에서 제1 데이터입출력핀으로부터 입력되는 제1 데이터신호를 제1 그룹식별신호로 래치하여 출력하는 제1 단계와, 제2 인에이블신호가 인에이블된 시점에서 제1 데이터입출력핀으로부터 입력되는 제1 데이터신호를 제2 그룹식별신호로 래치하여 출력하고, 제2 데이터입출력핀으로부터 입력되는 제2 데이터신호를 그룹커맨드신호로 래치하여 출력하는 제2 단계와, 상기 제1 및 제2 그룹식별신호를 비교하여 선택신호를 생성하는 제3 단계와, 상기 선택신호에 응답하여 상기 그룹커맨드신호 및 모듈커맨드신호 중 하나의 신호를 입력커맨드로 선택하여 출력하는 제4 단계를 포함하는 반도체모듈의 제어방법을 제공한다.
또한, 본 발명은 제1 및 제2 인에이블신호와 모듈커맨드신호를 생성하기 위한 커맨드신호가 메모리제어부로부터 반도체모듈에 전송되는 제1 단계와, 상기 제1 인에이블신호가 인에이블되는 시점에서 제1 데이터신호가 상기 메모리제어부로부터 상기 반도체모듈에 전송되는 제2 단계와, 상기 제2 인에이블신호가 인에이블되는 시점에서 제2 데이터신호가 상기 메모리제어부로부터 상기 반도체모듈에 전송되는 제3 단계를 포함하는 반도체모듈의 제어방법을 제공한다.
도 1은 종래기술에 따른 반도체모듈의 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체모듈의 구성을 도시한 도면이다.
도 3은 도 2에 도시된 반도체모듈에 포함된 제1 모듈제어회로의 구성을 도시한 도면이다.
도 4a 및 도 4b는 도 3 도시된 제1 모듈제어회로의 동작을 설명하기 위한 표이다.
도 5는 도 2에 도시된 반도체모듈의 제어방법을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 반도체모듈의 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 반도체모듈의 구성을 도시한 도면이다.
도 2에 도시된 바와 같이, 본 실시예의 반도체모듈은 제1 내지 제8 디램(11~18), 제1 모듈제어회로(2), 제2 모듈제어회로(3), 제3 모듈제어회로(4) 및 제4 모듈제어회로(5)로 구성된다. 제1 모듈제어회로(2)는 제1 내지 제5 커맨드핀(CMD1~CMD5 PIN)으로부터 제1 내지 제5 커맨드신호(CMD<1:5>)를 입력받고, 제1 내지 제8 데이터입출력핀(DQ1~DQ8 PIN)으로부터 제1 내지 제8 데이터신호(DQ1~DQ8)를 입력받아 제1 및 제2 디램(11, 12)을 동작시키기 위한 제1 입력커맨드(CMD_IND1)를 생성한다. 제2 모듈제어회로(3)는 제1 내지 제5 커맨드핀(CMD1~CMD5 PIN)으로부터 제1 내지 제5 커맨드신호(CMD<1:5>)를 입력받고, 제9 내지 제16 데이터입출력핀(DQ9~DQ16 PIN)으로부터 제9 내지 제16 데이터신호(DQ9~DQ16)를 입력받아 제3 및 제4 디램(13, 14)을 동작시키기 위한 제2 입력커맨드(CMD_IND2)를 생성한다. 제3 모듈제어회로(4)는 제1 내지 제5 커맨드핀(CMD1~CMD5 PIN)으로부터 제1 내지 제5 커맨드신호(CMD<1:5>)를 입력받고, 제17 내지 제24 데이터입출력핀(DQ17~DQ24 PIN)으로부터 제17 내지 제24 데이터신호(DQ17~DQ24)를 입력받아 제5 및 제6 디램(15, 16)을 동작시키기 위한 제3 입력커맨드(CMD_IND3)를 생성한다. 제4 모듈제어회로(5)는 제1 내지 제5 커맨드핀(CMD1~CMD5 PIN)으로부터 제1 내지 제5 커맨드신호(CMD<1:5>)를 입력받고, 제25 내지 제32 데이터입출력핀(DQ25~DQ32 PIN)으로부터 제25 내지 제32 데이터신호(DQ25~DQ32)를 입력받아 제7 및 제8 디램(17, 18)을 동작시키기 위한 제4 입력커맨드(CMD_IND4)를 생성한다. 여기서, 제1 내지 제5 커맨드핀(CMD1~CMD5 PIN)은 실시예에 따라서 어드레스신호도 함께 입력되는 구성일 수도 있다. 예를 들어, LPDDR2의 경우 커맨드신호와 어드레스신호가 동일한 핀으로 입력된다.
도 3을 참고하여 제1 모듈제어회로(2)의 구성을 좀 더 구체적으로 살펴보면 다음과 같다.
도 3에 도시된 바와 같이, 제1 모듈제어회로(2)는 입력부(20), 인에이블신호생성부(21), 래치부(22), 비교기(23), 커맨드디코더(24) 및 멀티플렉서(25)로 구성된다.
입력부(20)는 제1 내지 제4 데이터입출력핀(DQ1~DQ4 PIN)으로부터 제1 내지 제4 데이터신호(DQ1~DQ4)를 입력받아 제1 내지 제4 식별신호(ID<1:4>)를 출력하는 제1 입력부(200)와, 제5 내지 제8 데이터입출력핀(DQ5~DQ8 PIN)으로부터 제5 내지 제8 데이터신호(DQ5~DQ8)를 입력받아 제1 내지 제4 내부커맨드신호(CMD<1:4>)를 출력하는 제2 입력부(201)로 구성된다. 여기서, 제1 입력부(200) 및 제2 입력부(201)는 일반적인 데이터 입력버퍼로 구현되는 것이 바람직하다.
인에이블신호생성부(21)는 제1 내지 제2 커맨드핀(CMD1~CMD2 PIN)으로부터 제1 내지 제2 커맨드신호(CMD<1:2>)를 입력받아 디코딩하여 선택적으로 로직하이레벨로 인에이블되는 제1 인에이블신호(EN1) 및 제2 인에이블신호(EN2)를 생성한다. 인에이블신호생성부(21)는 일반적인 커맨드디코더로 구현가능하며, 제1 인에이블신호(EN1) 및 제2 인에이블신호(EN2)의 인에이블 시키는 제1 내지 제2 커맨드신호(CMD<1:2>)의 조합을 실시예에 따라 다양하게 설정할 수 있다. 여기서, 제2 인에이블신호(EN2)는 제1 인에이블신호(EN1)보다 늦은 시점에서 로직하이레벨로 인에이블되는 것이 바람직하다.
래치부(22)는 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블되는 시점에서 제1 내지 제4 식별신호(ID<1:4>)를 제1 그룹식별신호(GID1)로 전달하는 제1 래치부(220)와, 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블되는 시점에서 제1 내지 제4 식별신호(ID<1:4>)를 제2 그룹식별신호(GID2)로 전달하는 제2 래치부(221)와, 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블되는 시점에서 제1 내지 제4 내부커맨드신호(CMD<1:4>)를 그룹커맨드신호(GCMD)로 전달하는 제3 래치부(222)로 구성된다. 여기서, 제1 그룹식별신호(GID1), 제2 그룹식별신호(GID2) 및 그룹커맨드신호(GCMD)는 실시예에 따라 다양한 비트 수를 갖는 신호로 구현할 수 있는데, 본 실시예에서는 4비트의 신호로 출력되도록 구현된다. 따라서, 제1 래치부(220), 제2 래치부(221) 및 제3 래치부(222)는 4비트의 입력신호를 입력받아 4비트의 출력신호를 출력하므로, 4개의 D-플립플럽(D-FLIP FLAP)회로로 구현되는 것이 바람직하다. 여기서, 그룹커맨드신호(GCMD)는 반도체모듈에 포함된 제1 내지 제8 디램(11~18) 중 제1 및 제2 디램(11, 12)만 동일하게 동작하도록 생성되는 신호이다.
비교기(23)는 제1 그룹식별신호(GID1) 및 제2 그룹식별신호(GID2)를 비교하여 동일한 신호인 경우 로직하이레벨의 선택신호(SEL)를 출력하고, 다른 신호인 경우 로직로우레벨의 선택신호(SEL)를 생성한다. 비교기(23)는 제1 그룹식별신호(GID1) 및 제2 그룹식별신호(GID2)의 비트별로 동일레벨 여부를 판단할 수 있는 일반적인 비교기를 이용하여 용이하게 구현할 수 있다.
커맨드디코더(24)는 제3 내지 제5 커맨드핀(CMD3~CMD5 PIN)으로부터 제3 내지 제5 커맨드신호(CMD<3:5>)를 입력받아 디코딩하여 모듈커맨드신호(MCMD)를 생성한다. 커맨드디코더(24)는 일반적인 커맨드디코더를 이용하여 용이하게 구현할 수 있다. 여기서, 모듈커맨드신호(MCMD)는 반도체모듈에 포함된 제1 내지 제8 디램(11~18)이 모두 동일하게 동작하도록 생성되는 신호이다.
멀티플렉서(25)는 선택신호(SEL)가 로직하이레벨인 경우 그룹커맨드신호(GCMD)를 제1 입력커맨드(CMD_IND1)로 출력하고, 선택신호(SEL)가 로직로우레벨인 경우 모듈커맨드신호(MCMD)를 제1 입력커맨드(CMD_IND1)로 출력한다.
이와 같이 구성된 제1 모듈제어회로(2)의 동작을 도 4a 및 도 4b의 경우로 나누어 설명하면 다음과 같다.
이하, 도 4a에 도시된 바와 같이, 제1 내지 제8 데이터신호(DQ1~DQ8)가 입력되는 경우의 동작을 살펴본다.
우선, 도 4a에 도시된 바와 같이, 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블된 시점에서 제1 내지 제4 데이터신호(DQ1~DQ4)가 'L, L, L, L'로 입력되면 제1 래치부(220)는 'L, L, L, L'를 갖는 제1 그룹식별신호(GID1)를 래치하여 출력한다. 여기서, 'L'는 로직로우레벨을 의미하고, 'H'는 로직하이레벨을 의미하며, 'X'는 로직레벨에 관계없음을 의미한다.
다음으로, 도 4에 도시된 바와 같이, 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블된 시점에서 제1 내지 제4 데이터신호(DQ1~DQ4)가 'L, L, L, L'로 입력되면 제2 래치부(221)는 'L, L, L, L'를 갖는 제2 그룹식별신호(GID2)를 래치하여 출력한다. 또한, 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블된 시점에서 제5 내지 제8 데이터신호(DQ5~DQ8)가 'L, L, L, L'로 입력되면 제3 래치부(222)는 'L, L, L, L'를 갖는 그룹커맨드신호(GCMD)를 래치하여 출력한다.
다음으로, 비교기(23)는 제1 그룹식별신호(GID1) 및 제2 그룹식별신호(GID2)가 'L, L, L, L'로 동일하므로, 로직하이레벨의 선택신호(SEL)를 생성한다.
다음으로, 멀티플렉서(25)는 로직하이레벨의 선택신호(SEL)를 입력받아 'L, L, L, L'를 갖는 그룹커맨드신호(GCMD)를 제1 입력커맨드(CMD_IND1)로 출력한다. 따라서, 제1 입력커맨드(CMD_IND1)를 입력받는 제1 및 제2 디램(11, 12)의 동작을 제어한다. 예를 들어, 'L, L, L, L'를 갖는 제1 입력커맨드(CMD_IND1)를 입력받는 제1 및 제2 디램(11, 12)에서는 액티브(ACTIVE)동작이 수행된다. 본 실시예에서, 제1 입력커맨드(CMD_IND1)가 'L, L, L, H'인 경우 제1 및 제2 디램(11, 12)은 셀프리프레쉬(SELF REFRESH) 동작이 수행되고, 제1 입력커맨드(CMD_IND1)가 'L, L, H, L'인 경우 제1 및 제2 디램(11, 12)은 프리차지 파워다운(PRECHARGE POWERDOWN) 동작이 수행되며, 제1 입력커맨드(CMD_IND1)가 'L, L, H, H'인 경우 제1 및 제2 디램(11, 12)은 액티브 파워다운(ACTIVE POWERDOWN) 동작이 수행되도록 설정된다. 다만, 이와 같은 설정은 실시예에 따라 다양하게 변경될 수 있다.
이하, 도 4b에 도시된 바와 같이, 제1 내지 제8 데이터신호(DQ1~DQ8)가 입력되는 경우의 동작을 살펴본다.
우선, 도 4b에 도시된 바와 같이, 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블된 시점에서 제1 내지 제4 데이터신호(DQ1~DQ4)가 'L, L, L, L'로 입력되면 제1 래치부(220)는 'L, L, L, L'를 갖는 제1 그룹식별신호(GID1)를 래치하여 출력한다.
다음으로, 도 4b에 도시된 바와 같이, 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블된 시점에서 제1 내지 제4 데이터신호(DQ1~DQ4)가 'L, L, H, L'로 입력되면 제2 래치부(221)는 'L, L, H, L'를 갖는 제2 그룹식별신호(GID2)를 래치하여 출력한다. 또한, 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블된 시점에서 제5 내지 제8 데이터신호(DQ5~DQ8)가 'L, L, H, H'로 입력되면 제3 래치부(222)는 'L, L, H, H'를 갖는 그룹커맨드신호(GCMD)를 래치하여 출력한다.
다음으로, 비교기(23)는 'L, L, L, L'를 갖는 제1 그룹식별신호(GID1)와 'L, L, H, L'를 갖는 제2 그룹식별신호(GID2)가 동일하지 않므로, 로직로우레벨의 선택신호(SEL)를 생성한다.
다음으로, 멀티플렉서(25)는 로직로우레벨의 선택신호(SEL)를 입력받아 커맨드디코더(24)에서 생성된 모듈커맨드신호(MCMD)를 제1 입력커맨드(CMD_IND1)로 출력한다. 따라서, 제1 입력커맨드(CMD_IND1)를 입력받는 제1 및 제2 디램(11, 12)은 그룹커맨드신호(GCMD)와 관계없이 반도체모듈 내부의 제1 내지 제8 디램(11~18)을 모두 동일하게 동작시키기 위해 생성되는 모듈커맨드신호(MCMD)에 의해 제1 및 제2 디램(11, 12)을 동작시킨다.
제2 모듈제어회로(3), 제3 모듈제어회로(4) 및 제4 모듈제어회로(5)의 경우 입출력되는 신호의 종류만 제외하고 제1 모듈제어회로(2)와 거의 동일한 구성 및 동작을 가지므로, 구체적인 설명은 생략한다.
도 5는 도 2에 도시된 반도체모듈을 포함하는 집적회로의 구성도이다.
도 5에 도시된 집적회로는 반도체모듈을 제어하기 위한 메모리제어부를 포함한다. 메모리제어부는 반도체모듈의 제어를 위해 제1 내지 제5 커맨드신호(CMD<1:5>)를 전송하고, 도 3에 도시된 제1 모듈제어회로(2)의 동작을 위해 제1 내지 제4 데이터신호(DQ1~DQ4) 및 제5 내지 제8 데이터신호(DQ1~DQ4)를 전송한다.
좀 더 구체적으로, 반도체모듈은 메모리제어부로부터 전송받은 제1 내지 제5 커맨드신호(CMD<1:5>) 중 제1 내지 제2 커맨드신호(CMD<1:2>)를 디코딩하여 제1 인에이블신호(EN1) 및 제2 인에이블신호(EN2)를 순차적으로 인에이블시키고, 제3 내지 제5 커맨드신호(CMD<3:5>)를 디코딩하여 모듈커맨드신호(MCMD)를 생성한다.
다음으로, 반도체모듈은 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블되는 시점에서 메모리제어부로부터 제1 내지 제4 데이터신호(DQ1~DQ4)를 제1 내지 제4 식별신호(ID<1:4>)로 전송받아 제1 그룹식별신호(GID1)를 생성한다.
다음으로, 반도체모듈은 제2 인에이블신호(EN2)가 로직하이레벨로 인에이블되는 시점에서 메모리제어부로부터 제1 내지 제4 데이터신호(DQ1~DQ4)를 제1 내지 제4 식별신호(ID<1:4>)로 전송받아 제2 그룹식별신호(GID2)를 생성하고, 제5 내지 제8 데이터신호(DQ5~DQ8)를 제1 내지 제4 내부커맨드신호(CMD<1:4>)로 전송받아 그룹커맨드신호(GCMD)를 생성한다.
다음으로, 반도체모듈은 제1 그룹식별신호(GID1)와 제2 그룹식별신호(GID2)를 비교하여 동일한 경우 그룹커맨드신호(GCMD)를 제1 입력커맨드(CMD_IND1)로 출력하고, 동일하지 않은 경우 모듈커맨드신호(MCMD)를 제1 입력커맨드(CMD_IND1)로 출력한다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체모듈은 데이터입출력핀을 이용하여 반도체모듈내에 포함된 다수의 디램들을 그룹핑하고, 그룹핑된 디램들 별로 동일한 동작이 수행되도록 설정할 수 있다. 따라서, 반도체모듈에 포함된 디램들 중 동작이 불필요한 디램들은 동작하지 않도록 하여 불필요한 전류소모가 발생되는 것을 방지한다.
본 실시예의 반도체모듈의 경우 두개의 디램을 그룹핑하고, 두개의 디램의 동작을 제어하는 모듈제어회로들을 구비하지만 실시예에 따라서는 모듈제어회로의 수를 다양하게 변경시킬 수 있다. 즉, 도 5에 도시된 본 발명의 다른 실시예에 따른 반도체모듈의 구성과 같이, 8개의 디램들의 동작을 제어하는 8개의 모듈제어회로들을 구비하도록 반도체모듈을 구현할 수 있다.
11~18: 제1 내지 제8 디램 2: 제1 모듈제어회로
20: 입력부 200: 제1 입력부
201: 제2 입력부 21: 인에이블신호생성부
22: 래치부 220: 제1 래치부
221: 제2 래치부 222: 제3 래치부
23: 비교기 24: 커맨드디코더
25: 멀티플렉서 3: 제2 모듈제어회로
4: 제3 모듈제어회로 5. 제4 모듈제어회로

Claims (25)

  1. 다수의 데이터입출력핀으로부터 다수의 데이터신호를 입력받아, 식별신호 및 내부커맨드신호를 출력하는 입력부;
    제1 인에이블신호에 동기시켜 상기 식별신호를 래치하여 제1 그룹식별신호를 출력하고, 제2 인에이블신호에 동기시켜 상기 식별신호 및 상기 내부커맨드신호를 래치하여 제2 그룹식별신호 및 그룹커맨드신호를 출력하는 래치부;
    상기 제1 및 제2 그룹식별신호를 비교하여 선택신호를 생성하는 비교기; 및
    상기 선택신호에 응답하여 상기 그룹커맨드신호 및 모듈커맨드신호 중 하나의 신호를 입력커맨드로 선택하여 출력하는 멀티플렉서를 포함하는 모듈제어회로.
  2. 제 1 항에 있어서, 상기 입력부는
    제1 데이터입출력핀으로부터 제1 데이터신호를 입력받아 상기 식별신호로 출력하는 제1 입력부; 및
    제2 데이터입출력핀으로부터 제2 데이터신호를 입력받아 상기 내부커맨드신호로 출력하는 제2 입력부를 포함하는 모듈제어회로.
  3. 제 1 항에 있어서, 상기 래치부는
    상기 제1 인에이블신호가 인에이블되는 시점에서 상기 식별신호를 래치하여 상기 제1 그룹식별신호를 출력하는 제1 래치부;
    상기 제2 인에이블신호가 인에이블되는 시점에서 상기 식별신호를 래치하여 상기 제2 그룹식별신호를 출력하는 제2 래치부; 및
    상기 제2 인에이블신호가 인에이블되는 시점에서 상기 내부커맨드신호를 래치하여 그룹커맨드신호를 출력하는 제3 래치부를 포함하는 모듈제어회로.
  4. 제 1 항에 있어서, 상기 선택신호는 상기 제1 및 제2 그룹식별신호가 동일한 경우 제1 레벨을 갖고, 상기 제1 및 제2 그룹식별신호가 동일하지 않은 경우 제2 레벨을 갖는 모듈제어회로.
  5. 제 4 항에 있어서, 상기 멀티플렉서는 상기 선택신호가 상기 제1 레벨을 갖는 경우 상기 그룹커맨드신호를 상기 입력커맨드로 선택하여 출력하고, 상기 선택신호가 상기 제2 레벨을 갖는 경우 상기 모듈커맨드신호를 상기 입력커맨드로 선택하여 출력하는 모듈제어회로.
  6. 제 1 항에 있어서,
    커맨드핀으로부터 입력된 커맨드신호를 디코딩하여 상기 제1 및 제2 인에이블신호를 생성하는 인에이블신호생성부를 더 포함하는 모듈제어회로.
  7. 제 6 항에 있어서, 상기 제2 인에이블신호는 상기 제1 인에이블신호보다 늦은 시점에서 인에이블되는 모듈제어회로.
  8. 제 1 항에 있어서, 커맨드핀으로부터 입력된 커맨드신호를 디코딩하여 상기 모듈커맨드신호를 생성하는 커맨드디코더를 더 포함하는 모듈제어회로.
  9. 다수의 데이터입출력핀을 통해 입력된 식별신호 및 내부커맨드신호를 인에이블신호에 동기시켜 래치하여 제1 및 제2 그룹식별신호 및 그룹커맨드신호를 생성하고, 상기 제1 및 제2 그룹식별신호의 동일성 여부에 따라 상기 그룹커맨드신호 또는 모듈커맨드신호 중 하나를 입력커맨드로 출력하는 모듈제어회로; 및
    상기 입력커맨드를 입력받아, 상기 입력커맨드의 동작을 수행하는 제1 디램을 포함하는 반도체모듈.
  10. 제 9 항에 있어서, 상기 모듈제어회로는
    상기 다수의 데이터입출력핀으로부터 다수의 데이터신호를 입력받아, 상기 식별신호 및 상기 내부커맨드신호를 출력하는 입력부;
    제1 인에이블신호에 동기시켜 상기 식별신호를 래치하여 상기 제1 그룹식별신호를 출력하고, 제2 인에이블신호에 동기시켜 상기 식별신호 및 상기 내부커맨드신호를 래치하여 상기 제2 그룹식별신호 및 상기 그룹커맨드신호를 출력하는 래치부;
    상기 제1 및 제2 그룹식별신호를 비교하여 선택신호를 생성하는 비교기; 및
    상기 선택신호에 응답하여 상기 그룹커맨드신호 및 상기 모듈커맨드신호 중 하나의 신호를 상기 입력커맨드로 선택하여 출력하는 멀티플렉서를 포함하는 반도체모듈.
  11. 제 10 항에 있어서, 상기 입력부는
    제1 데이터입출력핀으로부터 제1 데이터신호를 입력받아 상기 식별신호로 출력하는 제1 입력부; 및
    제2 데이터입출력핀으로부터 제2 데이터신호를 입력받아 상기 내부커맨드신호로 출력하는 제2 입력부를 포함하는 반도체모듈.
  12. 제 10 항에 있어서, 상기 래치부는
    상기 제1 인에이블신호가 인에이블되는 시점에서 상기 식별신호를 래치하여 상기 제1 그룹식별신호를 출력하는 제1 래치부;
    상기 제2 인에이블신호가 인에이블되는 시점에서 상기 식별신호를 래치하여 상기 제2 그룹식별신호를 출력하는 제2 래치부; 및
    상기 제2 인에이블신호가 인에이블되는 시점에서 상기 내부커맨드신호를 래치하여 그룹커맨드신호를 출력하는 제3 래치부를 포함하는 반도체모듈.
  13. 제 10 항에 있어서, 상기 선택신호는 상기 제1 및 제2 그룹식별신호가 동일한 경우 제1 레벨을 갖고, 상기 제1 및 제2 그룹식별신호가 동일하지 않은 경우 제2 레벨을 갖는 반도체모듈.
  14. 제 13 항에 있어서, 상기 멀티플렉서는 상기 선택신호가 상기 제1 레벨을 갖는 경우 상기 그룹커맨드신호를 상기 입력커맨드로 선택하여 출력하고, 상기 선택신호가 상기 제2 레벨을 갖는 경우 상기 모듈커맨드신호를 상기 입력커맨드로 선택하여 출력하는 반도체모듈.
  15. 제 10 항에 있어서, 상기 모듈제어회로는
    커맨드핀으로부터 입력된 커맨드신호를 디코딩하여 상기 제1 및 제2 인에이블신호를 생성하는 인에이블신호생성부를 더 포함하는 반도체모듈.
  16. 제 15 항에 있어서, 상기 제2 인에이블신호는 상기 제1 인에이블신호보다 늦은 시점에서 인에이블되는 반도체모듈.
  17. 제 10 항에 있어서, 상기 모듈제어회로는 커맨드핀으로부터 입력된 커맨드신호를 디코딩하여 상기 모듈커맨드신호를 생성하는 커맨드디코더를 더 포함하는 반도체모듈.
  18. 제 9 항에 있어서, 상기 입력커맨드를 입력받아, 상기 입력커맨드의 동작을 수행하는 제2 디램을 더 포함하는 반도체모듈.
  19. 제1 인에이블신호가 인에이블된 시점에서 제1 데이터입출력핀으로부터 입력되는 제1 데이터신호를 제1 그룹식별신호로 래치하여 출력하는 제1 단계;
    제2 인에이블신호가 인에이블된 시점에서 제1 데이터입출력핀으로부터 입력되는 제1 데이터신호를 제2 그룹식별신호로 래치하여 출력하고, 제2 데이터입출력핀으로부터 입력되는 제2 데이터신호를 그룹커맨드신호로 래치하여 출력하는 제2 단계;
    상기 제1 및 제2 그룹식별신호를 비교하여 선택신호를 생성하는 제3 단계;
    상기 선택신호에 응답하여 상기 그룹커맨드신호 및 모듈커맨드신호 중 하나의 신호를 입력커맨드로 선택하여 출력하는 제4 단계를 포함하는 반도체모듈의 제어방법.
  20. 제 19 항에 있어서, 상기 제2 인에이블신호는 상기 제1 인에이블신호보다 늦은 시점에서 인에이블되는 반도체모듈의 제어방법.
  21. 제 19 항에 있어서, 상기 모듈커맨드신호는 커맨드핀으로부터 입력된 커맨드신호를 디코딩하여 생성되는 반도체모듈의 제어방법.
  22. 제1 및 제2 인에이블신호와 모듈커맨드신호를 생성하기 위한 커맨드신호가 메모리제어부로부터 반도체모듈에 전송되는 제1 단계;
    상기 제1 인에이블신호가 인에이블되는 시점에서 제1 데이터신호가 상기 메모리제어부로부터 상기 반도체모듈에 전송되는 제2 단계; 및
    상기 제2 인에이블신호가 인에이블되는 시점에서 제2 데이터신호가 상기 메모리제어부로부터 상기 반도체모듈에 전송되는 제3 단계를 포함하는 반도체모듈의 제어방법.
  23. 제 22 항에 있어서, 상기 제2 인에이블신호는 상기 제1 인에이블신호보다 늦은 시점에서 인에이블되는 반도체모듈의 제어방법.
  24. 제 22 항에 있어서, 상기 제2 단계는
    상기 제1 데이터신호를 전송받은 상기 반도체모듈이 상기 제1 데이터신호를 식별신호로 입력받아 제1 그룹식별신호를 생성하는 것을 더 포함하는 반도체모듈의 제어방법.
  25. 제 24 항에 있어서, 상기 제3 단계는
    상기 제2 데이터신호를 전송받은 상기 반도체모듈이 상기 제1 데이터신호를 식별신호로 입력받아 제2 그룹식별신호를 생성하고, 상기 제2 데이터신호를 내부커맨드신호로 입력받아 그룹커맨드신호를 생성하며, 상기 제1 및 제2 그룹식별신호를 비교하여 상기 모듈커맨드신호 또는 상기 그룹커맨드신호를 입력커맨드로 선택하여 출력하는 것을 더 포함하는 반도체모듈의 제어방법.
KR1020100028717A 2010-03-30 2010-03-30 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법 KR101132797B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100028717A KR101132797B1 (ko) 2010-03-30 2010-03-30 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
US12/981,815 US8369179B2 (en) 2010-03-30 2010-12-30 Semiconductor module including module control circuit and method for controlling the same
JP2011030126A JP5760226B2 (ja) 2010-03-30 2011-02-15 モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法
TW100105964A TWI492240B (zh) 2010-03-30 2011-02-23 包含模組控制電路之半導體模組及其控制方法
CN201110073569.7A CN102237867B (zh) 2010-03-30 2011-03-25 包括模块控制电路的半导体模块及其控制方法
US13/738,492 US8854912B2 (en) 2010-03-30 2013-01-10 Semiconductor module including module control circuit and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028717A KR101132797B1 (ko) 2010-03-30 2010-03-30 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법

Publications (2)

Publication Number Publication Date
KR20110109126A true KR20110109126A (ko) 2011-10-06
KR101132797B1 KR101132797B1 (ko) 2012-04-02

Family

ID=44718872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028717A KR101132797B1 (ko) 2010-03-30 2010-03-30 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법

Country Status (5)

Country Link
US (2) US8369179B2 (ko)
JP (1) JP5760226B2 (ko)
KR (1) KR101132797B1 (ko)
CN (1) CN102237867B (ko)
TW (1) TWI492240B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014098968A1 (en) * 2012-12-21 2014-06-26 Intel Corporation Method, apparatus and system for exchanging communications via a command/address bus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016018247A1 (en) * 2014-07-29 2016-02-04 Hewlett-Packard Development Company, L.P. Reference currents for input current comparisons
CN109478162B (zh) * 2016-09-26 2023-01-03 株式会社日立制作所 半导体存储装置
CN112636727A (zh) * 2019-10-08 2021-04-09 长鑫存储技术有限公司 数据的存储比较方法、存储比较电路装置及半导体存储器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170905B1 (ko) * 1995-11-06 1999-03-30 김주용 디램
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6226755B1 (en) * 1999-01-26 2001-05-01 Compaq Computer Corp. Apparatus and method for enhancing data transfer to or from a SDRAM system
JP4748828B2 (ja) * 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US6829737B1 (en) * 2000-08-30 2004-12-07 Micron Technology, Inc. Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US6445624B1 (en) * 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
KR100630726B1 (ko) * 2004-05-08 2006-10-02 삼성전자주식회사 동작 모드가 별도로 설정되는 메모리 장치들을 구비하는메모리 시스템 및 동작 모드 설정 방법
US7102958B2 (en) 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
KR100389928B1 (ko) 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
JP3804832B2 (ja) * 2002-05-23 2006-08-02 日本電気株式会社 メモリ装置及びコンピュータシステム
JP4160790B2 (ja) * 2002-06-28 2008-10-08 株式会社ルネサステクノロジ 半導体装置
US7617356B2 (en) * 2002-12-31 2009-11-10 Intel Corporation Refresh port for a dynamic memory
US7657706B2 (en) * 2003-12-18 2010-02-02 Cisco Technology, Inc. High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory
JP2005322251A (ja) * 2004-05-08 2005-11-17 Samsung Electronics Co Ltd 選択的なモードレジスタセットの命令と関連したメモリモジュールを支援する集積回路メモリ装置、メモリコントローラ及び方法
JP4808414B2 (ja) * 2005-01-31 2011-11-02 富士通株式会社 コンピュータシステム及びメモリシステム
KR100660892B1 (ko) 2005-11-21 2006-12-26 삼성전자주식회사 더블 펌프드 어드레스 스킴의 메모리 장치에서 고속 동작을위해 확장된 유효 어드레스 윈도우로 유효 커맨드를샘플링하는 회로 및 방법
KR101308047B1 (ko) * 2007-02-08 2013-09-12 삼성전자주식회사 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법
KR100952438B1 (ko) * 2008-02-29 2010-04-14 주식회사 하이닉스반도체 반도체 메모리 장치
WO2010019119A1 (en) * 2008-08-13 2010-02-18 Hewlett-Packard Development Company, L.P. Dynamic utilization of power-down modes in multi-core memory modules

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014098968A1 (en) * 2012-12-21 2014-06-26 Intel Corporation Method, apparatus and system for exchanging communications via a command/address bus
US8972685B2 (en) 2012-12-21 2015-03-03 Intel Corporation Method, apparatus and system for exchanging communications via a command/address bus

Also Published As

Publication number Publication date
CN102237867A (zh) 2011-11-09
US20140028361A1 (en) 2014-01-30
US8369179B2 (en) 2013-02-05
CN102237867B (zh) 2015-03-04
TW201205590A (en) 2012-02-01
JP5760226B2 (ja) 2015-08-05
US20110242905A1 (en) 2011-10-06
JP2011210354A (ja) 2011-10-20
US8854912B2 (en) 2014-10-07
KR101132797B1 (ko) 2012-04-02
TWI492240B (zh) 2015-07-11

Similar Documents

Publication Publication Date Title
KR101980314B1 (ko) 메모리 장치 및 이의 동작방법
US8437209B2 (en) Integrated circuit
KR100974223B1 (ko) 데이터 버스 인버전 기능을 갖는 반도체 집적회로
US20180025757A1 (en) Method and apparatus for serial data output in memory device
CN111312308A (zh) 半导体器件和包括其的半导体系统
KR101132797B1 (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
US7053686B2 (en) Data strobe circuit using clock signal
KR20190075202A (ko) 테스트 제어 회로, 이를 이용하는 반도체 메모리 장치 및 반도체 시스템
KR100851991B1 (ko) 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법
KR20120033897A (ko) 반도체 장치
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
KR101253443B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US11227643B1 (en) Electronic devices configured to execute a burst operation
US20130111101A1 (en) Semiconductor memory device and operating method thereof
KR20140078155A (ko) 반도체 장치의 어드레스 입력 회로
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
US8127169B2 (en) Semiconductor memory device and method for generating internal control signal
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same
US11322186B2 (en) Electronic devices executing active operation
KR20080066219A (ko) 반도체 메모리장치의 테스트 모드 셋팅 방법 및 회로
KR20120004150A (ko) 설정회로 및 이를 포함하는 반도체 메모리 장치
KR20090081229A (ko) 버퍼 출력 제어 회로
KR20120122237A (ko) 반도체 장치
TW201432463A (zh) 存取系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 9