JP2011210354A - モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法 - Google Patents
モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法 Download PDFInfo
- Publication number
- JP2011210354A JP2011210354A JP2011030126A JP2011030126A JP2011210354A JP 2011210354 A JP2011210354 A JP 2011210354A JP 2011030126 A JP2011030126 A JP 2011030126A JP 2011030126 A JP2011030126 A JP 2011030126A JP 2011210354 A JP2011210354 A JP 2011210354A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- command
- input
- group
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】複数のデータ入出力ピンから複数のデータ信号を受信し、識別信号及び内部コマンド信号を出力する入力部と、第1のイネーブル信号に同期させて、前記識別信号をラッチして第1のグループ識別信号を出力し、第2のイネーブル信号に同期させて、前記識別信号及び前記内部コマンド信号をラッチして第2のグループ識別信号及びグループコマンド信号を出力するラッチ部と、前記第1のグループ識別信号及び前記第2のグループ識別信号を比較して選択信号を生成する比較器と、前記選択信号に応じて、前記グループコマンド信号及びモジュールコマンド信号のうち、いずれか1つの信号を入力コマンドとして選択して出力するマルチプレクサとを備えることを特徴とする。
【選択図】図2
Description
なお、本出願と関連のある技術が、特許文献1〜4に開示されている。
まず、図4Bに示すように、第1のイネーブル信号EN1がロジックハイレベルにイネーブルされる時点で第1のデータ信号ないし第4のデータ信号DQ1〜DQ4が「L、L、L、L」として入力されると、第1のラッチ部220は、「L、L、L、L」を有する第1のグループ識別信号GID1をラッチして出力する。
3 第2のモジュール制御回路
4 第3のモジュール制御回路
5 第4のモジュール制御回路
11〜18 第1のDRAM〜第8のDRAM
Claims (25)
- 複数のデータ入出力ピンから複数のデータ信号を受信し、識別信号及び内部コマンド信号を出力する入力部と、
第1のイネーブル信号に同期させて、前記識別信号をラッチして第1のグループ識別信号を出力し、第2のイネーブル信号に同期させて、前記識別信号及び前記内部コマンド信号をラッチして第2のグループ識別信号及びグループコマンド信号を出力するラッチ部と、
前記第1のグループ識別信号及び前記第2のグループ識別信号を比較して選択信号を生成する比較器と、
前記選択信号に応じて、前記グループコマンド信号及びモジュールコマンド信号のうち、いずれか1つの信号を入力コマンドとして選択して出力するマルチプレクサと、
を備えることを特徴とするモジュール制御回路。 - 前記入力部が、
第1のデータ入出力ピンから第1のデータ信号を受信し、前記識別信号に出力する第1の入力部と、
第2のデータ入出力ピンから第2のデータ信号を受信し、前記内部コマンド信号に出力する第2の入力部と、
を備えることを特徴とする請求項1に記載のモジュール制御回路。 - 前記ラッチ部が、
前記第1のイネーブル信号がイネーブルされる時点で前記識別信号をラッチし、前記第1のグループ識別信号を出力する第1のラッチ部と、
前記第2のイネーブル信号がイネーブルされる時点で前記識別信号をラッチし、前記第2のグループ識別信号を出力する第2のラッチ部と、
前記第2のイネーブル信号がイネーブルされる時点で前記内部コマンド信号をラッチし、グループコマンド信号を出力する第3のラッチ部と、
を備えることを特徴とする請求項1に記載のモジュール制御回路。 - 前記選択信号が、前記第1のグループ識別信号及び前記第2のグループ識別信号が同一である場合、第1のレベルを有し、前記第1のグループ識別番号及び前記第2のグループ識別信号が同一でない場合、第2のレベルを有することを特徴とする請求項1に記載のモジュール制御回路。
- 前記マルチプレクサが、前記選択信号が前記第1のレベルを有する場合、前記グループコマンド信号を前記入力コマンドとして選択して出力し、前記選択信号が前記第2のレベルを有する場合、前記モジュールコマンド信号を前記入力コマンドとして選択して出力することを特徴とする請求項4に記載のモジュール制御回路。
- コマンドピンから入力されたコマンド信号をデコードして、前記第1のイネーブル信号及び前記第2のイネーブル信号を生成するイネーブル信号生成部をさらに備えることを特徴とする請求項1に記載のモジュール制御回路。
- 前記第2のイネーブル信号が、前記第1のイネーブル信号より遅い時点でイネーブルされることを特徴とする請求項6に記載のモジュール制御回路。
- コマンドピンから入力されたコマンド信号をデコードして、前記モジュールコマンド信号を生成するコマンドデコーダをさらに備えることを特徴とする請求項1に記載のモジュール制御回路。
- 複数のデータ入出力ピンを介して入力された識別信号及び内部コマンド信号をイネーブル信号に同期させてラッチし、第1のグループ識別信号及び第2のグループ識別信号とグループコマンド信号とを生成し、前記第1のグループ識別信号及び前記第2のグループ識別信号が同一であるか否かによって、前記グループコマンド信号またはモジュールコマンド信号のうちの1つを入力コマンドに出力するモジュール制御回路と、
前記入力コマンドを受信し、前記入力コマンドの動作を行う第1のメモリと、
を備えることを特徴とする半導体モジュール。 - 前記モジュール制御回路が、
前記複数のデータ入出力ピンから複数のデータ信号を受信し、前記識別信号及び前記内部コマンド信号を出力する入力部と、
第1のイネーブル信号に同期させて、前記識別信号をラッチして前記第1のグループ識別信号を出力し、第2のイネーブル信号に同期させて、前記識別信号及び前記内部コマンド信号をラッチして前記第2のグループ識別信号及び前記グループコマンド信号を出力するラッチ部と、
前記第1のグループ識別信号及び第2のグループ識別信号を比較して選択信号を生成する比較器と、
前記選択信号に応じて、前記グループコマンド信号及び前記モジュールコマンド信号のうち、いずれか1つの信号を前記入力コマンドとして選択して出力するマルチプレクサと、
を備えることを特徴とする請求項9に記載の半導体モジュール。 - 前記入力部が、
第1のデータ入出力ピンから第1のデータ信号を受信し、前記識別信号に出力する第1の入力部と、
第2のデータ入出力ピンから第2のデータ信号を受信し、前記内部コマンド信号に出力する第2の入力部と、
を備えることを特徴とする請求項10に記載の半導体モジュール。 - 前記ラッチ部が、
前記第1のイネーブル信号がイネーブルされる時点で前記識別信号をラッチし、前記第1のグループ識別信号を出力する第1のラッチ部と、
前記第2のイネーブル信号がイネーブルされる時点で前記識別信号をラッチし、前記第2のグループ識別信号を出力する第2のラッチ部と、
前記第2のイネーブル信号がイネーブルされる時点で前記内部コマンド信号をラッチし、グループコマンド信号を出力する第3のラッチ部と、
を備えることを特徴とする請求項10に記載の半導体モジュール。 - 前記選択信号が、前記第1のグループ識別番号及び前記第2のグループ識別信号が同一である場合、第1のレベルを有し、前記第1のグループ識別番号及び前記第2のグループ識別信号が同一でない場合、第2のレベルを有することを特徴とする請求項10に記載の半導体モジュール。
- 前記マルチプレクサが、前記選択信号が前記第1のレベルを有する場合、前記グループコマンド信号を前記入力コマンドとして選択して出力し、前記選択信号が前記第2のレベルを有する場合、前記モジュールコマンド信号を前記入力コマンドとして選択して出力することを特徴とする請求項13に記載の半導体モジュール。
- 前記モジュール制御回路が、コマンドピンから入力されたコマンド信号をデコードして、前記第1のイネーブル信号及び前記第2のイネーブル信号を生成するイネーブル信号生成部をさらに備えることを特徴とする請求項10に記載の半導体モジュール。
- 前記第2のイネーブル信号が、前記第1のイネーブル信号より遅い時点でイネーブルされることを特徴とする請求項15に記載の半導体モジュール。
- 前記モジュール制御回路が、コマンドピンから入力されたコマンド信号をデコードして、前記モジュールコマンド信号を生成するコマンドデコーダをさらに備えることを特徴とする請求項10に記載の半導体モジュール。
- 前記入力コマンドを受信し、前記入力コマンドの動作を行う第2のメモリをさらに備えることを特徴とする請求項9に記載の半導体モジュール。
- 第1のイネーブル信号がイネーブルされる時点で第1のデータ入出力ピンから入力される第1のデータ信号を第1のグループ識別信号としてラッチして出力する第1のステップと、
第2のイネーブル信号がイネーブルされる時点で第1のデータ入出力ピンから入力される第1のデータ信号を第2のグループ識別信号としてラッチして出力し、第2のデータ入出力ピンから入力される第2のデータ信号をグループコマンド信号としてラッチして出力する第2のステップと、
前記第1のグループ識別信号及び前記第2のグループ識別信号を比較して選択信号を生成する第3のステップと、
前記選択信号に応じて、前記グループコマンド信号及びモジュールコマンド信号のうち、いずれか1つの信号を入力コマンドとして選択して出力する第4のステップと、
を含むことを特徴とする半導体モジュールの制御方法。 - 前記第2のイネーブル信号が、前記第1のイネーブル信号より遅い時点でイネーブルされることを特徴とする請求項19に記載の半導体モジュールの制御方法。
- 前記モジュールコマンド信号が、コマンドピンから入力されたコマンド信号をデコードして生成されることを特徴とする請求項19に記載の半導体モジュールの制御方法。
- 第1のイネーブル信号及び第2のイネーブル信号とモジュールコマンド信号とを生成するためのコマンド信号がメモリ制御部から半導体モジュールに伝送される第1のステップと、
前記第1のイネーブル信号がイネーブルされる時点で第1のデータ信号が前記メモリ制御部から前記半導体モジュールに伝送される第2のステップと、
前記第2のイネーブル信号がイネーブルされる時点で第2のデータ信号が前記メモリ制御部から前記半導体モジュールに伝送される第3のステップと、
を含むことを特徴とする半導体モジュールの制御方法。 - 前記第2のイネーブル信号が、前記第1のイネーブル信号より遅い時点でイネーブルされることを特徴とする請求項22に記載の半導体モジュールの制御方法。
- 前記第2のステップが、前記第1のデータ信号が伝送された前記半導体モジュールが前記第1のデータ信号を識別信号として受信して第1のグループ識別信号を生成することをさらに含むことを特徴とする請求項22に記載の半導体モジュールの制御方法。
- 前記第3のステップが、前記第2のデータ信号が伝送された前記半導体モジュールが前記第1のデータ信号を識別信号として受信して第2のグループ識別信号を生成し、前記第2のデータ信号を内部コマンド信号として受信してグループコマンド信号を生成し、前記第1のグループ識別番号及び前記第2のグループ識別信号を比較して、前記モジュールコマンド信号または前記グループコマンド信号を入力コマンドとして選択して出力することをさらに含むことを特徴とする請求項24に記載の半導体モジュールの制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100028717A KR101132797B1 (ko) | 2010-03-30 | 2010-03-30 | 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법 |
KR10-2010-0028717 | 2010-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210354A true JP2011210354A (ja) | 2011-10-20 |
JP5760226B2 JP5760226B2 (ja) | 2015-08-05 |
Family
ID=44718872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011030126A Expired - Fee Related JP5760226B2 (ja) | 2010-03-30 | 2011-02-15 | モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8369179B2 (ja) |
JP (1) | JP5760226B2 (ja) |
KR (1) | KR101132797B1 (ja) |
CN (1) | CN102237867B (ja) |
TW (1) | TWI492240B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8972685B2 (en) | 2012-12-21 | 2015-03-03 | Intel Corporation | Method, apparatus and system for exchanging communications via a command/address bus |
US10242736B2 (en) * | 2014-07-29 | 2019-03-26 | Hewlett Packard Enterprise Development Lp | Reference currents for input current comparisons |
WO2018055768A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社日立製作所 | 半導体記憶装置 |
CN112636727A (zh) | 2019-10-08 | 2021-04-09 | 长鑫存储技术有限公司 | 数据的存储比较方法、存储比较电路装置及半导体存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003345652A (ja) * | 2002-05-23 | 2003-12-05 | Nec Corp | メモリ装置及びコンピュータシステム |
JP2005322251A (ja) * | 2004-05-08 | 2005-11-17 | Samsung Electronics Co Ltd | 選択的なモードレジスタセットの命令と関連したメモリモジュールを支援する集積回路メモリ装置、メモリコントローラ及び方法 |
WO2010019119A1 (en) * | 2008-08-13 | 2010-02-18 | Hewlett-Packard Development Company, L.P. | Dynamic utilization of power-down modes in multi-core memory modules |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0170905B1 (ko) * | 1995-11-06 | 1999-03-30 | 김주용 | 디램 |
US6442644B1 (en) * | 1997-08-11 | 2002-08-27 | Advanced Memory International, Inc. | Memory system having synchronous-link DRAM (SLDRAM) devices and controller |
US6226755B1 (en) * | 1999-01-26 | 2001-05-01 | Compaq Computer Corp. | Apparatus and method for enhancing data transfer to or from a SDRAM system |
JP4748828B2 (ja) * | 1999-06-22 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP4707803B2 (ja) * | 2000-07-10 | 2011-06-22 | エルピーダメモリ株式会社 | エラーレート判定方法と半導体集積回路装置 |
KR100699810B1 (ko) * | 2000-08-05 | 2007-03-27 | 삼성전자주식회사 | 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템 |
US6829737B1 (en) * | 2000-08-30 | 2004-12-07 | Micron Technology, Inc. | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results |
US6445624B1 (en) * | 2001-02-23 | 2002-09-03 | Micron Technology, Inc. | Method of synchronizing read timing in a high speed memory system |
KR100630726B1 (ko) * | 2004-05-08 | 2006-10-02 | 삼성전자주식회사 | 동작 모드가 별도로 설정되는 메모리 장치들을 구비하는메모리 시스템 및 동작 모드 설정 방법 |
KR100389928B1 (ko) | 2001-07-20 | 2003-07-04 | 삼성전자주식회사 | 액티브 터미네이션 제어를 위한 반도체 메모리 시스템 |
US7102958B2 (en) | 2001-07-20 | 2006-09-05 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods |
JP4160790B2 (ja) * | 2002-06-28 | 2008-10-08 | 株式会社ルネサステクノロジ | 半導体装置 |
US7617356B2 (en) * | 2002-12-31 | 2009-11-10 | Intel Corporation | Refresh port for a dynamic memory |
US7657706B2 (en) * | 2003-12-18 | 2010-02-02 | Cisco Technology, Inc. | High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory |
JP4808414B2 (ja) * | 2005-01-31 | 2011-11-02 | 富士通株式会社 | コンピュータシステム及びメモリシステム |
KR100660892B1 (ko) | 2005-11-21 | 2006-12-26 | 삼성전자주식회사 | 더블 펌프드 어드레스 스킴의 메모리 장치에서 고속 동작을위해 확장된 유효 어드레스 윈도우로 유효 커맨드를샘플링하는 회로 및 방법 |
KR101308047B1 (ko) * | 2007-02-08 | 2013-09-12 | 삼성전자주식회사 | 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법 |
KR100952438B1 (ko) * | 2008-02-29 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
2010
- 2010-03-30 KR KR1020100028717A patent/KR101132797B1/ko active IP Right Grant
- 2010-12-30 US US12/981,815 patent/US8369179B2/en active Active
-
2011
- 2011-02-15 JP JP2011030126A patent/JP5760226B2/ja not_active Expired - Fee Related
- 2011-02-23 TW TW100105964A patent/TWI492240B/zh not_active IP Right Cessation
- 2011-03-25 CN CN201110073569.7A patent/CN102237867B/zh active Active
-
2013
- 2013-01-10 US US13/738,492 patent/US8854912B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003345652A (ja) * | 2002-05-23 | 2003-12-05 | Nec Corp | メモリ装置及びコンピュータシステム |
JP2005322251A (ja) * | 2004-05-08 | 2005-11-17 | Samsung Electronics Co Ltd | 選択的なモードレジスタセットの命令と関連したメモリモジュールを支援する集積回路メモリ装置、メモリコントローラ及び方法 |
WO2010019119A1 (en) * | 2008-08-13 | 2010-02-18 | Hewlett-Packard Development Company, L.P. | Dynamic utilization of power-down modes in multi-core memory modules |
Also Published As
Publication number | Publication date |
---|---|
US20140028361A1 (en) | 2014-01-30 |
TW201205590A (en) | 2012-02-01 |
US20110242905A1 (en) | 2011-10-06 |
CN102237867B (zh) | 2015-03-04 |
US8369179B2 (en) | 2013-02-05 |
KR101132797B1 (ko) | 2012-04-02 |
TWI492240B (zh) | 2015-07-11 |
US8854912B2 (en) | 2014-10-07 |
KR20110109126A (ko) | 2011-10-06 |
JP5760226B2 (ja) | 2015-08-05 |
CN102237867A (zh) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100543915B1 (ko) | 메모리소자의 데이터 입력장치 | |
US6987704B2 (en) | Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency | |
JP2007095276A (ja) | 直列入/出力インターフェスを有するマルチポートメモリ素子 | |
US8437209B2 (en) | Integrated circuit | |
JP2009211797A (ja) | 半導体素子 | |
CN106997774B (zh) | 存储器、存储控制器 | |
JP5125028B2 (ja) | 集積回路 | |
JP5760226B2 (ja) | モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法 | |
US11355180B2 (en) | Semiconductor devices and semiconductor systems including the same | |
US11137939B2 (en) | Semiconductor memory device and operating method thereof | |
US20060245278A1 (en) | Semiconductor memory device | |
US7773709B2 (en) | Semiconductor memory device and method for operating the same | |
US9741411B2 (en) | Bank control circuit and semiconductor memory device for data access with limited bandwidth for commands | |
US8593186B2 (en) | Control signal generator for use with a command decoder | |
US20190267060A1 (en) | Semiconductor device | |
JP4727241B2 (ja) | 半導体メモリ装置、並びに、この装置のデータ書込み及び読出し方法 | |
US8213246B2 (en) | Semiconductor device | |
KR100798795B1 (ko) | 내부 어드레스 생성장치 및 그의 구동방법 | |
KR20150081647A (ko) | 반도체장치 및 반도체시스템 | |
US7835218B2 (en) | Semiconductor integrated circuit including bank selection control block | |
US8127169B2 (en) | Semiconductor memory device and method for generating internal control signal | |
US20150100814A1 (en) | Semiconductor device and semiconductor systems including the same | |
KR101013459B1 (ko) | 어드레스를 비교하는 반도체 집적 회로 | |
JP2008102705A (ja) | メモリアクセス制御回路及びその方法 | |
JP2006066020A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5760226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |