CN102237867A - 包括模块控制电路的半导体模块及其控制方法 - Google Patents

Abstract

本发明公开了一种模块控制电路，一种半导体模块以及一种控制半导体模块的方法。所述模块控制电路包括被配置为从多个数据输入/输出引脚接收多个数据信号以及输出识别信号和内部命令信号的输入单元。锁存单元被配置为根据第一使能信号来锁存识别信号以输出第一组识别信号，根据第二使能信号来锁存识别信号以输出第二组识别信号，以及根据第二使能信号来锁存内部命令信号以输出组命令信号。比较器被配置为将第一组识别信号与第二组识别信号进行比较并且产生选择信号。多路复用器被配置为响应于选择信号来选择组命令信号和模块命令信号中的一个作为输入命令。

Description

包括模块控制电路的半导体模块及其控制方法

相关申请的交叉引用

根据35U.S.C 119(a)，本申请要求2010年3月30日在韩国知识产权局提交的韩国申请No.10-2010-0028717的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明涉及一种包括模块控制电路的半导体模块及其控制方法。

背景技术

通常，模块是具有各已知特性的机器或电子器件的构成单元且是作为可装上/可拆卸的功能单元的部件组。特别地，模块在硬件方面构成器件、设备或装置的一部分，并且是所述器件、设备或装置的部件互相耦合在一起而形成的组件。可以用另一个备用部件来替换模块并且模块可以测试功能。

半导体存储装置可以包括执行各种操作例如读取操作、写入操作和刷新操作的多个半导体模块。为了实现高集成度和高工作速度，目前所使用的半导体模块被制造成包括多个动态随机存取存储器(DRAM)的结构。

图1示出了现有的半导体模块的配置。

如图1所示，现有的半导体模块包括多个DRAM、输入命令信号CMD的命令引脚CMD_PIN；输入/输出数据的多个数据输入/输出引脚DQ_PIN；以及命令译码器，所述命令译码器被配置为对命令信号CMD进行译码并产生输入命令CMD_IN。在半导体模块中所包括的所有DRAM根据命令译码器所产生的输入命令CMD_IN而同时执行相同的功能。

在现有的模块中，即使在不需要半导体模块中所包括的所有DRAM时，还是要根据输入命令CMD_IN来一起操作半导体模块中所包括的所有DRAM，因而使用现有的模块导致了不必要的电流消耗。

发明内容

本发明的一个实施例涉及一种模块控制电路，其能够通过个别地或基于组地控制半导体模块中所包括的多个DRAM来减少不必要的电流消耗。

在一个实施例中，一种模块控制电路包括：输入单元，其被配置为从多个数据输入/输出引脚接收多个数据信号以及输出识别信号和内部命令信号；锁存单元，其被配置为与第一使能信号同步地锁存识别信号以输出第一组识别信号，以及与第二使能信号同步地锁存识别信号和内部命令信号以输出第二组识别信号和组命令信号；比较器，其被配置为将第一组识别信号与第二组识别信号进行比较并且产生选择信号；以及多路复用器，其被配置为响应于选择信号来选择组命令信号和模块命令信号中的一个作为输入命令。

在一个实施例中，一种半导体模块包括：模块控制电路，其被配置为与使能信号同步地锁存经由多个数据输入/输出引脚而输入的识别信号和内部命令信号，以产生第一组识别信号和第二组识别信号以及组命令信号，以及根据第一组识别信号与第二组识别信号是否彼此相同来输出组命令信号和模块命令信号中的一个作为输入命令；以及第一DRAM，其被配置为接收输入命令并执行输入命令的操作。

在一个实施例中，一种控制半导体模块的方法包括：在第一使能信号的使能时刻锁存从第一数据输入/输出引脚输入的第一数据信号，并输出锁存的第一数据信号作为第一组识别信号；在第二使能信号的使能时刻锁存从第一数据输入/输出引脚输入的第一数据信号，并输出锁存的第一数据信号作为第二组识别信号，以及锁存从第二数据输入/输出引脚输入的第二数据信号，并输出锁存的第二数据信号作为组命令信号；将第一组识别信号与第二组识别信号进行比较，并产生选择信号；以及响应于选择信号来选择组命令信号和模块命令信号中的一个，并输出选中的信号作为输入命令。

在一个实施例中，一种控制半导体模块的方法包括：将用于产生第一使能信号和第二使能信号以及模块命令信号的命令信号从存储器控制单元传送至半导体模块；在第一使能信号的使能时刻将第一数据信号从存储器控制单元传送至半导体模块；以及在第二使能信号的使能时刻将第二数据信号从存储器控制单元传送至半导体模块。

附图说明

根据以下结合附图所进行的详细描述，将会更加清楚地理解上述和其他方面、特征和其他优点。其中：

图1示出现有的半导体模块的配置；

图2示出根据本发明的一个实施例的半导体模块的配置；

图3示出在图2的半导体模块中所包括的第一模块控制电路的配置；

图4A和图4B是用于说明图3的第一模块控制电路的操作的表格视图；

图5是用于说明图2的半导体模块的控制方法的视图；以及

图6示出根据本发明的一个实施例的半导体模块的配置。

具体实施方式

下面将参照附图描述本发明的实施例。然而，这些实施例仅仅是为了说明的目的，而并非旨在限制本发明的范围。

图2示出根据本发明的一个实施例的半导体模块的配置。

如图2所示，根据本发明的本实施例的半导体模块包括第一DRAM 11至第八DRAM 18、第一模块控制电路2、第二模块控制电路3、第三模块控制电路4和第四模块控制电路5。第一模块控制电路2被配置为从第一至第五命令引脚CMD1_PIN至CMD5_PIN接收第一至第五命令信号CMD<1:5>，从第一至第八数据输入/输出引脚DQ1_PIN至DQ8_PIN接收第一至第八数据信号DQ1至DQ8，以及产生用于操作第一DRAM 11和第二DRAM 12的第一输入命令CMD_IN1。第二模块控制电路3被配置为从第一至第五命令引脚CMD1_PIN至CMD5_PIN接收第一至第五命令信号CMD<1:5>，从第九至第十六数据输入/输出引脚DQ9_PIN至DQ16_PIN接收第九至第十六数据信号DQ9至DQ16，以及产生用于操作第三DRAM 13和第四DRAM 14的第二输入命令CMD_IN2。第三模块控制电路4被配置为从第一至第五命令引脚CMD1_PIN至CMD5_PIN接收第一至第五命令信号CMD<1:5>，从第十七至第二十四数据输入/输出引脚DQ17_PIN至DQ24_PIN接收第十七至第二十四数据信号DQ17至DQ24，以及产生用于操作第五DRAM 15和第六DRAM 16的第三输入命令CMD_IN3。第四模块控制电路5被配置为从第一至第五命令引脚CMD1_PIN至CMD5_PIN接收第一至第五命令信号CMD<1:5>，从第二十五至第三十二数据输入/输出引脚DQ25_PIN至DQ32_PIN接收第二十五至第三十二数据信号DQ25至DQ32，以及产生用于操作第七DRAM 17和第八DRAM 18的第四输入命令CMD_IN4。虽然未具体示出，但是也可以经由第一至第五命令引脚CMD1_PIN至CMD5_PIN输入地址信号。例如，在较低功率DDR2(LPDDR2)的情况下，经由相同的引脚来输入命令信号和地址信号。

将参照图3来更加详细地描述第一模块控制电路2的配置。

如图3所示，第一模块控制电路2包括输入单元20、使能信号发生单元21、锁存单元22、比较器23、命令译码器24和多路复用器25。

输入单元20包括第一输入部200和第二输入部201。具体地，第一输入部200被配置为从第一至第四数据输入/输出引脚DQ1_PIN至DQ4_PIN接收第一至第四数据信号DQ1至DQ4，并输出第一至第四识别信号ID<1:4>。第二输入部201被配置为从第五至第八数据输入/输出引脚DQ5_PIN至DQ8_PIN接收第五至第八数据信号DQ5至DQ8，并输出第一至第四内部命令信号ICMD<1:4>。可以用典型的数据输入缓冲器来实现第一输入部200和第二输入部201。

使能信号发生单元21被配置为从第一命令引脚CMD1_PIN和第二命令引脚及CMD2_PIN接收第一和第二命令信号CMD<1:2>，对所接收的第一和第二命令信号CMD<1:2>进行译码，并产生第一使能信号EN1和第二使能信号EN2，所述第一使能信号EN1和第二使能信号EN2根据所接收的第一和第二命令信号CMD<1:2>来被选择性地使能。可以用典型的命令译码器来实现使能信号发生单元21。可以根据实施例以多种方式来设置将第一使能信号EN1和第二使能信号EN2使能的第一和第二命令信号CMD<1:2>的组合。根据一个实施例，第二使能信号EN2可以在比第一使能信号EN1晚的时刻时间被使能为逻辑高电平。

锁存单元22包括第一锁存部220、第二锁存部221和第三锁存部222。第一锁存部220被配置为当第一使能信号EN1被使能为逻辑高电平时将第一至第四识别信号ID<1:4>传送作为第一组识别信号GID1。第二锁存部221被配置为当第二使能信号EN2被使能为逻辑高电平时将第一至第四识别信号ID<1:4>传送作为第二组识别信号GID2。第三锁存部222被配置为当第二使能信号EN2被使能为逻辑高电平时将第一至第四内部命令信号ICMD<1:4>传送作为组命令信号GCMD。可以用各种比特数目的信号来实现第一组识别信号GID1、第二组识别信号GID2和组命令信号GCMD。例如，根据一个实施例，可以用4比特的信号来实现第一组识别信号GID1、第二组识别信号GID2和组命令信号GCMD。因此，因为第一锁存部220、第二锁存部221和第三锁存部222接收4比特的信号和输出4比特的信号，所以可以用4个D触发器电路来实现第一锁存部220、第二锁存部221和第三锁存部222。组命令信号GCMD是一种在半导体模块中所包括的第一DRAM 11至第八DRAM 18之中仅仅允许第一DRAM 11和第二DRAM 12同样地操作的信号。

比较器23被配置为将第一组识别信号GID1与第二组识别信号GID2进行比较，在第一组识别信号GID1与第二组识别信号GID2是相同信号时产生逻辑高电平的选择信号SEL，而在第一组识别信号GID1与第二组识别信号GID2是不同的信号时产生逻辑低电平的选择信号。可以采用如下的典型比较器来容易地实现比较器23：该比较器能够一个比特接一个比特地确定第一组识别信号GID1与第二组识别信号GID2的电平是否彼此相同。

命令译码器24被配置为从第三至第五命令引脚CMD3_PIN至CMD5_PIN接收第三至第五命令信号CMD<3:5>，对所接收的第三至第五命令信号CMD<3:5>进行译码，以及产生模块命令信号MCMD。可以使用典型的命令译码器来实现命令译码器24。模块命令信号MCMD是如下信号：其允许半导体模块中所包括的第一DRAM 11至第八DRAM 18同样地操作。

多路复用器25被配置为当选择信号SEL处于逻辑高电平时输出组命令信号GCMD作为第一输入命令CMD_IN1，而当选择信号SEL处于逻辑低电平时，输出模块命令信号MCMD作为第一输入命令CMD_IN1。

下面将参照图4A和图4B来描述如上述配置的第一模块控制电路2的操作。

首先，将描述如图4A所示那样输入第一数据信号DQ1至第八数据信号DQ8的情况。

如图4A所示，如果在第一使能信号EN1被使能为逻辑高电平时输入电平为“L，L，L，L”的第一至第四数据信号DQ1至DQ4，则第一锁存部220锁存并输出电平为“L，L，L，L”的第一组识别信号GID1。在图4A中，“L”表示逻辑低电平，“H”表示逻辑高电平，并且“X”表示与逻辑电平无关。

接下来，如图4A所示，如果在第二使能信号EN2被使能为逻辑高电平时输入电平为“L，L，L，L”的第一至第四数据信号DQ1至DQ4，则第二锁存部221锁存并输出电平为“L，L，L，L”的第二组识别信号GID2。此外，如果在第二使能信号EN2被使能为逻辑高电平时输入电平为“L，L，L，L”的第五至第八数据信号DQ5至DQ8，则第三锁存部222锁存并输出电平为“L，L，L，L”的组命令信号GCMD。

因为第一组识别信号GID1与第二组识别信号GID2具有相同的电平“L，L，L，L”，即它们彼此相同，所以比较器23产生逻辑高电平的选择信号SEL。

多路复用器25接收逻辑高电平的选择信号SEL并将电平为“L，L，L，L”的组命令信号GCMD输出作为第一输入命令CMD_IN1。因此，接收第一输入命令CMD_IN1的第一DRAM 11和第二DRAM 12的操作受到控制。例如，在接收电平为“L，L，L，L”的第一输入命令CMD_IN1的第一DRAM11和第二DRAM 12中执行激活操作(active operation)。在一个实施例中，当第一输入命令CMD_IN1具有电平“L，L，L，H”时，第一DRAM 11和第二DRAM 12被设置为执行自刷新操作(self refresh operation)。当第一输入命令CMD_IN1具有电平“L，L，H，L”时，第一DRAM 11和第二DRAM 12被设置为执行预充电断电操作(precharge powerdownoperation)。当第一输入命令CMD_IN1具有电平“L，L，H，H”时，DRAM11和DRAM 12被设置为执行激活供电操作(active power operation)。根据实施例可以不同地修改和调整这些设置。

下面将描述如图4B所示那样输入第一至第八数据信号DQ1至DQ8的情况。

如图4B所示，如果在第一使能信号EN1被使能为逻辑高电平时输入电平为“L，L，L，L”的第一至第四数据信号DQ1至DQ4，则第一锁存部220锁存并输出电平为“L，L，L，L”的第一组识别信号GID1。

接下来，如图4B所示，如果在第二使能信号EN2被使能为逻辑高电平时输入电平为“L，L，H，L”的第一至第四数据信号DQ1至DQ4，则第二锁存部221锁存并输出电平为“L，L，H，L”的第二组识别信号GID2。此外，如果在第二使能信号EN2被使能为逻辑高电平时输入电平为“L，L，H，H”的第五至第八数据信号DQ5至DQ8，则第三锁存部222锁存并输出电平为“L，L，H，H”的组命令信号GCMD。

因为电平为“L，L，L，L”的第一组识别信号GID1与电平为“L，L，H，L”的第二组识别信号GID2彼此不相同，所以比较器23产生逻辑低电平的选择信号SEL。

多路复用器25接收逻辑低电平的选择信号SEL并输出命令译码器24所产生的模块命令信号MCMD作为第一输入命令CMD_IN1。因此，由模块命令信号MCMD来操作接收第一输入命令CMD_IN1的第一DRAM 11和第二DRAM 12，所述模块命令信号MCMD被产生用来同样地操作半导体模块中所包括的第一DRAM 11至第八DRAM 18，而不管组命令信号GCMD如何。

由于除了具体的输入/输出信号之外，第二模块控制电路3、第三模块控制电路4和第四模块控制电路5具有与第一模块控制电路2的配置基本相同的配置，因此它们的操作也基本相同，因而将省略其详细描述。

图5是包括图2的半导体模块的集成电路的配置图。

图5所示的集成电路包括控制半导体模块的存储器控制单元。存储器控制单元被配置为传送第一至第五命令信号CMD<1:5>用于控制半导体模块，以及传送第一至第四数据信号DQ1至DQ4和第五至第八数据信号DQ5至DQ8用于图3所示的第一模块控制电路2的操作。

更具体地，半导体模块通过对从存储器控制单元传送来的第一至第五命令信号CMD<1:5>中的第一和第二命令信号CMD<1:2>进行译码来顺序地将第一使能信号EN1和第二使能信号EN2使能，以及通过对第一至第五命令信号CMD<1:5>中的第三至第五命令信号CMD<3:5>进行译码来产生模块命令信号MCMD。

随后，当第一使能信号EN1被使能为逻辑高电平时，半导体模块从存储器控制单元接收第一至第四数据信号DQ1至DQ4作为第一至第四识别信号ID<1:4>，以及产生第一组识别信号GID1。

随后，当第二使能信号EN2被使能为逻辑高电平时，半导体模块从存储器控制单元接收第一至第四数据信号DQ1至DQ4作为第一至第四识别信号ID<1:4>，以及产生第二组识别信号GID2。此外，半导体模块接收第五至第八数据信号DQ5至DQ8作为第一至第四内部命令信号ICMD<1:4>，以及产生组命令信号GCMD。

随后，将第一组识别信号GID1与第二组识别信号GID2进行比较，半导体模块在第一组识别信号GID1与第二组识别信号GID2彼此相同时输出组命令信号GCMD作为第一输入命令CMD_IN1，而在第一组识别信号GID1与第二组识别信号GID2彼此不相同时输出模块命令信号MCMD作为第一输入命令CMD_IN1。

如上所述，根据本发明的一个实施例的半导体模块可以通过使用数据输入/输出引脚来将半导体模块所包括的多个DRAM中的一些DRAM归类成组，并且基于组地将分组后的DRAM设置为执行相同的操作。因此，由于并不操作在半导体模块所包括的DRAM中的不需要执行操作的DRAM，由此通过消除不必要的电流消耗而降低了电流消耗。

在根据本发明的一个实施例的半导体模块中，将两个DRAM归类成组并提供用于控制两个DRAM的操作的模块控制电路。然而，根据实施例可以多样地改变模块控制电路的数量。也就是说，与根据本发明的实施例的图6的半导体模块的配置一样，半导体模块可以包括控制八个DRAM的操作的八个模块控制电路。

出于说明的目的，上面已经公开了本发明的上述实施例。但是本领域技术人员将会理解的是，在不脱离所附权利要求书所限定的本发明的范围和精神的前提下，可以进行多种修改、补充和替代。

Claims (25)

1.一种模块控制电路，包括：

输入单元，所述输入单元被配置为从多个数据输入/输出引脚接收多个数据信号，输出识别信号，以及输出内部命令信号；

锁存单元，所述锁存单元被配置为根据第一使能信号来锁存所述识别信号以输出第一组识别信号，根据第二使能信号来锁存所述识别信号以输出第二组识别信号，以及根据所述第二使能信号来锁存所述内部命令信号以输出组命令信号；

比较器，所述比较器被配置为将所述第一组识别信号与所述第二组识别信号进行比较，并产生选择信号；以及

多路复用器，所述多路复用器被配置为响应于所述选择信号来选择所述组命令信号和模块命令信号中的一个作为输入命令。

2.如权利要求1所述的模块控制电路，其中所述输入单元包括：

第一输入部，所述第一输入部被配置为从第一数据输入/输出引脚接收第一数据信号，以及输出所述第一数据信号作为所述识别信号；以及

第二输入部，所述第二输入部被配置为从第二数据输入/输出引脚接收第二数据信号，以及输出所述第二数据信号作为所述内部命令信号。

3.如权利要求1所述的模块控制电路，其中所述锁存单元包括：

第一锁存部，所述第一锁存部被配置为在与所述第一使能信号的使能相对应的时间点锁存所述识别信号，并输出所述第一组识别信号；

第二锁存部，所述第二锁存部被配置为在与所述第二使能信号的使能相对应的时间点锁存所述识别信号，并输出所述第二组识别信号；以及

第三锁存部，所述第三锁存部被配置为在与所述第二使能信号的使能相对应的时间点锁存所述内部命令信号，并输出所述组命令信号。

4.如权利要求1所述的模块控制电路，其中当所述第一组识别信号与所述第二组识别信号彼此相同时，所述选择信号具有第一电平，而当所述第一组识别信号与所述二组识别信号彼此不相同时，所述选择信号具有不同于所述第一电平的第二电平。

5.如权利要求4所述的模块控制电路，其中当所述选择信号具有所述第一电平时，所述多路复用器选择并输出所述组命令信号作为所述输入命令，而当所述选择信号具有所述第二电平时，所述多路复用器选择并输出所述模块命令信号作为所述输入命令。

6.如权利要求1所述的模块控制电路，还包括使能信号发生单元，所述使能信号发生单元被配置为通过对从命令引脚输入的命令信号进行译码来产生所述第一使能信号和所述第二使能信号。

7.如权利要求6所述的模块控制电路，其中与所述第二使能信号的使能相对应的时间点处在与所述第一使能信号的使能相对应的时间点之后。

8.如权利要求1所述的模块控制电路，还包括命令译码器，所述命令译码器被配置为通过对从命令引脚输入的命令信号进行译码来产生所述模块命令信号。

9.一种半导体模块，包括：

模块控制电路，所述模块控制电路被配置为根据使能信号来锁存识别信号和内部命令信号以产生第一组识别信号、第二组识别信号和组命令信号，以及根据所述第一组识别信号与所述第二组识别信号的比较来选择性地输出所述组命令信号和模块命令信号中的一个作为输入命令；以及

第一存储器，所述第一存储器被配置为接收所述输入命令并且执行与所述输入命令相对应的操作。

10.如权利要求9所述的半导体模块，其中所述模块控制电路包括：

输入单元，所述输入单元被配置为从多个数据输入/输出引脚接收多个数据信号，输出所述识别信号，以及输出所述内部命令信号；

锁存单元，所述锁存单元被配置为根据第一使能信号来锁存所述识别信号以输出所述第一组识别信号，根据第二使能信号来锁存所述识别信号以输出所述第二组识别信号，以及根据所述第二使能信号来锁存所述内部命令信号以输出所述组命令信号；

比较器，所述比较器被配置为将所述第一组识别信号与所述第二组识别信号进行比较并且产生选择信号；以及

多路复用器，所述多路复用器被配置为响应于所述选择信号来选择和输出所述组命令信号和所述模块命令信号中的一个作为所述输入命令。

11.如权利要求10所述的半导体模块，其中所述输入单元包括：

第一输入部，所述第一输入部被配置为从第一数据输入/输出引脚接收第一数据信号，以及输出所述第一数据信号作为所述识别信号；以及

第二输入部，所述第二输入部被配置为从第二数据输入/输出引脚接收第二数据信号，以及输出所述第二数据信号作为所述内部命令信号。

12.如权利要求10所述的半导体模块，其中所述锁存单元包括：

第一锁存部，所述第一锁存部被配置为在与所述第一使能信号的使能相对应的时间点锁存所述识别信号并输出所述第一组识别信号；

第二锁存部，所述第二锁存部被配置为在与所述第二使能信号的使能相对应的时间点锁存所述识别信号并输出所述第二组识别信号；以及

第三锁存部，所述第三锁存部被配置为在与所述第二使能信号的使能相对应的时间点锁存所述内部命令信号并输出所述组命令信号。

13.如权利要求10所述的半导体模块，其中当所述第一组识别信号与所述第二组识别信号彼此相同时，所述选择信号具有第一电平，而当所述第一组识别信号与所述第二组识别信号彼此不相同时，所述选择信号具有不同于所述第一电平的第二电平。

14.如权利要求13所述的半导体模块，其中当所述选择信号具有所述第一电平时，所述多路复用器选择并输出所述组命令信号作为所述输入命令，以及当所述选择信号具有所述第二电平时，所述多路复用器选择并输出所述模块命令信号作为所述输入命令。

15.如权利要求10所述的半导体模块，还包括使能信号发生单元，所述使能信号发生单元被配置为通过对从命令引脚输入的命令信号进行译码来产生所述第一使能信号和所述第二使能信号。

16.如权利要求15所述的半导体模块，其中与所述第二使能信号的使能相对应的时间点处在与所述第一使能信号的使能相对应的时间点之后。

17.如权利要求10所述的半导体模块，还包括命令译码器，所述命令译码器被配置为通过对从命令引脚输入的命令信号进行译码来产生所述模块命令信号。

18.如权利要求9所述的半导体模块，还包括第二存储器，所述第二存储器被配置为接收所述输入命令并执行与所述输入命令相对应的操作。

19.一种控制半导体模块的方法，包括：

在与第一使能信号的使能相对应的时间点锁存从第一数据输入/输出引脚输入的第一数据信号并输出第一组识别信号；

在与第二使能信号的使能相对应的时间点锁存从第一数据输入/输出引脚输入的第一数据信号并输出第二组识别信号，以及锁存从第二数据输入/输出引脚输入的第二数据信号并输出组命令信号；

将所述第一组识别信号与所述第二组识别信号进行比较，并产生选择信号；以及

响应于所述选择信号来选择所述组命令信号和模块命令信号中的一个，并输出所选择的信号作为输入命令。

20.如权利要求19所述的方法，其中与所述第二使能信号的使能相对应的时间点处在与所述第一使能信号的使能相对应的时间点之后。

21.如权利要求19所述的方法，其中通过对从命令引脚输入的命令信号进行译码来产生所述模块命令信号。

22.一种控制半导体模块的方法，包括：

将用于产生第一使能信号、第二使能信号和模块命令信号的命令信号从存储器控制单元传送至半导体模块；

在与所述第一使能信号的使能相对应的时间点将第一数据信号从所述存储器控制单元传送至所述半导体模块；以及

在与所述第二使能信号的使能相对应的时间点将第二数据信号从所述存储器控制单元传送至所述半导体模块。

23.如权利要求22所述的方法，其中与所述第二使能信号的使能相对应的时间点处在与所述第一使能信号的使能相对应的时间点之后。

24.如权利要求22所述的方法，其中在所述第一数据信号的传送中，接收所述第一数据信号的所述半导体模块接收所述第一数据信号作为识别信号并且产生第一组识别信号。

25.如权利要求24所述的方法，其中在所述第二数据信号的传送中，接收所述第二数据信号的所述半导体模块接收所述第一数据信号作为识别信号并且产生第二组识别信号，以及接收所述第二数据信号作为内部命令信号并且产生组命令信号，以及将所述第一组识别信号与所述第二组识别信号进行比较，以及根据所述第一组识别信号与所述第二组识别信号的比较来选择并输出所述模块命令信号和所述组命令信号中的一个作为输入命令。

Images