TW201519237A - 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法 - Google Patents

用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法 Download PDF

Info

Publication number
TW201519237A
TW201519237A TW103127677A TW103127677A TW201519237A TW 201519237 A TW201519237 A TW 201519237A TW 103127677 A TW103127677 A TW 103127677A TW 103127677 A TW103127677 A TW 103127677A TW 201519237 A TW201519237 A TW 201519237A
Authority
TW
Taiwan
Prior art keywords
volatile memory
subset
mode
memory
control circuit
Prior art date
Application number
TW103127677A
Other languages
English (en)
Other versions
TWI590250B (zh
Inventor
Matthew A Prather
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201519237A publication Critical patent/TW201519237A/zh
Application granted granted Critical
Publication of TWI590250B publication Critical patent/TWI590250B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

本發明描述用於組態用於混合記憶體模組之記憶體之輸入/輸出(I/O)之裝置、混合記憶體模組、記憶體及方法。一實例性裝置包含一非揮發性記憶體、耦合至該非揮發性記憶體之一控制電路、及耦合至該控制電路之一揮發性記憶體。該揮發性記憶體經組態以使I/O之一第一子集能夠與一匯流排通信且使I/O之一第二子集能夠與該控制電路通信，其中該控制電路經組態以在該揮發性記憶體與該非揮發性記憶體之間傳送資訊。

Description

用於組態用於混合記憶體模組之記憶體之輸入/輸出之裝置及方法
本發明係關於記憶體模組，且更特定言之，本發明係關於用於組態用於混合記憶體模組之記憶體之I/O之裝置及方法。
一混合記憶體模組係包含揮發性記憶體(例如動態隨機存取記憶體(DRAM))及非揮發性記憶體(例如快閃記憶體)之一記憶體模組。在一些實例中，一混合記憶體模組可在正常操作期間用作一標準揮發性記憶體模組，其具有將資料從揮發性記憶體傳送至非揮發性記憶體之一能力，如由一主機控制器所命令。當前設計使用容許將一信號匯流排從記憶體模組之主機控制器與揮發性記憶體之間切換至揮發性記憶體與一記憶體模組控制器(其耦合至非揮發性記憶體)之間的多工器積體電路(IC)。記憶體模組控制器可經組態以控制揮發性及/或非揮發性記憶體之操作以(例如)控制揮發性記憶體及非揮發性記憶體彼此之間傳送資料。此等多工器IC價格昂貴，消耗記憶體模組上之額外空間，且會給主機控制器與揮發性記憶體之間之信號匯流排增加電負載。
本發明提供裝置之實例。一實例性裝置可包含一混合記憶體模組，其包含一非揮發性記憶體及耦合至該非揮發性記憶體之一揮發性記憶體。該揮發性記憶體可經組態以在處於一第一操作模式中時使用I/O之一第一子集來通信且可經組態以在處於一第二操作模式中時使 用I/O之一第二子集來通信。
一實例性裝置可包含非揮發性記憶體及耦合至該非揮發性記憶體之一控制電路。該實例性裝置可進一步包含揮發性記憶體，其耦合至該控制電路且經組態以使I/O之一第一子集能夠與一匯流排通信且使I/O之一第二子集能夠與該控制電路通信。該控制電路可經組態以在該揮發性記憶體與該非揮發性記憶體之間傳送資訊。
本發明提供記憶體之實例。一實例性記憶體可包含經組態以耦合至一第一匯流排之I/O之一第一子集、及經組態以耦合至一第二匯流排之I/O之一第二子集。該實例性記憶體可進一步包含一模式暫存器，其經組態以程式化有設定I/O之該第一子集之一第一操作模式的資訊且程式化有設定I/O之該第二子集之一第二操作模式的資訊。該實例性記憶體可進一步包含控制邏輯，其耦合至該模式暫存器且經組態以回應於該第一模式被設定而啟用經由I/O之該第一子集之通信且回應於該第二模式被設定而啟用經由I/O之該第二子集之通信。
本發明提供混合記憶體模組之實例。一實例性混合記憶體模組可包含複數個揮發性記憶體，其等經組態以基於一操作模式而使用I/O之一第一子集或I/O之一第二子集來通信。該實例性混合記憶體模組可進一步包含一控制電路，其經組態以經由I/O之該第二子集而與該複數個揮發性記憶體通信。
本文揭示實例性方法。一實例性方法可包含：當一混合記憶體模組之一揮發性記憶體處於一第一操作模式中時，經由該揮發性記憶體之I/O之一第一子集而從一主機傳送資訊。該實例性方法可進一步包含：當該揮發性記憶體處於一第二操作模式時，經由該揮發性記憶體之I/O之一第二子集而將資訊傳送至該混合記憶體模組之一控制電路。
一實例性方法可包含：組態一揮發性記憶體以回應於一第一操 作模式而經由I/O之一第一子集通信；及組態該揮發性記憶體以回應於一第二操作模式而之經由I/O之一第二子集通信。
100‧‧‧裝置
110‧‧‧主機
120‧‧‧混合記憶體模組
122‧‧‧揮發性記憶體
124‧‧‧控制電路
126‧‧‧非揮發性記憶體(NVM)
130‧‧‧控制電路匯流排
134‧‧‧非揮發性記憶體(NVM)匯流排
200‧‧‧裝置
220‧‧‧混合記憶體模組
222(0)至222(N)‧‧‧記憶體
224‧‧‧控制電路
230(0)至230(N)‧‧‧輸入/輸出(I/O)
232(0)至232(N)‧‧‧輸入/輸出(I/O)
240(0)至240(N)‧‧‧控制電路匯流排
244‧‧‧非揮發性記憶體(NVM)匯流排
250(0)至250(N)‧‧‧模式暫存器
300‧‧‧記憶體
302‧‧‧記憶體陣列
306‧‧‧命令解碼器
308‧‧‧命令匯流排
310‧‧‧位址鎖存器
314‧‧‧模式暫存器
320‧‧‧位址匯流排
322‧‧‧列解碼器
324‧‧‧字線驅動器
328‧‧‧行位址解碼器
330‧‧‧讀取/寫入電路
334‧‧‧輸入/輸出(I/O)緩衝器
335‧‧‧輸入/輸出(I/O)緩衝器
340‧‧‧輸入-輸出資料匯流排
344‧‧‧控制邏輯
圖1係包含根據本發明之一實施例之一混合記憶體模組之一裝置之一特定繪示性實施例之一方塊圖；圖2係包含根據本發明之一實施例之一混合記憶體模組之一裝置之一特定繪示性實施例之一方塊圖；及圖3係根據本發明之一實施例之一記憶體之一方塊圖。
下文闡述某些細節以提供本發明之實施例之一完全理解。然而，熟習技術者應清楚，可在無此等特定細節之情況下實踐本發明之實施例。再者，本文所描述之本發明之該等特定實施例僅供例示且不應用於將本發明之範疇限制於此等特定實施例。
參考圖1，圖中揭示包含根據本發明之一實施例之一混合記憶體模組之一裝置(整體以100標示)之一特定繪示性實施例。裝置100可為一積體電路、一記憶體器件、一記憶體系統、一電子器件或系統、一智慧型電話、一平板電腦、一電腦、一伺服器等等。裝置100可包含一混合記憶體模組120。混合記憶體模組120包含經由一主機匯流排而耦合至一主機110之揮發性記憶體122。揮發性記憶體122可包含一個或多個揮發性記憶體，例如DRAM。混合記憶體模組120可進一步包含經由一各自控制電路匯流排130而耦合至揮發性記憶體122之一控制電路124。控制電路124可經由一主機控制電路(HCC)匯流排而進一步耦合至主機110。控制電路124可經由一非揮發性記憶體(NVM)匯流排134而耦合至NVM 126。NVM 126可包含一個或多個非揮發性記憶體，例如快閃記憶體。揮發性記憶體122之記憶體可經組態以通過主機匯流排而與主機110通信，該主機匯流排使用與通過控制電路匯流 排130而與控制電路124通信時所使用之I/O之子集(例如I/O之第二子集)不同之I/O之一子集(例如I/O之第一子集)。在通信期間，可(例如)在揮發性記憶體122之記憶體與主機110之間及/或在揮發性記憶體122之記憶體與控制電路124及NVM 126之間傳送資訊(例如命令、位址、資料等等)。
如先前所描述，揮發性記憶體122可包含一個或多個揮發性記憶體。該等揮發性記憶體可為任何類型之揮發性記憶體，例如任何雙倍資料速率(DDR)同步DRAM(SDRAM)架構(例如DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM等等)。揮發性記憶體122之該等記憶體可具有一×4、×8、×16或更大組態(例如，其分別包含4個、8個、16個或16個以上I/O)。此外，主機110與揮發性記憶體122之記憶體之間之主機匯流排可支援一×4、×8或其他之組態。例如，主機匯流排可為一72位元匯流排。揮發性記憶體122之該等揮發性記憶體之各者可使用主機匯流排之一部分來與主機110通信。例如，揮發性記憶體122可包含各具有一×8組態之記憶體，因此，各記憶體可將該72位元主機匯流排之各自8個位元用於通信。控制電路匯流排130可小於主機匯流排。例如，當主機匯流排可為72個位元時，控制電路匯流排130可為40個位元。
在一些實施例中，揮發性記憶體122之各記憶體可包含經組態以儲存該記憶體之操作參數之一各自模式暫存器。在一些實施例中，該模式暫存器可程式化有設定一操作模式(其給個別通信指派I/O之子集)之資訊。例如，一記憶體可包含用於通信之I/O 0至m。該模式暫存器可程式化有設定一第一操作模式(其給通信指派I/O 0至k(k<m)之一第一子集)之資訊，且可進一步程式化有設定一第二操作模式(其給個別通信指派I/O(k+1)至m之一第二子集)之資訊。藉由設定該等不同操作模式，揮發性記憶體122之記憶體可經組態以通過主機匯流排而與主 機110通信，該主機匯流排使用與通過控制電路匯流排130而與控制電路124通信時所使用之I/O之子集(例如I/O之第二子集)不同之I/O之一子集(例如I/O之第一子集)。
控制電路124可在揮發性記憶體122與NVM 126之間傳送資訊。控制電路124可包含一專用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他積體電路。控制電路124可在揮發性記憶體122與NVM 126之間之資料傳送期間執行錯誤計算及/或檢查功能。
NVM 126可包含任何類型之非揮發性記憶體。例如，NVM 126可包含快閃記憶體，諸如NAND快閃記憶體及NOR快閃記憶體。控制電路124與NVM 126之間之NVM匯流排134可小於揮發性記憶體122與控制電路124之間之控制電路匯流排130。NVM 126之一儲存容量可大於揮發性記憶體122之一儲存容量。例如，NVM 126之儲存容量可為揮發性記憶體122之儲存容量之至少兩倍。在另一實例中，NVM 126之儲存容量可為揮發性記憶體122之儲存容量之兩倍至四倍。
在操作中，揮發性記憶體122可基於一操作模式而經由I/O 0至N之各自子集(例如，主機110之I/O 0至k；控制電路124之I/O(k+1)至m)來與主機110及/或控制電路124選擇性地通信。在一實例中，在一第一操作模式(例如正常操作)期間，主機110經由一主機匯流排而與揮發性記憶體122通信以執行記憶體存取操作。主機110可藉由將模式暫存器命令發送至揮發性記憶體122而將揮發性記憶體122設定為該第一操作模式以程式化該第一操作模式之資訊。可在該第一操作模式期間停用揮發性記憶體122與控制電路124之間之通信。可由主機110啟動至一第二操作模式之轉變。例如，主機110可經由HCC匯流排而將一命令發送至控制電路124以轉變至該第二模式。在該第二模式中，主機110將對揮發性記憶體122之控制轉交給控制電路124。控制電路124可藉由將模式暫存器命令及資訊發送至揮發性記憶體122之記憶體而 將揮發性記憶體122之記憶體設定為該第二操作模式以使模式暫存器程式化有設定該第二操作模式之資訊。當處於該第二操作模式中時，揮發性記憶體122之記憶體經由一控制電路匯流排130而與控制電路124通信。例如，該第二操作模式可用於將由揮發性記憶體122之記憶體儲存之資料提供至NVM 126以將其儲存。在一些實施例中，藉由管理資訊之傳送之控制電路124而將該資訊從揮發性記憶體之記憶體傳送至NVM。
當處於第二操作模式中時，經由控制電路匯流排130之控制電路124與揮發性記憶體122之記憶體之間之通信可使用與經由主機匯流排之主機110與揮發性記憶體122之記憶體之間之通信期間所使用之I/O之子集不同之I/O之一子集。例如，在一第一操作模式中，揮發性記憶體122之記憶體可經組態以經由使用各自I/O 0至k(例如I/O之第一子集)之主機匯流排而與主機110通信以執行記憶體存取操作。此外，在第二操作模式中，揮發性記憶體122之記憶體可經組態以經由使用各自I/O(k+1)至m(例如I/O之第二子集)之控制電路匯流排130而與控制電路124通信以執行記憶體存取操作。
如先前所描述，揮發性記憶體122之記憶體可接收經由主機110或控制電路124而將資訊程式化於模式暫存器中之模式暫存器命令。揮發性記憶體122之記憶體可基於程式化至模式暫存器之該資訊而使I/O 0至m之一子集能夠用於通信。例如，回應於模式暫存器程式化有用於第一操作模式之第一資訊，揮發性記憶體122之記憶體可啟用通過各自I/O 0至k(例如I/O之第一子集)之通信。當處於第一操作模式中時，記憶體存取操作可包含：主機110從揮發性記憶體122之記憶體擷取資料及將資料提供至揮發性記憶體122之記憶體。例如，主機110可經由使用I/O 0至k之主機匯流排而將命令、位址及資料提供至揮發性記憶體122之記憶體，且揮發性記憶體122之記憶體可經由使用I/O 0 至k之主機匯流排而將資料以及其他資訊提供至主機110。第一操作模式可對應於裝置100之正常操作。
在將揮發性記憶體122之記憶體改變為一第二操作模式時，主機110可將用於該第二操作模式之資訊程式化於揮發性記憶體122之記憶體之模式暫存器中。揮發性記憶體122之記憶體可基於用於該第二操作模式之程式化於模式暫存器中之該資訊而啟用通過各自I/O(k+1)至m之通信。當處於該第二操作模式時，記憶體存取操作可包含：控制電路124從揮發性記憶體122之記憶體擷取資料及將資料提供至揮發性記憶體122之記憶體。例如，控制電路124可經由使用I/O(k+1)至m之控制電路匯流排130而將命令、位址及資料提供至揮發性記憶體122之記憶體，且揮發性記憶體122之記憶體可經由使用I/O(k+1)至m之控制電路匯流排130而將資料以及其他資訊提供至控制電路124。
在一實施例中，當處於第二操作模式中時，控制電路124可將資訊從揮發性記憶體122之記憶體傳送至NVM 126。例如，可因一電源失效事件而將揮發性記憶體之記憶體設定為第二操作模式。由揮發性記憶體122之記憶體儲存之資料可經由控制電路124而傳送至NVM 126以在該電源失效期間維持該資料。一旦電力被重新施加，則先前儲存於NVM 126中之資料可經由控制電路124而歸還給揮發性記憶體122。一旦傳送完成，則可將揮發性記憶體122之記憶體設定為第一操作模式。
如先前所描述，可根據一×4倍、×8、×16或更大架構(例如，其分別包含4個、8個、16個或16個以上I/O)而組態揮發性記憶體122之記憶體。此外，主機110與揮發性記憶體122之間之主機匯流排可支援揮發性記憶體122之記憶體之一×4、×8或其他架構。揮發性記憶體122之記憶體可經組態以使用可用I/O之一子集來與主機110通信。混合記憶體模組120並非重新路由用於與主機110通信之I/O之該子集，而是可 藉由設定揮發性記憶體122之記憶體之一操作模式而利用揮發性記憶體122之記憶體之其他I/O以經由使用該等其他I/O之部分或全部之控制電路匯流排130而與控制電路124通信。例如，揮發性記憶體122之記憶體並非包含用於將揮發性記憶體122之記憶體之I/O 0至k從主機匯流排切換至控制電路匯流排130之切換電路，而是可經重新組態(例如針對一不同操作模式程式化)以使用不同I/O，此可改良操作速率，增加可用有效空間，且減少成本。
參考圖2，圖中揭示包含根據本發明之一實施例之一混合記憶體模組220之一裝置(整體以200標示)之一特定繪示性實施例。混合記憶體模組可包含記憶體222(0)至222(N)。記憶體222(0)至222(N)經組態以儲存資訊且可經存取以讀取及寫入資訊。可藉由給記憶體存取操作提供命令及位址而存取記憶體222(0)至222(N)。記憶體222(0)至222(N)之部分或全部可具有可用於通信之各自I/O 0至m(I/O 0至N)。混合記憶體模組220可進一步包含通過一控制電路匯流排而與記憶體222(0)至222(N)通信之一控制電路224。該控制電路匯流排包含控制電路匯流排240(0)至240(N)，其等之各者耦合至記憶體222(0)至222(N)之一各自者。控制電路224可經由一NVM匯流排244而耦合至一NVM 126。控制電路224亦可經由一主機控制電路(HCC)匯流排而耦合至主機110。記憶體222(0)至222(N)可經組態以通過使用各自I/O 0至k(I/O 0至N)230(0)至230(N)之一主機匯流排而與一主機110通信及/或可通過使用I/O(k+1)至m(I/O 0至N)232(0)至232(N)之各自控制電路匯流排240(0)至240(N)而與控制電路224選擇性地通信。混合記憶體模組220可包含於圖1之混合記憶體模組120中。裝置200包含先前已相對於圖1之裝置100而描述之元件。已使用圖1中所使用之相同參考元件符號來將該等元件展示於圖2中，且該等共同元件之操作係如先前所描述。因此，為了簡潔，將不再重複此等元件之操作之一詳細描述。
記憶體222(0)至222(N)在一些實施例中可為揮發性記憶體，且可表示混合記憶體模組220之一揮發性記憶體空間。該等記憶體可包含任何類型之記憶體架構，其包含任何雙倍資料速率(DDR)同步DRAM(SDRAM)架構(例如DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM等等)。可根據一×4、×8、×16或更大架構(例如，其分別包含4個、8個、16個或16個以上I/O)而組態記憶體222(0)至222(N)之各者。記憶體222(0)至222(N)之各者可包含經組態以儲存記憶體222(0)至222(N)之操作參數之一各自模式暫存器250(0)至250(N)。在一些實施例中，模式暫存器可程式化有用於給通信指派I/O 0至m(I/O 0至N)之子集之操作模式之資訊。例如，模式暫存器可程式化有用於給通信(例如通過一主機匯流排之通信)指派各自I/O 0至k(I/O 0至N)230(0)至230(N)(例如，通過一主匯流排而通信)之一第一操作模式之資訊，且可程式化有用於給通信(例如通過一控制電路匯流排240之通信)指派各自I/O(k+1)至m(I/O 0至N)232(0)至232(N)之一第二操作模式之資訊。
控制電路224可在記憶體222(0)至222(N)與NVM 126之間傳送資訊。控制電路224可包含一專用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他電路。控制電路224可在記憶體222(0)至222(N)與NVM 126之間之資訊傳送之期間執行錯誤檢查功能。
在操作中，記憶體222(0)至222(N)可基於一操作模式而經由I/O 0至k(I/O 0至N)230(0)至230(N)及I/O(k+1)至m 232(0)至232(N)之各自子集來與主機110及/或控制電路224選擇性地通信。主機110可藉由將模式暫存器命令發送至記憶體222(0)至222(N)而將記憶體222(0)至222(N)設定為一第一操作模式以程式化用於該第一操作模式之資訊。在一些實施例中，可在處於一第一操作模式中時停用記憶體222(0)至222(N)與控制電路224之間之通信。主機110可藉由經由HCC匯流排來 將一命令發送至控制電路224而啟動至一第二操作模式之轉變以轉變為該第二模式。在該第二模式中，主機110將對記憶體222(0)至222(N)之控制轉交給控制電路224。控制電路224可藉由將模式暫存器命令發送至記憶體222(0)至222(N)而將混合記憶體模組220之記憶體222(0)至222(N)設定為一第二操作模式以程式化用於該第二操作模式之資訊。當處於該第二操作模式中時，記憶體222(0)至222(N)可經由控制電路匯流排240(0)至240(N)而與控制電路224通信。在該第二操作模式中，可在記憶體222(0)至222(N)與NVM 126之間傳送由記憶體222(0)至222(N)儲存之資訊及由NVM 126儲存之資訊，其中控制電路224管理記憶體222(0)至222(N)與NVM 126之間之資訊傳送。
當處於第二操作模式中時，記憶體222(0)至222(N)與控制電路224之間之通信可使用與記憶體222(0)至222(N)經由主機匯流排而與主機110通信時所使用之I/O之子集不同之I/O之一子集。例如，在第一操作模式中，記憶體222(0)至222(N)可經組態以經由使用各自I/O 0至k 230(0)至230(N)(例如I/O之第一子集)之主機匯流排而與主機110通信。在一第二操作模式中，記憶體222(0)至222(N)可經組態以經由使用各自I/O(k+1)至m 232(0)至232(N)(例如I/O之第二子集)之控制電路匯流排而與控制電路224通信。
如先前所描述，記憶體222(0)至222(N)可從主機110或控制電路224接收將資訊程式化於模式暫存器中之模式暫存器命令。記憶體222(0)至222(N)可基於程式化於模式暫存器中之該資訊而將I/O 0至m之不同子集用於通信。例如，模式暫存器250(0)至250(N)可程式化有用於第一操作模式之資訊，且記憶體222(0)至222(N)之各者可啟用通過各自I/O 0至k 230(0)至230(N)之通信。當處於第一操作模式中時，記憶體存取操作可包含：主機110從記憶體222(0)至222(N)擷取資料及將資料提供至記憶體222(0)至222(N)。模式暫存器250(0)至250(N)可 程式化有用於第二操作模式之資訊，且DRAM 222-0至222-N之各者可啟用通過各自I/O(k+1)至m 232(0)至232(N)之通信。在第二操作模式中，記憶體存取操作可包含：控制電路224從記憶體222(0)至222(N)擷取資料及將資料提供至記憶體222(0)至222(N)。例如，在第二操作模式中，控制電路224可將資料從記憶體222(0)至222(N)傳送至NVM 126。
可個別地啟用及停用揮發性記憶體122之記憶體及記憶體222(0)至222(N)之第一操作模式及第二操作模式。在一些實施例中，第一操作模式及第二操作模式可為互斥操作模式，即，可設定第一操作模式或第二操作模式，藉此揮發性記憶體122之記憶體可使用I/O之第一子集(例如I/O 0至k)或I/O之第二子集(例如I/O(k+1)至m)來通信。在一些實施例中，可將揮發性記憶體122之記憶體同時設定為第一操作模式及第二操作模式以通過I/O之一個或多個子集而通信。揮發性記憶體122之記憶體及記憶體222(0)至222(N)可處於不同操作模式中。例如，記憶體之部分可處於一第一操作模式中，同時其他記憶體可處於一第二操作模式中。因此，記憶體之部分可透過I/O之不同子集而通信。儘管前文已描述具有兩個操作模式及I/O之兩個子集，但本發明之實施例不限於此。記憶體可經組態以具有用於透過I/O之兩個以上子集而通信之兩個以上操作模式。在一些實施例中，一混合記憶體模組之記憶體之部分可具有透過用於通信之一多工器電路而多工傳輸之I/O。即，記憶體之一者或多者之I/O 0至m可具有耦合至不同匯流排之一些或全部I/O且可透過操作模式而啟用，且其他I/O可透過一多工器電路而耦合至不同匯流排。
圖3繪示根據本發明之一實施例之一記憶體300之一部分。記憶體300包含記憶體胞之一記憶體陣列302，該等記憶體胞可(例如)為揮發性記憶體胞(例如DRAM記憶體胞、SRAM記憶體胞)、非揮發性記 憶體胞(例如快閃記憶體胞、相變記憶體胞)或一些其他類型之記憶體胞。記憶體300包含控制邏輯344，其透過一命令匯流排308而接收記憶體命令且在記憶體300內產生對應控制信號以實施各種記憶體操作之。控制邏輯344可包含解碼該等所接收之命令之一命令解碼器306，且控制邏輯344使用該等經解碼之命令來產生內部控制信號。例如，控制邏輯344用於產生內部控制信號以從記憶體陣列302讀取資料及將資料寫入至記憶體陣列302或設定記憶體300之一操作模式。
控制邏輯344可耦合至一模式暫存器314。模式暫存器314可程式化有由控制邏輯344用於組態記憶體300之操作之資訊。在一些實施例中，模式暫存器314可程式化有指示一操作模式之資訊。實例性操作模式包含：基於程式化於模式暫存器314中之該資訊而組態記憶體300用於與外部電路通信之I/O緩衝器334及335。例如，模式暫存器314可程式化有使I/O緩衝器0至k 334能夠用於通信之一第一操作模式之資訊。此外，模式暫存器314可程式化有使I/O緩衝器(k+1)至m 335能夠用於通信之一第二操作模式之資訊。模式暫存器314亦可程式化有指示控制邏輯344停用I/O緩衝器0至k 334或I/O緩衝器(k+1)至m 335之資訊。記憶體300可包含於圖1之揮發性記憶體122之記憶體之一者中或圖2之記憶體222(0)至222(N)之一者中。
列位址信號及行位址信號透過一位址匯流排320而施加至記憶體300且被提供至一位址鎖存器310。接著，位址鎖存器輸出一單獨行位址及一單獨列位址。由位址鎖存器310將該列位址及該行位址分別提供至一列解碼器322及一行位址解碼器328。行位址解碼器328選擇對應於各自行位址之延伸穿過記憶體陣列302之位元線。列解碼器322連接至字線驅動器324，字線驅動器324啟動對應於所接收之列位址之記憶體陣列302中之各列記憶體胞。對應於一所接收之行位址之所選擇之數位線(例如一或若干位元線)耦合至一讀取/寫入電路330以經由一 輸入-輸出資料匯流排340而將讀取資料提供至I/O緩衝器0至k 334及/或I/O緩衝器(k+1)至m 335。
如先前所描述，控制邏輯344可接收模式暫存器命令以將資訊程式化於模式暫存器314中，且模式暫存器314中之該資訊可控制記憶體300之操作模式。控制邏輯344基於程式化於模式暫存器314中之該資訊而判定一操作模式。當處於一第一操作模式中時，控制邏輯344可使I/O緩衝器0至k 334能夠提供讀取資料且接收寫入資料。當處於一第二操作模式中時，控制邏輯344可使I/O緩衝器(k+1)至m 335能夠提供讀取資料且接收寫入資料。
各種繪示性組件、區塊、組態、模組、電路及步驟已於上文中根據其功能而大體上被描述。熟習技術者可根據各特定應用依各不同方式實施所描述之功能，但此等實施決定不應被理譯為引起對本發明之範疇之一背離。
所揭示之實施例之先前描述經提供以使熟習技術者能夠製造或使用所揭示之實施例。熟習技術者將易於明白此等實施例之各種修改，且可在不背離本發明之範疇之情況下將本文所界定之原理應用於其他實施例。因此，本發明不意欲受限於本文所展示之實施例，而是應被給予與先前所描述之原理及新穎特徵一致之儘可能最寬範疇。
100‧‧‧裝置
110‧‧‧主機
120‧‧‧混合記憶體模組
122‧‧‧揮發性記憶體
124‧‧‧控制電路
126‧‧‧非揮發性記憶體(NVM)
130‧‧‧控制電路匯流排
134‧‧‧非揮發性記憶體(NVM)匯流排

Claims (35)

  1. 一種裝置，其包括：一混合記憶體模組，其包含一非揮發性記憶體及耦合至該非揮發性記憶體之一揮發性記憶體，其中該揮發性記憶體經組態以在處於一第一操作模式中時使用輸入/輸出(I/O)之一第一子集來通信且經組態以在處於一第二操作模式中時使用I/O之一第二子集來通信。
  2. 如請求項1之裝置，其中該混合記憶體模組進一步包括耦合至該非揮發性記憶體及該揮發性記憶體之一控制電路，其中該揮發性記憶體使用I/O之該第二子集來與該控制電路通信。
  3. 如請求項2之裝置，其中該非揮發性記憶體經組態以經由一非揮發性記憶體匯流排而與該控制電路通信。
  4. 如請求項3之裝置，其中該控制電路經組態以將資料從該揮發性記憶體傳送至該非揮發性記憶體。
  5. 如請求項1之裝置，其中該揮發性記憶體包含一模式暫存器，該模式暫存器經組態以程式化有用於設定該第一操作模式之資訊且進一步經組態以程式化有用於設定該第二操作模式之資訊。
  6. 如請求項1之裝置，其中該非揮發性記憶體之一儲存容量大於該揮發性記憶體之一儲存容量。
  7. 如請求項1之裝置，其中該揮發性記憶體包括複數個記憶體。
  8. 如請求項1之裝置，其進一步包括經組態以通過I/O之該第一子集而與該混合記憶體模組通信之一主機。
  9. 一種記憶體，其包括：I/O之一第一子集，其經組態以耦合至一第一匯流排；I/O之一第二子集，其經組態以耦合至一第二匯流排； 一模式暫存器，其經組態以程式化有用於設定I/O之該第一子集之一第一操作模式的資訊且程式化有用於設定I/O之該第二子集之一第二操作模式的資訊；及控制邏輯，其耦合至該模式暫存器且經組態以回應於該第一模式被設定而啟用經由I/O之該第一子集之通信且回應於該第二模式被設定而啟用經由I/O之該第二子集之通信。
  10. 如請求項9之記憶體，其中該控制邏輯經組態以同時啟用經由I/O之該第一子集及該第二子集之通信。
  11. 如請求項9之記憶體，其中該控制邏輯經組態以藉由使該模式暫存器程式化有用於分別設定該第一模式或該第二模式之資訊而啟用經由I/O之該第一子集及該第二子集之一者之通信。
  12. 如請求項9之記憶體，其進一步包括：I/O緩衝器之一第一子集，其經組態以將資料提供至I/O之該第一子集及從I/O之該第一子集接收資料，其中該控制邏輯進一步經組態以使I/O緩衝器之該第一子集能夠用於該第一模式；及I/O緩衝器之一第二子集，其經組態以將資料提供至I/O之該第二子集及從I/O之該第二子集接收資料，其中該控制邏輯進一步經組態以使I/O緩衝器之該第二子集能夠用於該第二模式。
  13. 一種混合記憶體模組，其包括：複數個揮發性記憶體，其等經組態以基於一操作模式而使用I/O之一第一子集或I/O之一第二子集來通信；及一控制電路，其經組態以經由I/O之該第二子集而與該複數個揮發性記憶體通信。
  14. 如請求項13之混合記憶體模組，其中I/O之第一子集經組態以耦合至一主機匯流排。
  15. 如請求項13之混合記憶體模組，其中該複數個揮發性記憶體之 一揮發性記憶體包含經組態以程式化有用於設定該操作模式之資訊之一模式暫存器。
  16. 如請求項13之混合記憶體模組，其進一步包括耦合至控制電路且經組態以經由一非揮發性記憶體匯流排而與該控制電路通信之一非揮發性記憶體。
  17. 如請求項13之混合記憶體模組，其中該控制電路包括一場可程式化閘陣列或一專用積體電路。
  18. 如請求項13之混合記憶體模組，該複數個揮發性記憶體包括複數個動態隨機存取記憶體(DRAM)。
  19. 一種裝置，其包括：非揮發性記憶體；一控制電路，其耦合至該非揮發性記憶體；及揮發性記憶體，其耦合至該控制電路且經組態以使I/O之一第一子集能夠與一匯流排通信且使I/O之一第二子集能夠與該控制電路通信，其中該控制電路經組態以在該揮發性記憶體與該非揮發性記憶體之間傳送資訊。
  20. 如請求項19之裝置，其中該控制電路經組態以對該揮發性記憶體與該非揮發性記憶體之間所傳送之資訊執行錯誤計算。
  21. 如請求項19之裝置，其中該控制電路經組態以在一電源失效事件期間於該揮發性記憶體與該非揮發性記憶體之間傳送資訊。
  22. 如請求項19之裝置，其中該非揮發性記憶體、該控制電路及該揮發性記憶體包含於一記憶體模組中。
  23. 如請求項19之裝置，其中該揮發性記憶體經組態以回應於該揮發性記憶體被設定為一第一操作模式而使I/O之一第一子集能夠用於通信且經組態以回應於該揮發性記憶體被設定為一第二操作模式而使I/O之一第二子集能夠用於通信。
  24. 如請求項19之裝置，其中該揮發性記憶體包含I/O(m+1)，且I/O之該第一子集包含I/O 0至k且I/O之該第二子集包含I/O(k+1)至m。
  25. 一種方法，其包括：當一混合記憶體模組之一揮發性記憶體處於一第一操作模式中時，經由該揮發性記憶體之I/O之一第一子集而從一主機傳送資訊；及當該揮發性記憶體處於一第二操作模式中時，經由該揮發性記憶體之I/O之一第二子集而將資訊傳送至該混合記憶體模組之一控制電路。
  26. 如請求項25之方法，其進一步包括：回應於該第一操作模式而啟用經由該揮發性記憶體之I/O之該第一子集之通信；回應於該第一操作模式而停用經由該揮發性記憶體之I/O之該第二子集之通信；回應於該第二操作模式而停用該揮發性記憶體之I/O之該第一子集之通信；及回應於該第二操作模式而啟用該揮發性記憶體之I/O之該第二子集之通信。
  27. 如請求項25之方法，其進一步包括：基於程式化於該揮發性記憶體之一模式暫存器中之資訊而偵測到該第二操作模式。
  28. 如請求項25之方法，其進一步包括：當該揮發性記憶體處於該第二操作模式中時，經由該控制電路而將資訊從該揮發性記憶體傳送至該混合記憶體模組之一非揮發性記憶體。
  29. 如請求項25之方法，其進一步包括：接收用於程式化至該揮發性記憶體之一模式暫存器之資訊以設定該第一操作模式或該第 二操作模式。
  30. 如請求項25之方法，其中該第一操作模式係一正常操作模式，且其中該第二操作模式經設定以用於一電源失效事件。
  31. 一種方法，其包括：組態一揮發性記憶體以回應於一第一操作模式而經由I/O之一第一子集來通信；及組態該揮發性記憶體以回應於一第二操作模式而經由I/O之一第二子集來通信。
  32. 如請求項31之方法，其中組態該揮發性記憶體以經由I/O之該第一子集來通信包括將資訊程式化至該揮發性記憶體之一模式暫存器以設定該第一操作模式，且其中組態該揮發性記憶體以經由I/O之該第二子集來通信包括將資訊程式化至該模式暫存器以設定該第二操作模式。
  33. 如請求項31之方法，其中組態該揮發性記憶體以經由I/O之該第二子集來通信包括：組態該揮發性記憶體以回應於一電源失效事件而經由I/O之該第二子集來通信。
  34. 如請求項31之方法，其進一步包括：當該揮發性記憶體被設定為該第一操作模式時，將資訊提供至該揮發性記憶體。
  35. 如請求項31之方法，其中組態該揮發性記憶體以經由I/O之該第二子集來通信包括：組態該揮發性記憶體以經由I/O之該第二子集來通信以經由I/O之該第二子集而將資訊從該揮發性記憶體傳送至一非揮發性記憶體。
TW103127677A 2013-08-12 2014-08-12 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法 TWI590250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/965,008 US9921980B2 (en) 2013-08-12 2013-08-12 Apparatuses and methods for configuring I/Os of memory for hybrid memory modules

Publications (2)

Publication Number Publication Date
TW201519237A true TW201519237A (zh) 2015-05-16
TWI590250B TWI590250B (zh) 2017-07-01

Family

ID=52449611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127677A TWI590250B (zh) 2013-08-12 2014-08-12 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法

Country Status (7)

Country Link
US (6) US9921980B2 (zh)
EP (2) EP4068106A1 (zh)
JP (1) JP6181310B2 (zh)
KR (3) KR102183479B1 (zh)
CN (2) CN110083554A (zh)
TW (1) TWI590250B (zh)
WO (1) WO2015023445A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627531B (zh) * 2016-11-28 2018-06-21 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
TWI713846B (zh) * 2017-05-30 2020-12-21 迪密楚 立拉司 領域模組運算單元，含有一企業之一模型之系統，單板運算單元，運算單元之網格，提供傳播可追溯性之方法，及非暫時性電腦程式產品

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921980B2 (en) 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US20150261446A1 (en) * 2014-03-12 2015-09-17 Futurewei Technologies, Inc. Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller
WO2017058494A1 (en) 2015-10-01 2017-04-06 Rambus Inc. Memory system with cached memory module operations
US10031677B1 (en) 2015-10-14 2018-07-24 Rambus Inc. High-throughput low-latency hybrid memory module
US9971511B2 (en) 2016-01-06 2018-05-15 Samsung Electronics Co., Ltd. Hybrid memory module and transaction-based memory interface
US9891864B2 (en) 2016-01-19 2018-02-13 Micron Technology, Inc. Non-volatile memory module architecture to support memory error correction
US10732866B2 (en) * 2016-10-27 2020-08-04 Samsung Electronics Co., Ltd. Scaling out architecture for DRAM-based processing unit (DPU)
US10649665B2 (en) * 2016-11-08 2020-05-12 Micron Technology, Inc. Data relocation in hybrid memory
US10043557B1 (en) * 2017-10-10 2018-08-07 Micron Technology, Inc. Apparatuses and methods for parallel I/O operations in a memory
US10809942B2 (en) * 2018-03-21 2020-10-20 Micron Technology, Inc. Latency-based storage in a hybrid memory system
US10977198B2 (en) * 2018-09-12 2021-04-13 Micron Technology, Inc. Hybrid memory system interface
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
KR20220031793A (ko) * 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템, 그것을 제어하는 제어기 및 그것의 동작 방법
US11715514B2 (en) 2021-05-06 2023-08-01 Advanced Micro Devices, Inc. Latch bit cells
US11527270B2 (en) 2021-05-06 2022-12-13 Advanced Micro Devices, Inc. Hybrid library latch array

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005723A (ja) 1999-06-21 2001-01-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いたメモリシステム
JP3871184B2 (ja) 2000-06-12 2007-01-24 シャープ株式会社 半導体記憶装置
US6889304B2 (en) * 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
TWI240864B (en) 2001-06-13 2005-10-01 Hitachi Ltd Memory device
JP4499982B2 (ja) 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
US20060294295A1 (en) * 2005-06-24 2006-12-28 Yukio Fukuzo DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device
US8397013B1 (en) * 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
JP2007026504A (ja) 2005-07-13 2007-02-01 Toshiba Corp 半導体装置
KR100735612B1 (ko) * 2005-12-22 2007-07-04 삼성전자주식회사 멀티패쓰 억세스블 반도체 메모리 장치
KR100655081B1 (ko) 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR101404926B1 (ko) * 2006-02-09 2014-06-10 구글 인코포레이티드 메모리 회로 시스템 및 방법
US7716411B2 (en) * 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
US7761623B2 (en) 2006-09-28 2010-07-20 Virident Systems, Inc. Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US7761624B2 (en) 2006-09-28 2010-07-20 Virident Systems, Inc. Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
US7564722B2 (en) * 2007-01-22 2009-07-21 Micron Technology, Inc. Memory system and method having volatile and non-volatile memory devices at same hierarchical level
KR100875293B1 (ko) * 2007-02-08 2008-12-23 삼성전자주식회사 시스템 성능을 향상시킬 수 있는 플래시 메모리 시스템
KR100879463B1 (ko) * 2007-05-11 2009-01-20 삼성전자주식회사 억세스 권한 이양 시 프리차아지 스킵을 방지하는 동작을갖는 멀티패쓰 억세스블 반도체 메모리 장치
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US7865679B2 (en) 2007-07-25 2011-01-04 AgigA Tech Inc., 12700 Power interrupt recovery in a hybrid memory subsystem
US9196346B2 (en) 2008-01-23 2015-11-24 Micron Technology, Inc. Non-volatile memory with LPDRAM
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
US8069300B2 (en) * 2008-09-30 2011-11-29 Micron Technology, Inc. Solid state storage device controller with expansion mode
KR20110034436A (ko) * 2009-09-28 2011-04-05 고동범 하이브리드 메모리 구조 및 데이터 저장 방법
WO2011087820A2 (en) 2009-12-21 2011-07-21 Sanmina-Sci Corporation Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures
KR101097777B1 (ko) * 2010-02-05 2011-12-23 한국과학기술원 하이브리드 메모리 관리 방법, 시스템 및 컴퓨터 판독가능매체
US8949502B2 (en) 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
KR20120054674A (ko) * 2010-11-20 2012-05-31 고동범 고속 디램 인터페이스를 지원하는 하이브리드 메모리 구조의 데이터 복원 및 저장 방법
US8468317B2 (en) * 2011-06-07 2013-06-18 Agiga Tech Inc. Apparatus and method for improved data restore in a memory system
US8767463B2 (en) 2011-08-11 2014-07-01 Smart Modular Technologies, Inc. Non-volatile dynamic random access memory system with non-delay-lock-loop mechanism and method of operation thereof
WO2013028854A1 (en) 2011-08-24 2013-02-28 Rambus Inc. Methods and systems for mapping a peripheral function onto a legacy memory interface
US10359949B2 (en) * 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
WO2013165385A1 (en) * 2012-04-30 2013-11-07 Hewlett-Packard Development Company, L.P. Preventing a hybrid memory module from being mapped
US20140325134A1 (en) * 2012-05-01 2014-10-30 David G. Carpenter Prearranging data to commit to non-volatile memory
CN104246732A (zh) * 2012-06-28 2014-12-24 惠普发展公司，有限责任合伙企业 具有双端口缓冲器的存储器模块
US9779016B1 (en) 2012-07-25 2017-10-03 Smart Modular Technologies, Inc. Computing system with backup and recovery mechanism and method of operation thereof
US9921980B2 (en) 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627531B (zh) * 2016-11-28 2018-06-21 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
TWI713846B (zh) * 2017-05-30 2020-12-21 迪密楚 立拉司 領域模組運算單元，含有一企業之一模型之系統，單板運算單元，運算單元之網格，提供傳播可追溯性之方法，及非暫時性電腦程式產品

Also Published As

Publication number Publication date
US11379158B2 (en) 2022-07-05
EP4068106A1 (en) 2022-10-05
KR102183479B1 (ko) 2020-11-27
KR20190091371A (ko) 2019-08-05
KR102005855B1 (ko) 2019-10-08
US9921980B2 (en) 2018-03-20
US20170199708A1 (en) 2017-07-13
JP2016527647A (ja) 2016-09-08
WO2015023445A1 (en) 2015-02-19
US20180107433A1 (en) 2018-04-19
CN105474319B (zh) 2019-01-25
US20150046631A1 (en) 2015-02-12
CN110083554A (zh) 2019-08-02
JP6181310B2 (ja) 2017-08-16
US20200218476A1 (en) 2020-07-09
KR20180064556A (ko) 2018-06-14
US20240152297A1 (en) 2024-05-09
US20220334777A1 (en) 2022-10-20
US11886754B2 (en) 2024-01-30
CN105474319A (zh) 2016-04-06
EP3033749B1 (en) 2022-06-01
US10698640B2 (en) 2020-06-30
TWI590250B (zh) 2017-07-01
EP3033749A4 (en) 2017-04-05
KR20160042083A (ko) 2016-04-18
KR101865260B1 (ko) 2018-06-08
EP3033749A1 (en) 2016-06-22
US10423363B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
TWI590250B (zh) 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法
US11226766B2 (en) Buffer circuit with data bit inversion
CN102467950B (zh) 伪开漏型输出驱动器、半导体存储器装置及其控制方法
KR102076196B1 (ko) 메모리 시스템, 메모리 모듈 및 메모리 모듈의 동작 방법
CN114974384A (zh) 高效的io区段中断系统和方法
CN111679783A (zh) 存储器控制器
US20180136844A1 (en) Arithmetic circuit and a semiconductor device
EP2425346B1 (en) Multi-port memory devices and methods
TWI787255B (zh) 資料控制電路以及包括其的半導體記憶裝置和半導體系統
US9851900B2 (en) Multiple memory rank system and selection method thereof
KR20110041613A (ko) Ｄｒａｍ 인터페이스와 공유 메모리 영역을 통한 비휘발성 메모리 장치와 자기 기록 매체에 접근할 수 있는 장치
WO2023076830A1 (en) Stacked memory device with interface die
CN103718246A (zh) 存储器系统和用于传输配置命令的方法