JP2016527647A - ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法 - Google Patents
ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法 Download PDFInfo
- Publication number
- JP2016527647A JP2016527647A JP2016533336A JP2016533336A JP2016527647A JP 2016527647 A JP2016527647 A JP 2016527647A JP 2016533336 A JP2016533336 A JP 2016533336A JP 2016533336 A JP2016533336 A JP 2016533336A JP 2016527647 A JP2016527647 A JP 2016527647A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- input
- mode
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 361
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004891 communication Methods 0.000 claims abstract description 46
- 238000012546 transfer Methods 0.000 claims abstract description 15
- 230000004044 response Effects 0.000 claims description 16
- 239000000872 buffer Substances 0.000 claims description 14
- 230000007704 transition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000017702 response to host Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Transfer Systems (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (35)
- 不揮発性メモリおよび前記不揮発性メモリに結合された揮発性メモリを含むハイブリッド・メモリ・モジュール
を備える装置であって、
前記揮発性メモリが、第1の動作モード中に第1の入出力サブセットを使用して通信を行うように構成され、第2の動作モード中に第2の入出力サブセットを使用して通信を行うように構成される、
装置。 - 前記ハイブリッド・メモリ・モジュールが、前記不揮発性メモリおよび前記揮発性メモリに結合された制御回路を更に備え、
前記揮発性メモリが、前記第2の入出力サブセットを使用して、前記制御回路と通信を行う、
請求項1に記載の装置。 - 前記不揮発性メモリが、不揮発性メモリ・バスを介して前記制御回路と通信を行うように構成される、
請求項2に記載の装置。 - 前記制御回路が、前記揮発性メモリから前記不揮発性メモリにデータを転送するように構成される、
請求項3に記載の装置。 - 前記揮発性メモリが、前記第1の動作モードを設定するための情報をプログラムされるように構成され、前記第2の動作モードを設定するための情報をプログラムされるように更に構成されたモード・レジスタを含む、
請求項1に記載の装置。 - 前記不揮発性メモリの記憶容量が、前記揮発性メモリの記憶容量よりも大きい、
請求項1に記載の装置。 - 前記揮発性メモリが、複数のメモリを備える、
請求項1に記載の装置。 - 前記第1の入出力サブセットを介して前記ハイブリッド・メモリ・モジュールと通信を行うように構成されたホストを更に備える、
請求項1に記載の装置。 - 第1のバスに結合されるように構成された第1の入出力サブセットと、
第2のバスに結合されるように構成された第2の入出力サブセットと、
前記第1の入出力サブセットについては、第1の動作モードを設定するための情報をプログラムされ、前記第2の入出力サブセットについては、第2の動作モードを設定するための情報をプログラムされるように構成されたモード・レジスタと、
前記モード・レジスタに結合され、前記第1の動作モードが設定されることに応答して、前記第1の入出力サブセットを介した通信をイネーブルし、前記第2の動作モードが設定されることに応答して、前記第2の入出力サブセットを介した通信をイネーブルするように構成された制御ロジックと、
を備えるメモリ。 - 前記制御ロジックが、前記第1および第2の入出力サブセットを介した通信を同時にイネーブルするように構成される、
請求項9に記載のメモリ。 - 前記制御ロジックが、前記第1の動作モードまたは前記第2の動作モードを設定するための情報を前記モード・レジスタにプログラムすることにより、それぞれ、前記第1および第2の入出力サブセットのうちの1つのサブセットを介した通信をイネーブルするように構成される、
請求項9に記載のメモリ。 - 前記第1の入出力サブセットにデータを提供し、前記第1の入出力サブセットからデータを受け取るように構成された第1の入出力バッファ・サブセットであって、前記制御ロジックが、前記第1の動作モードについては、前記第1の入出力バッファ・サブセットをイネーブルするように更に構成される、第1の入出力バッファ・サブセットと、
前記第2の入出力サブセットにデータを提供し、前記第2の入出力サブセットからデータを受け取るように構成された第2の入出力バッファ・サブセットであって、前記制御ロジックが、前記第2の動作モードについては、前記第2の入出力バッファ・サブセットをイネーブルするように更に構成される、第2の入出力バッファ・サブセットと、
を更に備える請求項9に記載のメモリ。 - 動作モードに基づいて、第1の入出力サブセットまたは第2の入出力サブセットを使用して通信を行うように構成された複数の揮発性メモリと、
前記第2の入出力サブセットを介して前記複数の揮発性メモリと通信を行うように構成された制御回路と、
を備えるハイブリッド・メモリ・モジュール。 - 前記第1の入出力サブセットが、ホスト・バスに結合されるように構成される、
請求項13に記載のハイブリッド・メモリ・モジュール。 - 前記複数の揮発性メモリのうちのある揮発性メモリが、前記動作モードを設定するための情報をプログラムされるように構成されたモード・レジスタを含む、
請求項13に記載のハイブリッド・メモリ・モジュール。 - 制御回路に結合され、不揮発性メモリ・バスを介して前記制御回路と通信を行うように構成された不揮発性メモリを更に備える、
請求項13に記載のハイブリッド・メモリ・モジュール。 - 前記制御回路が、フィールド・プログラマブル・ゲート・アレイまたは特定用途向け集積回路を備える、
請求項13に記載のハイブリッド・メモリ・モジュール。 - 前記複数の揮発性メモリが、複数のDRAMを備える、
請求項13に記載のハイブリッド・メモリ・モジュール。 - 不揮発性メモリと、
前記不揮発性メモリに結合された制御回路と、
前記制御回路に結合され、バスとの通信については、第1の入出力サブセットをイネーブルし、前記制御回路との通信については、第2の入出力サブセットをイネーブルするように構成された揮発性メモリと
を備える装置であって、
前記制御回路が、前記揮発性メモリと前記不揮発性メモリとの間で情報を転送するように構成される、
装置。 - 前記制御回路が、前記揮発性メモリと前記不揮発性メモリとの間で転送される情報についてエラー計算を実施するように構成される、
請求項19に記載の装置。 -
前記制御回路が、電源異常イベント中に、前記揮発性メモリと前記不揮発性メモリとの間で情報を転送するように構成される、
請求項19に記載の装置。 - 前記不揮発性メモリ、前記制御回路、および前記揮発性メモリが、メモリ・モジュール中に含まれる、
請求項19に記載の装置。 - 前記揮発性メモリが、前記揮発性メモリが第1の動作モードに設定されることに応答して、通信用に第1の入出力サブセットをイネーブルするように構成され、前記揮発性メモリが第2の動作モードに設定されることに応答して、通信用に第2の入出力サブセットをイネーブルするように構成される、
請求項19に記載の装置。 - 前記揮発性メモリが、入出力(m+1)を含み、
前記第1の入出力サブセットが、入出力0〜kを含み、
前記第2の入出力サブセットが、入出力(k+1)〜mを含む、
請求項19に記載の装置。 - ハイブリッド・メモリ・モジュールの揮発性メモリが第1の動作モードである間、前記揮発性メモリの第1の入出力サブセットを介してホストから情報を転送することと、
前記揮発性メモリが第2の動作モードである間、前記揮発性メモリの第2の入出力サブセットを介して前記ハイブリッド・メモリ・モジュールの制御回路に情報を転送することと、
を含む方法。 - 前記第1の動作モードに応答して、前記揮発性メモリの前記第1の入出力サブセットを介した通信をイネーブルすることと、
前記第1の動作モードに応答して、前記揮発性メモリの前記第2の入出力サブセットを介した通信をディスエーブルすることと、
前記第2の動作モードに応答して、前記揮発性メモリの前記第1の入出力サブセットを介した通信をディスエーブルすることと、
前記第2の動作モードに応答して、前記揮発性メモリの前記第2の入出力サブセットを介した通信をイネーブルすることと、
を更に含む請求項25に記載の方法。 - 前記揮発性メモリのモード・レジスタにプログラムされた情報に基づいて、前記第2の
動作モードを検出することを更に含む、
請求項25に記載の方法。 - 前記揮発性メモリが前記第2の動作モードである間、前記制御回路を介して、前記揮発性メモリから前記ハイブリッド・メモリ・モジュールの不揮発性メモリに情報を転送することを更に含む、
請求項25に記載の方法。 - 前記第1の動作モードまたは前記第2の動作モードを設定するために、前記揮発性メモリのモード・レジスタをプログラムするための情報を受け取ることを更に含む、
請求項25に記載の方法。 - 前記第1の動作モードが、通常動作モードであり、
前記第2の動作モードが、電源異常イベントのために設定される、
請求項25に記載の方法。 - 第1の動作モードに応答して、第1の入出力サブセットを介して通信を行うように揮発性メモリを構成することと、
第2の動作モードに応答して、第2の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することと
を含む方法。 - 前記第1の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することが、前記第1の動作モードを設定するための情報を、前記揮発性メモリのモード・レジスタにプログラムすることを含み、
前記第2の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することが、前記第2の動作モードを設定するための情報を、前記モード・レジスタにプログラムすることを含む、
請求項31に記載の方法。 - 前記第2の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することが、電源異常イベントに応答して、前記第2の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することを含む、
請求項31に記載の方法。 - 前記揮発性メモリが前記第1の動作モードに設定された場合に、前記揮発性メモリに情報を提供することを更に含む、
請求項31に記載の方法。 - 前記第2の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することが、前記第2の入出力サブセットを介して、前記揮発性メモリから不揮発性メモリに情報を転送するために、前記第2の入出力サブセットを介して通信を行うように前記揮発性メモリを構成することを含む、
請求項31に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/965,008 US9921980B2 (en) | 2013-08-12 | 2013-08-12 | Apparatuses and methods for configuring I/Os of memory for hybrid memory modules |
US13/965,008 | 2013-08-12 | ||
PCT/US2014/049096 WO2015023445A1 (en) | 2013-08-12 | 2014-07-31 | APPARATUSES AND METHODS FOR CONFIGURING I/Os OF MEMORY FOR HYBRID MEMORY MODULES |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016527647A true JP2016527647A (ja) | 2016-09-08 |
JP6181310B2 JP6181310B2 (ja) | 2017-08-16 |
Family
ID=52449611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533336A Active JP6181310B2 (ja) | 2013-08-12 | 2014-07-31 | ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (6) | US9921980B2 (ja) |
EP (2) | EP3033749B1 (ja) |
JP (1) | JP6181310B2 (ja) |
KR (3) | KR102005855B1 (ja) |
CN (2) | CN105474319B (ja) |
TW (1) | TWI590250B (ja) |
WO (1) | WO2015023445A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9921980B2 (en) | 2013-08-12 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for configuring I/Os of memory for hybrid memory modules |
US20150261446A1 (en) * | 2014-03-12 | 2015-09-17 | Futurewei Technologies, Inc. | Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller |
US10678719B2 (en) | 2015-10-01 | 2020-06-09 | Rambus Inc. | Memory system with cached memory module operations |
US10031677B1 (en) * | 2015-10-14 | 2018-07-24 | Rambus Inc. | High-throughput low-latency hybrid memory module |
US9971511B2 (en) | 2016-01-06 | 2018-05-15 | Samsung Electronics Co., Ltd. | Hybrid memory module and transaction-based memory interface |
US9891864B2 (en) | 2016-01-19 | 2018-02-13 | Micron Technology, Inc. | Non-volatile memory module architecture to support memory error correction |
US10732866B2 (en) * | 2016-10-27 | 2020-08-04 | Samsung Electronics Co., Ltd. | Scaling out architecture for DRAM-based processing unit (DPU) |
US10649665B2 (en) * | 2016-11-08 | 2020-05-12 | Micron Technology, Inc. | Data relocation in hybrid memory |
TWI627531B (zh) * | 2016-11-28 | 2018-06-21 | 慧榮科技股份有限公司 | 資料儲存裝置以及其操作方法 |
US11294641B2 (en) * | 2017-05-30 | 2022-04-05 | Dimitris Lyras | Microprocessor including a model of an enterprise |
US10043557B1 (en) * | 2017-10-10 | 2018-08-07 | Micron Technology, Inc. | Apparatuses and methods for parallel I/O operations in a memory |
US10809942B2 (en) | 2018-03-21 | 2020-10-20 | Micron Technology, Inc. | Latency-based storage in a hybrid memory system |
US10977198B2 (en) * | 2018-09-12 | 2021-04-13 | Micron Technology, Inc. | Hybrid memory system interface |
US20200201566A1 (en) * | 2018-12-19 | 2020-06-25 | Micron Technology, Inc. | Module processing resource |
US11487339B2 (en) * | 2019-08-29 | 2022-11-01 | Micron Technology, Inc. | Operating mode register |
KR20220031793A (ko) * | 2020-09-03 | 2022-03-14 | 삼성전자주식회사 | 메모리 장치, 그것을 포함하는 메모리 시스템, 그것을 제어하는 제어기 및 그것의 동작 방법 |
US11715514B2 (en) | 2021-05-06 | 2023-08-01 | Advanced Micro Devices, Inc. | Latch bit cells |
US11527270B2 (en) * | 2021-05-06 | 2022-12-13 | Advanced Micro Devices, Inc. | Hybrid library latch array |
US12009025B2 (en) | 2021-06-25 | 2024-06-11 | Advanced Micro Devices, Inc. | Weak precharge before write dual-rail SRAM write optimization |
US20230297520A1 (en) * | 2022-03-21 | 2023-09-21 | Micron Technology, Inc. | Compute express link memory and storage module |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001005723A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いたメモリシステム |
JP2001357684A (ja) * | 2000-06-12 | 2001-12-26 | Sharp Corp | 半導体記憶装置 |
US20060294295A1 (en) * | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
JP2007026504A (ja) * | 2005-07-13 | 2007-02-01 | Toshiba Corp | 半導体装置 |
JP2007172811A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 可変的アクセス経路を有するマルチポート半導体メモリ装置及びその方法 |
WO2013028827A1 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | Methods and systems for mapping a peripheral function onto a legacy memory interface |
US20130086309A1 (en) * | 2007-06-01 | 2013-04-04 | Netlist, Inc. | Flash-dram hybrid memory module |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
TWI240864B (en) | 2001-06-13 | 2005-10-01 | Hitachi Ltd | Memory device |
JP4499982B2 (ja) | 2002-09-11 | 2010-07-14 | 株式会社日立製作所 | メモリシステム |
US8397013B1 (en) * | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
KR100735612B1 (ko) * | 2005-12-22 | 2007-07-04 | 삼성전자주식회사 | 멀티패쓰 억세스블 반도체 메모리 장치 |
EP2706461A1 (en) * | 2006-02-09 | 2014-03-12 | Google Inc. | Memory circuit system and method |
US7716411B2 (en) | 2006-06-07 | 2010-05-11 | Microsoft Corporation | Hybrid memory device with single interface |
US7761624B2 (en) | 2006-09-28 | 2010-07-20 | Virident Systems, Inc. | Systems and apparatus for main memory with non-volatile type memory modules, and related technologies |
US7761623B2 (en) | 2006-09-28 | 2010-07-20 | Virident Systems, Inc. | Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies |
US7564722B2 (en) * | 2007-01-22 | 2009-07-21 | Micron Technology, Inc. | Memory system and method having volatile and non-volatile memory devices at same hierarchical level |
KR100875293B1 (ko) | 2007-02-08 | 2008-12-23 | 삼성전자주식회사 | 시스템 성능을 향상시킬 수 있는 플래시 메모리 시스템 |
KR100879463B1 (ko) * | 2007-05-11 | 2009-01-20 | 삼성전자주식회사 | 억세스 권한 이양 시 프리차아지 스킵을 방지하는 동작을갖는 멀티패쓰 억세스블 반도체 메모리 장치 |
US8301833B1 (en) | 2007-06-01 | 2012-10-30 | Netlist, Inc. | Non-volatile memory module |
US7865679B2 (en) | 2007-07-25 | 2011-01-04 | AgigA Tech Inc., 12700 | Power interrupt recovery in a hybrid memory subsystem |
US9196346B2 (en) | 2008-01-23 | 2015-11-24 | Micron Technology, Inc. | Non-volatile memory with LPDRAM |
US8325554B2 (en) * | 2008-07-10 | 2012-12-04 | Sanmina-Sci Corporation | Battery-less cache memory module with integrated backup |
US8069300B2 (en) * | 2008-09-30 | 2011-11-29 | Micron Technology, Inc. | Solid state storage device controller with expansion mode |
KR20110034436A (ko) * | 2009-09-28 | 2011-04-05 | 고동범 | 하이브리드 메모리 구조 및 데이터 저장 방법 |
US9390035B2 (en) | 2009-12-21 | 2016-07-12 | Sanmina-Sci Corporation | Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures |
KR101097777B1 (ko) * | 2010-02-05 | 2011-12-23 | 한국과학기술원 | 하이브리드 메모리 관리 방법, 시스템 및 컴퓨터 판독가능매체 |
US8949502B2 (en) | 2010-11-18 | 2015-02-03 | Nimble Storage, Inc. | PCIe NVRAM card based on NVDIMM |
KR20120054674A (ko) * | 2010-11-20 | 2012-05-31 | 고동범 | 고속 디램 인터페이스를 지원하는 하이브리드 메모리 구조의 데이터 복원 및 저장 방법 |
US8468317B2 (en) * | 2011-06-07 | 2013-06-18 | Agiga Tech Inc. | Apparatus and method for improved data restore in a memory system |
US8767463B2 (en) | 2011-08-11 | 2014-07-01 | Smart Modular Technologies, Inc. | Non-volatile dynamic random access memory system with non-delay-lock-loop mechanism and method of operation thereof |
US10359949B2 (en) * | 2011-10-31 | 2019-07-23 | Apple Inc. | Systems and methods for obtaining and using nonvolatile memory health information |
EP2845104A4 (en) * | 2012-04-30 | 2015-11-18 | Hewlett Packard Development Co | PREVENTING THE ALLOCATION OF A HYBRID MEMORY MODULE |
EP2845105A4 (en) * | 2012-05-01 | 2015-12-23 | Hewlett Packard Development Co | PREPARING DATA FOR RECORDING IN NON-VOLATILE MEMORY |
KR20150032659A (ko) * | 2012-06-28 | 2015-03-27 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 이중 포트 버퍼를 구비한 메모리 모듈 |
US9779016B1 (en) | 2012-07-25 | 2017-10-03 | Smart Modular Technologies, Inc. | Computing system with backup and recovery mechanism and method of operation thereof |
US9921980B2 (en) | 2013-08-12 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for configuring I/Os of memory for hybrid memory modules |
-
2013
- 2013-08-12 US US13/965,008 patent/US9921980B2/en active Active
-
2014
- 2014-07-31 KR KR1020187015376A patent/KR102005855B1/ko active IP Right Grant
- 2014-07-31 CN CN201480045373.9A patent/CN105474319B/zh active Active
- 2014-07-31 JP JP2016533336A patent/JP6181310B2/ja active Active
- 2014-07-31 KR KR1020167006294A patent/KR101865260B1/ko active IP Right Grant
- 2014-07-31 EP EP14835969.8A patent/EP3033749B1/en active Active
- 2014-07-31 CN CN201910003108.9A patent/CN110083554A/zh active Pending
- 2014-07-31 WO PCT/US2014/049096 patent/WO2015023445A1/en active Application Filing
- 2014-07-31 KR KR1020197021947A patent/KR102183479B1/ko active IP Right Grant
- 2014-07-31 EP EP22174430.3A patent/EP4068106A1/en not_active Withdrawn
- 2014-08-12 TW TW103127677A patent/TWI590250B/zh active
-
2017
- 2017-03-27 US US15/470,698 patent/US10423363B2/en active Active
- 2017-12-13 US US15/841,126 patent/US10698640B2/en active Active
-
2020
- 2020-03-16 US US16/820,319 patent/US11379158B2/en active Active
-
2022
- 2022-07-01 US US17/810,527 patent/US11886754B2/en active Active
-
2023
- 2023-12-27 US US18/397,858 patent/US20240152297A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001005723A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いたメモリシステム |
JP2001357684A (ja) * | 2000-06-12 | 2001-12-26 | Sharp Corp | 半導体記憶装置 |
US20060294295A1 (en) * | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
JP2007026504A (ja) * | 2005-07-13 | 2007-02-01 | Toshiba Corp | 半導体装置 |
JP2007172811A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 可変的アクセス経路を有するマルチポート半導体メモリ装置及びその方法 |
US20130086309A1 (en) * | 2007-06-01 | 2013-04-04 | Netlist, Inc. | Flash-dram hybrid memory module |
WO2013028827A1 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | Methods and systems for mapping a peripheral function onto a legacy memory interface |
Also Published As
Publication number | Publication date |
---|---|
KR20190091371A (ko) | 2019-08-05 |
US11886754B2 (en) | 2024-01-30 |
US20200218476A1 (en) | 2020-07-09 |
KR102183479B1 (ko) | 2020-11-27 |
TW201519237A (zh) | 2015-05-16 |
TWI590250B (zh) | 2017-07-01 |
KR20180064556A (ko) | 2018-06-14 |
EP3033749A1 (en) | 2016-06-22 |
US10423363B2 (en) | 2019-09-24 |
US10698640B2 (en) | 2020-06-30 |
US20150046631A1 (en) | 2015-02-12 |
CN105474319B (zh) | 2019-01-25 |
US20240152297A1 (en) | 2024-05-09 |
KR102005855B1 (ko) | 2019-10-08 |
US20180107433A1 (en) | 2018-04-19 |
KR20160042083A (ko) | 2016-04-18 |
EP3033749A4 (en) | 2017-04-05 |
WO2015023445A1 (en) | 2015-02-19 |
EP4068106A1 (en) | 2022-10-05 |
EP3033749B1 (en) | 2022-06-01 |
US20170199708A1 (en) | 2017-07-13 |
CN105474319A (zh) | 2016-04-06 |
US11379158B2 (en) | 2022-07-05 |
US9921980B2 (en) | 2018-03-20 |
JP6181310B2 (ja) | 2017-08-16 |
CN110083554A (zh) | 2019-08-02 |
KR101865260B1 (ko) | 2018-06-08 |
US20220334777A1 (en) | 2022-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6181310B2 (ja) | ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法 | |
US9886378B2 (en) | Nonvolatile memory system using control signals to transmit varied signals via data pins | |
TWI758247B (zh) | 用於長叢發長度之內部連續列存取技術 | |
CN107924693A (zh) | 多区块系统中的可编程的片上端接定时 | |
US10410733B2 (en) | Memory device and controlling method thereof | |
TW201603032A (zh) | 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法 | |
US9607667B1 (en) | Memory device and electronic apparatus including the same | |
US11443784B2 (en) | Command buffer chip with dual configurations | |
KR102184706B1 (ko) | 반도체 장치 및 그의 구동방법 | |
JP2008077635A (ja) | メモリシステム | |
US20140059304A1 (en) | Semiconductor memory device | |
US11669393B2 (en) | Memory device for swapping data and operating method thereof | |
JP2014126969A (ja) | 半導体装置及び情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6181310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |