KR101013459B1 - 어드레스를 비교하는 반도체 집적 회로 - Google Patents

어드레스를 비교하는 반도체 집적 회로 Download PDF

Info

Publication number
KR101013459B1
KR101013459B1 KR1020090117244A KR20090117244A KR101013459B1 KR 101013459 B1 KR101013459 B1 KR 101013459B1 KR 1020090117244 A KR1020090117244 A KR 1020090117244A KR 20090117244 A KR20090117244 A KR 20090117244A KR 101013459 B1 KR101013459 B1 KR 101013459B1
Authority
KR
South Korea
Prior art keywords
address
write
read
signal
response
Prior art date
Application number
KR1020090117244A
Other languages
English (en)
Inventor
김대석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090117244A priority Critical patent/KR101013459B1/ko
Application granted granted Critical
Publication of KR101013459B1 publication Critical patent/KR101013459B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명의 반도체 집적 회로는, 메모리 영역, 및 외부 명령 신호에 응답하여 상기 메모리 영역을 제어하는 컬럼 제어 신호를 생성하며, 라이트되었던 셀과 동일한 셀을 리드할 경우는 상기 컬럼 제어 신호를 비활성화시키는 라이트/리드 제어부를 포함한다.
센스 앰프, 워드라인, 비트라인, 센싱 시점

Description

어드레스를 비교하는 반도체 집적 회로{Semiconductor Integrated Circuit for Comparing Address}
본 발명은 반도체 집적 회로에 관한 것으로서, 보다 구체적으로는 어드레스를 비교하는 반도체 집적 회로에 관한 것이다.
통상적으로, 외부로부터 수신된 라이트 명령에 응답하여 메모리 셀에 저장하고, 동일한 어드레스에 대해 셀을 리드하고자 할 때, 리드 명령에 응답하여 해당 메모리 셀을 억세스한다. 하지만, 라이트한 셀 어드레스와 리드하고자 하는 셀 어드레스가 일치함에도 불구하고, 일반적으로 메모리 셀을 억세스하여 리드하도록 한다. 이와 같이, 셀 어레이에 억세스하는 것은 리드 관련 회로부등을 구동시키는 것이므로 커런트 소모가 있다.
최근에는 저전력의 디바이스가 요구되고 있는 상황이므로, 라이트한 셀 어드레스와 동일한 어드레스에서 셀 데이터를 리드하고자 할 경우, 메모리 셀을 억세스하지 않고서도 리드할 수 있는 방법이 요구되고 있다.
본 발명의 기술적 과제는 라이트 및 리드 동작을 제어하는 반도체 집적 회로를 제공하는 것이다.
본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 집적 회로는, 메모리 영역, 및 외부 명령 신호에 응답하여 상기 메모리 영역을 제어하는 컬럼 제어 신호를 생성하며, 라이트되었던 셀과 동일한 셀을 리드할 경우는 상기 컬럼 제어 신호를 비활성화시키는 라이트/리드 제어부를 포함한다.
본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 집적 회로는, 메모리 영역, 상기 메모리 영역과 연결된 글로벌 입출력 라인 및 외부 명령 신호에 응답하여 상기 메모리 영역의 억세스를 제어하는 컬럼 제어 신호를 생성하는 라이트/리드 제어부를 포함하며, 상기 라이트/리드 제어부는 리드시 선택적으로 비활성화된 컬럼 제어 신호를 생성함으로써 상기 메모리 영역의 억세스를 억제하고 대기중이던 상기 글로벌 입출력 라인의 데이터를 출력시킨다.
본 발명의 일 실시예에 따르면 라이트되었던 해당 셀을 다시 리드하고자 할 때, 메모리 영역을 억세스하지 않고 직접 글로벌 입출력 라인의 데이터를 출력시키는 것이 가능하다. 따라서, 메모리 영역을 억세스하지 않으므로 불필요한 리드 커런트를 감소시킬 수 있다.
이하에서는 본 발명의 일 실시예에 따른 반도체 집적 회로에 대하여 첨부된 도면을 참조하여 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 집적 회로는 메모리 영역(100), 드라이버부(200), 라이트/리드 제어부(300)를 포함한다.
우선, 메모리 영역(100)은 다수의 메모리 셀(cell)을 포함하여 외부 명령에 의해 데이터가 리드되거나 라이트될 수 있는 영역이다. 여기서는, 메모리 영역(100)이 하나의 단위 메모리 셀(cell)을 포함하는 것으로 도시하나 이에 제한되지 않음은 물론이다. 그리하여, 리드 명령에 의해 선택된 워드라인(WL)에 연결된 셀(cell)에 저장된 데이터가 비트라인 쌍(BL, /BL)을 통해 로딩되어 비트라인 센스 앰프(BLSA)에 의해 증폭되어 출력된다. 또는, 라이트 명령에 의해 외부로부터 전송되어온 데이터를 비트라인 센스 앰프(BLSA)가 센싱하여 비트라인 쌍(BL, /BL)을 통해 셀(cell)에 저장할 수 있다. 한편, 입력 데이터는 글로벌 입출력 라인(GIO)을 통해 메모리 영역(100)에 입력되거나, 메모리 영역(100)의 데이터는 글로벌 입출력 라인(GIO)을 통해 드라이버부(200)에 전달이 된다.
드라이버부(200)는 신호 증폭부(230) 및 버퍼부(260)를 포함한다.
신호 증폭부(230)는 라이트 드라이버(210) 및 메인 센스 앰프(220)를 포함한다. 라이트 드라이버(210)는 버퍼링된 입력 데이터를 메모리 영역(100)에 기입하도록 데이터 버스에 로딩한다. 메인 센스 앰프(220)는 메모리 영역(100)으로부터 데 이터 버스에 로딩된 데이터 신호를 다시 한번 센싱하여 안정된 레벨의 신호로서 출력 버퍼부(250)에 제공한다. 이러한 드라이버부(200)의 동작은 라이트/리드 제어부(300)에서 제공한 컬럼 제어 신호(YBEN)에 의해 제어된다.
버퍼부(260)는 입력 버퍼(240) 및 출력 버퍼(250)를 포함한다. 입력 버퍼(240)는 입출력 패드(DQ_PAD)로부터 수신된 입력 데이터를 버퍼링한다. 출력 버퍼(250)는 메모리 영역(100)으로부터 제공된 출력 데이터를 버퍼링한다.
본 발명의 일 실시예에 따른 라이트/리드 제어부(300)는 명령어 신호들(RD, ACT, WT, PCG)에 응답하여, 라이트 시, 복수의 어드레스 패드들(ADD_PAD<0:n>)로부터 제공된 어드레스 신호들을 래치하고 있다가, 리드 시, 래치된 어드레스와 복수의 어드레스 패드들(ADD_PAD<0:n>)로부터 새로 제공된 어드레스를 비교하여, 메모리 영역(100)의 억세스를 결정한다.
도 2를 참조하여, 라이트/리드 제어부(300)에 대해 보다 자세히 설명하기로 한다.
도 2는 도 1에 따른 라이트/리드 제어부(300)의 블록도이다.
도 2를 참조하면, 라이트/리드 제어부(300)는 어드레스 비교 신호 생성부(310), 어드레스 래치부(320) 및 어드레스 비교부(330)를 포함한다.
어드레스 비교 신호 생성부(310)는 명령어 신호들(RD, ACT, WT, PCG)에 응답하여, 어드레스 비교 신호(EN)를 생성한다.
어드레스 비교 신호 생성부(310)는 리드 명령(RD)에 응답하여 어드레스 비교 신호(EN)를 활성화 시키고, 프리차지 명령(PCG)에 응답하여 어드레스 비교 신 호(EN)를 비활성화 시킨다.
어드레스 래치부(320)는 라이트 및 리드의 경우에 따라, 복수의 어드레스 패드들(ADD_PAD<0:n>)로부터 제공된 어드레스 신호들을 래치하여 각각 라이트 어드레스(WADD<0:n>) 및 리드 어드레스(RADD<0:n>)를 제공한다.
어드레스 비교부(330)는 활성화된 어드레스 비교 신호(EN)에 응답하여 라이트 어드레스(WADD<0:n>) 및 리드 어드레스(RADD<0:n>)를 비교하여 컬럼 제어 신호(YBEN)를 제공한다. 여기서, 컬럼 제어 신호(YBEN)는 메모리 영역(도 1의 100 참조)의 억세스 여부를 결정하는 신호로서 예시하기로 한다. 즉, 컬럼 제어 신호(YBEN)는 코어 영역인 메모리 영역(도 1의 100 참조)의 억세스를 제어하는 신호이다. 본 발명의 일 실시예에 따르면, 어드레스 비교부(330)의 비교 결과에 따라, 리드시라 할 지라도 선택적으로 컬럼 제어 신호(YBEN)가 비활성화되어 메모리 영역(도 1의 100 참조)을 억세스하지 않도록 제어할 수 있다.
도 3은 도 2에 따른 어드레스 비교 신호 생성부(310)의 회로도이다.
도 3을 참조하면, 어드레스 비교 신호 생성부(310)는 제 1 및 제 2 낸드 게이트(ND1, ND2), 제 1 및 제 2 인버터(IV1, IV2) 및 래치부(315)를 포함한다.
제 1 낸드 게이트(ND1)는 액티브 명령(ACT) 및 라이트 명령(WT)을 낸드 조합한다. 제 1 인버터(IV1)는 제1 낸드 게이트(ND1)의 출력 결과를 반전시킨다.
래치부(315)의 셋(Set) 단자에 제 1 인버터(IV1)의 출력 결과를 수신하고, 리셋(reset) 단자에 프리차지 명령(PCG)을 수신하여, 노드 A의 레벨을 결정한다.
제 2 낸드 게이트(ND2)는 노드 A와 리드 명령(RD)을 낸드 조합한다.
제 2 인버터(IV2)는 제 2 낸드 게이트(ND2)의 출력 결과를 반전시켜, 어드레스 비교 신호(EN)를 제공한다.
어드레스 비교 신호 생성부(310)의 동작을 설명하기로 한다.
액티브 명령(ACT)이 활성화되고, 이후 라이트 명령(WT)이 활성화되면, 두 명령 신호가 활성화되는 시점에 노드 A는 하이 레벨로 활성화되어 그 상태를 유지한다. 이 후, 노드 A의 레벨은 프리차지 명령(PCG)에 의해서 비활성화된다.
한편, 노드 A와 리드 명령(RD)에 응답하는 제 2 낸드 게이트(ND2)에 의해, 노드 A가 활성화되는 동안, 리드 명령(RD)이 활성화되는 동안만 활성화된 어드레스 비교 신호(EN)를 제공할 수 있다. 이러한 어드레스 비교 신호(EN)도 역시, 프리차지 명령(PCG)에 의해서 비활성화된다.
그리하여, 본 발명의 일 실시예에 따르면, 리드 시, 어드레스 비교 신호(EN)가 활성화되어 라이트시와 리드시의 어드레스가 일치하는지 비교할 수 있다.
도 4는 도 2에 따른 어드레스 래치부(320)의 회로도이다.
도 4를 참조하면, 어드레스 래치부(320)는 라이트 래치부(326) 및 리드 래치부(328)를 포함한다.
라이트 래치부(326)는, 라이트 명령(WT)에 응답하여, 복수의 어드레스 패드들(ADD_PAD<0:n>)로부터 제공된 어드레스 신호들을 래치한다.
라이트 래치부(326)는 복수의 래치 유닛(3261, 3262..)을 포함한다.
중복되는 설명을 피하기 위하여, 제 1 래치 유닛(3261)에 대해서만 설명한다면, 제 1 래치 유닛(3261)은 낸드 게이트(ND) 및 인버터 래치 유닛(L)을 포함한다. 즉, 활성화된 라이트 명령(WT)에 응답하여 낸드 게이트(ND)에 수신된 제 1어드레스 신호(ADD_PAD<0>)를 수신하여 인버터 래치 유닛(L)에 래치하여 제 1 라이트 어드레스(WADD<0>)를 제공한다.
리드 래치부(328)는 복수의 래치 유닛(3281, 3282..)을 포함한다.
리드 래치부(328)는 라이트 래치부(328)와 구성 및 동작 원리가 유사하므로 설명은 생략하기로 한다. 다만, 리드 래치부(328)는 리드 명령(RD)에 응답하여 복수의 어드레스 패드들(ADD_PAD<0:n>)로부터 제공된 어드레스 신호들을 래치하는 것이 다를 뿐이다. 리드 래치부(328)는 활성화된 리드 명령(RD)에 응답하여 복수의 리드 어드레스(RADD<0:n>)를 제공한다.
도 5는 도 2에 따른 어드레스 비교부(330)의 회로도이다.
도 5를 참조하면, 어드레스 비교부(330)는 비교부(332) 및 컬럼 제어 신호 생성부(334)를 포함한다.
비교부(332)는 각각의 라이트 어드레스(WADD<0:n>) 및 리드 어드레스(RADD<0:n>)를 비교한다.
컬럼 제어 신호 생성부(334)는 비교부(332)의 비교 결과에 따라 컬럼 활성화 신호(YS)에 응답하여 컬럼 제어 신호(YBEN)로 제공할지 여부를 결정한다.
우선, 비교부(332)는 복수의 배타적 노어 게이트들(EXNOR)을 포함한다.
각 배타적 노어 게이트(EXNOR)는 수신된 각각의 라이트 어드레스(WADD<0:n>)와 리드 어드레스(RADD<0:n>)를 각각 비교한다. 즉, 배타적 노어 게이트(EXNOR)의 특징에 따라, 두 비교 대상의 어드레스가 일치할 때만 하이 레벨을 제공한다. 이러 한 결과들을 조합하고 비교하여, 래치된 라이트 어드레스(WADD<0:n>)와 리드 어드레스(RADD<0:n>)의 각 비트가 일치하는지 여부를 판정한다.
낸드 게이트(NAND)는 어드레스 비교 신호(EN)에 응답하여, 각 어드레스 비교 결과를 수신한다.
즉, 어드레스 비교 결과가 일치하고, 어드레스 비교 신호(EN)가 활성화되면, 낸드 게이트(ND)는 모두 하이 레벨의 신호를 수신한다.
그리하여, 비교 신호(COMP)는 활성화된 하이 레벨로서 제공된다.
컬럼 제어 신호 생성부(334)는 컬럼 활성화 신호(YS) 및 비교 신호(COMP)에 응답하여 컬럼 제어 신호(YBEN)를 제공한다.
즉, 컬럼 제어 신호 생성부(334)는 각 어드레스 비트중 어느 한 비트라도 일치하지 않거나, 어드레스 비교 신호(EN)가 비활성화되면 활성화된 컬럼 제어 신호(YBEN)를 제공한다. 그러나, 컬럼 제어 신호 생성부(334)는 모든 어드레스 비트가 일치하고, 어드레스 비교 신호(EN)가 활성화되면 비활성화된 컬럼 제어 신호(YBEN)를 제공한다. 여기서, 컬럼 활성화 신호(YS)는 리드 및 라이트 명령, 즉 컬럼계 명령에 응답하여 활성화되는 신호로서 예시하기로 한다.
따라서, 만약 비활성화된 컬럼 제어 신호(YBEN)가 제공된다면, 컬럼계 명령, 예컨대 리드 명령(RD)에 응답하여 컬럼계 명령 신호(YS)가 활성화되어도, 메모리 영역(도 1의 100 참조)을 억세스하지 않는다.
도 6은 도 1에 따른 반도체 집적 회로의 동작을 나타낸 타이밍 다이어그램이다.
도 1 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 반도체 집적 회로의 동작을 설명하기로 한다.
우선, 액티브 명령(ACT)이 활성화된다.
이후, 시간 t0에서 라이트 명령(WT)이 활성화된다. 이에 응답하여, 어드레스 비교 신호 생성부(310)의 노드 A는 하이 레벨로 활성화된다. 즉, 액티브 명령(ACT)이 활성화되고 라이트 명령(WT)이 모두 활성화되는 타이밍에 노드 A는 하이 레벨로 천이되어 다음의 프리차지 명령(PCG)이 활성화될 때까지 계속 활성화 상태가 유지된다.
계속해서, 시간 t1에서 리드 명령(RD)이 활성화된다.
활성화된 리드 명령(RD)에 응답하여 활성화된 어드레스 비교 신호(EN)를 제공한다.
즉, 본 발명의 일 실시예에 따르면 반도체 집적 회로가 액티브되어 라이트 후, 리드 동작을 수행할 때, 메모리 영역(100)에 대한 억세스 수행 전, 어드레스 비교를 수행한다.
어드레스 비교 신호(EN)가 활성화되는 동안, 라이트시 래치되었던 각 라이트 어드레스(WADD<0:n>)와 리드시의 리드 어드레스(RADD<0:n>)를 비교하여, 동일 셀을 참조하는지 여부를 판단한다. 만약, 라이트되었던 해당 셀에 대해 리드하려 한다면, 그 어드레스들은 일치할 것이다. 따라서, 비교 신호(COMP)는 하이 레벨로 활성화된다.
이로써, 해당 셀을 다시 억세스할 필요 없이 글로벌 입출력 라인의 데이터를 그냥 출력하면 가능한 경우이므로 메모리 영역(100)을 억세스하지 않도록, 컬럼 제어 신호(YBEN)를 비활성화시킨다.
시간 t2에서 프리차지 명령(PCG)이 활성화되고, 이에 응답하여 노드 A 및 어드레스 비교 신호(EN)은 모두 비활성화된다.
다시 말하면, 라이트 시에 글로벌 입출력 라인(GIO)을 통해 메모리 영역(100)에 데이터가 입력되었을 것이다. 이 후, 해당 셀에 대해 리드하고자 한다면, 컬럼 제어 신호(YBEN)를 비활성화시켜 메모리 영역(100)의 억세스를 억제하도록 한다. 그리하여, 일반적인 내부 신호(미도시)에 의해 글로벌 입출력 라인(GIO)의 데이터를 출력하도록 제어한다. 도시되지 않았지만, 일반적으로 입출력 관련 제어 신호는 컬럼계 명령어에 응답하여 소정 시간 후 발생한다.
예를 들어, 출력 제어 신호(PINB; 미도시)는 컬럼 제어 신호(YBEN)와는 무관하게, 출력 타이밍에 적합하도록 생성되어, 글로벌 입출력 라인(GIO)의 데이터를 드라이버부(200)에 전달시키는 역할을 한다.
이 때, 본 발명의 일 실시예에 따르면 라이트되었던 셀과 동일 셀의 데이터를 리드할 때는, 메모리 영역(100)으로부터 억세스된 데이터가 아니라 이미 라이트시 글로벌 입출력 라인(GIO)에 로딩되었던 데이터가 내부 신호(미도시)에 의해 출력되는 것이다.
이와 같이, 본 발명의 일 실시예에 따르면, 라이트되었던 해당 셀을 다시 리드하고자 할 때, 메모리 영역을 억세스하지 않고 직접 글로벌 입출력 라인의 데이터를 출력시키는 것이 가능하다. 이를 위해, 라이트되었던 셀의 어드레스가 리드하 고자 하는 셀의 어드레스와 일치하는지 여부를 판단해야 한다. 그리하여, 어드레스의 비교 결과가 일치한다면, 메모리 영역을 억세스하는 컬럼 제어 신호를 비활성화시키도록 제어한다. 메모리 영역을 억세스하는 대신 소정 시간 후에 활성화되는 내부 신호(미도시)에 의해 글로벌 입출력 라인의 데이터를 출력하도록 하면 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 블록도,
도 2는 도 1에 따른 라이트/리드 제어부의 블록도,
도 3은 도 2에 따른 어드레스 비교 신호 생성부의 회로도,
도 4 는 도 2에 따른 어드레스 래치부의 회로도,
도 5는 도 2에 따른 어드레스 비교부의 회로도 및
도 6은 도 1에 따른 동작 관계를 나타낸 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 메모리 영역 200: 드라이버부
300 : 라이트/리드 제어부

Claims (11)

  1. 메모리 영역; 및
    외부 명령 신호에 응답하여 상기 메모리 영역의 억세스를 제어하는 컬럼 제어 신호를 생성하며, 라이트되었던 셀과 동일한 셀을 리드할 경우는 상기 컬럼 제어 신호를 비활성화시키는 라이트/리드 제어부를 포함하는 반도체 집적 회로.
  2. 제 1항에 있어서,
    상기 라이트/리드 제어부는,
    상기 외부 명령 신호에 응답하여 어드레스 비교 신호를 제공하는 어드레스 비교 신호 생성부;
    상기 외부 명령 신호 중, 라이트 및 리드 명령에 각각 응답하여 어드레스를 래치하여 라이트 어드레스 및 리드 어드레스를 제공하는 어드레스 래치부; 및
    활성화된 상기 어드레스 비교 신호에 응답하여 상기 라이트 어드레스 및 상기 리드 어드레스를 비교하여 상기 컬럼 제어 신호를 제공하는 어드레스 비교부를 포함하는 반도체 집적 회로.
  3. 제 2항에 있어서,
    상기 어드레스 비교 신호 생성부는,
    상기 외부 명령 신호 중 리드 명령에 응답하여 활성화되고 상기 외부 명령 신호 중 프리차지 명령에 응답하여 비활성화되는 상기 어드레스 비교 신호를 제공하는 반도체 집적 회로.
  4. 제 2항에 있어서,
    상기 어드레스 비교부는,
    상기 라이트 어드레스 및 상기 리드 어드레스가 일치하고 상기 어드레스 비교 신호가 활성화되면 비활성화된 상기 컬럼 제어 신호를 제공하는 반도체 집적 회로.
  5. 제 2항에 있어서,
    상기 어드레스 비교부는,
    상기 라이트 어드레스 및 상기 리드 어드레스의 일치 여부를 판정하는 비교부; 및
    상기 어드레스 비교 신호 및 상기 비교부의 결과 신호에 응답하여 상기 컬럼 제어 신호를 제공하는 컬럼 제어 신호 생성부를 포함하는 반도체 집적 회로.
  6. 메모리 영역;
    상기 메모리 영역과 연결된 글로벌 입출력 라인; 및
    외부 명령 신호에 응답하여 상기 메모리 영역의 억세스를 제어하는 컬럼 제어 신호를 생성하는 라이트/리드 제어부를 포함하며,
    상기 라이트/리드 제어부는 리드시 선택적으로 비활성화된 컬럼 제어 신호를 생성함으로써 상기 메모리 영역의 억세스를 억제하고 대기중이던 상기 글로벌 입출력 라인의 데이터를 출력시키도록 제어하는 반도체 집적 회로.
  7. 제 6항에 있어서,
    상기 라이트/리드 제어부는,
    상기 외부 명령 신호에 응답하여 어드레스 비교 신호를 제공하는 어드레스 비교 신호 생성부;
    상기 외부 명령 신호 중, 라이트 및 리드 명령에 각각 응답하여 어드레스를 래치하여 라이트 어드레스 및 리드 어드레스를 제공하는 어드레스 래치부; 및
    활성화된 상기 어드레스 비교 신호에 응답하여 상기 라이트 어드레스 및 상기 리드 어드레스를 비교하여 상기 컬럼 제어 신호를 제공하는 어드레스 비교부를 포함하는 반도체 집적 회로.
  8. 제 7항에 있어서,
    상기 어드레스 비교 신호 생성부는,
    상기 외부 명령 신호 중 리드 명령에 응답하여 활성화되고 상기 외부 명령 신호 중 프리차지 명령에 응답하여 비활성화되는 상기 어드레스 비교 신호를 제공하는 반도체 집적 회로.
  9. 제 7항에 있어서,
    상기 어드레스 비교부는,
    상기 라이트 어드레스 및 상기 리드 어드레스가 일치하고 상기 어드레스 비교 신호가 활성화되면 비활성화된 상기 컬럼 제어 신호를 제공하는 반도체 집적 회로.
  10. 제 7항에 있어서,
    상기 어드레스 비교부는,
    상기 라이트 어드레스 및 상기 리드 어드레스의 일치 여부를 판정하는 비교부; 및
    상기 어드레스 비교 신호 및 상기 비교부의 결과 신호에 응답하여 상기 컬럼 제어 신호를 제공하는 컬럼 제어 신호 생성부를 포함하는 반도체 집적 회로.
  11. 제 6항에 있어서,
    상기 컬럼 제어 신호가 비활성화되면, 상기 외부 명령 신호중 라이트 명령에 의해 입력 데이터가 로딩된 상기 글로벌 입출력 라인의 데이터를 출력시키는 반도체 집적 회로.
KR1020090117244A 2009-11-30 2009-11-30 어드레스를 비교하는 반도체 집적 회로 KR101013459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090117244A KR101013459B1 (ko) 2009-11-30 2009-11-30 어드레스를 비교하는 반도체 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117244A KR101013459B1 (ko) 2009-11-30 2009-11-30 어드레스를 비교하는 반도체 집적 회로

Publications (1)

Publication Number Publication Date
KR101013459B1 true KR101013459B1 (ko) 2011-02-14

Family

ID=43777251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117244A KR101013459B1 (ko) 2009-11-30 2009-11-30 어드레스를 비교하는 반도체 집적 회로

Country Status (1)

Country Link
KR (1) KR101013459B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564195B2 (en) 2014-12-08 2017-02-07 SK Hynix Inc. Address comparator circuit for generating transmission control signal, memory device and memory system including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020891A (ko) * 1999-05-25 2001-03-15 카네코 히사시 반도체 기억장치와 그 제조방법
KR20040037838A (ko) * 2002-10-30 2004-05-08 주식회사 하이닉스반도체 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020891A (ko) * 1999-05-25 2001-03-15 카네코 히사시 반도체 기억장치와 그 제조방법
KR20040037838A (ko) * 2002-10-30 2004-05-08 주식회사 하이닉스반도체 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564195B2 (en) 2014-12-08 2017-02-07 SK Hynix Inc. Address comparator circuit for generating transmission control signal, memory device and memory system including the same

Similar Documents

Publication Publication Date Title
US8472263B2 (en) Mode-register reading controller and semiconductor memory device
US8885427B2 (en) Precharge circuit and non-volatile memory device
JP4524194B2 (ja) 埋め込みｄｒａｍでの分散行アドレス・カウンタを用いた同時リフレッシュ・モード
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US8917570B2 (en) Memory device and method for operating the same
JPH06333391A (ja) 同期型半導体記憶装置
US9070428B2 (en) Semiconductor device
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
JP2008305350A (ja) メモリシステム、メモリ装置、およびメモリ装置の制御方法
US6636443B2 (en) Semiconductor memory device having row buffers
US8902685B2 (en) Memory device and method for operating the same
KR100682694B1 (ko) 반도체 메모리 장치
US20080094931A1 (en) Memory device performing partial refresh operation and method thereof
KR20150089539A (ko) 프리차지 회로 및 이를 이용하는 반도체 메모리 장치
KR101013459B1 (ko) 어드레스를 비교하는 반도체 집적 회로
JP2012108982A (ja) 半導体装置及びその制御方法
US20150124538A1 (en) Semiconductor memory device
KR100892668B1 (ko) 뱅크 선택 제어 블록을 포함하는 반도체 집적 회로
KR101017812B1 (ko) 리던던시 워드라인 리프레쉬 장치
US20080244157A1 (en) Semiconductor memory device
US7545687B2 (en) Semiconductor memory device
JP5130570B2 (ja) 半導体記憶装置
KR102443555B1 (ko) 반도체 메모리 장치
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR100746626B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee