KR20040037838A - 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치 - Google Patents

메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치 Download PDF

Info

Publication number
KR20040037838A
KR20040037838A KR1020020066504A KR20020066504A KR20040037838A KR 20040037838 A KR20040037838 A KR 20040037838A KR 1020020066504 A KR1020020066504 A KR 1020020066504A KR 20020066504 A KR20020066504 A KR 20020066504A KR 20040037838 A KR20040037838 A KR 20040037838A
Authority
KR
South Korea
Prior art keywords
signal
write
read
address
page
Prior art date
Application number
KR1020020066504A
Other languages
English (en)
Other versions
KR100480915B1 (ko
Inventor
이인재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0066504A priority Critical patent/KR100480915B1/ko
Publication of KR20040037838A publication Critical patent/KR20040037838A/ko
Application granted granted Critical
Publication of KR100480915B1 publication Critical patent/KR100480915B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그 장치에 관한 것으로, 페이지 라이트 모드에서 페이지 라이트시 출력인에이블신호를 하이로 유지시키고, 라이트 인에이블신호를 토글하여 칼럼 억세스를 콘트롤하고, 페이지 리드 모드에서 노멀 어드레스가 바뀔 때 어드레스 천이 검출신호를 이용하여 워드라인보다 컬럼어드레스를 먼저 디스에이블시켜 칼럼 인에이블과 로우 디스에이블이 겹치는 것을 방지하는 것을 특징으로 한다.

Description

메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그 장치{The method and Apparatus for controlling page write and read mode in memory device}
본 발명은 메모리 소자의 페이지 모드 리드/라이트 제어방법 및 그 장치에 관한 것으로, 특히 페이지 라이트 및 리드 콘트롤과 칼럼 콘트롤 방법과 그 회로를 제공하여 메모리 소자의 페이지 리드 및 라이트 모드를 제어할 수 있도록 한 메모리소자의 페이지 모드 리드/라이트 제어방법 및 그 장치에 관한 것이다.
메모리 분야에서 모바일 디바이스에 사용되는 소자들은 점차 대용량화 되고, 많은 양의 데이터를 처리하기 위해 속도도 또한 빨라지는 추세를 보이고 있다. 본 발명은 이러한 소자들의 속도 향상의 방법으로 제시되고 있는 페이지 모드에 관한 것으로서 메모리 소자를 이용하는 분야에 널리 이용될 수 있다.
최근에 모바일용으로 개발되는 칩 선택신호(/CS: Chip_select)는 외부에서칩을 선택하기 위해 입력하는 신호로서 /CS = '하이'이면 칩 선택, /CS='로우'이면 비 선택하지만 라이트 인에이블신호(/WE)를 토글함에따라 타이밍 문제가 발생하게 되는데 이에 따라 속도를 향상시키는데 한계를 가지게 된다. 이는 도 1에 도시된 바와 같이, 라이트 인에이블신호(/WE)가 하이(High)에서 로우(Low)로 변화하게 된 후 데이터 입력 버퍼로 데이터가 들어오기 위해서는 일정 시간(tWHZ ; Write to Output in High-Z)이 지나야 한다. 이것은 타이밍을 제한하기 때문에 그 만큼 라이트 속도를 빠르게 콘트롤 하지 못하는 요인을 제공한다.
그리고 페이지 리드 타이밍에서 워드라인이 디스에이블 하는 순간 칼럼이 열리는 동작이 이루어지면 셀(Cell)에 재저장(Restore)되는 전압 레벨이 낮아지게 되므로 리프레쉬 불량(Refresh Fail)이 발생되는 문제점이 야기된다.
페이지 라이트를 구현하는 방법으로 라이트시 라이트 인에이블신호의 토글에 의한 방법이 있으며, 이는 라이트 인에이블신호의 토글을 칼럼 억세스 신호로 사용하는 방법이다.
하지만 도 1에서 보듯이 라이트 인에이블신호를 토글함에 따라 타이밍 문제가 발생하게 되고, 이에 따라 속도를 향상시키는데 한계를 가지게 된다.
노멀 모드 어드레스(Address(normal))에 비해 페이지 모드 어드레스 (Address(page))는 라이트 인에이블신호(/WE)의 토글에 의해 어드레스 n, n+1, n+2, n+3, ...로 나뉘어 들어오고, 이에 따라 페이지 모드 어드레스에 의거해서 데이타 라이트가 이루어진다. 그런데, 도 1에서는 폴링타임(T1)은 2.5ns, tWHZ(T2)는 10ns, tDW(T3)는 10ns를 예시한 것으로 도 1과 같은 조건에서는 실제 데이타를 라이트할 수 있는 시간(tDW)이 10ns 밖에 도지 않기 때문에 이와 같은 방법으로는 페이지 모드 라이트가 불가능하다.
이는 도 1과 같이 라이트 인에이블신호(/WE)가 "하이"에서 "로우"로 변화된 후 데이터 입력 버퍼로 데이터가 들어오기 위해서는 일정한 시간(tWHZ)이 지나야 한다. 이것은 타이밍을 제한 하기 때문에 그 만큼 라이트 속도를 빠르게 콘트롤 하지 못하게 하는 요인을 제공한다.
따라서, 본 발명은 상기 종래기술의 문제점을 해결하기 위하여 페이지 라이모드에서 라이트 인에이블신호의 토클시 데이터 출력속도를 향상시킨 메모리 소자의 페이지 라이트/리드 제어방법 그 장치를 제공하는 데 그 목적이 있다.
또한, 본 발명은 어드레스 천이 검출신호를 이용하여 페이지 리드 모드에서 리프레시 페일 발생을 제거하는 메모리 소자의 페이지 라이트/리드 모드 제어방법을 제공하는 데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 메모리 소자의 페이지 모드 라이트 제어방법은 페이지 라이트 모드에서 출력인에이블신호를 하이로 유지시키고, 라이트 인에이블신호를 토글하여 칼럼 억세스를 콘트롤하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 소자의 페이지 라이트/리드 제어장치는 라이트신호에 의해 어드레스 스트로브신호의 발생을 제어하기 위한 제 1펄스신호를 발생하는 제 1펄스 발생부:
상기 라이트신호와 센스앰프 인에이블신호에 의해 리드검출신호를 발생하고, 페이지 모드 어드레스 천이검출신호에 의해 제 2펄스신호를 발생하고, 상기 라이트신호와 입력되는 리셋신호와 상기 리드검출신호와 상기 제 2펄스신호에 응답하여 상기 어드레스 스트로브신호의 발생을 제어하기 위한 제 1래치신호를 발생하는 어드레스 스트로브신호 제어부와;
칩선택신호와 상기 센스앰프 인에이블신호와 내부의 제 2래치신호를 지연한 신호에 응답하여 상기 리세트신호를 발생하고, 상기 리셋신호와 제 1래치신호와 상기 제 1펄스신호에 응답하여 상기 제 2래치신호를 어드레스 스트로브 신호로 발생하는 어드레스 스트로브신호 발생부; 및
상기 어드레스 스트로브신호와 노멀 모드 어드레스 천이 검출신호와 워드라인 클리어신호와 상기 라이트신호와 상기 센스엠프 인에이블신호를 입력받고, 어드레스가 바뀌거나 라이트 인에이블신호가 인에이블될 때 라이트/리드 인에이블신호를 리세트하고, 페이지 리드동작 중에 노멀 어드레스가 바뀔 때 워드라인보다 컬럼어드레스를 먼저 디스에이블시키고, 상기 어드레스 스트로브신호가 인에이블되고 상기 센스앰프 인에이블신호가 인에이블 될 때 상기 라이트/리드 스트로브신호를 인에이블시키는 라이트/리드 제어부를 구비하는 것을 특징으로 한다.
도 1은 종래 메모리 소자의 페이지 라이트모드를 설명하기 위한 타이밍도.
도 2은 본 발명에 의한 메모리 소자의 페이지 라이트/리드 제어장치를 설명하기 위한 블럭도.
도 3는 도 3의 어드레스 스트로브신호 제어부의 상세 블럭도.
도 4는 도 3의 라이트리드 제어신호 발생부의 상세 블럭도.
도 5은 도 5의 라이트 리드 스트로브신호 발생부를 설명하기 위한 블럭도.
도 6은 본 발명에 의한 메모리 소자의 페이지 라이트 모드를 설명하기 위한 제 1타이밍도.
도 7는 본 발명에 의한 메모리 소자의 페이지 라이트 모드를 설명하기 위한 제 2타이밍도.
도 8은 본 발명에 의한 메모리 소자의 페이지 리드 모드를 설명하기 위한 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 제 1펄스 발생부200 : 어드레스 스트로브신호 제어부
210 : 리드검출부220 : 제 2펄스 발생부
230 : 제 2래치부300 : 어드레스 스트로브신호 발생부
310 : 제 1리세트부320 : 제 1지연부
400 : 라이트/리드 제어부410 : 제 3펄스 발생부
420 : 제어부430 : 제 4펄스 발생부
440 : 라이트/리드 스트로브신호 발생부
442 : 제 2지연부444 : 제 2리세트부
446: 제 3래치부
이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 메모리 소자의 페이지 라이트/리드 제어장치를 설명하기 위한 블럭도로서, 도시된 바와 같이, 라이트신호(web)에 의해 어드레스 스트로브신호(Add_stb)의 발생을 제어하기 위한 제 1펄스신호를 발생하는 제 1펄스 발생부(100)와, 라이트신호(web)와 센스앰프 인에이블신호(SG)에 의해 리드검출신호를 발생하고, 페이지 모드 어드레스 천이검출신호(ATD(Page))에 의해 제 2펄스신호를 발생하고, 라이트신호(web)와 제 1리세트부(310)에서 제공하는 제 1리세트신호와 리드검출신호(Read_det)와 제 2펄스신호에 응답하여 상기 어드레스 스트로브신호(Add_stb)의 발생을 제어하기 위한 제 1래치신호를 발생하는 어드레스 스트로브신호 제어부(200)와, 칩선택신호(/CS)와 센스앰프 인에이블신호(SG)와 제 2래치부(330)의 출력신호인 제 2래치신호를 소정시간 지연한 신호에 응답하여 상기 제 1리세트신호를 발생하고, 상기 제 1리세트신호와 제 1래치신호와 상기 제 1펄스신호에 응답하여 상기 제 2래치신호를 발생하고 이를 어드레스 스트로브 신호(Add_stb)로 발생하는 어드레스 스트로브신호 발생부(300)와, 어드레스 스트로브신호(Add_stb)와 노멀 모드 어드레스 천이 검출신호(ATD(Nomal))와 워드라인 클리어신호(wlcb)와 라이트신호(web)와 센스엠프 인에이블신호(SG)를 입력받고, 어드레스가 바뀌거나 라이트 인에이블(/WE)이 인에이블될 때 라이트/리드 스트로브신호(Wtrd_stb)를 리세트하고, 페이지 리드동작 중에 노멀 어드레스가 바뀔 때 워드라인보다 컬럼어드레스를 먼저 디스에이블시키고, 어드레스 스트로브신호(Add_stb)가 인에이블되고 센스앰프 인에이블신호(SG)가 인에이블될 때 라이트/리드 스트로브신호(Wtrd_stb)를 인에이블시키는 라이트리드 제어부(400)로 구성된다.
도 3은 본 발명의 실시예에 의한 상기 어드레스 스트로브신호 제어부(200)의 상세 구성도로서, 도시된 바와 같이, 라이트신호(web)와 센스앰프 인에이블신호(SG)에 의해 리드모드인지를 검출하기 위한 리드검출신호(Read_det)를 발생하는 리드검출부(210)와, 페이지 모드 어드레스 천이 검출신호(ATD(Page))에 의해 제 2펄스신호를 발생하는 제 2펄스 발생부(220)와, 라이트신호(web)와 제 1지연부(320)에서 제공하는 리세트신호와 리드검출신호(Read_det)와 상기 제 2펄스신호에 응답하여 어드레스 스트로브신호(Add_stb)의 발생을 제어하기 위한 제 1래치신호를 발생하는 제 1래치부(230)로 구성된다.
상기 리드검출부(210)의 출력신호는 데이터입력버퍼(600)에 입력되고 페이지 라이트 모드일 때 데이터입력버퍼(600)를 디스에이블시킨다.
상기 어드레스 스트로브신호(Add_stb)는 페이지 어드레스 버퍼(500)에 저장된다.
상기 제 1래치부(230)는 리드검출신호(Read_det)와 라이트신호(web)를 논리조합하는 제 1낸드게이트(ND1)와, 제 1낸드게이트(ND1)의 출력신호와 상기 제 2펄스신호를 논리조합하는 제 1노아게이트(NOR1)와, 전원전압단(VCC)과 제 1노드간(Nd1)에 결합되고 어드레스 스트로브신호 발생부(300)의 리세트신호에 의해 구동되는 제 1피모스 트랜지스터(PM1)와, 제 1노드(Nd1)에 일단이 결합되고 어드레스 스트로브신호 발생부(300)의 리세트신호에 의해 구동되는 제 1앤모스 트랜지스터(NM1)와, 제 1앤모스 트랜지스터(NM1)의 타단과 접지사이에 결합되고 제 1노아게이트(NOR1)의 출력에 의해 구동되는 제 2앤모스 트랜지스터(NM2)와, 제 1노드(N1)에 결합되어 어드레스 스트로브신호(Add_stb)의 발생을 제어하기 위한 제 1래치신호를 발생하는 제 1래치(230a)로 구성된다.
상기 제 1래치(230a)는 제 1노드(N1)를 통해 출력되는 신호를 입력받아 반전하여 출력하는 제 1인버터(INV1)와, 제 1인버터(INV1)와 피드백 구성을 갖는 제 2인버터(INV2)로 구성된다.
도 4는 본 발명 실시예에 의한 라이트/리드 제어부(400)의 상세 블럭도로서, 도시된 바와 같이, 센스앤프 인에이블신호(SG)에 응답하여 제 3펄스신호를 발생하는 제 3펄스 발생부(410)와, 센스앤프 인에이블신호(SG)와 어드레스 스트로브신호(Add_stb)에 응답하여 라이트/리드 스트로브신호(Add_stb)의 발생을 제어하기 위한 제어신호를 발생하는 제어부(420)와, 라이트신호(web)에 의해 라이트모드의 제 4펄스신호를 발생하는 제 4펄스 발생부(430)와, 노멀 모드 어드레스 천이 검출신호(ATD(Nomal)와 워드라인 클리어신호(wlcb)와 제어부(420)의 제어신호와 상기 제 3펄스신호에 응답하여 라이트/리드 스트로브신호(Wtrd_stb)를 발생하는 라이트/리드 스트로부신호 발생부(440)로 구성된다.
도 5는 본 발명의 실시예에 의한 라이트/리드 스트로브신호 발생부(440)의 상세 블럭도로서, 도시된 바와 같이, 노멀 모드 어드레스 검출신호(ATD(Nomal)와 워드라인 클리어신호(wlcb)와, 상기 제 4펄스신호와 제 2지연부(442)에서 제공하는 지연신호에 응답하여 제 2리세트신호를 발생하는 제 2리세트부(444)와, 상기 제 2리세트신호와 제어부(420)의 제어신호와 상기 제 3펄스신호에 응답하여 래치된 제3래치신호를 라이트/리드 스트로브신호(Wtrd_stb)로서 발생하는 제 3래치부(446)와, 라이트신호(web)에 응답하여 상기 제 3래치신호를 소정시간 지연하여 상기 지연신호를 출력하는 제 2지연부(442)로 구성된다.
상기 제 2리세트부(444)는 노멀 모드 어드레스 천이 검출신호(ATD(Nomal)와 워드라인 클리어신호(wlcb)와, 상기 제 4펄스신호를 논리조합하는 제 2낸드게이트(ND2)와, 제 2지연부(442)의 지연신호와 상기 제 2낸드게이트(ND2)의 출력신호를 논리조합하는 제 2노어게이트(NOR2)로 구성된다.
상기 제 3래치부(446)는 제어부(420)의 제어신호와 상기 제 3펄스신호를 논리조합하는 앤드게이트(AND)와, 전원전압단(VCC)과 제 2노드(N2)사이에 결합되고 제 2노어게이트(NOR2)의 출력신호에 의해 구동되는 제 2피모스 트랜지스터(PM2)와, 제 2노드(N2)에 일단이 결합되고 제 2노어게이트(NOR2)의 출력신호에 의해 구동되는 제 3앤모스 트랜지스터(NM3)와, 제 3앤모스 트랜지스터(NM3)의 타단과 접지사이에 결합되고 앤드게이트(AND)의 출력신호에 의해 구동되는 제 4앤모스 트랜지스터(NM4)와, 제 2노드(N2)의 출력신호를 래치한 후 제 2래치신호를 라이트/리드 스트로부신호(Wtrd_stb)로서 출력하는 제 3래치(446a)로 구성된다.
상기 제 3래치(446a)는 제 2노드(N2)를 통해 출력되는 신호를 입력받아 반전하여 출력하는 제 3인버터(INV3)와, 제 3인버터(INV3)와 피드백 구성을 갖는 제 4인버터(INV4)로 구성된다.
도 6은 본 발명에 의한 메모리 소자의 페이지 리드/라이트에서 페이지 리드모드의 타이밍이고, 도 7는 본 발명에 의한 메모리 소자의 페이지 라이트 모드의타이밍도이고, 도 8은 본 발명에 의한 메모리 소자의 페이지 리드 모드의 타이밍도이다.
본 발명의 실시예에서는, 도 6에 나타낸 바와 같이, 라이트 모드시 출력인에이블신호(/OE ; Output Enable Bar)를 "하이"로 유지하고, 라이트 인에이블신호(/WE)를 토글하여 칼럼 억세스를 콘트롤하게 되면, 데이터를 라이트 인에이블신호(/WE)과 동시에 입력되게 할 수 있기 때문에 라이트 속도를 향상시킬 수 있다.
도 6을 참조하면, 본 발명의 실시예에서는 폴링 및 라이징 에지 타임(T1,T3)이 각각 5ns이고, tDW(T3)가 15ns이며, 실제 데이타를 라이트할 수 있는 시간(tDW)이 15ns이므로 페이지 라이트가 가능하게 된다. 이와 같이 페이지 라이트가 가능하도록 하기 위해서는 라이트시에 출력인에이블신호(/OE)를 하이 상태로 해주어야 한다.
그리고, 페이지 리드 타이밍에서 워드라인이 디스에이블하는 순간 컬럼라인이 열리는 동작이 이루어지면 셀에 재저장(Restore)되는 전압 레벨이 낮아지게 되므로, 리프레쉬 에러가 발생되는 문제점이 야기된다. 이러한 문제점은 어드레스가 바뀌어 발생되는 어드레스 천이 검출신호(ATD; Address Transition Detector)를 이용하여 이전 워드라인이 디스에이블될 때 칼럼라인이 먼저 디스에이블 되도록 함으로써 해결될 수 있다.
도 7 및 도 8에서, 칩선택신호(/CS)는 외부에서 칩을 선택하기 위해 입력하는 신호로서 /CS = '하이'이면 칩 선택, /CS='로우'이면 비선택하며, 어드레스 노말(address normal ; add_n)은 외부에서 메모리 셀을 선택하기 위해 입력하는 어드레스 입력신호이고, 어드레스 노말(add_n)이 바뀌면 페이지 모드의 시작이고, 어드레스 페이지(address page ; add_p)만 바뀌면 동일 페이지 내에서 칼럼 억세스의 시작이다. 라이트 인에이블신호(/WE: Write Enable Bar)는 외부에서 리드 동작인지 라이트 동작인지를 구별하여 주는 신호로서 라이트 인에이블신호(/WE)가 논리레벨 '하이'이면 리드모드이고, 라이트 인에이블신호(/WE)가 논리레벨 '로우'이면 라이트모드이다. 출력인에이블신호(/OE: Out Enable Bar)는 리드 동작시에 데이터 출력을 콘트롤하는 외부 입력신호로서 출력인에이블신호(/OE)가 논리레벨 '하이'이면 출력이 인에이블 상태가 되고, 출력인에이블신호(/OE)가 논리레벨 '로우'이면 출력이 디스에이블 상태가 된다. 페이지 모드 어드레스 천이 검출신호(ATD(Page): Page Address Transition Detector)는, 페이지 어드레스가 천이하면 펄스를 발생시키는 내부 타이밍 신호이다. 워드라인 구동신호(W/L: Word Line)는 메모리 셀을 선택하기 위한 내부 콘트롤신호이다. 워드라인 클리어신호(wlcb: Word Line Clear Bar)는 선택된 워드라인을 선택취소(Deselect)하기 위한 내부신호로서 하이이면 워드라인을 선택하고, 로우이면 워드라인을 클리어 한다. 샌스앰프 인에이블신호(sg: Generator)는 비트라인 센스앰프를 인에이블 시키기 위한 내부신호이다.
리드검출신호(Read_det: Read Detection)는 현재의 상태가 리드인지를 검출하여 리드일때 하이 상태가 되는 신호이다.
그리고, tRC(Read Cycle Time)는 리드 동작을 수행하는데 필요한 최소 시간을, tWC(Write Cycle Time)는 라이트 동작을 수행하는데 필요한 최소 시간을,tPRC(Page Read Cycle Time)는 페이지 리드 동작을 수행하는데 필요한 최소 시간을, tPWC(Page Write Cycle Time)는 페이지 라이트 동작을 수행하는데 필요한 최소시간을, tWHZ(Write to Output in High-Z)는 라이트 인에이블신호(/WE)가 하이(High)에서 로우(Low)로 변화하게 된 후 데이터 입력 버퍼로 데이터가 들어오기까지 걸리는 최소 시간을 각각 나타낸다.
본 발명의 실시예에서는 페이지를 오픈하는 타이밍에서 노멀 모드 어드레스 천이 검출신호에 의해서 어드레스를 받아들이는 스트로브(Stobe) 동작을 발생시키고, 이 스트로브 동작이 지연(delay)되어 센스앰프 인에이블신호(SG)를 발생시키고 이 신호로 로우(ROW) 억세스 신호인 워드라인 억세스 신호를 발생시키고 칼럼 억세스 신호인 동시에 라이트/리드 동작이 이루어지는 동작이 이루어진 후 페이지 어드레스만을 변화하면서 동작하는 하는 데, 이를 페이지 라이트/리드 동작이라고 한다.
도 7 및 도 8의 타이밍도를 참조하여 페이지 라이트 및 리드 모드의 동작을 설명하면 다음과 같다.
제 1펄스발생부(100)는 라이트 인에이블신호(/WE)의 상승 타이밍에 발생되는 라이트신호(web)에 응답하여 논리레벨 '하이'의 제 1펄스신호를 만들어 제 1래치부(330)에 제공한다. 그러면, 어드레스 스트로브신호 발생부(300)의 제 1래치부(330)는 상기 제 1펄스신호에 응답하여 제 2래치신호를 발생하고, 이를 제 1지연부(320)를 통해 제 1리세트부(310)로 피드백시킨다.
어드레스 스트로브신호 제어부(200)에 있어서, 리드검출부(210)는라이신호(web)와 센스앰프 인에이블신호(SG)를 입력받아 리드검출신호(Read_det)를 발생시키는 데, 이 리드검출신호(Read_det)는 라이트 인에이블신호(/WE)신호가 논리레벨 '로우"에서 '하이'로 변화되는 것을 지연시킴에 의해 생성된다. 다시 말해서, 라이트 인에이블신호(/WE)의 '하이' 부분이 일정한 폭 이상이 되지 않으면 리드검출신호(Read_det)가 발생하지 않게 되는 것이다.
이와 같이 리드검출신호(Read_det)가 발생되지 않을 경우 어드레스 스트로브신호 발생부(300)의 제 2래치부(330)는 상기의 피드백 동작의 결과로 제 1리세트부(310)에서 제공하는 리세트신호에 의해 리세트되어 논리레벨 '로우'레벨의 어드레스 스트로브신호(Add_stb)를 발생한다.
또한, 리드검출신호(Read_det)가 발생하지 않으면, 이 신호에 의해서 데이터 입력 버퍼(600)가 디스에이블 되지 않으며 페이지 모드 어드레스 천이 검출신호(ATD(page))에 의한 라이트/리드 스트로브신호(Wtrd_stb)도 발생하지 않는다.
따라서, 페이지 라이트 모드에서는 라이트 인에이블신호(/WE)가 논리레벨 '하이'에서 '로우'로 천이할 때 발생한 어드레스 스트로브신호가 유효한 어드레를 받아들이는 신호가 된다.
그러나, 페이지 리드 모드에서는 어드레스 천이에 의한 스트로브만 가능하기 때문에 라이트 인에이블신호(/WE)가 정해진 폭 이상이 되거나 출력인에이블신호(/OE)가 논리레벨 '로우'가 되면, 리드검출신호(Read_det)가 논리레벨 '하이'가 되어 페이지 모드 어드레스 천이검출신호(ATD(page))에 의한 어드레스 스트로브신호(Add_stb)가 발생되며 라이트/리드 스트로브신호(Wtrd_stb)도 발생된다.
상기 어드레스 스트로브신호 발생부(300)에 의해 발생된 어드레스 스트로브(Add_stb)신호는, 도 7 및 도 8에 나타낸 바와 같이, 센스앰프 인에이블신호(SG)와 함께 라이트/리드 제어부(400)에서 라이트/리드 스트로브신호(Wtrd_stb)를 발생시킨다. 이때, 라이트/리드 스트로브신호(Wtrd_stb)는 페이지 라이트 모드에서 어드레스 스트로브(Add_stb)신호의 하강엣지에 응답하여 발생되고, 페이지 리드 모드에서 어드레스 스트로브(Add_stb)신호의 상승엣지에 응답하여 발생된다.
한편, 도 8에서 보듯이 센스앰프 인에이블신호(SG)가 인에이블 되어야 데이터를 리드하는 칼럼 동작이 이루어질 수 있다.
라이트/리드 스트로브신호 발생부(440)에 있어서, 제 2지연부(442)는 센스앤프 인에이블신호(SG)와 어드레스 스트로브신호(Add_stb)에 의해서 인에이블된 라이트/리드 스트로브신호(Wtrd_stb)를 라이트일 때는 레벨신호로, 리드일 때는 펄스신호로 발생시켜 제 2지연부(442)로 피드백시킨다.
제 3펄스 발생부(410)는 센스앰프 인에이블신호(SG)가 활성화될 때 라이트/리드 스트로브신호(Wtrd_stb)를 인에이블시키고, 제 4펄스 발생부(430)는 리드 동작 중에 노멀 어드레스(normal add)가 바뀔 때 워드라인보다 칼럼이 먼저 디스에이블 되도록 하여 불량(fail)을 방지하도록 한다.
제어부(420)는 어드레스 스트로브신호(Add_stb)가 인에이블될 때 센스앰프 인에이블신호(SG)가 인에이블되어 있으면 라이트/리드 스트로브신호(Wtrd_stb)를인에이블시키도록 제어신호를 발생하여 제 3래치부(441)에 공급한다.
이상에서 설명한 바와 같이, 본 발명에서는 페이지 라이트시 라이트 인에이블신호를 토글하여 칼럼 억세스를 콘트롤하는 과정에서 라이트 사이클을 빠르게 하기 위해서 출력인에이블신호를 하이 상태로 유지시킴으로써, 데이터 출력속도를 향상시킬 수 있는 효과가 있다.
또한, 본 발명에서는 페이지 리드시 노멀 어드레가 바뀌면 워드라인 보다 컬럼라인이 먼저 디스에이시켜 워드란인의 디스에이블과 컬럼라인의 인에이블 타이밍이 겹쳐지지 않도록 함으로써, 페이지 리드 모드에서 리프레시 페일 발생을 제거할 수 있는 다른 효과가 있다.
또한, 본 발명에서는 페이지 리드 모드 및 페이지 라이트 모드로 동작하는 메모리 소자를 구현할 수 있는 또 다른 효과가 있다.

Claims (12)

  1. 메모리 소자의 페이지 라이트 모드 제어방법에 있어서, 페이지 라이트 모드에서 페이지 라이트시 출력인에이블신호를 하이로 유지시키고, 라이트 인에이블신호를 토글하여 칼럼 억세스를 콘트롤하는 것을 특징으로 하는 메모리 소자의 페이지 모드 라이트 제어방법.
  2. 메모리 소자의 페이지 리드 모드 제어방법에 있어서, 페이지 리드 모드에서 노멀 어드레스가 바뀔 때 어드레스 천이 검출신호를 이용하여 워드라인보다 컬럼어드레스를 먼저 디스에이블시켜 칼럼 인에이블과 로우 디스에이블이 겹치는 것을 방지하는 것을 특징으로 하는 메모리 소자의 페이지 리드 모드 제어방법.
  3. 제 1 및 제 2항에 있어서,
    상기 페이지 라이트시에는 어드레스 천이 검출신호에 의한 칼럼 억세스 동작을 하지 않고 페이지 리드시에만 상기 어드레스 천이 검출신호에 의한 칼럼 억세스 동작을 제어하는 것을 특징으로 하는 메모리 소자의 페이지 라이트 및 리드 제어방법.
  4. 라이트신호에 의해 어드레스 스트로브신호의 발생을 제어하기 위한 제 1펄스신호를 발생하는 제 1펄스 발생부:
    상기 라이트신호와 센스앰프 인에이블신호에 의해 리드검출신호를 발생하고, 페이지 모드 어드레스 천이검출신호에 의해 제 2펄스신호를 발생하고, 상기 라이트신호와 입력되는 리셋신호와 상기 리드검출신호와 상기 제 2펄스신호에 응답하여 상기 어드레스 스트로브신호의 발생을 제어하기 위한 제 1래치신호를 발생하는 어드레스 스트로브신호 제어부와;
    칩선택신호와 상기 센스앰프 인에이블신호와 내부의 제 2래치신호를 지연한 신호에 응답하여 상기 리세트신호를 발생하고, 상기 리셋신호와 제 1래치신호와 상기 제 1펄스신호에 응답하여 상기 제 2래치신호를 어드레스 스트로브 신호로 발생하는 어드레스 스트로브신호 발생부; 및
    상기 어드레스 스트로브신호와 노멀 모드 어드레스 천이 검출신호와 워드라인 클리어신호와 상기 라이트신호와 상기 센스엠프 인에이블신호를 입력받고, 어드레스가 바뀌거나 라이트 인에이블신호가 인에이블될 때 라이트/리드 인에이블신호를 리세트하고, 페이지 리드동작 중에 노멀 어드레스가 바뀔 때 워드라인보다 컬럼어드레스를 먼저 디스에이블시키고, 상기 어드레스 스트로브신호가 인에이블되고 상기 센스앰프 인에이블신호가 인에이블 될 때 상기 라이트/리드 스트로브신호를 인에이블시키는 라이트/리드 제어부를 구비하는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  5. 제 4 항에 있어서, 상기 어드레스 스트로브신호 제어부는
    상기 라이트신호와 상기 센스앰프 인에이블신호에 의해 리드모드인지를 검출하기위한 리드검출신호를 발생하는 리드검출부와, 상기 페이지 모드 어드레스 천이 검출신호에 의해 제 2펄스신호를 발생하는 제 2펄스 발생부와, 상기 라이트신호와 입력되는 리셋신호와 상기 리드검출신호와 상기 제 2펄스신호에 응답하여 상기 어드레스 스트로브신호의 발생을 제어하기 위한 제 1래치신호를 발생하는 제 1래치부로 구성되는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  6. 제 5항에 있어서,
    상기 제 1래치부는 상기 리드검출신호와 상기 라이트신호를 논리조합하는 제 1낸드게이트와, 상기 제 1낸드게이트의 출력신호와 상기 제 2펄스신호를 논리조합하는 제 1노아게이트와, 전원전압단과 제 1노드간에 결합되고 상기 어드레스 스트로브 발생부의 리세트신호에 의해 구동되는 제 1피모스 트랜지스터와, 상기 제 1노드에 일단이 결합되고 상기 어드레스 스트로브신호 발생부의 리세트신호에 의해 구동되는 제 1앤모스 트랜지스터와, 상기 제 1앤모스 트랜지스터의 타단과 접지사이에 결합되고 상기 제 1노아게이트의 출력에 의해 구동되는 제 2앤모스 트랜지스터와, 상기 제 1노드에 결합되어 상기 어드레스 스트로브신호의 발생을 제어하기 위한 제 1래치신호를 발생하는 제 1래치로 구성되는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  7. 제 4 항에 있어서, 상기 라이트/리드 제어부는,
    상기 센스앤프 인에이블신호에 응답하여 제 3펄스신호를 발생하는 제 3펄스발생부와, 상기 센스앤프 인에이블신호와 상기 어드레스 스트로브신호에 응답하여 상기 라이트/리드 스트로브신호의 발생을 제어하기 위한 제어신호를 발생하는 제어부와, 상기 라이트신호에 의해 라이트모드의 제 4펄스신호를 발생하는 제 4펄스 발생부와, 노멀 모드 어드레스 천이 검출신호와 워드라인 클리어신호와 상기 제어부의 제어신호와 상기 제 3펄스신호에 응답하여 라이트/리드 스트로브신호를 발생하는 라이트/리드 스트로부신호 발생부로 구성되는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  8. 제 7 항에 있어서, 라이트/리드 스트로브신호 발생부는,
    상기 노멀 모드 어드레스 천이 검출신호와 상기 워드라인 클리어신호와, 상기 제 4펄스신호와 입력되는 지연신호에 응답하여 제 2리세트신호를 발생하는 제 2리세트부와, 상기 제 2리세트신호와 상기 제어부의 제어신호와 상기 제 3펄스신호에 응답하여 래치된 제 3래치신호를 라이트/리드 스트로브신호로서 발생하는 제 3래치부와, 상기 라이트신호에 응답하여 상기 제 3래치신호를 소정시간 지연하여 상기 지연신호를 출력하는 제 2지연부로 구성되는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  9. 제 8 항에 있어서,
    상기 제 2리세트부는 상기 노멀 모드 어드레스 천이 검출신호와 상기 워드라인 클리어신호와, 상기 제 4펄스신호를 논리조합하는 제 2낸드게이트와, 상기 지연신호와 상기 제 2낸드게이트의 출력신호를 논리조합하는 제 2노어게이트로 구성되는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  10. 제 8 항에 있어서, 상기 제 3래치부는
    상기 제어부의 제어신호와 상기 제 3펄스신호를 논리조합하는 앤드게이트와, 전원전압과 제 2노드사이에 결합되고 상기 제 2노어게이트의 출력신호에 의해 구동되는 제 2피모스 트랜지스터와, 제 2노드에 일단이 결합되고 상기 제 2노어게이트의 출력신호에 의해 구동되는 제 3앤모스 트랜지스터와, 상기 제 3앤모스 트랜지스터의 타단과 접지사이에 결합되고 상기 앤드게이트의 출력신호에 의해 구동되는 제 4앤모스 트랜지스터와, 상기 제 2노드의 출력신호를 래치한 후 제 2래치신호를 라이트/리드 스트로부신호로서 출력하는 제 3래치로 구성되는 것을 특징으로 메모리 소자의 페이지 라이트/리드 모드 제어장치
  11. 제 4항에 있어서,
    상기 라이트/리드 제어부는 페이지 라이트 모드에서 상기 어드레스 스트로브 신호의 하강엣지에 응답하여 라이트/리드 스트로브신호를 발생하는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
  12. 제 4항에 있어서,
    상기 라이트/리드 제어부는 페이지 리드 모드에서 상기 어드레스 스트로브신호의 상승엣지에 응답하여 라이트/리드 스트로브신호를 발생하는 것을 특징으로 하는 메모리 소자의 페이지 라이트/리드 모드 제어장치.
KR10-2002-0066504A 2002-10-30 2002-10-30 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치 KR100480915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066504A KR100480915B1 (ko) 2002-10-30 2002-10-30 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066504A KR100480915B1 (ko) 2002-10-30 2002-10-30 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치

Publications (2)

Publication Number Publication Date
KR20040037838A true KR20040037838A (ko) 2004-05-08
KR100480915B1 KR100480915B1 (ko) 2005-04-07

Family

ID=37336112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0066504A KR100480915B1 (ko) 2002-10-30 2002-10-30 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치

Country Status (1)

Country Link
KR (1) KR100480915B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013459B1 (ko) * 2009-11-30 2011-02-14 주식회사 하이닉스반도체 어드레스를 비교하는 반도체 집적 회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172345B1 (ko) * 1995-11-27 1999-03-30 김광호 반도체 메모리 장치의 하이퍼 페이지 모드의 데이터 출력신호 제어회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013459B1 (ko) * 2009-11-30 2011-02-14 주식회사 하이닉스반도체 어드레스를 비교하는 반도체 집적 회로

Also Published As

Publication number Publication date
KR100480915B1 (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100381968B1 (ko) 고속동작용디램
US7227794B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
US8320197B2 (en) Semiconductor memory device
US7278044B2 (en) Semiconductor memory device for reducing address access time
US6208582B1 (en) Memory device including a double-rate input/output circuit
US6055194A (en) Method and apparatus for controlling column select lines in a synchronous memory device
JP2001006366A (ja) 同期式メモリ装置及びこれのデ−タ書き込み方法
US6359828B1 (en) Column address decoder and decoding method for controlling column select line enable time
US20100142305A1 (en) Source control circuit and semiconductor memory device using the same
KR100573828B1 (ko) 셀데이터의 손실을 방지하기 위한 반도체 메모리 소자
JP4164846B2 (ja) 複数のアドレスバッファとカラムプリデコーダとの間で共通アドレスバスラインを利用する半導体メモリ素子
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100305021B1 (ko) 라스 액세스 시간 제어 회로
US8437205B2 (en) Semiconductor memory apparatus
KR100480915B1 (ko) 메모리 소자의 페이지 라이트/리드 모드 제어방법 및 그장치
JP2908776B2 (ja) メモリ装置用ライトリカバリ保障回路及び動作信号制御方法
KR100695512B1 (ko) 반도체 메모리 장치
US8520456B2 (en) Semiconductor memory apparatus for reducing current consumption
KR100200919B1 (ko) 어드레스 천이 감지기를 사용한 반도체 메모리 장치의 라이트 경로 제어회로
JPH0955087A (ja) 半導体メモリ装置
US6246633B1 (en) Semiconductor memory device permitting stabilized operation and high-speed access
KR20010104901A (ko) 데이터 출력 시간을 단축할 수 있는 동기형 집적 회로메모리 장치
KR20070036604A (ko) 데이터 출력 제어 장치 및 이를 포함하는 반도체 메모리장치
KR20070063291A (ko) 데이터 마스킹 회로
KR100668830B1 (ko) 메모리 장치의 컬럼 어드레스 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee