KR101253443B1 - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR101253443B1
KR101253443B1 KR1020110055531A KR20110055531A KR101253443B1 KR 101253443 B1 KR101253443 B1 KR 101253443B1 KR 1020110055531 A KR1020110055531 A KR 1020110055531A KR 20110055531 A KR20110055531 A KR 20110055531A KR 101253443 B1 KR101253443 B1 KR 101253443B1
Authority
KR
South Korea
Prior art keywords
count clock
dummy
clock
response
enable signal
Prior art date
Application number
KR1020110055531A
Other languages
English (en)
Other versions
KR20120136534A (ko
Inventor
임상오
조호엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110055531A priority Critical patent/KR101253443B1/ko
Priority to TW101120812A priority patent/TWI540429B/zh
Priority to US13/492,204 priority patent/US8767480B2/en
Priority to CN201210191049.0A priority patent/CN102820058B/zh
Publication of KR20120136534A publication Critical patent/KR20120136534A/ko
Application granted granted Critical
Publication of KR101253443B1 publication Critical patent/KR101253443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

데이터 출력 동작 이전에 설정횟수만큼 토글하는 더미 카운트 클럭과 상기 데이터 출력 동작시 토글하는 클럭 신호에 응답하여 카운트 클럭을 생성하기 위한 카운트 클럭 생성부와, 상기 카운트 클럭에 응답하여 컬럼 어드레스를 생성하기 위한 컬럼 어드레스 생성부, 및 상기 어드레스에 응답하여 페이지 버퍼부에 저장된 데이터들을 데이터 라인으로 전송하기 위한 Y 디코더를 포함한다.

Description

반도체 메모리 장치 및 그 동작 방법{Semiconductor memory device and method of operating the same}
본 발명은 반도체 메모리 장치 및 그 동작 방법에 관한 것으로, 특히 데이터 출력 동작의 시간을 개선할 수 있는 반도체 메모리 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치 중 불휘발성 메모리 소자는 전원 공급이 중단되어도 저장된 데이터가 지워지지 않고 보존되는 특성을 가지고 있다.
불휘발성 메모리 소자의 데이터 출력 동작은 다수의 페이지 버퍼에 저장된 데이터들을 순차적 또는 랜덤 방식으로 선택하여 데이터 라인을 통해 외부로 출력한다. 이를 위해 일정 주기로 토글하는 클럭 신호를 이용하여 카운트 클럭을 생성하고, 생성된 카운트 클럭을 카운팅하여 컬럼 어드레스를 생성한다. 불휘발성 메모리 소자의 Y 디코더는 컬럼 어드레스에 따라 다수의 페이지 버퍼에 저장된 데이터들을 선택적으로 데이터 라인으로 전송하여 출력한다.
도 1은 종래 기술에 따른 데이터 출력 동작의 문제점을 설명하기 위한 신호들의 파형도이다.
도 1을 참조하면, 데이터 출력을 위한 클럭 신호(CLK)가 토글한 후 실제 데이터가 나오는데 걸리는 시간(1) 보다 데이터 출력 동작시 스펙(spec)은 이보다 짧은 시간을 갖게 되어 스펙 오버가 발생된다. 이로 인하여 실제 데이터 출력 동작의 시간이 스펙에 정의된 시간보다 길어지는 문제점이 발생된다.
본 발명이 이루고자 하는 기술적 과제는 데이터 출력 동작시 노멀 카운트 클럭이 발생되기 이전에 더미 카운트 클럭을 발생시키고, 더미 카운트 클럭을 이용하여 일부 데이터들을 데이터 라인으로 미리 출력함으로써 데이터 출력 동작의 시간을 개선할 수 있는 반도체 메모리 장치 및 그 동작 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 메모리 장치는 데이터 출력 동작 이전에 설정횟수만큼 토글하는 더미 카운트 클럭과 상기 데이터 출력 동작시 토글하는 클럭 신호에 응답하여 카운트 클럭을 생성하기 위한 카운트 클럭 생성부와, 상기 카운트 클럭에 응답하여 컬럼 어드레스를 생성하기 위한 컬럼 어드레스 생성부, 및 상기 컬럼 어드레스에 응답하여 페이지 버퍼부에 저장된 데이터들을 데이터 라인으로 전송하기 위한 Y 디코더를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치는 다수의 독출 데이터를 임시 저장하는 페이지 버퍼부와, 상기 페이지 버퍼부에 임시 저장된 상기 다수의 독출 데이터들을 컬럼 어드레스에 응답하여 데이터 라인으로 전송하기 위한 Y 디코더와, 클럭 신호에 응답하여 카운트 클럭을 생성하되, 상기 클럭 신호가 입력되기 이전에 더미 클럭 인에이블 신호에 응답하여 상기 카운트 클럭을 미리 생성하기 위한 카운트 클럭 생성부, 및 상기 카운트 클럭을 카운팅하여 상기 컬럼 어드레스를 생성하기 위한 컬럼 어드레스 생성부를 포함한다.
본 발명의 일실시 예에 따른 반도체 메모리 장치의 동작 방법은 데이터 출력 동작 이전에 설정횟수만큼 토글하는 더미 카운트 클럭을 생성하는 단계와, 상기 더미 카운트 클럭에 응답하여 제1 카운트 클럭을 생성하는 단계와, 상기 제1 카운트 클럭을 카운팅하여 제1 컬럼 어드레스를 생성하는 단계, 및 상기 제1 컬럼 어드레스에 응답하여 페이지 버퍼에 저장된 데이터 중 첫 번째 출력 데이터를 데이터 라인으로 출력하는 단계와, 상기 데이터 출력 동작시 활성화되는 클럭 신호에 응답하여 노멀 카운트 클럭을 생성하는 단계와, 상기 노멀 카운트 클럭에 응답하여 제2 카운트 클럭을 생성하는 단계와, 상기 제2 카운트 클럭을 카운팅하여 제2 컬럼 어드레스를 생성하는 단계, 및 상기 제2 컬럼 어드레스에 응답하여 페이지 버퍼에 저장된 데이터 중 상기 첫번째 출력 데이터를 제외한 나머지 출력 데이터를 상기 데이터 라인으로 출력하는 단계를 더 포함한다.
본 발명의 일실시 예에 따르면, 데이터 출력 동작시 노멀 카운트 클럭이 발생되기 이전에 더미 카운트 클럭을 발생시키고, 더미 카운트 클럭을 이용하여 일부 데이터들을 데이터 라인으로 출력함으로써 데이터 출력 동작의 시간을 개선할 수 있다.
도 1은 종래 기술에 따른 데이터 출력 동작의 문제점을 설명하기 위한 신호들의 파형도이다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치의 구성도이다.
도 3은 도 2에 도시된 카운트 클럭 생성부의 구성도이다.
도 4는 도 3에 도시된 더미 카운트 클럭 생성부의 구성도이다.
도 5는 도 4에 도시된 인에이블 신호 발생부의 회로도이다.
도 6은 도 4에 도시된 오실레이터의 회로도이다.
도 7은 도 4에 도시된 오실레이터 제어부의 회로도이다.
도 8은 본 발명의 실시 예에 따른 더미 카운트 클럭 생성부의 동작을 설명하기 위한 신호들의 파형도이다.
도 9는 본 발명의 실시 예에 따른 반도체 메모리 장치의 데이터 출력 방법을 설명하기 위한 신호들의 파형도이다.
도 10a 및 도 10b는 노멀 데이터 출력 동작 및 랜덤 데이터 출력 동작시 카운트 클럭이 발생되는 것을 설명하기 위한 신호들의 파형도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다. 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치의 구성도이다.
도 2를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(100), 페이지 버퍼부(200), Y 디코더(300), 제어부(400), 전압 공급부(500), X 디코더(600), 카운트 클럭 생성부(700) 및 컬럼 어드레스 생성부(800)를 포함한다.
메모리 셀 어레이(100)는 데이터가 저장될 수 있는 다수의 메모리 셀을 포함한다.
페이지 버퍼부(200)는 다수의 페이지 버퍼를 포함하며, 다수의 페이지 버퍼 는 독출 동작시 메모리 셀 어레이(100)의 메모리 셀들에 저장된 데이터들을 센싱하여 다수의 독출 데이터를 임시 저장한다.
Y 디코더(300)는 다수의 페이지 버퍼 중 컬럼 어드레스(Col_Add)에 대응하는 페이지 버퍼와 데이터 라인(DL)을 연결한다. 따라서 선택된 페이지 버퍼에 임시 저장된 독출 데이터는 데이터 라인(DL)으로 출력된다.
제어부(400)는 데이터 출력 동작시 더미 카운트 인에이블 신호(DM_CNT_EN_L)를 출력하여 카운트 클럭 생성부(700)을 제거하고, 데이터 출력 동작 이전의 독출 동작시 메모리 셀 어레이에 저장된 데이터들이 페이지 버퍼부(200)에 임시 저장되도록 페이지 버퍼부(200), 전압 제공부(500) 및 X 디코더(600)를 제어한다.
카운트 클럭 생성부(700)는 데이터 출력 동작시 클럭 신호(CLK)에 응답하여 카운트 클럭(CK4CNT)을 생성하며, 데이터 출력 동작 이전에 활성화되는 더미 카운트 인에이블 신호(DM_CNT_EN_L)에 응답하여 카운트 클럭(CK4CNT)을 설정횟수 만큼 미리 생성한다. 클럭 신호(CLK)는 데이터 출력 동작시 리드 인에이블 신호(read enable;RE_N)에 따라 생성되는 신호이다.
컬럼 어드레스 생성부(800)는 카운트 클럭 생성부(700)에서 출력되는 카운트 클럭(CK4CNT)을 카운팅하여 컬럼 어드레스(Col_Add)를 생성한다. 생성된 컬럼 어드레스(Col_Add)는 Y 디코더(300)로 출력된다.
도 3은 도 2에 도시된 카운트 클럭 생성부의 구성도이다.
카운트 클럭 생성부(700)는 노멀 카운트 클럭 생성부(710), 더미 카운트 클럭 생성부(720) 및 선택부(730)를 포함한다.
노멀 카운트 클럭 생성부(710)는 클럭 신호(CLK)에 응답하여 노멀 카운트 클럭(CK4CNT_org)을 생성한다.
더미 카운트 클럭 생성부(720)는 더미 카운트 인에이블 신호(DM_CNT_EN_L)에 응답하여 더미 카운트 클럭(DM_CK4CNT) 및 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 생성한다.
선택부(730)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 노멀 카운트 클럭(CK4CNT_org) 또는 더미 카운트 클럭(DM_CK4CNT)을 카운트 클럭(CK4CNT)로 출력한다. 예를 들어 내부 더미 카운트 인에이블 신호(DM_CNT_EN)가 로직 하이 레벨로 활성화되면 더미 카운트 클럭(DM_CK4CNT)을 카운트 클럭(CK4CNT)으로 출력하고, 내부 더미 카운트 인에이블 신호(DM_CNT_EN)가 로직 로우 레벨로 비활성화되면 노멀 카운트 클럭(CK4CNT_org)를 카운트 클럭(CK4CNT)으로 출력한다. 선택부(730)는 멀티 플렉서로 구성될 수 있다.
도 4는 도 3에 도시된 더미 카운트 클럭 생성부의 구성도이다.
도 4를 참조하면, 더미 카운트 클럭 생성부(720)는 인에이블 신호 발생부(721), 오실레이터(722) 및 오실레이터 제어부(723)를 포함한다.
인에이블 신호 발생부(721)는 더미 카운트 인에이블 신호(DM_CNT_EN_L)에 응답하여 오실레이터 인에이블 신호(Enable) 및 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 생성하고, 오실레이터 제어부(723)에서 출력되는 더미 클럭 종료 신호(DM_CNT_END)에 응답하여 오실레이터 인에이블 신호(Enable)를 비활성화시킨다.
오실레이터(722)는 오실레이터 인에이블 신호(Enable)에 응답하여 일정한 주기를 갖는 더미 카운트 클럭(DM_CK4CNT)을 생성한다.
오실레이터 제어부(723)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 활성화되고, 오실레이터(722)에서 출력되는 더미 카운트 클럭(DM_CK4CNT)가 설정된 횟수만큼 토글하면 이를 검출하여 더미 클럭 종료 신호(DM_CNT_END)를 출력한다.
도 5는 도 4에 도시된 인에이블 신호 발생부의 회로도이다.
도 5를 참조하면, 인에이블 신호 발생부(721)는 지연부(721D), 인버터(IV1) 및 노어 게이트(NOR)를 포함한다.
지연부(721D)는 더미 카운트 인에이블 신호(DM_CNT_EN_L)를 설정 시간 만큼 지연시켜 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 생성한다. 인버터(IV1)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 입력받아 로직 레벨을 반전시켜 출력한다. 노어 게이트(NOR)는 인버터(IV1)의 출력 신호와 더미 클럭 종료 신호(DM_CNT_END)를 논리 조합하여 오실레이터 인에이블 신호(Enable)를 출력한다.
더미 카운트 인에이블 신호(DM_CNT_EN_L)가 하이 레벨로 활성화되어 입력되면, 지연부(721D)는 이를 지연시켜 하이 레벨의 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 생성한다. 이에 인버터(IV1)는 로직 하이 레벨의 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 반전시켜 로직 로우 레벨의 출력 신호를 출력하고, 노어 게이트(NOR)는 로직 로우 레벨인 인버터(IV1)의 출력 신호와 로직 로우 레벨인 더미 클럭 종료 신호(DM_CNT_END)를 논리 조합하여 하이 레벨의 오실레이터 인에이블 신호(Enable)를 출력한다. 이 후, 노어 게이트(NOR)는 하이 레벨로 천이하는 더미 클럭 종료 신호(DM_CNT_END)에 응답하여 오실레이터 인에이블 신호(Enable)를 로직 로우 레벨로 출력한다.
도 6은 도 4에 도시된 오실레이터의 회로도이다.
도 6을 참조하면, 오실레이터(722)는 낸드 게이트(NAND), 인버터(IV2, IV3) 및 지연부(722D)를 포함한다.
낸드 게이트(NAND)는 오실레이터 인에이블 신호(Enable)와 피드백 신호(FB)를 논리 조합하여 출력신호를 생성한다. 인버터(IV2)는 낸드 게이트(NAND)의 출력 신호를 반전시켜 더미 카운트 클럭(DM_CK4CNT)을 출력한다. 지연부(722D)는 더미 카운트 클럭(DM_CK4CNT)을 설정 시간만큼 지연시켜 출력한다. 인버터(IV3)는 지연부(722D)의 출력 신호를 반전시켜 피드백 신호(FB)를 출력한다.
낸드 게이트(NAND)는 로직 하이 레벨로 활성화되는 오실레이터 인에이블 신호(Enable)와 로직 로우 레벨로 초기화되어 있는 피드백 신호(FB)에 응답하여 하이 레벨의 출력 신호를 생성한다. 인버터(IV2)는 낸드 게이트(NAND)의 출력 신호를 반전시켜 로직 하이 레벨에서 로직 로우 레벨로 천이하는 더미 카운트 클럭(DM_CK4CNT)을 생성한다. 지연부(722D)는 더미 카운트 클럭(DM_CK4CNT)을 지연시켜 로직 로우 레벨의 신호를 출력하고, 인버터(IV3)는 하이 레벨의 피드백 신호(FB)를 출력한다. 이로 인하여 낸드 게이트(NAND)의 출력 신호는 로우 레벨로 천이하게 된다. 상술한 동작이 반복되어 로직 레벨이 계속적으로 천이하는 더미 카운트 클럭(DM_CK4CNT)가 생성되며, 더미 카운트 클럭(DM_CK4CNT)의 클럭 주기는 지연부(722D)의 지연 시간에 따라 설정될 수 있다.
도 7은 도 4에 도시된 오실레이터 제어부의 회로도이다.
도 7을 참조하면, 오실레이터 제어부(723)는 인버터(IV4)와 제1 플립 플랍부(723A) 및 제2 플립 플랍부(723B)를 포함한다.
인버터(IV4)는 더미 카운트 클럭(DM_CK4CNT)의 로직 레벨을 반전시켜 출력한다. 제1 플립 플랍부(723A)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 활성화되고, 전원 전압(Vcc)을 입력단자로 입력받아 인버터(IV4)의 출력 신호 중 라이징 에지에 전원 전압(Vcc)을 동기화시켜 출력한다. 결과적으로 제1 플립 플랍부(723A)의 출력 신호는 더미 카운트 클럭(DM_CK4CNT)의 폴링 에지 타이밍에 로직 하이 레벨을 갖는다. 제2 플립 플랍부(723A)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 활성화되고, 제1 플립 플랍부(723A)의 출력 신호를 입력단자로 입력받아 인버터(IV4)의 출력 신호 중 라이징 에지에 제1 플립 플랍부(723A)의 출력 신호를 동기화시켜 더미 클럭 종료 신호(DM_CNT_END)를 출력한다. 결과적으로 제2 플립 플랍부(723A)는 더미 카운트 클럭(DM_CK4CNT)의 폴링 에지 타이밍에 제1 플립 플랍부(723A)의 출력 신호의 로직 레벨을 갖는 더미 클럭 종료 신호(DM_CNT_END)를 출력한다. 예를 들어 일정한 주기를 갖는 더미 카운트 클럭(DM_CK4CNT) 중 첫번째 클럭 신호의 폴링 에지 타이밍에 제1 플립 플랍부(723A)는 로직 하이 레벨의 출력신호를 출력하고, 더미 카운트 클럭(DM_CK4CNT) 중 두번째 클럭 신호의 폴링 에지 타이밍에 제2 플립 플랍부(723B)는 로직 하이 레벨의 더미 클럭 종료 신호(DM_CNT_END)를 출력한다.
본 발명의 일실시 예에서는 더미 카운트 클럭(DM_CK4CNT)의 클럭을 2회 발생시키기 위하여 제1 플립 플랍부(723A) 및 제2 플립 플랍부(723B)로 오실레이터 제어부(723)를 구성하였으나, 더미 카운트 클럭(DM_CK4CNT)의 수를 증가시키기 위하여 플립 플랍부를 추가로 구성할 수 있다.
도 8은 본 발명의 실시 예에 따른 더미 카운트 클럭 생성부의 동작을 설명하기 위한 신호들의 파형도이다.
도 9는 본 발명의 실시 예에 따른 반도체 메모리 장치의 데이터 출력 방법을 설명하기 위한 신호들의 파형도이다.
도 10A 및 도 10B는 노멀 데이터 출력 동작 및 랜덤 데이터 출력 동작시 카운트 클럭이 발생되는 것을 설명하기 위한 신호들의 파형도이다.
도 2 내지 도 9, 도 10a 및 도 10b를 참조하여 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
반도체 메모리 장치는 데이터 출력 동작 이전의 데이터 독출 동작에서 메모리 셀 어레이(100)에 저장된 데이터를 페이지 버퍼부(200)에 독출하여 저장한다. 이를 좀더 상세하게 설명하면, 전압 제공부(500)는 제어부(400)에서 출력되는 제어 신호에 따라 독출 전압(Vread) 및 패스 전압(Vpass)을 생성한다. X 디코더(600)는 제어부(400)에서 출력되는 제어 신호에 따라 메모리 셀 어레이(100) 중 선택된 워드라인에 전압 제공부(500)에서 출력된 독출 전압(Vread)을 인가하고 비 선택된 워드라인들에는 패스 전압(Vpass)을 인가한다. 이 후, 페이지 버퍼부(200)는 제어부(400)에서 출력되는 제어 신호에 따라 메모리 셀 어레이(100)의 비트라인 전위를 센싱하여 독출 데이터를 페이지 버퍼부(200) 내의 래치들에 임시 저장한다.
일반적으로 데이터 출력 동작은 컬럼 어드레스를 순차적으로 증가시켜 데이터들을 순차적으로 출력하는 노멀 데이터 출력 방식과 외부에서 입력되는 어드레스에 따라 데이터를 독출하는 랜덤 데이터 출력 방식이 있다.
노멀 데이터 출력 방식에서 제어부(400)는 메모리 셀 어레이(100)에 저장된 데이터가 페이지 버퍼부(200)에 임시 저장되는 독출 구간 즉, 비지 구간(Busy)에서 더미 카운트 클럭(DM_CK4CNT)을 생성하기 위하여 더미 카운트 인에이블 신호(DM_CNT_EN_L)를 출력한다. 또한 랜덤 데이터 출력 방식에서 제어부(400)는 외부에서 어드레스가 입력된 후 최종 컨펌 명령어(Confirm Command)가 입력되는 구간(tCCS)에서 더미 카운트 클럭(DM_CK4CNT)을 생성하기 위하여 더미 카운트 인에이블 신호(DM_CNT_EN_L)를 출력한다.
카운트 클럭 생성부(700)는 제어부(400)에서 출력된 더미 카운트 인에이블 신호(DM_CNT_EN_L)에 응답하여 카운트 클럭(CK4CNT)을 생성한다.
이를 좀 더 상세하게 설명하면 다음과 같다.
더미 카운트 클럭 생성부(720)의 인에이블 신호 발생부(721)는 더미 카운트 인에이블 신호(DM_CNT_EN_L)에 응답하여 오실레이터 인에이블 신호(Enable) 및 내부 더미 카운트 인에이블 신호(DM_CNT_EN)를 생성한다. 오실레이터(722)는 오실레이터 인에이블 신호(Enable)에 응답하여 일정한 주기를 갖는 더미 카운트 클럭(DM_CK4CNT)을 생성한다. 오실레이터 제어부(723)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 활성화되고, 오실레이터(722)에서 출력되는 더미 카운트 클럭(DM_CK4CNT)가 설정된 횟수만큼 토글하면 이를 검출하여 더미 클럭 종료 신호(DM_CNT_END)를 출력한다. 인에이블 신호 발생부(721)는 더미 클럭 종료 신호(DM_CNT_END)에 응답하여 오실레이터 인에이블 신호(Enable)를 비활성화시키고 이로 인하여 오실레이터(722)는 더미 카운트 클럭(DM_CK4CNT)의 생성을 중지한다. 결과적으로 더미 카운트 클럭 생성부(720)는 설정된 횟수만큼의 클럭 수를 갖는 더미 카운트 클럭(DM_CK4CNT)의 생성한다.
선택부(730)는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 더미 카운트 클럭(DM_CK4CNT)을 카운트 클럭(CK4CNT)으로 출력한다.
컬럼 어드레스 생성부(800)는 클럭 신호(CLK)가 생성되기 이전에 미리 생성된 카운트 클럭(CK4CNT)을 카운팅하여 컬럼 어드레스(Col_Add)를 생성한다.
Y 디코더(300)는 컬럼 어드레스 생성부(800)에서 생성된 컬럼 어드레스(Col_Add)에 응답하여 페이지 버퍼부(200)에 저장된 다수의 데이터 중 제일 먼저 출력될 데이터(00)를 데이터 라인(DL)으로 전송하여 데이터 라인(DL)과 연결된 파이프 래치로 출력한다. 결과적으로 본원 발명의 실시 예에 따르면, 클럭 신호(CLK)가 생성되기 이전에 더미 카운트 클럭(DM_CK4CNT)을 이용하여 카운트 클럭(CK4CNT)을 생성하고, 생성된 카운트 클럭(CK4CNT)을 이용하여 컬럼 어드레스를 미리 생성하여 첫번째 출력될 데이터를 미리 데이터 라인으로 전송하여 데이터 출력 동작의 시간을 개선할 수 있다.
첫번째 출력될 데이터가 데이터 라인으로 출력된 후, 클럭 신호(CLK)가 토글하기 시작하면, 노멀 카운트 클럭 생성부(710)는 클럭 신호(CLK)에 응답하여 노멀 카운트 클럭(CK4CNT_org)을 생성한다.
선택부(730)는 비활성화되는 내부 더미 카운트 인에이블 신호(DM_CNT_EN)에 응답하여 노멀 카운트 클럭(CK4CNT_org)을 카운트 클럭(CK4CNT)으로 출력한다.
컬럼 어드레스 생성부(800)는 카운트 클럭(CK4CNT)을 카운팅하여 컬럼 어드레스(Col_Add)를 생성한다.
Y 디코더(300)는 컬럼 어드레스 생성부(800)에서 생성된 컬럼 어드레스(Col_Add)에 응답하여 페이지 버퍼부(200)에 저장된 다수의 데이터 중 제일 먼저 출력될 데이터(00)를 제외한 나머지 데이터들(01, 02, 03...)을 데이터 라인(DL)으로 전송하여 데이터 라인(DL)과 연결된 파이프 래치로 출력한다.
상술한 바와 같이 본원 발명의 반도체 메모리 장치는 데이터 출력 동작시 클럭 신호가 토글되기 이전에 더미 카운트 클럭 신호를 이용하여 카운트 클럭 신호를 생성하고 이를 이용하여 컬럼 어드레스를 생성함으로써, 데이터 출력 동작의 마진을 개선하여 데이터 출력 동작을 빠르게 실시할 수 있다.
100 : 메모리 셀 어레이 200 : 페이지 버퍼부
300 : Y 디코더 400 : 제어부
500 : 전압 제공부 600 : X 디코더
700 : 카운트 클럭 생성부 800 : 컬럼 어드레스 생성부
710 : 노멀 카운트 클럭 생성부 720 : 더미 카운트 클럭 생성부
730 : 선택부 721 : 인에이블 신호 발생부
722 : 오실레이터 723 : 오실레이터 제어부

Claims (16)

  1. 데이터 출력 동작 이전에 설정횟수만큼 토글하는 더미 카운트 클럭과 상기 데이터 출력 동작시 토글하는 클럭 신호에 응답하여 카운트 클럭을 생성하기 위한 카운트 클럭 생성부;
    상기 카운트 클럭에 응답하여 컬럼 어드레스를 생성하기 위한 컬럼 어드레스 생성부; 및
    상기 컬럼 어드레스에 응답하여 페이지 버퍼부에 저장된 데이터들을 데이터 라인으로 전송하기 위한 Y 디코더를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 카운트 클럭 생성부는 상기 클럭 신호에 응답하여 노멀 카운트 클럭을 생성하기 위한 노멀 카운트 클럭 생성부;
    상기 데이터 출력 동작 이전에 활성화되는 더미 클럭 인에이블 신호에 응답하여 내부 더미 카운트 클럭 인에이블 신호 및 더미 카운트 클럭을 생성하기 위한 더미 카운트 클럭 생성부; 및
    상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 상기 노멀 카운트 클럭 또는 상기 더미 카운트 클럭을 상기 카운트 클럭으로 출력하기 위한 선택부를 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 더미 카운트 클럭 생성부는 상기 더미 클럭 인에이블 신호에 응답하여 상기 내부 더미 카운트 클럭 인에이블 신호 및 오실레이터 인에이블 신호를 생성하며, 더미 카운트 종료 신호에 응답하여 상기 오실레이터 인에이블 신호를 비활성화시키기 위한 인에이블 신호 발생부;
    상기 오실레이터 인에이블 신호에 응답하여 일정한 주기를 갖는 상기 더미 카운트 클럭을 생성하기 위한 오실레이터; 및
    상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 활성화되고, 상기 상기 더미 카운트 클럭이 설정 횟수만큼 토글하면 상기 더미 카운트 종료 신호를 생성하기 위한 오실레이터 제어부를 포함하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 인에이블 신호 발생부는 상기 더미 클럭 인에이블 신호를 지연시켜 출력하기 위한 지연부; 및
    상기 지연부에서 출력된 지연 신호와 상기 더미 클럭 종료 신호에 응답하여 상기 오실레이터 인에이블 신호를 출력하기 위한 논리 게이트를 포함하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 오실레이터는 상기 오실레이터 인에이블 신호와 피드백 신호를 논리 조합하여 상기 더미 카운트 클럭을 생성하기 위한 논리 게이트; 및
    상기 더미 카운트 클럭을 설정 시간 만큼 지연시킨 후 반전시켜 상기 피드백 신호로 출력하기 위한 지연부를 포함하는 반도체 메모리 장치.
  6. 제 3 항에 있어서,
    상기 오실레이터 제어부는 상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 활성화되고, 전원 전압을 상기 더미 카운트 클럭에 동기화시켜 출력하기 위한 제1 플립플랍부; 및
    상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 활성화되고, 상기 제1 플립플랍부의 출력 신호를 상기 더미 카운트 클럭에 동기화시켜 상기 더미 카운트 종료 신호로 출력하기 위한 제2 플립 플랍부를 포함하는 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 데이터 출력 동작 이전은 노멀 데이터 출력 동작 중 비지 구간이거나 랜덤 데이터 출력 동작 중 최종 컨펌 명령어가 입력되는 구간인 반도체 메모리 장치.
  8. 다수의 독출 데이터를 임시 저장하는 페이지 버퍼부;
    상기 페이지 버퍼부에 임시 저장된 상기 다수의 독출 데이터들을 컬럼 어드레스에 응답하여 데이터 라인으로 전송하기 위한 Y 디코더;
    클럭 신호에 응답하여 카운트 클럭을 생성하되, 상기 클럭 신호가 입력되기 이전에 더미 클럭 인에이블 신호에 응답하여 상기 카운트 클럭을 미리 생성하기 위한 카운트 클럭 생성부; 및
    상기 카운트 클럭을 카운팅하여 상기 컬럼 어드레스를 생성하기 위한 컬럼 어드레스 생성부를 포함하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 카운트 클럭 생성부는 상기 클럭 신호에 응답하여 노멀 카운트 클럭을 생성하기 위한 노멀 카운트 클럭 생성부;
    상기 더미 클럭 인에이블 신호에 응답하여 내부 더미 카운트 클럭 인에이블 신호 및 더미 카운트 클럭을 생성하기 위한 더미 카운트 클럭 생성부; 및
    상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 상기 노멀 카운트 클럭 또는 상기 더미 카운트 클럭을 상기 카운트 클럭으로 출력하기 위한 선택부를 포함하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 더미 카운트 클럭 생성부는 상기 더미 클럭 인에이블 신호에 응답하여 상기 내부 더미 카운트 클럭 인에이블 신호 및 오실레이터 인에이블 신호를 생성하며, 더미 카운트 종료 신호에 응답하여 상기 오실레이터 인에이블 신호를 비활성화시키기 위한 인에이블 신호 발생부;
    상기 오실레이터 인에이블 신호에 응답하여 일정한 주기를 갖는 상기 더미 카운트 클럭을 생성하기 위한 오실레이터; 및
    상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 활성화되고, 상기 상기 더미 카운트 클럭이 설정 횟수만큼 토글하면 상기 더미 카운트 종료 신호를 생성하기 위한 오실레이터 제어부를 포함하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 인에이블 신호 발생부는 상기 더미 클럭 인에이블 신호를 지연시켜 출력하기 위한 지연부; 및
    상기 지연부에서 출력된 지연 신호와 상기 더미 클럭 종료 신호에 응답하여 상기 오실레이터 인에이블 신호를 출력하기 위한 논리 게이트를 포함하는 반도체 메모리 장치.
  12. 제 10 항에 있어서,
    상기 오실레이터는 상기 오실레이터 인에이블 신호와 피드백 신호를 논리 조합하여 상기 더미 카운트 클럭을 생성하기 위한 논리 게이트; 및
    상기 더미 카운트 클럭을 설정 시간 만큼 지연시킨 후 반전시켜 상기 피드백 신호로 출력하기 위한 지연부를 포함하는 반도체 메모리 장치.
  13. 제 10 항에 있어서,
    상기 오실레이터 제어부는 상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 활성화되고, 전원 전압을 상기 더미 카운트 클럭에 동기화시켜 출력하기 위한 제1 플립플랍부; 및
    상기 내부 더미 카운트 클럭 인에이블 신호에 응답하여 활성화되고, 상기 제1 플립플랍부의 출력 신호를 상기 더미 카운트 클럭에 동기화시켜 상기 더미 카운트 종료 신호로 출력하기 위한 제2 플립 플랍부를 포함하는 반도체 메모리 장치.
  14. 설정횟수만큼 토글하는 더미 카운트 클럭을 생성하는 단계;
    상기 더미 카운트 클럭에 응답하여 제1 카운트 클럭을 생성하는 단계;
    상기 제1 카운트 클럭을 카운팅하여 제1 컬럼 어드레스를 생성하는 단계; 및
    상기 제1 컬럼 어드레스에 응답하여 페이지 버퍼에 저장된 데이터 중 첫 번째 출력 데이터를 데이터 라인으로 출력하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 데이터 출력 동작시 활성화되는 클럭 신호에 응답하여 노멀 카운트 클럭을 생성하는 단계;
    상기 노멀 카운트 클럭에 응답하여 제2 카운트 클럭을 생성하는 단계;
    상기 제2 카운트 클럭들을 카운팅하여 복수의 제2 컬럼 어드레스들을 순차적으로 생성하는 단계; 및
    상기 복수의 제2 컬럼 어드레스들에 응답하여 페이지 버퍼에 저장된 데이터 중 상기 첫번째 출력 데이터를 제외한 나머지 출력 데이터를 상기 데이터 라인으로 출력하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  16. 제 14 항에 있어서,
    상기 더미 카운트 클럭을 생성하는 단계는 노멀 데이터 출력 동작 중 비지 구간 또는 랜덤 데이터 출력 동작 중 최종 컨펌 명령어가 입력되는 구간에서 수행되는 반도체 메모리 장치의 동작 방법.
KR1020110055531A 2011-06-09 2011-06-09 반도체 메모리 장치 및 그 동작 방법 KR101253443B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110055531A KR101253443B1 (ko) 2011-06-09 2011-06-09 반도체 메모리 장치 및 그 동작 방법
TW101120812A TWI540429B (zh) 2011-06-09 2012-06-08 半導體記憶體裝置及操作其之方法
US13/492,204 US8767480B2 (en) 2011-06-09 2012-06-08 Semiconductor memory device and method of operating the same
CN201210191049.0A CN102820058B (zh) 2011-06-09 2012-06-11 半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055531A KR101253443B1 (ko) 2011-06-09 2011-06-09 반도체 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120136534A KR20120136534A (ko) 2012-12-20
KR101253443B1 true KR101253443B1 (ko) 2013-04-11

Family

ID=47293105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055531A KR101253443B1 (ko) 2011-06-09 2011-06-09 반도체 메모리 장치 및 그 동작 방법

Country Status (4)

Country Link
US (1) US8767480B2 (ko)
KR (1) KR101253443B1 (ko)
CN (1) CN102820058B (ko)
TW (1) TWI540429B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204025B2 (ja) * 2013-03-05 2017-09-27 シナプティクス・ジャパン合同会社 ドライバｉｃ
KR20150130848A (ko) * 2014-05-14 2015-11-24 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102366973B1 (ko) * 2018-03-26 2022-02-24 삼성전자주식회사 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019161A (ko) * 1998-09-09 2000-04-06 김영환 플래시 메모리의 데이터 리드속도 향상회로
KR20040064862A (ko) * 2003-01-10 2004-07-21 주식회사 하이닉스반도체 듀티 보정 회로를 구비한 아날로그 지연고정루프

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211977A (ja) * 1985-07-10 1987-01-20 Toshiba Corp 画像メモリ
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JP2824712B2 (ja) * 1992-03-25 1998-11-18 三菱電機株式会社 半導体メモリ装置
JP4268726B2 (ja) * 1999-05-31 2009-05-27 株式会社ルネサステクノロジ 半導体装置
JP2006048749A (ja) * 2004-07-30 2006-02-16 Seiko Epson Corp 不揮発性記憶装置及び不揮発性記憶装置のデータ書き込み方法
KR100680478B1 (ko) * 2005-03-22 2007-02-08 주식회사 하이닉스반도체 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019161A (ko) * 1998-09-09 2000-04-06 김영환 플래시 메모리의 데이터 리드속도 향상회로
KR20040064862A (ko) * 2003-01-10 2004-07-21 주식회사 하이닉스반도체 듀티 보정 회로를 구비한 아날로그 지연고정루프

Also Published As

Publication number Publication date
TW201308076A (zh) 2013-02-16
CN102820058B (zh) 2017-06-16
TWI540429B (zh) 2016-07-01
KR20120136534A (ko) 2012-12-20
US20120314518A1 (en) 2012-12-13
CN102820058A (zh) 2012-12-12
US8767480B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
KR102401526B1 (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
KR101113331B1 (ko) 데이터입력회로
US7529140B2 (en) Semiconductor memory device
US9275700B2 (en) Semiconductor device
US9892770B2 (en) Methods and apparatuses for command shifter reduction
US8320205B2 (en) Semiconductor memory device, semiconductor system including the semiconductor memory device, and method for operating the semiconductor memory device
KR101996003B1 (ko) 클록 제어 장치
KR20120045320A (ko) 반도체 메모리 장치 및 그 동작방법
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
JP2006309915A (ja) 半導体メモリ素子
KR101253443B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR102231970B1 (ko) 반도체 장치
KR100718038B1 (ko) 반도체 메모리 장치의 뱅크 선택 회로
KR101132797B1 (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
KR100748461B1 (ko) 반도체 메모리 장치의 데이터 입력 회로 및 방법
US20110128811A1 (en) Internal command generation circuit
US20150035575A1 (en) Data output circuits
US20120030497A1 (en) Control circuit and operating method thereof
KR101046997B1 (ko) 데이터 입력회로
KR101003127B1 (ko) 반도체 메모리 장치 및 그 제어 방법
KR101027686B1 (ko) 반도체 메모리 장치
KR101215647B1 (ko) 반도체메모리장치
KR100930418B1 (ko) 데이터 레지스터 제어 회로 및 이를 포함하는 데이터 레지스터 회로
KR100997436B1 (ko) 반도체 메모리장치의 펄스생성회로 및 방법
JP2014078313A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7