JP6204025B2 - ドライバｉｃ - Google Patents
ドライバｉｃ Download PDFInfo
- Publication number
- JP6204025B2 JP6204025B2 JP2013042749A JP2013042749A JP6204025B2 JP 6204025 B2 JP6204025 B2 JP 6204025B2 JP 2013042749 A JP2013042749 A JP 2013042749A JP 2013042749 A JP2013042749 A JP 2013042749A JP 6204025 B2 JP6204025 B2 JP 6204025B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- period
- dummy
- line
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Description
本発明は、表示パネルの表示駆動と非表示駆動を行うドライバＩＣに係り、特に非表示から表示に復帰するときの駆動制御技術に関し、例えばタッチパネルがインセル形態で組み込まれた液晶パネルの駆動を制御するドライバＩＣに適用して有効な技術に関する。
タブレット端末やスマートフォンなどの携帯情報端末のユーザインタフェースにはタッチパネルが多く利用されており、従来のモバイル用パネルモジュールは表示パネルとタッチパネルが独立したオンセル方式が主流であったが、近年より薄型化が可能な表示パネルとタッチパネルが一体化したインセル方式が普及しつつある。特に、パネルモジュールの薄型化が可能にするインセル方式では、表示パネルとタッチセンサが回路を共有しているため、タッチ検出信号に対する良好なSN比（高いセンシングSN比）を実現するためには表示駆動していない非表示駆動期間にセンシングを行うのが好ましい。センシングSN比の向上と言う点ではオンセル方式のパネルモジュールも同様であり、表示パネルとタッチセンサが回路を共有していなくても、容量性結合などによるノイズの影響があるからである。
特許文献１には液晶表示パネルを駆動する表示ドライバが表示領域を時分割で駆動し、表示駆動とタッチパネルによるタッチ検出とを交互に行うことを可能にして、タッチ検出動作における検出ノイズを低減することが記載される。即ち、１フレームを表示モードとタッチセンシングモードに分割し、両モードが交互に実行されるようにゲートドライバ、データドライバ及びタッチコントローラをタイミングコントローラにより制御する。このシステムは、画像表示を数ライン毎に断続的に行い、表示ドライバからの画像出力が停止している期間にタッチセンスを行うことで高いタッチ検出精度を実現しようとするものである。
本発明者は表示駆動とタッチ検出を交互に行うことについて検討した。これによれば、表示駆動を断続的に行うことで非表示駆動期間を生成し、この間にタッチ検出を行う方式において、表示ドライバはフレーム周波数を変えずに１フレーム中に非表示駆動期間を確保するため、非表示駆動期間において通常の表示タイミングより高速で表示パネルのソース電極（信号電極）及びゲート電極（走査電極）を動作させる必要がある。そうすると、表示駆動期間の駆動能力を通常より大きくする必要があるため、表示駆動と非表示駆動における負荷電流（負荷に応じて信号電極を駆動する駆動回路の出力電流）の差が大きく、かつ１フレーム表示中に表示動作が断続的に行われるため、表示駆動復帰の境界において表示パネルの負荷電流が大きく変動し、表示パネルの信号電極への印可電圧が変化して、復帰境界で隣接する表示ラインに輝度差が発生することが明らかになった。この点について、本発明者による公知ではない検討図面を参照しながら更に説明する。
図４には非表示駆動を行わない場合のパネル負荷電流と時間の関係を概念的に例示し、図５には非表示駆動を行った場合のパネル負荷電流と時間の関係を概念的に例示する。各図では便宜上、全ライン同一電荷を印加し、一部のみを拡大して図示している。
図４では、表示駆動期間は常に一定の間隔で表示動作を行っているため、非表示駆動期間においてパネル負荷電流の変化は小さく、画質も問題ない。これに対して図５では、負荷電流の最も小さい非表示駆動から表示駆動へ遷移した直後の時間Ｔ１においてパネル負荷電流が大きく変動し、表示駆動を連続している時間Ｔ２に比べてソース、ゲート出力電圧が高く(または低く)なり、または傾きが急に(または緩やかに)なるため、画素に印可される電圧の積分量、すなわち輝度が時間Ｔ２のラインの輝度に比べて、変化してしまう。これが、非表示から表示への復帰境界で隣接する表示ラインに発生する輝度差である。
本発明の目的は、表示駆動と非表示駆動を交互に行い、非表示駆動から表示駆動に復帰する際の表示パネルの輝度変化を低減することにある。
上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、一つの表示フレーム期間の中を単数又は複数の表示駆動期間と非表示駆動期間に分け、非表示駆動期間から表示駆動期間に移る直前に、ダミー駆動期間を挿入する。ダミー駆動期間では前記非表示駆動期間における信号電極の駆動停止時における表示データから変化されたダミーデータを用いて信号電極の駆動を開始する。その後に、表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて信号電極を駆動する。これによれば、非表示駆動期間から表示駆動期間に移る直前に挿入されたダミー駆動期間により、表示ラインを非選択として駆動停止時の表示データから変化されたダミーデータで信号電極を駆動してから、表示駆動期間に復帰するから、長時間の表示駆動停止から表示に復帰した先頭ラインの表示パネルの負荷電流の変動のピークを低減可能になる。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、表示駆動と非表示駆動を交互に行い、非表示駆動から表示駆動に復帰する際の表示パネルの輝度変化を低減することができる。
１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕＜非表示駆動期間から表示駆動期間に移る直前にダミー駆動期間を挿入する＞
ドライバＩＣ（４）は、表示パネル（２）の表示ライン毎に複数の信号電極（ＳＬ１〜ＳＬｊ）を駆動して表示を行うためのドライバであって、前記信号電極を駆動するための駆動回路（２０）と、一つの表示フレーム期間の中を、表示駆動期間（Ｔ１〜Ｔ３）、表示駆動期間に続く非表示駆動期間（Ｔ３〜Ｔ５）、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間（Ｔ５〜Ｔ７）に分けて前記駆動回路を制御する駆動制御回路（４０）とを備える。前記駆動制御回路は、表示駆動期間において表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて前記駆動回路に前記複数の信号電極を駆動させ、非表示駆動期間において表示ラインを非選択とし前記駆動回路に信号電極の駆動を停止させ、ダミー駆動期間において前記非表示駆動期間における駆動停止時の表示データから変化されたダミーデータを用いて前記駆動回路に信号電極の駆動を開始させる。
ドライバＩＣ（４）は、表示パネル（２）の表示ライン毎に複数の信号電極（ＳＬ１〜ＳＬｊ）を駆動して表示を行うためのドライバであって、前記信号電極を駆動するための駆動回路（２０）と、一つの表示フレーム期間の中を、表示駆動期間（Ｔ１〜Ｔ３）、表示駆動期間に続く非表示駆動期間（Ｔ３〜Ｔ５）、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間（Ｔ５〜Ｔ７）に分けて前記駆動回路を制御する駆動制御回路（４０）とを備える。前記駆動制御回路は、表示駆動期間において表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて前記駆動回路に前記複数の信号電極を駆動させ、非表示駆動期間において表示ラインを非選択とし前記駆動回路に信号電極の駆動を停止させ、ダミー駆動期間において前記非表示駆動期間における駆動停止時の表示データから変化されたダミーデータを用いて前記駆動回路に信号電極の駆動を開始させる。
これによれば、非表示駆動期間から表示駆動期間に移る直前に挿入されたダミー駆動期間により、表示ラインを非選択として駆動停止時の表示データから変化されたダミーデータで信号電極を駆動してから、表示駆動期間に復帰するから、長時間の表示駆動停止から表示に復帰した先頭ラインの表示パネルの負荷電流の変動のピークを低減することでき、非表示駆動から表示駆動に復帰する際の表示パネルの輝度変化を低減することができる。
〔２〕＜複数表示ライン分のデータをダミーデータに用いる＞
項１において、前記駆動制御回路は一つのダミー駆動期間で複数表示ライン分の異なるデータをダミーデータに用いて前記信号電極を複数表示ライン分駆動させる。
項１において、前記駆動制御回路は一つのダミー駆動期間で複数表示ライン分の異なるデータをダミーデータに用いて前記信号電極を複数表示ライン分駆動させる。
これによれば、ダミーデータとして表示データ又は特定階調電圧のデータの何れを用いてもよく、複数表示ライン分の異なるデータで前記信号電極が複数表示ライン分駆動されるから、表示駆動停止から表示に復帰するまでの過程で表示パネルの負荷電流を複数回に亘って徐々に変化させることが容易になり、表示駆動停止から表示に復帰した先頭ラインの表示パネルの負荷電流の変動ピークを更に低減することが可能になる。
〔３〕＜駆動停止時の表示データ及びその前の表示データを再帰的に読み出してダミーデータに用いる＞
項２において、前記駆動制御回路は前記非表示駆動期間における駆動停止時の表示データ及びその前の表示データを再帰的に読み出してダミーデータに用いる。
項２において、前記駆動制御回路は前記非表示駆動期間における駆動停止時の表示データ及びその前の表示データを再帰的に読み出してダミーデータに用いる。
これによれば、ダミー駆動期間から表示駆動期間に切り替わる直前で信号電極の駆動状態が前記非表示駆動期間における駆動停止時の状態に対応されるので、表示駆動が再開されたときの表示の連続性と言う点で好ましい。
〔４〕＜読み出しアドレスの再帰的制御＞
項３において、前記駆動制御回路は、表示データを格納する表示ＲＡＭ（４１）と、表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路（４４）と、前記アドレス生成回路による読み出しアドレスの生成を制御するアドレス制御回路（４５）とを有する。前記アドレス制御回路は、表示ラインの切り替え周期である表示ライン周期に同期して表示駆動期間における読み出しアドレスを更新する制御と、表示駆動期間の最後に更新された読み出しアドレスを基点にダミーライン数だけ読み出しアドレスを遡ってダミー駆動期間における読み出しアドレスとして更新する制御とを行う。
項３において、前記駆動制御回路は、表示データを格納する表示ＲＡＭ（４１）と、表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路（４４）と、前記アドレス生成回路による読み出しアドレスの生成を制御するアドレス制御回路（４５）とを有する。前記アドレス制御回路は、表示ラインの切り替え周期である表示ライン周期に同期して表示駆動期間における読み出しアドレスを更新する制御と、表示駆動期間の最後に更新された読み出しアドレスを基点にダミーライン数だけ読み出しアドレスを遡ってダミー駆動期間における読み出しアドレスとして更新する制御とを行う。
これによれば、表示駆動期間の最後の読み出しアドレスを基点にこれを遡った読み出しアドレスを再帰的に読み出してダミー駆動期間における読み出しアドレスとして更新する機能をアドレス制御機能に追加しているので、ダミー駆動期間において表示データを再帰的に読み出してダミーデータとするアドレス制御機能を比較的簡単に実現することができる。
〔５〕＜表示リードアドレスカウンタ停止中にダミーラインカウンタでダミーデータの読み出しアドレスを生成＞
項４において、前記アドレス制御回路（４５）は、指定された表示ライン周期毎のラインカウントクロック（ＬＩＮＥＣＮＴ＿ＥＮ）を表示フレーム単位でアップカウントするラインカウンタ（４０１）と、指定されたダミーライン周期毎のダミーラインカウントクロック（ＲＥＷＣＮＴ＿ＥＮ）を初期値からダウンカウントするダミーラインカウンタ（４１１）と、前記ラインカウンタのカウント値に応じて表示駆動期間、非表示駆動期間、及びダミー駆動期間の状態を制御するステート制御回路（４０２）とを有する。前記アドレス生成回路は、前記ラインカウントクロックをアップカウントする表示リードアドレスカウンタ（４２０）を有する。前記ステート制御回路は、表示駆動期間において前記表示リードアドレスカウンタをカウントアップして読み出しアドレスを生成させ、表示駆動期間から非表示駆動期間への遷移に際して表示リードアドレスカウンタのカウント動作を停止し、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウンタをカウント動作させ、このカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成させる。
項４において、前記アドレス制御回路（４５）は、指定された表示ライン周期毎のラインカウントクロック（ＬＩＮＥＣＮＴ＿ＥＮ）を表示フレーム単位でアップカウントするラインカウンタ（４０１）と、指定されたダミーライン周期毎のダミーラインカウントクロック（ＲＥＷＣＮＴ＿ＥＮ）を初期値からダウンカウントするダミーラインカウンタ（４１１）と、前記ラインカウンタのカウント値に応じて表示駆動期間、非表示駆動期間、及びダミー駆動期間の状態を制御するステート制御回路（４０２）とを有する。前記アドレス生成回路は、前記ラインカウントクロックをアップカウントする表示リードアドレスカウンタ（４２０）を有する。前記ステート制御回路は、表示駆動期間において前記表示リードアドレスカウンタをカウントアップして読み出しアドレスを生成させ、表示駆動期間から非表示駆動期間への遷移に際して表示リードアドレスカウンタのカウント動作を停止し、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウンタをカウント動作させ、このカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成させる。
これによれば、ラインカウンタ、ダミーラインカウンタ、ステート制御回路を採用し、ダミーラインカウンタのカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成するという、比較的規模の小さな回路構成の追加で、表示データを再帰的に読み出してダミーデータとするアドレス制御機能の実現が可能になる。
〔６〕＜ダミーデータの読み出しアドレス生成用の演算回路とアドレスセレクタ＞
項５において、前記アドレス生成回路は更に、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウントクロックを初期値からダウンカウントして得られたダウンカウント値を表示駆動期間の最後に更新された表示リードアドレスカウンタのカウント値から減算する減算回路（４２３）と、表示駆動期間において前記表示リードアドレスカウンタのカウント値を選択し、ダミー駆動期間において前記減算回路の出力を選択して前記読み出しアドレスとするアドレスセレクタ（４２４）とを有する。
項５において、前記アドレス生成回路は更に、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウントクロックを初期値からダウンカウントして得られたダウンカウント値を表示駆動期間の最後に更新された表示リードアドレスカウンタのカウント値から減算する減算回路（４２３）と、表示駆動期間において前記表示リードアドレスカウンタのカウント値を選択し、ダミー駆動期間において前記減算回路の出力を選択して前記読み出しアドレスとするアドレスセレクタ（４２４）とを有する。
これによれば、表示データを再帰的に読み出すアドレス生成機能を表示リードアドレスカウンタに減算回路とセレクタを追加することで容易に実現することができる。
〔７〕＜可変可能な表示ライン周期とダミーライン周期＞
項６において、プリセット値に応じた周期毎にラインカウントクロックを生成する表示ライン周期カウンタ（４００）と、プリセット値に応じた周期毎にダミーラインカウントクロックを生成するダミーライン周期カウンタ（４１０）と、表示ライン周期カウンタのプリセット値として、表示駆動期間のための表示ライン周期を指定する第１プリセット値（ＲＴＮ）又は非表示駆動期間及びダミー駆動期間のための表示ライン周期を指定する第２プリセット値（ＴＳ＿ＰＲＤ＋ＲＴＮ×３）を選択する第１の周期セレクタ（５１）と、ダミー表示ライン周期カウンタのプリセット値として、ダミー駆動期間のためのダミー表示ライン周期を指定する第３プリセット値（ＲＴＮ）又は非表示駆動期間のためのダミー表示ライン周期を指定する第４プリセット値（ＴＳ＿ＰＲＤ）を選択する第２の周期セレクタ（５２）とを有する。
項６において、プリセット値に応じた周期毎にラインカウントクロックを生成する表示ライン周期カウンタ（４００）と、プリセット値に応じた周期毎にダミーラインカウントクロックを生成するダミーライン周期カウンタ（４１０）と、表示ライン周期カウンタのプリセット値として、表示駆動期間のための表示ライン周期を指定する第１プリセット値（ＲＴＮ）又は非表示駆動期間及びダミー駆動期間のための表示ライン周期を指定する第２プリセット値（ＴＳ＿ＰＲＤ＋ＲＴＮ×３）を選択する第１の周期セレクタ（５１）と、ダミー表示ライン周期カウンタのプリセット値として、ダミー駆動期間のためのダミー表示ライン周期を指定する第３プリセット値（ＲＴＮ）又は非表示駆動期間のためのダミー表示ライン周期を指定する第４プリセット値（ＴＳ＿ＰＲＤ）を選択する第２の周期セレクタ（５２）とを有する。
これによれば、表示パネルの表示ラインの規模（表示ラインの総数）に合わせてラインカウンタのインクリメント周期を決めることが必要になるという前提において、ダミー駆動期間で上記再帰的に表示データを指定するためのリードアドレスを、表示パネルの表示ラインの規模に合わせて生成することが容易になる。
〔８〕＜ステート制御回路による周期セレクタ制御＞
項７において、前記ステート制御回路が前記第１の周期セレクタ及び第２の周期セレクタの選択制御を行う。
項７において、前記ステート制御回路が前記第１の周期セレクタ及び第２の周期セレクタの選択制御を行う。
これによれば、表示駆動期間、非表示駆動期間及びダミー駆動期間に応じたセレクタの選択制御が容易になる。
〔９〕＜プリセット値の設定容易性＞
項８において、前記非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期（ＴＳ＿ＰＲＤ）とダミー駆動期間のためのダミー表示ライン周期（ＲＴＮ）の整数倍の周期との和に等しくされ、前記第１プリセット値（ＲＴＮ）と前記第３プリセット値（ＲＴＮ）は同じ値である。
項８において、前記非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期（ＴＳ＿ＰＲＤ）とダミー駆動期間のためのダミー表示ライン周期（ＲＴＮ）の整数倍の周期との和に等しくされ、前記第１プリセット値（ＲＴＮ）と前記第３プリセット値（ＲＴＮ）は同じ値である。
これによれば、プリセット値相互間での整合性を保ちながらプリセット値の設定を容易に行うことが可能になる。
〔１０〕＜プリセット値可変のレジスタ回路＞
項９において、前記第１プリセット値乃至第４プリセット値を決定するための制御データが書き換え可能に設定されるレジスタ回路（６０）を有する。
項９において、前記第１プリセット値乃至第４プリセット値を決定するための制御データが書き換え可能に設定されるレジスタ回路（６０）を有する。
これによれば、プリセット値の設定が可変になる。
〔１１〕＜表示、非表示、及びダミー夫々の駆動期間可変のレジスタ回路＞
項５において、前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を前記ラインカウンタのカウント値で指定するための制御データが書き換え可能に設定されるレジスタ回路（６０）を有する。
項５において、前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を前記ラインカウンタのカウント値で指定するための制御データが書き換え可能に設定されるレジスタ回路（６０）を有する。
これによれば、表示駆動期間、非表示駆動期間及びダミー駆動期間の設定が可変になる。
〔１２〕＜非表示駆動期間から表示駆動期間に移る直前にダミー駆動期間を挿入する＞
ドライバＩＣ（４）は、表示パネルの表示ライン毎に複数の信号電極を駆動して表示を行うための表示ドライバ（１０）と、前記表示ドライバによる非表示駆動期間にタッチパネルを駆動してタッチ検出を行なうことが可能なタッチパネルコントローラ（１１）とを有する。前記表示ドライバは、前記信号電極を駆動するための駆動回路（２０）と、一つの表示フレーム期間の中を、表示駆動期間（Ｔ１〜Ｔ３）、表示駆動期間に続く非表示駆動期間（Ｔ３〜Ｔ５）、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間（Ｔ５〜Ｔ７）に分けて前記駆動回路を制御する駆動制御回路（４０）とを備える。前記駆動制御回路は、表示駆動期間において表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて前記駆動回路に前記複数の信号電極を駆動させ、非表示駆動期間において表示ラインを非選択とし前記駆動回路に信号電極の駆動を停止させ、ダミー駆動期間において前記非表示駆動期間における駆動停止時の表示データから変化されたダミーデータを用いて前記駆動回路に複数の信号電極の駆動を開始させる。
ドライバＩＣ（４）は、表示パネルの表示ライン毎に複数の信号電極を駆動して表示を行うための表示ドライバ（１０）と、前記表示ドライバによる非表示駆動期間にタッチパネルを駆動してタッチ検出を行なうことが可能なタッチパネルコントローラ（１１）とを有する。前記表示ドライバは、前記信号電極を駆動するための駆動回路（２０）と、一つの表示フレーム期間の中を、表示駆動期間（Ｔ１〜Ｔ３）、表示駆動期間に続く非表示駆動期間（Ｔ３〜Ｔ５）、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間（Ｔ５〜Ｔ７）に分けて前記駆動回路を制御する駆動制御回路（４０）とを備える。前記駆動制御回路は、表示駆動期間において表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて前記駆動回路に前記複数の信号電極を駆動させ、非表示駆動期間において表示ラインを非選択とし前記駆動回路に信号電極の駆動を停止させ、ダミー駆動期間において前記非表示駆動期間における駆動停止時の表示データから変化されたダミーデータを用いて前記駆動回路に複数の信号電極の駆動を開始させる。
これによれば、項１と同様に、非表示駆動から表示駆動に復帰する際の表示パネルの輝度変化を低減することができる。
〔１３〕＜読み出しアドレスの再帰的制御＞
項１２において、前記駆動制御回路は、表示データを格納する表示ＲＡＭ（４１）と、表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路（４４）と、前記アドレス生成回路による読み出しアドレスの生成を制御するアドレス制御回路（４５）とを有する。前記アドレス制御回路は、表示ラインの切り替え周期である表示ライン周期に同期して表示駆動期間における読み出しアドレスを更新する制御と、表示駆動期間の最後に更新された読み出しアドレス及びその前の読み出しアドレスを再帰的に読み出してダミー駆動期間における読み出しアドレスとして更新する制御とを行う。
項１２において、前記駆動制御回路は、表示データを格納する表示ＲＡＭ（４１）と、表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路（４４）と、前記アドレス生成回路による読み出しアドレスの生成を制御するアドレス制御回路（４５）とを有する。前記アドレス制御回路は、表示ラインの切り替え周期である表示ライン周期に同期して表示駆動期間における読み出しアドレスを更新する制御と、表示駆動期間の最後に更新された読み出しアドレス及びその前の読み出しアドレスを再帰的に読み出してダミー駆動期間における読み出しアドレスとして更新する制御とを行う。
これによれば、表示駆動期間の最後の読み出しアドレスを基点にダミーライン数だけ読み出しアドレスを再帰的に読み出してダミー駆動期間における読み出しアドレスとして更新する機能をアドレス制御機能に追加しているので、ダミー駆動期間において表示データを再帰的に読み出してダミーデータとするアドレス制御機能を比較的簡単に実現することができる。
〔１４〕＜表示リードアドレスカウンタ停止中にダミーラインカウンタでダミーデータの読み出しアドレスを生成＞
項１３において、前記アドレス制御回路は、指定された表示ライン周期毎のラインカウントクロック（ＬＩＮＥＣＮＴ＿ＥＮ）を表示フレーム単位でアップカウントするラインカウンタ（４０１）と、指定されたダミーライン周期毎のダミーラインカウントクロック（ＲＥＷＣＮＴ＿ＥＮ）を初期値からダウンカウントするダミーラインカウンタ（４７）と、前記ラインカウンタのカウント値に応じて表示駆動期間、非表示駆動期間、及びダミー駆動期間の状態を制御するステート制御回路（４０２）とを有する。前記アドレス生成回路は、前記ラインカウントクロックをアップカウントする表示リードアドレスカウンタ（４２０）を有する。前記ステート制御回路は、表示駆動期間において前記表示リードアドレスカウンタをカウントアップして読み出しアドレスを生成させ、表示駆動期間から非表示駆動期間への遷移に際して表示リードアドレスカウンタのカウント動作を停止し、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウンタをカウント動作させ、このカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成させる。
項１３において、前記アドレス制御回路は、指定された表示ライン周期毎のラインカウントクロック（ＬＩＮＥＣＮＴ＿ＥＮ）を表示フレーム単位でアップカウントするラインカウンタ（４０１）と、指定されたダミーライン周期毎のダミーラインカウントクロック（ＲＥＷＣＮＴ＿ＥＮ）を初期値からダウンカウントするダミーラインカウンタ（４７）と、前記ラインカウンタのカウント値に応じて表示駆動期間、非表示駆動期間、及びダミー駆動期間の状態を制御するステート制御回路（４０２）とを有する。前記アドレス生成回路は、前記ラインカウントクロックをアップカウントする表示リードアドレスカウンタ（４２０）を有する。前記ステート制御回路は、表示駆動期間において前記表示リードアドレスカウンタをカウントアップして読み出しアドレスを生成させ、表示駆動期間から非表示駆動期間への遷移に際して表示リードアドレスカウンタのカウント動作を停止し、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウンタをカウント動作させ、このカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成させる。
これによれば、ラインカウンタ、ダミーラインカウンタ、ステート制御回路を採用し、ダミーラインカウンタのカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成するという、比較的規模の小さな回路構成の追加で、表示データを再帰的に読み出してダミーデータとするアドレス制御機能の実現が可能になる。
〔１５〕＜ラインカウンタのカウント値に基づいて表示、非表示及びダミーの各駆動期間を決定＞
項１４において、前記ステート制御回路はラインカウンタのカウント値を参照データと比較することによって前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を決定する。
項１４において、前記ステート制御回路はラインカウンタのカウント値を参照データと比較することによって前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を決定する。
これによれば、参照値によって表示駆動期間、非表示駆動期間及びダミー駆動期間を容易に決定することができる。
〔１６〕＜表示、非表示、及びダミーの各駆動期間可変のレジスタ回路＞
項１５において、前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を決定するための参照データが書き換え可能に設定されるレジスタ回路（６０）を有する。
項１５において、前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を決定するための参照データが書き換え可能に設定されるレジスタ回路（６０）を有する。
これによれば、表示駆動期間、非表示駆動期間及びダミー駆動期間の設定が可変になる。
〔１７〕＜ダミーデータの読み出しアドレス生成用の演算回路とアドレスセレクタ＞
項１４において、前記アドレス生成回路は更に、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウントクロックを初期値からダウンカウントして得られたダウンカウント値を表示駆動期間の最後に更新された表示リードアドレスカウンタのカウント値から減算する減算回路（４２３）と、表示駆動期間において前記表示リードアドレスカウンタのカウント値を選択し、ダミー駆動期間において前記減算回路の出力を選択して前記読み出しアドレスとするアドレスセレクタ（４２４）とを有する。
項１４において、前記アドレス生成回路は更に、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウントクロックを初期値からダウンカウントして得られたダウンカウント値を表示駆動期間の最後に更新された表示リードアドレスカウンタのカウント値から減算する減算回路（４２３）と、表示駆動期間において前記表示リードアドレスカウンタのカウント値を選択し、ダミー駆動期間において前記減算回路の出力を選択して前記読み出しアドレスとするアドレスセレクタ（４２４）とを有する。
これによれば、表示データを再帰的に読み出すアドレス生成機能を表示リードアドレスカウンタに減算回路とセレクタを追加することで容易に実現することができる。
〔１８〕＜可変可能な表示ライン周期とダミーライン周期＞
項１７において、プリセット値に応じた周期毎にラインカウントクロックを生成する表示ライン周期カウンタ（４００）と、プリセット値に応じた周期毎にダミーラインカウントクロックを生成するダミーライン周期カウンタ（４１０）と、表示ライン周期カウンタのプリセット値として、表示駆動期間のための表示ライン周期を指定する第１プリセット値又は非表示駆動期間及びダミー駆動期間のための表示ライン周期を指定する第２プリセット値を選択する第１の周期セレクタ（５１）と、ダミー表示ライン周期カウンタのプリセット値として、ダミー駆動期間のためのダミー表示ライン周期を指定する第３プリセット値又は非表示駆動期間のためのダミー表示ライン周期を指定する第４プリセット値を選択する第２の周期セレクタ（５２）とを有する。前記ステート制御回路は前記第１の周期セレクタ及び第２の周期セレクタの選択制御を行う。
項１７において、プリセット値に応じた周期毎にラインカウントクロックを生成する表示ライン周期カウンタ（４００）と、プリセット値に応じた周期毎にダミーラインカウントクロックを生成するダミーライン周期カウンタ（４１０）と、表示ライン周期カウンタのプリセット値として、表示駆動期間のための表示ライン周期を指定する第１プリセット値又は非表示駆動期間及びダミー駆動期間のための表示ライン周期を指定する第２プリセット値を選択する第１の周期セレクタ（５１）と、ダミー表示ライン周期カウンタのプリセット値として、ダミー駆動期間のためのダミー表示ライン周期を指定する第３プリセット値又は非表示駆動期間のためのダミー表示ライン周期を指定する第４プリセット値を選択する第２の周期セレクタ（５２）とを有する。前記ステート制御回路は前記第１の周期セレクタ及び第２の周期セレクタの選択制御を行う。
これによれば、表示パネルの表示ラインの規模（表示ラインの総数）に合わせてラインカウンタのインクリメント周期を決めることが必要になるという前提において、ダミー駆動期間で上記再帰的に表示データを指定するためのリードアドレスを、表示パネルの表示ラインの規模に合わせて生成することが容易になる。そして、表示駆動期間、非表示駆動期間及びダミー駆動期間に応じたセレクタの選択制御が容易になる。
〔１９〕＜プリセット値の設定容易性＞
項１８において、前記非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期とダミー駆動期間のためのダミー表示ライン周期の整数倍の周期との和に等しくされ、前記第１プリセット値と前記第３プリセット値は同じ値にセットされる。
項１８において、前記非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期とダミー駆動期間のためのダミー表示ライン周期の整数倍の周期との和に等しくされ、前記第１プリセット値と前記第３プリセット値は同じ値にセットされる。
これによれば、プリセット値相互間での整合性を保ちながらプリセット値の設定を容易に行うことが可能になる。
２．実施の形態の詳細
実施の形態について更に詳述する。
実施の形態について更に詳述する。
《表示装置》
図２にはパネルモジュール１とこれを駆動するドライバＩＣ４を備えた表示装置が例示される。パネルモジュール１は表示パネルの一例である液晶表示パネル２にタッチパネル３が組み込まれた所謂インセル形態で構成され、例えばガラス基板上にＴＦＴと画素電極をマトリクス状に配置したＴＦＴアレイ基板を有し、その上に、液晶層、画素電極に対するコモン電極層、カラーフィルタ、及びタッチ検出容量、タッチ検出電極、及び表面ガラスなどが積層されて構成される。図２では便宜上、液晶表示パネル２とタッチパネル３を左右に分離して図示しているが、実際には両者は重ねられている。
図２にはパネルモジュール１とこれを駆動するドライバＩＣ４を備えた表示装置が例示される。パネルモジュール１は表示パネルの一例である液晶表示パネル２にタッチパネル３が組み込まれた所謂インセル形態で構成され、例えばガラス基板上にＴＦＴと画素電極をマトリクス状に配置したＴＦＴアレイ基板を有し、その上に、液晶層、画素電極に対するコモン電極層、カラーフィルタ、及びタッチ検出容量、タッチ検出電極、及び表面ガラスなどが積層されて構成される。図２では便宜上、液晶表示パネル２とタッチパネル３を左右に分離して図示しているが、実際には両者は重ねられている。
図２に従えば、液晶表示パネル２は、例えば、交差配置された走査電極ＧＬ１〜ＧＬｍｋ（ｍ、ｋは正の整数）と信号電極ＳＬ１〜ＳＬｊ（ｊは正の整数）の各交点にＴＦＴと呼ばれる薄膜トランジスタＴｒが配置され、薄膜トランジスタＴｒのゲートに対応する走査電極ＧＬ１〜ＧＬｍｋ、薄膜トランジスタＴｒのソースに対応する信号電極ＳＬ１〜ＳＬｊが設けられ、そして薄膜トランジスタＴｒのドレインにはコモン電極ＶＣＯＭとの間にサブピクセルとなる液晶素子及び蓄積コンデンサ（図では液晶素子及び蓄積コンデンサを１個のコンデンサＣｐｘで代表する）が接続されて、各画素が形成される。走査電極ＧＬ１〜ＧＬｍｋの夫々に沿った画素のラインを表示ラインと称する。表示制御では順次走査電極ＧＬ１〜ＧＬｍｋが駆動され、走査電極単位で薄膜トランジスタＴｒがオン状態にされることで、ソースとドレイン間に電流が流れ、そのとき信号電極ＳＬ１〜ＳＬｊを介してソースに加えられている各々の信号電圧が液晶素子Ｃｐｘに印加されることによって液晶の状態が制御される。
タッチパネル３は、静電容量方式とされ、例えば、交差配置された駆動電極ＴＸ１〜ＴＸｍと検出電極ＲＸ１〜ＲＸｎの交差位置に多数のタッチ検出容量Ｃｔｐがマトリクス状に形成されている。特に制限されないが、図２ではｋ本の表示ライン単位でコモン電極をｍ個に分割し、対応する駆動電極ＴＸ１〜ＴＸｍと共通化して、パネルモジュール１の薄型化を図っている。駆動電極ＴＸ１〜ＴＸｍを順次駆動したときタッチ検出容量Ｃｔｐを介して検出電極ＲＸ１〜ＲＸｎに電位変化が現れ、この電位変化を検出電極ＲＸ１〜ＲＸｎ毎に積分することによって検出信号を形成することができる。検出容量の近傍に指があるとその浮遊容量によって検出容量Ｃｔｐとの合成容量値が小さくなり、この容量値の変化に応じた検出信号の相違によってタッチと非タッチを区別するようになっている。液晶表示パネル２に重ねられたタッチパネル３を用いることによって、液晶パネル２の画面表示に応じてタッチパネル３で行われるタッチ操作によるタッチ座標からその操作を判別可能になる。
ドライバＩＣ４は、液晶表示パネル２に対する表示駆動及びタッチパネル３に対するタッチ駆動検出を行なうコントローラデバイスもしくはドライバデバイスとして機能される。このドライバＩＣ４は上記パネルモジュールのＴＦＴ基板にＣＯＧ（Chip on Glass）などの形態で実装されている。ドライバＩＣ４は、例えばパネルモジュール１をユーザインタフェースとして搭載するスマートフォンなどの情報端末装置のホストプロセッサ（ＨＳＴＭＣＵ）５に接続され、ホストプロセッサ５との間で、動作コマンド、表示データ、タッチ検出座標データなどの入出力が行なわれる。
ドライバＩＣ４は、特に制限されないが、液晶表示ドライバ（ＬＣＤＤＲＶ）１０、タッチパネルコントローラ（ＴＰＣ）１１、及びサブプロセッサ（ＳＭＣＵ）１２を搭載して半導体集積回路化されている。半導体集積回路化されたドライバＩＣ４は、例えば、ＣＭＯＳ集積回路製造技術などによって単結晶シリコンなどの半導体基板に形成されている。特に制限されないが、図２の例では、走査電極ＧＬ１〜ＧＬｍｋを駆動する回路はゲートドライバＩＣ（ＧＤＲＶ）６として液晶パネル２に搭載される。ドライバＩＣ４は垂直同期信号などにフレーム同期信号に同期して信号電極ＳＬ１〜ＳＬｊを駆動すると共に、ゲートドライバＩＣ６に走査電極ＧＬ１〜ＧＬｍｋの駆動タイミングなどを与える。ゲートドライバＩＣ６はドライバＩＣ４から与えられたタイミングにしたがって走査電極ＧＬ１〜ＧＬｍｋの駆動を行う。
液晶表示ドライバ１０は、一つの表示フレーム期間の中を、表示駆動期間、表示駆動期間に続く非表示駆動期間、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間に分けて液晶表示パネル２を制御する。例えば走査電極ＧＬ１〜ＧＬｍｋをｋ×ｉ（ｉは正の整数）本単位でｍ／ｉ個のブロックに分割してｍ／ｉ個の表示駆動期間に分割し、分割された表示駆動期間毎に対応するブロックのｋ×ｉ本の走査電極を順番に駆動し、各走査電極の駆動タイミングに合わせて対応する表示ラインの表示データで信号電極ＳＬ１〜ＳＬｊを駆動する。液晶表示ドライバ１０は表示駆動期間に対応するブロックの走査電極に対する駆動タイミングをゲートドライバＩＣ６に与える。また、液晶表示ドライバ１０は非表示駆動期間において信号電極ＳＬ１〜ＳＬｊの駆動を停止し、タッチパネルコントローラ１１にタッチ検出動作可能であることを通知する。タッチパネルコントローラ１１は非表示駆動期間毎に、駆動電極ＴＸ１〜ＴＸｍの内の所定範囲を順次駆動してタッチ検出容量Ｃｔｐを介して検出電極ＲＸ１〜ＲＸｎに現れる電位変化を積分することによって検出信号を形成し、取得した検出信号をサブプロセッサ１２に与える。ダミー駆動期間ではタッチ検出動作は行われておらず、この期間に液晶表示ドライバ１０は次の表示期間で表示を再開する前に、駆動停止中の信号電極ＳＬ１〜ＳＬｊを予めダミーデータで駆動する。表示の再開直前にダミーデータで信号電極ＳＬ１〜ＳＬｊを駆動することにより、表示再開したときの表示パネルの負荷電流の変動のピークを低減することでき、非表示駆動から表示駆動に復帰する際の表示パネルの輝度変化を低減することができる。以下その制御機能の詳細について説明する。
≪液晶表示ドライバ≫
図１には液晶表示ドライバ１０の構成が例示される。図３には表示ドライバによる動作制御タイミングが例示される。図３においてカウント値ＬＩＮEＣＮＴ及び表示リードアドレスに代表されるカウント値及びアドレス値は０から始まるディジタル値を想定してその値を図示してある。これに対し、転送データＴＲＡＮＳＤＡＴＡ及びゲート出力に付された番号は１から始まる表示ラインを想定してその値を図示してある。
図１には液晶表示ドライバ１０の構成が例示される。図３には表示ドライバによる動作制御タイミングが例示される。図３においてカウント値ＬＩＮEＣＮＴ及び表示リードアドレスに代表されるカウント値及びアドレス値は０から始まるディジタル値を想定してその値を図示してある。これに対し、転送データＴＲＡＮＳＤＡＴＡ及びゲート出力に付された番号は１から始まる表示ラインを想定してその値を図示してある。
表示ドライバ１０は、信号電極ＳＬ１〜ＳＬｊを駆動するためのソース駆動回路２０、ゲートドライバＩＣ６にゲート駆動タイミング信号などを供給するゲート駆動回路３０、一つの表示フレーム期間を表示駆動期間、非表示駆動期間、及びダミー駆動期間に分割してソース駆動回路２０及びゲート駆動回路３０を制御する駆動制御回路４０、周期制御回路５０、そしてレジスタ回路６０を有する。
フレーム同期信号としての垂直同期信号ＶＳＹＮＣは１フレームの期間を規定し、例えば１フレームは６０Ｈｚなどの周期とされる。図３に例示されるように１フレームの期間はバックポーチ（ＢＰ）及びフロントポーチ（ＦＰ）を除いて、複数の表示駆動期間（ＴＰＬＩＮＥ）、非表示駆動期間（ＴＳ＿ＰＲＤ）、及びダミー駆動期間（ＳＯＤＭＹ）を含んでいる。各期間は表示ラインのライン周期を単位にホストプロセッサ５によってレジスタ回路６０に定義される。レジスタ回路６０において、ＢＰはバックポーチの表示ライン数（表示ライン数は表示ラインの数を意味する）、ＦＰはフロントポーチの表示ライン数、ＲＴＮは表示ライン周期のカウント数、ＴＰＬＩＮＥは表示駆動期間の表示ライン数、ＴＰ＿ＰＲＤは非表示駆動期間（タッチ検出期間）の表示ライン数、ＳＯＤＭＹはダミー駆動期間の表示ライン数、ＮＬは液晶パネル２全体の表示ライン数を意味し、夫々可変可能に定義される。
周期制御回路５０は、表示ライン周期のセレクタ５１とダミーライン周期のセレクタ５２を有する。セレクタ５１は例えばＲＴＮ又はＴＳ＿ＰＲＤ＋ＲＴＮ×３の値を制御信号ＴＰＬＩＮＥ＿ＰＲＤの論理値に従って選択し、選択された値が表示ライン周期とされる。制御信号ＴＰＬＩＮＥ＿ＰＲＤの初期値は論理値０であり、それによって値ＲＴＮを初期的に選択する。セレクタ５２は例えばＲＴＮ又はＴＳ＿ＰＲＤの値を制御信号ＲＥＷＬＩＮＥ＿ＰＲＤの論理値に従って選択し、選択された値がダミーライン周期になる。制御信号ＲＥＷＬＩＮＥ＿ＰＲＤの初期値は論理値０であり、それによって値ＲＴＮを初期的に選択する。
駆動制御回路４０は、表示データを格納する表示ＲＡＭ４１、表示ＲＡＭ４１から読み出された表示データを表示ライン単位のような駆動単位で後段に内部転送するデータ転送回路４２、データ転送回路から駆動単位の表示データをラッチしてソース駆動回路２０に与えるラインラッチ４３、表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路４４、及びアドレス生成回路４４による読み出しアドレスの生成を制御するアドレス制御回路４５を有する。アドレス制御回路４５は例えばタイミングコントローラ４６及びダミーライン制御回路４７を有する。
タイミングコントローラ４６は表示ライン周期カウンタ４００、ラインカウンタ４０１及びステート制御回路としての表示ステート制御回路４０２を有する。表示ライン周期カウンタ４００は、セレクタ５１で選択された表示ライン周期がプリセットされ、プリセット値まで基準クロック信号（図示せず）をラップアラウンドでカウントする毎にラインカウントクロックＬＩＮＥＣＮＴ＿ＥＮをパルス変化させる。このパルスをラインカウンタ４０１がカウントすることによって、表示ステート制御回路４０２はそのラインカウント値ＬＩＮEＣＮＴによって１表示フレーム中における現在の処理タイミング（処理時刻）を表示ライン番号として把握することができる。表示ステート制御回路４０２はレジスタ回路６０に設定されたとＢＰ，ＦＰ，ＴＰＬＩＮＥ，ＴＳ＿ＰＲＤ，ＳＯＤＭＹ，ＮＬとラインカウンタ４０１のラインカウント値ＬＩＮＥＣＮＴに基づいて、表示駆動期間、非表示駆動期間、ダミー駆動期間等の夫々に応じた制御信号を生成して内部動作を制御する。ここでは、代表的に制御信号ＴＰＬＩＮＥ＿ＰＲＤ，ＲＥＷＬＩＮＥ＿ＰＲＤ，ＲＥＷＳＥＬ、表示ＲＡＭ４１の読み出し開始信号ＲＡＭＲＥＡＤ＿ＳＴＲ、及びラインラッチ４３のラッチクロックＬＡＴＣＨ＿ＣＬＫを図示する。
ダミーライン制御回路４７は、ダミーライン周期カウンタ４１０、及びダミーラインカウンタ４１１を有する。ダミーライン周期カウンタ４１０は、セレクタ５２で選択されたダミーライン周期がプリセットされ、プリセット値まで基準クロック信号（図示せず）をラップアラウンドでカウントする毎にダミーラインカウントクロックＲＥＷＣＮＴ＿ＥＮをパルス変化させる。このパルスをダミーラインカウンタ４１１が初期値（例えば３）からダウンカウントしてダミーラインカウント値ＲＥＷＣＮＴを生成する。
特に制限されないが、制御信号ＴＰＬＩＮＥ＿ＰＲＤは、図３に例示されるように、周期ＲＴＮで変化するＬＩＮＥＣＮＴ＿ＥＮをカウントするラインカウンタ４０１の値ＬＩＮＣＮＴがＢＰ＋ＴＰＬＩＮＥに達したタイミング（時刻Ｔ２）で論理値１に反転され、その後、周期ＴＳ＿ＰＲＤ＋ＲＴＮ×３で変化するＬＩＮＥＣＮＴ＿ＥＮをカウントするラインカウンタ４０１の値ＬＩＮEＣＮＴが＋１インクリメントされたタイミングで論理値０に反転される。また、ＲＥＷＬＩＮＥ＿ＰＲＤは図３に例示されるように、周期ＲＴＮで変化するＬＩＮＥＣＮＴ＿ＥＮをカウントするラインカウンタ４０１の値ＬＩＮEＣＮＴがＢＰ＋ＴＰＬＩＮＥに達したタイミング（時刻Ｔ２）で論理値１に反転され、これに応答してダミーラインカウンタ４１１が初期値３にプリセットされ、且つ、ダミーライン周期カウンタ４１０は周期ＴＳ＿ＰＲＤの経過を待ってＲＥＷＣＮＴ＿ＥＮのパルスを発生し（時刻Ｔ４））、このタイミングでＲＥＷＬＩＮＥ＿ＰＲＤは論理値０に反転され、今度は周期ＲＴＮでパルス変化するＲＥＷＣＮＴ＿ＥＮの変化に同期してダミーラインカウンタ４１１によるカウント値ＲＥＷＣＮＴが初期値３からダウウンカウントされる。ダウンカウント動作はＴＰＬＩＮＥ＿ＰＲＤの論理値０への反転で終了する。
アドレス生成回路４４は、前記ラインカウントクロックＬＩＮＥＣＮＴ＿ＥＮをアップカウントする表示リードアドレスカウンタ４２０、アドレス演算回路４２１、及びアドレスデコーダ４２２を有する。アドレス演算回路４２１は減算回路４２３とセレクタ４２４を有し、制御信号ＲＥＷＳＥＬの論理値０で表示リードアドレスカウンタ４２０のカウント値ＲＡＭＣＮＴを選択し、制御信号ＲＥＷＳＥＬの論理値で表示リードアドレスカウンタ４２０のカウント値ＲＡＭＣＮＴからダミーラインカウンタ４１１のダウンカウント値ＲＥＷＣＮＴを減算回路４２３で減算した値を選択する。セレクタ４２４で選択された値が表示リードアドレスとされ、これがアドレスデコーダ４２２でデコードされることにより、それによるデコード信号で表示ＲＡＭ４１から表示データが読み出される。減算回路４２３は表示リードアドレスカウンタ４２０のカウント動作の停止中（時刻Ｔ２〜Ｔ７）にダミーラインカウントクロックＲＥＷＣＮＴ＿ＥＮにより初期値（図３の例では値３）からダウンカウントして得られたダウンカウント値ＲＥＷＣＮＴを表示駆動期間の最後に更新された表示リードアドレスカウンタ４２０のカウント値（図３の例では値１６）から減算する。セレクタ４２４は表示駆動期間において前記表示リードアドレスカウンタ４２０のカウント値を選択し、ダミー駆動期間において前記減算回路４２３の出力を選択して前記読み出しアドレスとする。ここではセレクタ４２４で選択された減算回路４２３の出力がダミーデータの一例とされる。
図３において、例えば表示駆動期間はＴ１からＴ３の間で定義され、非表示駆動期間はＴ３からＴ５の間で定義され、ダミー駆動期間はＴ５からＴ７の間で定義されている。表示ステート制御回路４０２による基本的な内部タイミングは下記の如く、
１表示ライン周期＝基準クロック周期×ＲＴＮ、
１フレーム中の非表示駆動期間回数＝ＮＬ／ＴＰＬＩＮＥ、
１フレーム中のダミー駆動期間回数＝（ＮＬ／ＴＰＬＩＮＥ）×ＳＯＤＭＹ、
１フレーム周期＝基準クロック周期×ＲＴＮ×｛ＦＰ＋ＮＬ＋ＢＰ＋（ＮＬ／ＴＰＬＩＮＥ）×ＳＯＤＭＹ｝＋ＴＳ＿ＰＲＤ×（ＮＬ／ＴＰＬＩＮＥ）、
のように示される。
１表示ライン周期＝基準クロック周期×ＲＴＮ、
１フレーム中の非表示駆動期間回数＝ＮＬ／ＴＰＬＩＮＥ、
１フレーム中のダミー駆動期間回数＝（ＮＬ／ＴＰＬＩＮＥ）×ＳＯＤＭＹ、
１フレーム周期＝基準クロック周期×ＲＴＮ×｛ＦＰ＋ＮＬ＋ＢＰ＋（ＮＬ／ＴＰＬＩＮＥ）×ＳＯＤＭＹ｝＋ＴＳ＿ＰＲＤ×（ＮＬ／ＴＰＬＩＮＥ）、
のように示される。
周期制御回路５０は、時刻Ｔ２からＴ７の間はＬＩＮＥＣＮＴのライン周期をＲＴＮからＴＳ＿ＰＲＤ×ＲＴＮ×（ＳＯＤＭＹ＋１）に変更し、ダミーラインカウンタ４１１のカウント値ＲＥＷＣＮＴの周期をＴ２からＴ４までの期間はＴＳ＿ＰＲＤに設定することで、非表示駆動期間とダミー駆動期間に必要なダミー表示ラインアドレスを生成する。
Ｔ５〜Ｔ７の期間のダミーライン数はＳＯＤＭＹで可変であり、例えば図３で例示したダミー駆動を２ラインに設定したいときはＳＯＤＭＹを２に設定する。ＲＥＷＣＮＴはダミーライン数によって可変である必要があるため、Ｔ２においてセットされるＲＥＷＣＮＴのプリセット値はＳＯＤＭＹ＋１で与えられる。ＲＥＷＳＥＬもＳＯＤＭＹで可変であり、例としてＲＥＷＣＮＴ＞０のときに論理値１となるようにするとよい。上記ダミーライン数とはダミーライン周期でダミーデータによるダミー駆動を行う駆動回数に相当し、ここではダミーライン周期はＲＴＮで規定される表示ライン周期に等しくされる。
表示リードアドレスカウンタ４２０によるＲＡＭＣＮＴのインクリメント動作は表示ステート制御回路４０２によりＴ３からＴ７の期間停止される。表示ステート制御回路４０２から出力される制御信号ＲＥＷＳＥＬがイネーブル（論理値１）にされる時刻Ｔ２からＴ６の期間において、Ｔ２からＴ４の期間は表示リードアドレスはＲＡＭＣＮＴ−３、Ｔ４からＴ５はＲＡＭＣＮＴ−２、Ｔ５からＴ６はＲＡＭＣＮＴ−１、Ｔ６からＴ７はＲＡＭＣＮＴ−０になる。
ラインラッチ４３は表示データを１乃至数表示ライン分保持する。図３において非表示期間の時刻Ｔ３からＴ５の期間ではラインラッチ４３による新たな表示データのラッチ動作は停止され、ダミー駆動期間の時刻Ｔ５からＴ７の期間に表示ステート制御回路４０２で生成される制御信号ＬＡＴＣＨ＿ＣＬＫによって再帰的に表示ＲＡＭ４１から取得された表示データがラッチされる。
ソース駆動回路２０は、ラインラッチ４３から表示データを受け取り、各信号電極ＳＬ１〜ＳＬｊをそのデータ値に従って並列的に駆動する。Ｔ３からＴ５の非表示駆動期間では信号電極ＳＬ１〜ＳＬｊの駆動を停止する。駆動停止とは、停止時の表示ラインデータ（Ｎｏ．１６の表示ラインの表示データ）によるソース駆動回路２０の出力維持、グランドレベル、又は内部電源電圧レベルの出力とされる。Ｔ５からＴ７のダミー駆動期間ではダミーデータとして再帰的に取得した表示データを用いてソース駆動回路２０に信号電極ＳＬ１〜ＳＬｊを駆動させる。図３の例では、Ｔ２の表示駆動期間の最後の表示ラインデータはＮｏ．１６の表示ラインの表示ラインデータであり、Ｔ５からＴ７のダミー駆動期間では、最初にＮｏ．１５の表示ラインの表示ラインデータでダミー駆動を行い、ダミー駆動期間の最後は表示駆動期間の最後と同じＮｏ．１６の表示ラインの表示ラインデータでダミー駆動を行う。このように、ダミー駆動期間から表示駆動期間に切り替わる直前で信号電極の駆動状態が前記非表示駆動期間における駆動停止時の状態に対応されるように表示データを再帰的に用いてダミー駆動を行うから、表示駆動が再開されたときの表示の連続性という点で良好になっている。
ゲート駆動回路３０は表示ステート制御回路４０２により非表示駆動期間とダミー駆動期間であるＴ３からＴ７の期間は薄膜トランジスタＴｒのゲートに対応する走査電極ＧＬ１〜ＧＬｍｋの選択レベルへの駆動を停止する指示をゲートドライバＩＣ６に与える。
液晶表示ドライバ１０によれば以下の作用効果を得ることができる。
図３に示される負荷電流の変化の様子は概略的なものであるが、負荷電流が最も大きい表示駆動期間から非表示駆動期間へ遷移した直後、また、負荷電流の最も小さい非表示駆動期間からダミー駆動期間へ遷移した直後において、パネル負荷電流が大きく変動する様子が例示されている。ダミー駆動期間では走査電極ＧＬ１〜ＧＬｍｋの選択レベルへの駆動を停止した状態（薄膜トランジスタＴｒのゲート非選択）でソース駆動回路２０の出力をダミーライン周期に同期して変化させる。非表示駆動期間の直後に信号電極ＳＬ１〜ＳＬｊを駆動すると、駆動停止状態から駆動開始によって負荷電流が大きく変動することになるが、このとき走査電極ＧＬ１〜ＧＬｍｋは非選択にされ、その変動による電圧は画素電極には伝達されず、表示駆動期間に復帰したとき（Ｔ７）は負荷電流の大きな変動は収まっている。これにより、時刻Ｔ７の表示再開時に非表示から表示への復帰境界での隣接する表示ラインに不所望な輝度差が発生することを防止することができる。このように、非表示期間直前の既に表示済みの表示データを再帰的に２表示ラインだけダミー表示データとして用いることによって信号電極ＳＬ１〜ＳＬｊを駆動してから表示動作に復帰することで、長時間の表示駆動停止から復帰した先頭の表示ラインの負荷電流の変動のピークを低減することでき、表示駆動と非表示駆動を交互に行う液晶表示パネル２における輝度差の発生を抑えることができる。
上記輝度差発生を抑制する機能は、表示ＲＡＭ４１の表示リードアドレスカウンタ４２０のカウント値ＲＡＭＣＮＴに対して、１フレーム内において既に表示済みの表示データを再帰的に読み出す演算機能４２１、ダミーラインのカウント機能４７を追加するとともに、表示ステート制御回路４０２に表示データの再帰的読み出し制御機能を追加するだけでよく、それらの機能を備えていない液晶表示ドライバに対して比較的簡易な構成を追加するだけで容易にそれを実現することができる。既存の表示アドレスカウンタ、表示リードアドレスカウンタなどによるアドレス生成論理の基本的構成はほとんど変更することを要しない。
複数表示ライン分の異なる表示データで前記信号電極が複数表示ライン分駆動されるから、表示駆動停止から表示に復帰するまでの過程で表示パネルの負荷電流を複数回に亘って徐々に変化させることが容易になり、表示駆動停止から表示に復帰した先頭ラインの表示パネルの負荷電流の変動ピークを更に低減することが可能になる。特に、駆動停止時の表示データ及びその前の表示データを再帰的に読み出してダミーデータに用いるから、ダミー駆動期間から表示駆動期間に切り替わる直前で信号電極の駆動状態が前記非表示駆動期間における駆動停止時の状態に対応されるので、表示駆動が再開されたときの表示の連続性と言う点で好ましい。
周期カウンタ４００，４１０のプリセット値、すなわち表示ライン周期及びダミー表示ライン周期をレジスタ回路６０に対するレジスタ設定で可変に定義する事ができる。また、表示、非表示、及びダミー夫々の駆動期間についてもレジスタ回路６０に対するレジスタ設定で可変に定義する事ができる。したがって、液晶表示パネル２に対する種々の表示形態に柔軟に対応することが可能になる。
本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
ダミーラインカウンタ４１１の生成するダミーライン数はパネル特性、表示ドライバの方式により、任意に決めることができる。表示リードアドレスカウンタ４２０のアドレス値と表示ＲＡＭ４１のアドレスは必ずしも一致する必要はなく、必要に応じてアドレス変換回路で変換して表示ＲＡＭ４１にアクセスしてもよい。ダミーラインカウンタ４１１の値と実際に巻き戻る表示リードアドレスＲＡＭＣＮＴの値は必ずしも一致する必要はなく、必要に応じて変換してもよい。
ダミー駆動期間においてソース駆動回路２０の出力時には走査電極ＧＬ１〜ＧＬｍｋを非選択状態（薄膜トランジスタｔｒのゲート非選択状態）とするが、必要に応じて走査電極ＧＬ１〜ＧＬｍｋについても表示リードアドレスと同様に巻き戻って選択してもよい。すなわち、ダミー駆動の出力は画素に印可しなくてもよく、画素に印可してもよい。既に表示済みの表示ラインは画素のコンデンサＣｐｘに表示輝度に応じた電荷を保持しているので、ダミー駆動の出力が当該画素に印加されても、大きな負荷電流の変動は生じ難い。表示停止した先の表示ラインを新たな表示データで駆動する場合に比べて、負荷電流の変動は小さい。この点については、図３のダミー駆動期間におけるＴ６直後の負荷電流の変動が図５の場合に比べて小さく図示してある。
非表示駆動の挿入開始位置とその周期をレジスタ回路によって任意に設定可能にすることが可能である。例えば、非表示駆動期間、ダミー駆動期間の表示ライン周期は、それぞれレジスタで表示駆動期間のライン周期とは個別にレジスタで調整できるようにすればよい。非表示駆動期間、ダミー駆動期間に動作するダミーラインカウンタ４１１の動作ライン数と動作タイミングは、表示ＲＡＭ４１の読み出しやデータ転送の方式によって変更してもよく、また、非表示駆動期間またはダミー駆動期間の一部のラインのソース駆動出力は、表示アドレスを巻き戻した表示済みの表示データに限定されず、表示データに応ずるＶ０階調電圧，Ｖ１２７階調電圧，Ｖ２５５階調電圧などの固定データに置き換えてもよい。この場合、ダミー駆動期間において走査電極ＧＬ１〜ＧＬｍｋを非選択状態とし画素には駆動電圧が印加されないようにしなければならない。
非表示期間、ダミー駆動期間のソース、ゲート駆動タイミングは、それぞれレジスタで表示駆動期間のライン周期とは個別にレジスタで調整できるようにしてもよい。
１フレーム周期は、外部から供給される垂直同期信号ＶＳＹＮＣに同期させることに限定されず、液晶表示ドライバ１０の内部で生成したタイミング信号に同期動作させてもよい。
ダミーデータの読み出しアドレスを生成する構成は、ラインカウンタ４０１、ダミーラインカウンタ４１１、ステート制御回路４０２を採用し、ダミーラインカウンタ４１１のカウント値を停止中の表示リードアドレスカウンタ４２０のカウント値から減算させてダミーデータの読み出しアドレスを生成するという構成に限定されない。表示リードアドレスカウンタを停止時のカウント値に対して複数アドレス値分小さなアドレス値にプリセットし、そこからダミー駆動のための表示アドレスを生成するようにしてもよい。
上記実施の形態では非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期（ＴＳ＿ＰＲＤ）とダミー駆動期間のためのダミー表示ライン周期（ＲＴＮ）の整数倍の周期との和に等しくされ、表示ライン周期のプリセット値とダミーラインのプリセット値を同じ値ＲＴＮにした。こうすれば、プリセット値相互間での整合性を保ちながらプリセット値の設定を容易に行うことが可能になるが、本発明はそれに限定されず、適宜変更可能である。上述の如く表示ライン周期のプリセット値とダミーラインのプリセット値を相違させることも当然可能である。レジスタ回路６０で定義可能なパラメータは上記実施の形態に限定されない。
また、ドライバＩＣは図２で説明したように液晶表示ドライバ（ＬＣＤＤＲＶ）、タッチパネルコントローラ（ＴＰＣ）、及びサブプロセッサ（ＳＭＣＵ）を備える構成に限定されない。液晶表示ドライバ（ＬＣＤＤＲＶ）だけで構成し、又は液晶表示ドライバ（ＬＣＤＤＲＶとタッチパネルコントローラ（ＴＰＣ）だけで構成してもよい。さらにゲートドライバ６を搭載してもよい。
１ パネルモジュール
２ 液晶表示パネル
３ タッチパネル
４ ドライバＩＣ
ＧＬ１〜ＧＬｍｋ 走査電極
ＳＬ１〜ＳＬｊ 信号電極
Ｔｒ 薄膜トランジスタ
Ｃｐｘ 画素コンデンサ
ＴＸ１〜ＴＸｍ 駆動電極
ＲＸ１〜ＲＸｎ 検出電極
５ ホストプロセッサ
６ ゲートドライバＩＣ
１０ 液晶表示ドライバ（ＬＣＤＤＲＶ）
１１ タッチパネルコントローラ（ＴＰＣ）
１２ サブプロセッサ（ＳＭＣＵ）
２０ ソース駆動回路
３０ ゲート駆動回路
４０ 駆動制御回路
４１ 表示ＲＡＭ
４２ データ転送回路
４３ ラインラッチ
４４ アドレス生成回路
４５ アドレス制御回路
４６ タイミングコントローラ
４７ ダミーライン制御回路
５０ 周期制御回路
Ｔ１〜Ｔ３ 表示駆動期間
Ｔ３〜Ｔ５ 非表示駆動期間
Ｔ５〜Ｔ７ ダミー駆動期間
５１ 表示ライン周期のセレクタ
５２ ダミーライン周期のセレクタ
６０ レジスタ回路
ＦＰ フロントポーチの表示ライン数
ＲＴＮ 表示ライン周期のカウント数
ＴＰＬＩＮＥ 表示駆動期間の表示ライン数
ＴＰ＿ＰＲＤ 非表示駆動期間（タッチ検出期間）の表示ライン数
ＳＯＤＭＹ ダミー駆動期間の表示ライン数
ＮＬ 液晶パネル全体の表示ライン数
４００ 表示ライン周期カウンタ
４０１ ラインカウンタ
４０２ 表示ステート制御回路
４１０ ダミーライン周期カウンタ
４１１ ダミーラインカウンタ
４２０ 表示リードアドレスカウンタ
４２１ アドレス演算回路
４２２ アドレスデコーダ
４２３ 減算回路
４２４ セレクタ
２ 液晶表示パネル
３ タッチパネル
４ ドライバＩＣ
ＧＬ１〜ＧＬｍｋ 走査電極
ＳＬ１〜ＳＬｊ 信号電極
Ｔｒ 薄膜トランジスタ
Ｃｐｘ 画素コンデンサ
ＴＸ１〜ＴＸｍ 駆動電極
ＲＸ１〜ＲＸｎ 検出電極
５ ホストプロセッサ
６ ゲートドライバＩＣ
１０ 液晶表示ドライバ（ＬＣＤＤＲＶ）
１１ タッチパネルコントローラ（ＴＰＣ）
１２ サブプロセッサ（ＳＭＣＵ）
２０ ソース駆動回路
３０ ゲート駆動回路
４０ 駆動制御回路
４１ 表示ＲＡＭ
４２ データ転送回路
４３ ラインラッチ
４４ アドレス生成回路
４５ アドレス制御回路
４６ タイミングコントローラ
４７ ダミーライン制御回路
５０ 周期制御回路
Ｔ１〜Ｔ３ 表示駆動期間
Ｔ３〜Ｔ５ 非表示駆動期間
Ｔ５〜Ｔ７ ダミー駆動期間
５１ 表示ライン周期のセレクタ
５２ ダミーライン周期のセレクタ
６０ レジスタ回路
ＦＰ フロントポーチの表示ライン数
ＲＴＮ 表示ライン周期のカウント数
ＴＰＬＩＮＥ 表示駆動期間の表示ライン数
ＴＰ＿ＰＲＤ 非表示駆動期間（タッチ検出期間）の表示ライン数
ＳＯＤＭＹ ダミー駆動期間の表示ライン数
ＮＬ 液晶パネル全体の表示ライン数
４００ 表示ライン周期カウンタ
４０１ ラインカウンタ
４０２ 表示ステート制御回路
４１０ ダミーライン周期カウンタ
４１１ ダミーラインカウンタ
４２０ 表示リードアドレスカウンタ
４２１ アドレス演算回路
４２２ アドレスデコーダ
４２３ 減算回路
４２４ セレクタ
Claims (16)
- 表示パネルの表示ライン毎に複数の信号電極を駆動して表示を行うためのドライバＩＣであって、前記信号電極を駆動するための駆動回路と、一つの表示フレーム期間の中を、表示駆動期間、表示駆動期間に続く非表示駆動期間、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間に分けて前記駆動回路を制御する駆動制御回路とを備え、
前記駆動制御回路は、表示駆動期間において表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて前記駆動回路に前記複数の信号電極を駆動させ、非表示駆動期間において表示ラインを非選択とし前記駆動回路に信号電極の駆動を停止させ、ダミー駆動期間において前記非表示駆動期間における駆動停止時の表示データから変化されたダミーデータを用いて前記駆動回路に信号電極の駆動を開始させ、
前記駆動制御回路は更に、一つのダミー駆動期間で複数表示ライン分の異なるデータをダミーデータに用いて前記信号電極を複数表示ライン分駆動させると共に、前記非表示駆動期間における駆動停止時の表示データ及びその前の表示データを再帰的に読み出してダミーデータに用いる、ドライバＩＣ。 - 請求項１において、前記駆動制御回路は、表示データを格納する表示ＲＡＭと、
表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路と、
前記アドレス生成回路による読み出しアドレスの生成を制御するアドレス制御回路とを有し、
前記アドレス制御回路は、表示ラインの切り替え周期である表示ライン周期に同期して表示駆動期間における読み出しアドレスを更新する制御と、表示駆動期間の最後に更新された読み出しアドレス及びこれを基点に遡った読み出しアドレスを遡って読み出してダミー駆動期間における読み出しアドレスとして更新する制御とを行う制御とを行う、ドライバＩＣ。 - 請求項２において、前記アドレス制御回路は、指定された表示ライン周期毎のラインカウントクロックを表示フレーム単位でアップカウントするラインカウンタと、
指定されたダミーライン周期毎のダミーラインカウントクロックを初期値からダウンカウントするダミーラインカウンタと、
前記ラインカウンタのカウント値に応じて表示駆動期間、非表示駆動期間、及びダミー駆動期間の状態を制御するステート制御回路と、を有し、
前記アドレス生成回路は、前記ラインカウントクロックをアップカウントする表示リードアドレスカウンタを有し、
前記ステート制御回路は、表示駆動期間において前記表示リードアドレスカウンタをカウントアップして読み出しアドレスを生成させ、表示駆動期間から非表示駆動期間への遷移に際して表示リードアドレスカウンタのカウント動作を停止し、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウンタをカウント動作させ、このカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成させる、ドライバＩＣ。 - 請求項３において、前記アドレス生成回路は更に、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウントクロックを初期値からダウンカウントして得られたダウンカウント値を表示駆動期間の最後に更新された表示リードアドレスカウンタのカウント値から減算する減算回路と、表示駆動期間において前記表示リードアドレスカウンタのカウント値を選択し、ダミー駆動期間において前記減算回路の出力を選択して前記読み出しアドレスとするアドレスセレクタとを有する、ドライバＩＣ。
- 請求項４において、プリセット値に応じた周期毎にラインカウントクロックを生成する表示ライン周期カウンタと、
プリセット値に応じた周期毎にダミーラインカウントクロックを生成するダミーライン周期カウンタと、
表示ライン周期カウンタのプリセット値として、表示駆動期間のための表示ライン周期を指定する第１プリセット値、又は非表示駆動期間とダミー駆動期間のための表示ライン周期を指定する第２プリセット値を選択する第１の周期セレクタと、
ダミー表示ライン周期カウンタのプリセット値として、ダミー駆動期間のためのダミー表示ライン周期を指定する第３プリセット値又は非表示駆動期間のためのダミー表示ライン周期を指定する第４プリセット値を選択する第２の周期セレクタとを有する、ドライバＩＣ。 - 請求項５において、前記ステート制御回路が前記第１の周期セレクタ及び第２の周期セレクタの選択制御を行う、ドライバＩＣ。
- 請求項６において、前記非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期とダミー駆動期間のためのダミー表示ライン周期の整数倍の周期との和に等しくされ、前記第１プリセット値と前記第３プリセット値は同じ値である、ドライバＩＣ。
- 請求項７において、前記第１プリセット値乃至第４プリセット値を決定するための制御データが書き換え可能に設定されるレジスタ回路を有する、ドライバＩＣ。
- 請求項３において、前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を前記ラインカウンタのカウント値で指定するための制御データが書き換え可能に設定されるレジスタ回路を有する、ドライバＩＣ。
- 表示パネルの表示ライン毎に複数の信号電極を駆動して表示を行うための表示ドライバと、前記表示ドライバによる非表示駆動期間にタッチパネルを駆動してタッチ検出を行なうことが可能なタッチパネルコントローラとを有するドライバＩＣであって、
前記表示ドライバは、前記信号電極を駆動するための駆動回路と、一つの表示フレーム期間の中を、表示駆動期間、表示駆動期間に続く非表示駆動期間、及び非表示駆動期間に続き次の表示駆動期間に前置されるダミー駆動期間に分けて前記駆動回路を制御する駆動制御回路とを備え、
前記駆動制御回路は、表示駆動期間において表示ラインを選択とし選択された表示ライン毎に対応する表示データを用いて前記駆動回路に前記複数の信号電極を駆動させ、非表示駆動期間において表示ラインを非選択とし前記駆動回路に信号電極の駆動を停止させ、ダミー駆動期間において前記非表示駆動期間における駆動停止時の表示データから変化されたダミーデータを用いて前記駆動回路に信号電極の駆動を開始させ、前記駆動制御回路は、表示データを格納する表示ＲＡＭと、
表示ＲＡＭの読み出しアドレスを生成するアドレス生成回路と、
前記アドレス生成回路による読み出しアドレスの生成を制御するアドレス制御回路とを有し、
前記アドレス制御回路は、表示ラインの切り替え周期である表示ライン周期に同期して表示駆動期間における読み出しアドレスを更新する制御と、表示駆動期間の最後に更新された読み出しアドレス及びその前の読み出しアドレスを再帰的に読み出してダミー駆動期間における読み出しアドレスとして更新する制御とを行う、ドライバＩＣ。 - 請求項１０において、前記アドレス制御回路は、指定された表示ライン周期毎のラインカウントクロックを表示フレーム単位でアップカウントするラインカウンタと、
指定されたダミーライン周期毎のダミーラインカウントクロックを初期値からダウンカウントするダミーラインカウンタと、
前記ラインカウンタのカウント値に応じて表示駆動期間、非表示駆動期間、及びダミー駆動期間の状態を制御するステート制御回路と、を有し、
前記アドレス生成回路は、前記ラインカウントクロックをアップカウントする表示リードアドレスカウンタを有し、
前記ステート制御回路は、表示駆動期間において前記表示リードアドレスカウンタをカウントアップして読み出しアドレスを生成させ、表示駆動期間から非表示駆動期間への遷移に際して表示リードアドレスカウンタのカウント動作を停止し、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウンタをカウント動作させ、このカウント値を停止中の表示リードアドレスカウンタのカウント値から減算させてダミーデータの読み出しアドレスを生成させる、ドライバＩＣ。 - 請求項１１において、前記ステート制御回路はラインカウンタのカウント値を参照データと比較することによって前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を決定する、ドライバＩＣ。
- 請求項１２において、前記表示駆動期間、非表示駆動期間、及びダミー駆動期間を決定するための参照データが書き換え可能に設定されるレジスタ回路を有する、ドライバＩＣ。
- 請求項１１において、前記アドレス生成回路は更に、表示リードアドレスカウンタのカウント動作の停止中にダミーラインカウントクロックを初期値からダウンカウントして得られたダウンカウント値を表示駆動期間の最後に更新された表示リードアドレスカウンタのカウント値から減算する減算回路と、表示駆動期間において前記表示リードアドレスカウンタのカウント値を選択し、ダミー駆動期間において前記減算回路の出力を選択して前記読み出しアドレスとするアドレスセレクタとを有する、ドライバＩＣ。
- 請求項１４において、プリセット値に応じた周期毎にラインカウントクロックを生成する表示ライン周期カウンタと、
プリセット値に応じた周期毎にダミーラインカウントクロックを生成するダミーライン周期カウンタと、
表示ライン周期カウンタのプリセット値として、表示駆動期間のための表示ライン周期を指定する第１プリセット値、又は非表示駆動期間とダミー駆動期間のための表示ライン周期を指定する第２プリセット値を選択する第１の周期セレクタと、
ダミー表示ライン周期カウンタのプリセット値として、ダミー駆動期間のためのダミー表示ライン周期を指定する第３プリセット値又は非表示駆動期間のためのダミー表示ライン周期を指定する第４プリセット値を選択する第２の周期セレクタとを有し、
前記ステート制御回路は前記第１の周期セレクタ及び第２の周期セレクタの選択制御を行う、ドライバＩＣ。 - 請求項１５において、前記非表示駆動期間及びダミー駆動期間のための表示ライン周期は、前記非表示駆動期間のためのダミー表示ライン周期とダミー駆動期間のためのダミー表示ライン周期の整数倍の周期との和に等しくされ、前記第１プリセット値と前記第３プリセット値は同じ値にセットされる、ドライバＩＣ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013042749A JP6204025B2 (ja) | 2013-03-05 | 2013-03-05 | ドライバｉｃ |
| US14/194,698 US9640121B2 (en) | 2013-03-05 | 2014-03-01 | Driver IC for a display panel with touch device with display state timing in accordance with differing driving periods |
| CN201410075995.8A CN104036737B (zh) | 2013-03-05 | 2014-03-04 | 驱动器ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013042749A JP6204025B2 (ja) | 2013-03-05 | 2013-03-05 | ドライバｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014170170A JP2014170170A (ja) | 2014-09-18 |
| JP6204025B2 true JP6204025B2 (ja) | 2017-09-27 |
Family
ID=51467486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013042749A Active JP6204025B2 (ja) | 2013-03-05 | 2013-03-05 | ドライバｉｃ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9640121B2 (ja) |
| JP (1) | JP6204025B2 (ja) |
| CN (1) | CN104036737B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8970577B2 (en) | 2013-03-13 | 2015-03-03 | Synaptics Incorporated | Reducing display artifacts after non-display update periods |
| JP6266892B2 (ja) * | 2013-04-01 | 2018-01-24 | シナプティクス・ジャパン合同会社 | ドライバｉｃ及び表示装置 |
| US10133419B2 (en) * | 2013-08-07 | 2018-11-20 | Synaptics Incorporated | Flexible processing module for different integrated touch and display configurations |
| KR102063349B1 (ko) * | 2013-11-19 | 2020-01-08 | 엘지디스플레이 주식회사 | 표시장치와 그 구동 방법 |
| US20150355762A1 (en) * | 2014-06-04 | 2015-12-10 | Apple Inc. | Mid-frame blanking |
| JP6480749B2 (ja) * | 2015-02-16 | 2019-03-13 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP6787675B2 (ja) * | 2016-02-25 | 2020-11-18 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の駆動方法 |
| JP2018004886A (ja) * | 2016-06-30 | 2018-01-11 | シナプティクス・ジャパン合同会社 | 表示制御及びタッチ制御デバイス、並びに表示及びタッチ検出パネルユニット |
| US10403224B2 (en) * | 2016-08-10 | 2019-09-03 | Novatek Microelectronics Corp. | Control method and control device for charging time sharing |
| CN108922468A (zh) * | 2018-06-27 | 2018-11-30 | 北京集创北方科技股份有限公司 | 触摸显示面板的电压控制方法及控制装置 |
| US11392246B2 (en) * | 2020-05-07 | 2022-07-19 | Novatek Microelectronics Corp. | Method for driving touch-and-display device, driving circuit, and touch-and-display device |
| US11609657B2 (en) | 2020-05-07 | 2023-03-21 | Novatek Microelectronics Corp. | Method for driving touch-and-display device, driving circuit, and touch-and-display device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176870B2 (en) * | 2001-12-27 | 2007-02-13 | Renesas Technology Corp. | Display drive control circuit |
| JP4337081B2 (ja) * | 2002-11-15 | 2009-09-30 | パナソニック株式会社 | フレームメモリアクセス方法及び回路 |
| JP2004361919A (ja) * | 2003-05-12 | 2004-12-24 | Seiko Epson Corp | 電気光学パネルの駆動回路、並びにこれを備えた電気光学装置及び電子機器 |
| KR20060010223A (ko) * | 2004-07-27 | 2006-02-02 | 삼성전자주식회사 | 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법 |
| JP2007334606A (ja) * | 2006-06-14 | 2007-12-27 | Sharp Corp | 表示装置、表示装置の駆動装置及び駆動方法 |
| JP4890614B2 (ja) * | 2007-06-12 | 2012-03-07 | シャープ株式会社 | 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機 |
| KR101357306B1 (ko) * | 2007-07-13 | 2014-01-29 | 삼성전자주식회사 | Ｌｃｄ 드라이버 ｉｄ에서 인버젼을 구현하기 위한 데이터매핑 방법 및 상기 데이터 매핑 방법을 구현하기에 적합한액정 표시 장치 |
| JP2009229716A (ja) * | 2008-03-21 | 2009-10-08 | Seiko Epson Corp | 集積回路装置、電子機器、および階調特性データの設定方法 |
| JP2009294903A (ja) * | 2008-06-05 | 2009-12-17 | Casio Comput Co Ltd | 表示装置 |
| JP5177024B2 (ja) * | 2009-03-10 | 2013-04-03 | セイコーエプソン株式会社 | タッチセンサ機能付き表示装置 |
| JP5440340B2 (ja) * | 2010-04-09 | 2014-03-12 | ソニー株式会社 | 画像表示装置及び画像表示方法 |
| JP2011232800A (ja) * | 2010-04-23 | 2011-11-17 | Renesas Electronics Corp | マイクロコンピュータ及び画像表示装置 |
| EP2573752A4 (en) * | 2010-05-21 | 2013-11-13 | Sharp Kk | DISPLAY DEVICE AND CONTROL METHOD THEREFOR, AND DISPLAY SYSTEM |
| US8643580B2 (en) * | 2010-08-31 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| KR101761580B1 (ko) * | 2010-09-08 | 2017-07-27 | 엘지디스플레이 주식회사 | 터치 센서를 갖는 표시 장치 |
| JP5296273B2 (ja) * | 2011-04-08 | 2013-09-25 | シャープ株式会社 | 電子機器およびそのタイミング制御方法 |
| KR101253443B1 (ko) * | 2011-06-09 | 2013-04-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
| KR101878976B1 (ko) * | 2011-07-07 | 2018-07-17 | 삼성디스플레이 주식회사 | 터치 센싱 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
-
2013
- 2013-03-05 JP JP2013042749A patent/JP6204025B2/ja active Active
-
2014
- 2014-03-01 US US14/194,698 patent/US9640121B2/en active Active
- 2014-03-04 CN CN201410075995.8A patent/CN104036737B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140253525A1 (en) | 2014-09-11 |
| JP2014170170A (ja) | 2014-09-18 |
| US9640121B2 (en) | 2017-05-02 |
| CN104036737A (zh) | 2014-09-10 |
| CN104036737B (zh) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6204025B2 (ja) | ドライバｉｃ | |
| CN107340907B (zh) | 驱动控制器件以及电子设备 | |
| US10928949B2 (en) | Display control and touch detection device, semiconductor integrated circuit | |
| TWI610202B (zh) | 具有積體觸控螢幕之顯示裝置及其驅動方法 | |
| JP6066482B2 (ja) | ドライバｉｃ及び表示入力装置 | |
| JP6103757B2 (ja) | タッチ表示制御装置及び情報端末装置 | |
| TW201423523A (zh) | 整合觸控螢幕的顯示裝置及其驅動方法 | |
| KR20180109000A (ko) | 터치 표시 구동 집적 회로 및 그것의 동작 방법 | |
| CN107564448B (zh) | 显示控制及触摸控制器件、以及显示及触摸检测面板单元 | |
| US9996312B2 (en) | Display driver, display system and microcomputer | |
| US10249253B2 (en) | Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same | |
| US11609657B2 (en) | Method for driving touch-and-display device, driving circuit, and touch-and-display device | |
| JP6612021B2 (ja) | 表示駆動装置及び表示装置 | |
| US11037518B2 (en) | Display driver | |
| JP6073696B2 (ja) | タッチパネルコントローラ及び半導体装置 | |
| CN110955352B (zh) | 触控面板显示器及触控面板显示器的控制方法 | |
| US9704450B2 (en) | Driver IC for display panel | |
| US20170004789A1 (en) | Display device, method of driving a display device, and display system | |
| WO2014041975A1 (ja) | 表示装置および表示方法 | |
| JP2003036046A (ja) | 表示装置およびその駆動方法 | |
| JP6087581B2 (ja) | 表示制御装置及びデータ処理システム | |
| JP2005024985A (ja) | 液晶表示装置、及び液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170420 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6204025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |