KR20120004150A - 설정회로 및 이를 포함하는 반도체 메모리 장치 - Google Patents

설정회로 및 이를 포함하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20120004150A
KR20120004150A KR1020100064853A KR20100064853A KR20120004150A KR 20120004150 A KR20120004150 A KR 20120004150A KR 1020100064853 A KR1020100064853 A KR 1020100064853A KR 20100064853 A KR20100064853 A KR 20100064853A KR 20120004150 A KR20120004150 A KR 20120004150A
Authority
KR
South Korea
Prior art keywords
code
setting information
mrs
activated
circuit
Prior art date
Application number
KR1020100064853A
Other languages
English (en)
Inventor
김대석
이창현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100064853A priority Critical patent/KR20120004150A/ko
Priority to US12/980,788 priority patent/US8427883B2/en
Publication of KR20120004150A publication Critical patent/KR20120004150A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Abstract

본 발명에 따른 설정회로는, 테스트 신호에 응답하여 기설정 코드와 외부에서 입력되는 외부 코드 중 하나를 선택하는 선택부; 및 상기 선택부에 의해 선택된 코드에 응답하여 셋팅정보를 생성하는 셋팅정보 생성부를 포함한다.

Description

설정회로 및 이를 포함하는 반도체 메모리 장치{SETTING CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것이다.
동기식(synchronous) 반도체 메모리 장치에서 모드 레지스터(mode regsister) 및 모드 레지스터 셋(MRS; Mode Resister Set)이 사용된다. 모드 레지스터는 동기식 반도체 메모리 장치의 다양한 동작모드를 제어하기 위한 데이터를 프로그래밍하여 저장하는 장치이다.
동기식 반도체 메모리 장치에서는 중앙처리장치(CPU)가 앞으로 이용하고자 하는 반도체 메모리 장치의 동작 모드, 즉 카스 레이턴시(CL; Column Address Strobe Latency) 또는 카스 라이트 레이턴시(CWL; Column Address Strobe Write Latency)등을 미리 설정해 놓고 동기식 반도체 메모리 장치를 엑세스(access)하게 되는데, 이러한 동작 모드를 셋팅하여 저장하는 장소가 모드 레지스터이며, 이러한 일련의 모드 레지스터들의 집합을 모드 레지스터 셋이라고 한다.
따라서 이러한 모드 레지스터 셋에는 반도체 메모리 장치의 모드를 나타내는 일련의 코드들이 셋팅되며 이러한 코드를 MRS 코드(Mode Resister Set Code)라고 부른다.
도 1은 종래의 설정회로의 구성도이다.
도 1에 도시된 바와 같이, 설정회로는, 커맨드(CMD)와 어드레스(ADD)에 응답하여 리드 신호(RD), 라이트 신호(WT) 및 MRS 신호(MRS)등을 활성화하는 커맨드 디코더(110) 및 MRS 신호(MRS)가 활성화되면 어드레스(ADD)에 응답하여 셋팅정보(SET_INF)를 생성하는 셋팅정보 생성부(120)를 포함한다. 셋팅정보(SET_INF)는 상술한 MRS 코드에 해당한다. 리드 신호(RD)는 반도체 메모리 장치의 데이터를 읽을 때 인가되는 신호이고, 라이트 신호(WT)는 반도체 메모리 장치에 데이터를 쓸 때 인가되는 신호이다.
반도체 메모리 장치는 일반적인 동작 외에도 다양한 환경에서의 동작을 시험하기 위해 테스트 동작을 한다. 이때 반도체 메모리 장치가 다른 모드에서 동작하기 위해 셋팅정보 생성부(120)는 어드레스(ADD)를 입력받아 각각 다른 셋팅정보(SET_INF)를 생성하게 된다.
어드레스(ADD)는 어드레스 입력 회로(도 1에 도시하지 않았다.)에서 칩의 외부로부터 입력받기 때문에 어드레스(ADD)를 입력받을 때 반도체 메모리 장치 내부에 흐르는 전류가 증가하게 된다. 특히 자주 사용하는 테스트 동작의 경우 테스트 동작을 할 때마다 어드레스(ADD)를 입력받아 셋팅정보(SET_INF)를 생성하면 그 과정이 복잡하고 반도체 메모리 장치 내부에 흐르는 전류가 증가한다는 문제점이 있었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 테스트 동작시 기설정 코드를 이용하여 셋팅정보를 생성하는 설정회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 설정회로는, 테스트 신호에 응답하여 기설정 코드와 외부에서 입력되는 외부 코드 중 하나를 선택하는 선택부; 및 상기 선택부에 의해 선택된 코드에 응답하여 셋팅정보를 생성하는 셋팅정보 생성부를 포함할 수 있다.
상기 기설정 코드를 저장 및 출력하는 기설정 코드 저장부를 더 포함하는 것을 특징으로 할 수 있다.
상기 셋팅정보 생성부는, MRS 신호 또는 상기 테스트 신호가 활성화되는 시점에 활성화되는 테스트 MRS 신호가 활성화되면 상기 선택부에 의해 선택된 코드를 저장하는 선택코드 저장회로; 및 상기 선택코드 저장회로에 저장된 코드에 응답하여 상기 셋팅정보를 생성하는 셋팅정보 생성회로를 포함하는 것을 특징으로 할 수 있다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 장치는, 어드레스를 입력받는 어드레스 입력회로; 커맨드를 입력받는 커맨드 입력회로; 상기 어드레스와 상기 커맨드를 디코딩하여 MRS 신호를 생성하는 커맨드 디코더; 테스트 신호에 응답하여 상기 어드레스 입력회로가 입력받은 어드레스 또는 기설정 코드를 선택해 출력하는 선택부; 및 상기 MRS 신호가 활성화되면 상기 선택부의 출력을 이용하여 셋팅정보를 생성하는 셋팅정보 생성부를 포함할 수 있다.
상기 기설정 코드를 저장하는 기설정 코드 저장부를 더 포함하는 것을 특징으로 할 수 있다.
상기 셋팅정보 생성부는, MRS 신호 또는 상기 테스트 신호가 활성화되는 시점에 활성화되는 테스트 MRS 신호가 활성화되면 상기 선택부의 출력을 저장하는 선택코드 저장회로; 및 상기 선택코드 저장회로에 저장된 상기 선택부의 출력을 이용하여 상기 셋팅정보를 생성하는 셋팅정보 생성회로를 포함하는 것을 특징으로 할 수 있다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 설정방법은, 테스트 신호에 응답하여 기설정 코드와 외부 코드 중 하나를 선택하는 단계; 및 상기 선택된 코드에 응답하여 셋팅정보를 생성하는 단계를 포함할 수 있다.
본 발명에 따른 설정회로는, 테스트 동작시 기설정 코드를 이용하여 셋팅정보를 생성한다. 따라서 테스트 동작시 어드레스 입력 회로로부터 어드레스를 입력받지 않아 간편하게 셋팅정보를 생성할 수 있고, 어드레스 입력 회로로부터 설정회로로 불필요한 전류가 흐르지 않아 소모 전류도 줄일 수 있다.
도 1은 종래의 설정회로의 구성도,
도 2는 본 발명의 일실시예에 따른 설정회로의 구성도,
도 3은 본 발명의 일실시예에 따른 반도체 메모리 장치의 구성도,
도 4는 테스트 신호(TEST)를 이용하여 테스트 MRS 신호(T_MRS)를 생성하기 위한 회로의 구성도,
도 5는 본 발명의 일실시예에 따른 선택코드 저장회로(231)의 일부를 나타낸 구성도,
도 6은 본 발명에 따른 설정회로의 동작을 설명하기 위한 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 설정회로의 구성도이다.
도 2에 도시된 바와 같이 설정회로는, 기설정 코드(PRD_ADD)를 저장 및 출력하는 기설정 코드 저장부(210), 테스트 신호(TEST)에 응답하여 기설정 코드(PRD_ADD)와 외부에서 입력되는 외부 코드(ADD) 중 하나를 선택하는 선택부(220), 및 선택부(220)에 의해 선택된 코드에 응답하여 셋팅정보(SET_INF)를 생성하는 셋팅정보 생성부(230)를 포함한다.
기설정 코드 저장부(210)는 테스트 동작을 위해 미리 정해 놓은 어드레스를 저장하기 위한 래치회로로 구성될 수 있다.
셋팅정보 생성부(230)는 MRS 신호(MRS) 또는 테스트 신호(TEST)가 활성화되는 시점에 활성화되는 테스트 MRS 신호(T_MRS)가 활성화되면 선택부(220)에 의해 선택된 코드를 저장하는 선택코드 저장회로(231), 및 선택코드 저장회로(231)에 저장된 코드에 응답하여 셋팅정보(SET_INF)를 생성하는 셋팅정보 생성회로(232)를 포함한다. 선택코드 저장회로(231)의 일실시예의 구성은 도 5에 도시하였다.
외부 코드(ADD)는 외부에서 입력받은 어드레스(ADD)이다. 또한 이하의 설명에서 셋팅정보(SET_INF)는 배경기술에서 상술한 MRS 코드이다. 이하 설정회로의 동작에 대해서는 도 4의 설명에서 후술한다.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 장치의 구성도이다.
도 3에 도시된 바와 같이, 반도체 메모리 장치는, 기설정 코드(PRD_ADD)를 저장하는 기설정 코드 저장부(210), 어드레스(ADD)를 입력받는 어드레스 입력회로(310), 커맨드(CMD)를 입력받는 커맨드 입력회로(320), 어드레스(ADD)와 커맨드(CMD)를 디코딩하여 MRS 신호(MRS)를 생성하는 커맨드 디코더(330), 테스트 신호(TEST)에 응답하여 어드레스 입력회로(310)가 입력받은 어드레스(ADD) 또는 기설정 코드(PRD_ADD)를 선택해 출력하는 선택부(220), 및 MRS 신호(MRS)가 활성화되면 선택부(220)의 출력을 이용하여 셋팅정보(SET_INF)를 생성하는 셋팅정보 생성부(230)를 포함한다.
기설정 코드 저장부(210)는 테스트 동작을 위해 미리 정해 놓은 어드레스를 저장하기 위한 래치회로로 구성될 수 있다.
셋팅정보 생성부(230)는, MRS 신호(MRS) 또는 테스트 신호(TEST)가 활성화되는 시점에 활성화되는 테스트 MRS 신호(T_MRS)가 활성화되면 선택부(220)의 출력을 저장하는 선택코드 저장회로(231), 및 선택코드 저장회로(231)에 저장된 선택부(220)의 출력을 이용하여 셋팅정보(SET_INF)를 생성하는 셋팅정보 생성회로(232)를 포함한다. 이하 도 2의 외부 코드(ADD)는 도 3의 어드레스(ADD)와 동일하다.
이하의 설명에서 셋팅정보(SET_INF)는 배경기술에서 상술한 MRS 코드이다.
설정회로(도 2) 및 반도체 메모리 장치(도 3)의 동작은 다음과 같다. 이하 테스트 신호(TEST)가 활성화되어 기설정 코드(PRD_ADD)를 이용하여 셋팅정보(SET_INF)를 생성하는 동작을 '테스트 모드'라고 하고, 테스트 신호(TEST)가 비활성화되어 어드레스(ADD)를 이용하여 셋팅정보(SET_INF)를 생성하는 동작을 '일반 모드'라고 한다. 먼저 '일반 모드'에서 셋팅정보(SET_INF)를 생성하는 동작을 설명하고 다음으로 '테스트 모드'에서 셋팅정보(SET_INF)를 생성하는 동작을 설명한다.
'일반 모드'의 경우 테스트 신호(TEST)가 비활성화되어 선택부(220)는 어드레스(ADD)를 출력한다. 어드레스(ADD)는 어드레스 입력 회로(310)가 외부로부터 입력 받은 어드레스(ADD)를 의미한다.
커맨드 디코더(330)는 커맨드 입력 회로(320)가 외부로부터 입력받은 커맨드(CMD)와 어드레스(ADD)를 디코딩하여 입력된 커맨드(CMD)와 어드레스(ADD)에 대응되는 리드 신호(RD), 라이트 신호(WT), MRS 신호(MRS) 등을 활성화한다.
테스트 신호(TEST)가 비활성화된 상태에 커맨드 디코더(330)가 MRS 신호(MRS)를 활성화하면 선택코드 저장회로(231)는 선택부(220)의 출력인 어드레스(ADD)를 저장 및 출력한다. 셋팅정보 생성회로(232)는 선택코드 저장회로(231)가 저장 및 출력하는 어드레스(ADD)를 이용하여 이에 대응되는 셋팅정보(SET_INF)를 생성한다. 즉 '일반 모드'에서는 외부에서 입력된 어드레스(ADD)를 이용하여 셋팅정보(SET_INF)를 생성한다. 이는 종래의 설정회로에서 셋팅정보(SET_INF)를 생성하는 방법과 동일하다. 셋팅정보 생성회로(232)는 선택부(220)의 출력을 디코딩하여 셋팅정보(SET_INF)를 생성하는 일반적인 디코딩 회로에 해당한다.
'테스트 모드'의 경우 테스트 신호(TEST)가 활성화되어 선택부(220)는 기설정 코드(PRD_ADD)를 출력한다. 기설정 코드(PRD_ADD)는 '테스트 모드'를 위한 셋팅정보(SET_INF)를 생성하기 위해 이에 대응되는 어드레스를 미리 저장해 놓은 것을 의미한다.
테스트 신호(TEST)가 활성화되면 셋팅정보 생성부(230)는 MRS 신호(MRS)의 활성화 여부와 관계없이 선택부(220)의 출력의 이용하여 셋팅정보(SET_INF)를 생성한다. 이 경우 테스트 신호(TEST)가 활성화되는 시점에서 테스트 MRS 신호(T_MRS)가 활성화되어 선택코드 저장회로(231)는 선택부(220)의 출력인 기설정 코드(PRD_ADD)를 저장 및 출력한다. 셋팅정보 생성회로(232)는 선택코드 저장회로(231)가 저장 및 출력하는 기설정 코드(PRD_ADD)를 이용하여 이에 대응되는 셋팅정보(SET_INF)를 생성한다. 즉 '테스트 모드'에서는 외부에서 입력된 어드레스(ADD)를 이용하지 않고, 미리 저장된 기설정 코드(PRD_ADD)를 이용하여 셋팅정보(SET_INF)를 생성한다. 이와 같은 방법을 통해 '테스트 모드'에서 종래의 설정회로 보다 간편하게 셋팅정보(SET_INF)를 생성할 수 있고, 외부로부터 어드레스(ADD)를 입력받지 않아도 되므로 반모체 메모리 장치 내부에 흐르는 전류를 감소시킬 수 있다는 장점이 있다.
이때 테스트 MRS 신호(T_MRS)는 테스트 신호(TEST)에 응답하여 도 4의 회로로 부터 생성되는 신호일 수도 있고, MRS 신호(MRS)의 일부일 수도 있다. MRS 신호(MRS)의 일부라는 의미는 '테스트 모드'에 해당하는 커맨드(CMD)와 어드레스(ADD)의 조합에 응답하여 커맨드 디코더(330)가 생성하는 MRS 신호(MRS)를 테스트 MRS 신호(T_MRS)로 취급하겠다는 의미이다. 이 경우 OR게이트(201)는 필요 없고 셋팅정보 생성부(230)는 MRS 신호(MRS)만 입력받으면 된다.
도 4는 테스트 신호(TEST)를 이용하여 테스트 MRS 신호(T_MRS)를 생성하기 위한 회로의 구성도이다.
도 4에 도시된 바와 같이, 테스트 MRS 신호(T_MRS)는 테스트 신호(TEST)가 활성화될 때 선택코드 저장회로(231)가 선택부(220)에 의해 선택된 기설정 코드(PRD_ADD)를 저장하도록 해야한다. 따라서 테스트 신호(TEST)와 테스트 신호(TEST)가 홀수개의 인버터 체인(401)을 통과한 신호를 AND게이트(402)로 조합하여 테스트 MRS 신호(T_MRS)를 생성한다. 따라서 테스트 MRS 신호(T_MRS)는 테스트 신호(TEST)가 활성화되면 함께 활성화되며 활성화구간이 인버터 체인(401)의 지연시간과 같은 펄스파가 된다. 다만 위와 동일한 테스트 MRS 신호(T_MRS)를 생성할 수 있다면 반드시 구성이 도 4와 동일할 필요는 없다.
도 5는 본 발명의 일실시예에 따른 선택코드 저장회로(231)의 일부를 나타낸 구성도이다.
도 5에 도시된 바와 같이, 선택코드 저장회로(231)는, 테스트 MRS 신호(T_MRS) 또는 MRS 신호(MRS)가 활성화되는 경우에만 선택부(220)의 출력을 통과시키는 패스게이트(501)와 패스게이트(501)를 통과한 선택부(220)의 출력을 저장하는 래치회로(502)로 구성된다. 제1단(A)은 선택코드 저장회로(231)의 입력단을, 제2단(B)은 선택코드 저장회로(231)의 출력단을 의미한다.
테스트 MRS 신호(T_MRS)가 활성화된 경우 기설정 코드(PRD_ADD)가 패스게이트(501)를 통과하여 래치회로(502)에 저장된다. MRS 신호(MRS)가 활성화된 경우 어드레스(ADD)가 패스게이트(501)를 통과하여 래치회로(502)에 저장된다. 다만 선택코드 저장회로(231)는 도 5의 설명에서 상술한 기능을 수행하면 되고 반드시 도 5와 구성이 동일할 필요는 없다.
셋팅정보 생성회로(232)는 래치회로(502)에 저장된 선택부(220)의 출력에 응답하여 셋팅정보(SET_INF)를 생성한다. 셋팅정보 생성부(230)는 종래의 설정회로(도 1)의 셋팅정보 생성부(120)와 동일하게 구성될 수 있다. 다만 본 발명에 따른 셋팅정보 생성부(230)는 선택부(220)의 출력에 응답하여 셋팅정보(SET_INF)를 생성하고, 종래 설정회로(도 1)의 셋팅정보 생성부(120)는 외부로부터 입력받은 어드레스(ADD)에 응답하여 셋팅정보(SET_INF)를 생성한다는 점에서 다르다.
또한 도 5에 도시된 회로는 1비트의 코드를 저장할 수 있으므로 입력되는 기설정 코드(PRD_ADD) 또는 어드레스(ADD)가 N비트인 경우 선택코드 저장회로(231)는 도 5에 도시된 회로를 N개 포함하여야 한다.
도 6은 본 발명에 따른 설정회로의 동작을 설명하기 위한 파형도이다.
제1파형(601)들은 '테스트 모드'에서 설정회로의 동작을 설명한다. 테스트 신호(TEST)가 활성화되면 테스트 MRS 신호(T_MRS)도 활성화된다. 기설정 코드 저장부(210)에 저장되어 있던 기설정 코드(PRD_ADD)가 선택부(220)에 의해 선택되어 출력되면 테스트 MRS 신호(T_MRS)도 활성화된 구간 동안 선택부(220)의 출력이 선택코드 저장회로(231)로 입력되어 저장된다. 선택코드 저장회로(231)에 저장된 기설정 코드(PRD_ADD)에 응답하여 셋팅정보 생성회로(232)가 셋팅정보(SET_INF)를 생성한다.
제1파형(602)들은 '일반 모드'에서 설정회로의 동작을 설명한다. 테스트 신호(TEST)가 비활성화된 경우 어드레스(ADD)가 선택부(220)에 의해 선택되어 출력된다. 선택코드 저장회로(231)는 커맨드 디코더(330)에 의해 MRS 신호(MRS)가 활성화되면 MRS 신호(MRS)가 활성화된 구간의 선택부(220)의 출력이 선택코드 저장회로(231)에 저장된다. 선택코드 저장회로(231)에 저장된 어드레스(ADD)에 응답하여 셋팅정보 생성회로(232)가 셋팅정보(SET_INF)를 생성한다.
도 2 내지 도 5를 다시 참조하여, 본 발명에 따른 설정방벙을 살펴본다.
본 발명에 따른 설정방법은, 테스트 신호(TEST)에 응답하여 기설정 코드(PRD_ADD)와 외부 코드(ADD) 중 하나를 선택하는 단계, 및 선택된 코드에 응답하여 셋팅정보(SET_INF)를 생성하는 단계를 포함한다.
테스트 신호(TEST)에 응답하여 기설정 코드(PRD_ADD)와 외부 코드(ADD) 중 하나를 선택하는 단계는, 테스트 신호(TEST)가 활성화되면 기설정 코드(PRD_ADD)를 선택하고, 테스트 신호(TEST)가 비활성화되면 외부 코드(ADD)를 선택한다.
외부 코드(ADD)는 외부로부터 입력받은 어드레스(ADD)이다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (15)

  1. 테스트 신호에 응답하여 기설정 코드와 외부에서 입력되는 외부 코드 중 하나를 선택하는 선택부; 및
    상기 선택부에 의해 선택된 코드에 응답하여 셋팅정보를 생성하는 셋팅정보 생성부
    를 포함하는 설정회로.
  2. 제 1항에 있어서,
    상기 선택부는, 상기 테스트 신호가 활성화된 경우 상기 기설정 코드를 선택하고, 상기 테스트 신호가 비활성화된 경우 상기 외부 코드를 선택하는 것을 특징으로 하는 설정회로.
  3. 제 1항에 있어서,
    상기 외부 코드는 외부에서 입력받은 어드레스인 것을 특징으로 하는 설정회로.
  4. 제 1항에 있어서,
    상기 셋팅정보는 MRS 코드인 것을 특징으로 하는 설정회로.
  5. 제 1항에 있어서,
    상기 기설정 코드를 저장 및 출력하는 기설정 코드 저장부를 더 포함하는 것을 특징으로 하는 설정회로.
  6. 제 1항에 있어서,
    상기 셋팅정보 생성부는,
    MRS 신호 또는 상기 테스트 신호가 활성화되는 시점에 활성화되는 테스트 MRS 신호가 활성화되면 상기 선택부에 의해 선택된 코드를 저장하는 선택코드 저장회로; 및
    상기 선택코드 저장회로에 저장된 코드에 응답하여 상기 셋팅정보를 생성하는 셋팅정보 생성회로
    를 포함하는 것을 특징으로 하는 설정회로.
  7. 어드레스를 입력받는 어드레스 입력회로;
    커맨드를 입력받는 커맨드 입력회로;
    상기 어드레스와 상기 커맨드를 디코딩하여 MRS 신호를 생성하는 커맨드 디코더;
    테스트 신호에 응답하여 상기 어드레스 입력회로가 입력받은 어드레스 또는 기설정 코드를 선택해 출력하는 선택부; 및
    상기 MRS 신호가 활성화되면 상기 선택부의 출력을 이용하여 셋팅정보를 생성하는 셋팅정보 생성부
    를 포함하는 반도체 메모리 장치.
  8. 제 7항에 있어서,
    상기 선택부는, 상기 테스트 신호가 활성화된 경우 상기 기설정 코드를 선택하여 출력하고, 상기 테스트 신호가 비활성화된 경우 상기 어드레스를 선택하여 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7항에 있어서,
    상기 셋팅정보는 MRS 코드인 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 7항에 있어서,
    상기 셋팅정보 생성부는, 상기 테스트 신호가 활성화되면 상기 MRS 신호의 활성화 여부와 관계없이 상기 선택부의 출력의 이용하여 상기 셋팅정보를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 7항에 있어서,
    상기 기설정 코드를 저장하는 기설정 코드 저장부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 7항에 있어서,
    상기 셋팅정보 생성부는,
    MRS 신호 또는 상기 테스트 신호가 활성화되는 시점에 활성화되는 테스트 MRS 신호가 활성화되면 상기 선택부의 출력을 저장하는 선택코드 저장회로; 및
    상기 선택코드 저장회로에 저장된 상기 선택부의 출력을 이용하여 상기 셋팅정보를 생성하는 셋팅정보 생성회로
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 테스트 신호에 응답하여 기설정 코드와 외부 코드 중 하나를 선택하는 단계; 및
    상기 선택된 코드에 응답하여 셋팅정보를 생성하는 단계
    를 포함하는 설정방법.
  14. 제 13항에 있어서,
    상기 테스트 신호에 응답하여 상기 기설정 코드와 상기 외부 코드 중 하나를 선택하는 단계는, 상기 테스트 신호가 활성화되면 상기 기설정 코드를 선택하고, 상기 테스트 신호가 비활성화되면 상기 외부 코드를 선택하는 것을 특징으로 하는 설정방법.
  15. 제 13항에 있어서,
    상기 외부 코드는 외부로부터 입력받은 어드레스인 것을 특징으로 하는 설정방법.
KR1020100064853A 2010-07-06 2010-07-06 설정회로 및 이를 포함하는 반도체 메모리 장치 KR20120004150A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100064853A KR20120004150A (ko) 2010-07-06 2010-07-06 설정회로 및 이를 포함하는 반도체 메모리 장치
US12/980,788 US8427883B2 (en) 2010-07-06 2010-12-29 Setting circuit and integrated circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064853A KR20120004150A (ko) 2010-07-06 2010-07-06 설정회로 및 이를 포함하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20120004150A true KR20120004150A (ko) 2012-01-12

Family

ID=45438482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064853A KR20120004150A (ko) 2010-07-06 2010-07-06 설정회로 및 이를 포함하는 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US8427883B2 (ko)
KR (1) KR20120004150A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140029089A (ko) * 2012-08-28 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 메모리 장치
KR20150040479A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337206B1 (ko) 1999-12-30 2002-05-17 박종섭 모드 레지스터 세팅장치
KR100511047B1 (ko) * 2003-12-08 2005-08-30 삼성전자주식회사 반도체 메모리 테스트 방법 및 이를 수행하기 위한 장치,테스트용 반도체 메모리

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140029089A (ko) * 2012-08-28 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 메모리 장치
KR20150040479A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
US20120008423A1 (en) 2012-01-12
US8427883B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
TWI464742B (zh) 半導體記憶體之測試模式信號產生器以及產生測試模式信號的方法
US11625196B2 (en) Semiconductor memory device and operating method thereof
US7379376B2 (en) Internal address generator
JP2006196166A (ja) バースト動作が可能なｓｒａｍメモリ装置
JP5020489B2 (ja) リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
JP4419074B2 (ja) 半導体記憶装置
KR100851991B1 (ko) 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
JP2005116167A (ja) アドレス信号によって動作モードを設定するメモリシステム及び方法
KR20150071470A (ko) 반도체 메모리 장치 및 그 동작방법
KR20120004150A (ko) 설정회로 및 이를 포함하는 반도체 메모리 장치
KR100267781B1 (ko) 테스트 모드를 셋업하기 위한 반도체 소자
JP3725270B2 (ja) 半導体装置
KR100851996B1 (ko) 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로 및 방법
JP2011210354A (ja) モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法
JP2009087526A (ja) 半導体メモリ装置およびその駆動方法
KR100798795B1 (ko) 내부 어드레스 생성장치 및 그의 구동방법
US7558146B2 (en) Internal address generator for use in semiconductor memory device
KR100902048B1 (ko) 반도체 장치의 어드레스 수신회로
US8189425B2 (en) Semiconductor memory device
JP3642420B2 (ja) 半導体装置
KR100331782B1 (ko) 멀티라이트동작이가능한반도체메모리장치
JP2007018710A (ja) 半導体装置及びその試験方法
KR20110047889A (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application