KR100337206B1 - 모드 레지스터 세팅장치 - Google Patents

모드 레지스터 세팅장치 Download PDF

Info

Publication number
KR100337206B1
KR100337206B1 KR1019990066926A KR19990066926A KR100337206B1 KR 100337206 B1 KR100337206 B1 KR 100337206B1 KR 1019990066926 A KR1019990066926 A KR 1019990066926A KR 19990066926 A KR19990066926 A KR 19990066926A KR 100337206 B1 KR100337206 B1 KR 100337206B1
Authority
KR
South Korea
Prior art keywords
mode register
signal
mode
register setting
input
Prior art date
Application number
KR1019990066926A
Other languages
English (en)
Other versions
KR20010065910A (ko
Inventor
이재진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066926A priority Critical patent/KR100337206B1/ko
Publication of KR20010065910A publication Critical patent/KR20010065910A/ko
Application granted granted Critical
Publication of KR100337206B1 publication Critical patent/KR100337206B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Abstract

본 발명은 동기식 메모리장치의 모드 레지스터 세팅장치에 관한 것으로, 특히 외부로부터 입력된 어드레스에 의하여 선택된 모드 레지스터에만 세팅동작이 발생하도록 제어하므로써, 최소한의 어드레스핀을 사용하여 다양한 종류의 모드를 기억시켜 여러가지 테스트모드의 동시수행이 가능하도록 한 모드 레지스터 세팅장치에 관한 것이다.

Description

모드 레지스터 세팅장치{Mode register setting device}
본 발명은 동기식 메모리장치의 모드 레지스터 세팅장치에 관한 것으로, 보다 상세하게는 외부로부터 입력된 어드레스에 의하여 선택된 모드 레지스터에만 세팅동작이 발생하도록 제어하므로써, 최소한의 어드레스핀을 사용하여 다양한 종류의 모드를 기억시켜 여러가지 테스트모드의 동시수행이 가능하도록 한 모드 레지스터 세팅장치에 관한 것이다.
일반적으로, 동기식 기억소자에서는 카스 레이턴시, 버스트 타입, 버스트 길이 등의 여러 모드가 있으며, 이들 다양한 모드는 모드 레지스터 세팅 명령신호(/CS, /RAS, /CAS, /WE 모두가 '로직로우'로 입력됨)가 들어오는 때 입력되는 어드레스신호의 조합에 따라 그 동작모드가 결정된다.
이러한 모드 레지스터의 세팅동작을 특별한 여러가지의 테스트동작을 수행하는데 활용하기도 하는데, 정상적인 모드 레지스터 세팅동작에서 사용하지 않는 핀 등을 사용하여 예를들어, 노말 모드 레지스터 세팅동작에서는 add7이 '로직로우'로 입력되는데, 상기 add7이 '로직하이'의 상태로 입력되면 테스트모드로 들어가서 특수한 테스트동작을 수행하게 되는 것이다.
한편, 반도체 소자의 동작방식이 복잡해지고 테스트하여야 하는 사항이 많아지게 되면서 테스트를 수행하여야 하는 종류가 급증하고 있는 실정에서 외부입력 어드레스핀의 수는 극히 한정적이기 때문에, 각각의 어드레스핀에 대응하여 하나씩의 테스트 모드를 지정하는 경우에는 어드레스 핀의 수만큼에 해당하는 테스트모드만을 지정할 수 밖에 없게 된다.
이의 해결을 위해, 여러 어드레스신호는 디코딩하여 사용하게 되는데, 이 경우에는 2가지 이상의 테스트를 동시에 수행할 수 없게 되는 문제점이 발생한다.
예를들어, add0과 add1을 이용하여 4개의 조합(add0, add1=hh, hl, lh, ll)을 형성한 후, 이들 각각의 조합을 병렬 테스트 모드, 로오 리던던시 체크 모드, 컬럼 리던던시 체크 모드, 번-인 테스트 모드 등과 같이 배정하는 경우에 있어서, 이들을 동시에 적용하여 테스트하는 것이 불가능해 진다.
이들 다수의 모드를 동시에 동작하도록 제어하기 위해서는, 동시에 동작할 모드들을 서로 다른 어드레스로 배정해야 되는데, 이렇게 하면 수행해야 할 테스트모드의 수가 많아지게 되면 그 모드세팅이 어려워지게 되는 문제점이 발생한다.
도 1 은 종래의 모드 레지스터가 사용된 모드레지스터 세팅장치의 블럭 구성도를 도시한 것으로, 크게 어드레스 입력버퍼(10)와 프리 디코더(20), 그리고 모드 레지스터(30) 및 모드 디코더(40)와, 테스트모드를 위한 별도의 모드 레지스터(32)를 나타낸다.
상기 어드레스 입력버퍼(10)는 클럭에 동기되어 어드레스를 내부로 받아들이게 되며, 여기서 A4는 외부에서 입력되는 어드레스를 나타내고, CLK는 어드레스 입력버퍼로 들어오는 내부 클럭신호를 나타낸다. 출력신호(Ain4)는 후단에 연결된 프리 디코더(20)로 전달되어 이후 어드레스 디코딩에 사용되는 내부 어드레스신호로, 모드 레지스터(30) 또는 스페셀 테스트용 모드 레지스터(32)의 입력신호로 사용된다.
상기 모드 레지스터(30)는 모드 레지스터 세팅 명령신호(MRS)가 입력되는 경우 어드레스 버퍼를 통해 입력되는 어드레스를 기억하는 장치로, 여기에 기억된 어드레스를 이용하여 동작모드가 결정된다.
동기식 디램의 경우 상기 모드 레지스터 세팅 명령신호(MRS)는 클럭신호의 라이징 에지에서 /CS, /RAS, /CAS, /WE가 모두 '로직로우'인 명령을 의미하나, 실제 회로에서는 이 명령신호에 일부 어드레스도 개입되어 add7 및 뱅크선택 어드레스신호 등의 특정 어드레스신호가 '로직로우'인 경우에만 모드 레지스터의 세팅동작이 발생하도록 하고 있다. 이때, 상기 모드 레지스터(30)는 MRS동작시 외부로부터 입력되는 어드레스를 그대로 기억하게 된다.
상기 모드 레지스터(30)에 저장된 어드레스를 디코딩하여 모드신호를 나타내는 장치가 모드 디코더(40)이다.
또한, 테스트모드를 위해 반도체 소자 내부에 구비하게 되는 별도의 모드 레지스터(32)의 경우, 그 구성은 노말 모드 레지스터와 동일하지만 단지 기억하는 동작의 제어신호면에서 약간의 차이가 있는데, add7이 '로직하이'이면서 모드 레지스터 세팅 명령신호(MRS)가 입력되는 경우이다.
따라서, 이 테스트용 별도의 모드 레지스터(32)의 출력신호도 노말 레지스터와 마찬가지로 디코딩을 거쳐 모드를 세팅해낼 수도 있으며, 직접 테스트모드를 만들어낼 수도 있게 된다.
도 2 는 도 1 에 도시된 모드 레지스터 세팅장치의 동작 타이밍도를 도시한 것으로, 모드 레지스터 명령신호가 입력되는 경우 모드 레지스터 세팅명령(MRS)에 의해 동작하는 모든 모드 레지스터에서 상기 MRS 명령신호와 동시에 입력되는 어드레스신호를 받아들어 이를 저장한 후 이 저장된 정보를 이용하여 모드를 결정하게 되는데, 한번 모드 레지스터 세팅동작을 수행하고 그 다음에 다시 모드 레지스터세팅동작이 수행되는 경우 즉, 두번째 모드 세팅동작에서는 처음에 기억한 모드가 지워지고 새로 입력되는 모드가 저장되는 것을 도시한다.
종래 기술에 따른 모드 레지스터 세팅장치에 따르면, 두번 이상의 모드 세팅시 이전에 저장된 모드를 지우고 다시 새로 입력되는 모드를 각 레지스터마다 저장해야 되기 때문에, 그 속도에도 제한이 따르는 문제점이 발생한다.
또한, 외부로부터 입력되는 어드레스에 의해 선택된 모드 레지스터만이 세팅동작하는 것이 아니라, 모든 레지스터가 동시에 모드 세팅동작에 가담하게 되면서, 일정 어드레스핀에 의해 설정가능한 모드의 수가 적어질 뿐만 아니라, 전력의 낭비또한 커지는 문제점이 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 모드 세팅 명령신호와 동시에 입력되는 어드레스신호의 조합에 의해 선택된 모드만이 모드 레지스터에 기억되도록 제어하므로써, 적은 어드레스핀으로 설정가능한 모드의 수를 최대화할 수 있도록 한 모드 레지스터 세팅장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 모드 레지스터 세팅장치는 모드 레지스터 세팅 명령신호의 인가시 입력되는 어드레스신호의 조합에 의해 선택된 모드 레지스터에만 데이타가 저장되도록 제어하는 선택수단과,
상기 모드 레지스터 세팅 명령신호 및 특정 어드레스신호의 조합에 의해 선택된 모드 레지스터의 리세팅여부를 제어하는 리세팅 제어수단과,
상기 선택수단의 출력신호를 전달받아 출력단에 데이타를 세팅시키는 세팅수단과,
상기 리세팅 제어수단의 출력신호와 외부로부터 직접 인가되는 리세트 제어신호를 각각 전달받아, 상기 출력단에 세팅되어 저장된 데이타신호를 각각 리세팅시키는 제1 및 제2 리세팅수단과,
상기 출력단 전위를 일정하게 래치시키는 래치수단을 구비하는 것을 특징으로 한다.
도 1 은 종래의 모드 레지스터가 사용된 모드 레지스터 세팅장치의 블럭 구성도
도 2 는 도 1 에 도시된 모드 레지스터 세팅장치의 동작 타이밍도
도 3 은 본 발명에 따른 모드 레지스터 세팅장치의 일 실시예에 따른 회로 구성도
도 4 는 도 3 에 도시된 모드 레지스터 세팅장치의 동작 타이밍도
<도면의 주요부분에 대한 부호의 설명>
10: 어드레스 입력버퍼 20: 프리 디코더
30, 32, 34, 36: 모드 레지스터 40: 모드 디코더
50: 선택수단 51: 리세팅 제어수단
52: 세팅수단 53, 54: 리세팅수단
55: 래치수단
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3 은 본 발명에 따른 모드 레지스터 세팅장치의 일 실시예에 따른 회로 구성도를 도시한 것으로, 모드 레지스터 세팅 명령신호(MRS)의 인가시 입력되는 어드레스신호(Ain1, Ain2)의 조합에 의해 선택된 모드 레지스터에만 데이타가 저장되도록 제어하는 선택수단(50)과, 상기 모드 레지스터 세팅 명령신호(MRS) 및 특정 어드레스신호(Ain3)의 조합에 의해 선택된 모드 레지스터의 리세팅여부를 제어하는 리세팅 제어수단(51)과, 상기 선택수단(50)의 출력신호를 전달받아 출력단(N1)에 데이타를 세팅시키는 세팅수단(52)과, 상기 리세팅 제어수단(51)의 출력신호와 외부로부터 직접 인가되는 리세트 제어신호(Reset)를 각각 전달받아 상기 출력단(N1)에 세팅되어 저장된 데이타신호를 각각 리세팅시키는 제1 및 제2 리세팅수단(53,54)과, 상기 출력단(N1) 전위를 일정하게 래치시키는 래치수단(55)을 구비하여 구성된다.
상기 선택수단(50)은 상기 모드 레지스터 세팅 명령신호(MRS) 및 입력 어드레스신호(Ain1, Ain2)를 낸드조합하는 낸드게이트(NAND1)로 구성한다.
상기 리세팅 제어수단(51)은 상기 모드 레지스터 세팅 명령신호(MRS) 및 특정 어드레스신호(Ain3)를 입력받아 앤드조합하는 앤드조합 논리게이트(NAND2 와 IV1)로 구성한다.
또한, 상기 세팅수단(52)은 전원전압(Vcc) 인가단과 상기 출력단(N1) 사이에 접속된 피모스 트랜지스터(MP1)로 구성하며, 상기 제1 및 제2 리세팅 수단(53, 54)은 상기 출력단과 접지단 사이에 상호 병렬접속된 각각의 엔모스 트랜지스터(MN1, MN2)로 구성한다.
한편, 상기 래치수단(55)은 상호 입·출력단이 상보적으로 피드백되어 연결된 2개의 인버터(IV2, IV3)로 구성한다.
이하, 상기 구성을 갖는 본 발명의 동작을 도면을 참조하며 자세히 살펴보기로 한다.
우선, 모드 레지스터 세팅 명령신호(MRS)가 들어오는 경우, 입력되는 어드레스신호(Ain1, Ain2)의 조합에 의해 선택된 모드 레지스터의 세팅수단(52)만이 턴-온되어 해당 어드레스에 의해 선택된 모드 레지스터에서만 프로그램동작이 발생한다.
이때, 입력된 어드레스신호에 의해 선택되지 않은 기타 다른 모드 레지스터는 이전에 저장된 데이타를 유지하는 동작만이 수행된다.
또한, 이러한 동작은 개입하는 입력 어드레스신호와 사용 어드레스신호에 의해 동작하는 모드 레지스토의 개수가 정해지는데, 예를들어 디코딩에 하나의 어드레스만이 사용되고 MRS입력 어드레스가 N개인 경우에는 N개의 모드 레지스터에서 동시에 동작이 가능해지게 되며, 사용되는 입력 어드레스가 모두 디코딩에 사용되는 경우에는 모드 레지스터를 2의 N제곱만큼 만들수 있게 되지만, 이때에는 하나의 모드 레지스터에서만 프로그램동작이 발생하고 나머지 모드 레지스터는 동작하지 않게 된다.
도 4 는 도 3 에 도시된 모드 레지스터 세팅장치의 동작 타이밍도를 도시한 것으로, 모드 레지스터 동작이 한 클럭에서 수행되는 것이 아니라, 1개 이상의 명령신호에 의해 이루어지는 것을 나타낸다.
또한, 동 도면을 통해 연속적으로 여러번 모드 레지스터 세팅명령이 입력되는 경우, 각각의 입력된 모드가 누적적으로 기억되는 것을 나타낸다.
즉, t1의 시점에서 입력되는 어드레스의 조합으로 특정 모드 A1이 입력되고 그 다음, t2시점에서 입력되는 어드레스신호의 조합으로 특정 모드 A2가 입력되는 경우 그 이후의 상태는 A2만이 아닌 A1 및 A2가 동시에 적용되는 상태를 나타낸다.
그런데, 이와 같은 방법으로 모드 레지스터의 세팅동작을 수행하는 데에는 여러 클럭이 사용되어 시간이 다소 많이 걸리기는 하지만, 전체 테스트시간에 비하면 이 시간은 무시할 수 있는 정도로 매우 미세한 시간이 되기 때문에, 별 문제가 되지 않게 된다.
이상에서 설명한 바와같이 본 발명에 따른 모드 레지스터 세팅장치에 의하면, 적은 어드레스 입력핀을 사용해 많은 수의 모드를 선택적으로 구현하는 것이 가능해지며 상기한 바와 같이 구현된 다양한 모드를 동시에 동작시키는 것 또한 가능하기 때문에, 테스트모드에의 적용시 테스트 비용 및 시간을 크게 감소시킬 수 있는 매우 뛰어난 효과가 있다.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 모드 레지스터 세팅 명령신호의 인가시 입력되는 어드레스신호의 조합에 의해 선택된 모드 레지스터에만 데이타가 저장되도록 제어하는 선택수단과,
    상기 모드 레지스터 세팅 명령신호 및 특정 어드레스신호의 조합에 의해 선택된 모드 레지스터의 리세팅여부를 제어하는 리세팅 제어수단과,
    상기 선택수단의 출력신호를 전달받아 출력단에 데이타를 세팅시키는 세팅수단과,
    상기 리세팅 제어수단의 출력신호와 외부로부터 직접 인가되는 리세트 제어신호를 각각 전달받아, 상기 출력단에 세팅되어 저장된 데이타신호를 각각 리세팅시키는 제1 및 제2 리세팅수단과,
    상기 출력단 전위를 일정하게 래치시키는 래치수단을 구비하는 것을 특징으로 하는 모드 레지스터 세팅장치.
  2. 제 1 항에 있어서,
    상기 선택수단은 상기 모드 레지스터 세팅 명령신호 및 입력 어드레스신호를 낸드조합하는 낸드게이트로 구성하는 것을 특징으로 하는 모드 레지스터 세팅장치.
  3. 제 1 항에 있어서,
    상기 리세팅 제어수단은 상기 모드 레지스터 세팅 명령신호 및 특정 어드레스신호를 입력받아 앤드조합하는 앤드조합 논리게이트로 구성하는 것을 특징으로 하는 모드 레지스터 세팅장치.
  4. 제 1 항에 있어서,
    상기 세팅수단은 전원전압 인가단과 상기 출력단 사이에 접속된 피모스 트랜지스터로 구성하는 것을 특징으로 하는 모드 레지스터 세팅장치.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 리세팅 수단은 상기 출력단과 접지단 사이에 상호 병렬접속되는 제1 및 제2 엔모스 트랜지스터로 구성하는 것을 특징으로 하는 모드 레지스터 세팅장치.
  6. 제 1 항에 있어서,
    상기 래치수단은 상호 입·출력단이 상보적으로 피드백되어 연결된 제1 및 제2 인버터로 구성하는 것을 특징으로 하는 모드 레지스터 세팅장치.
KR1019990066926A 1999-12-30 1999-12-30 모드 레지스터 세팅장치 KR100337206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066926A KR100337206B1 (ko) 1999-12-30 1999-12-30 모드 레지스터 세팅장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066926A KR100337206B1 (ko) 1999-12-30 1999-12-30 모드 레지스터 세팅장치

Publications (2)

Publication Number Publication Date
KR20010065910A KR20010065910A (ko) 2001-07-11
KR100337206B1 true KR100337206B1 (ko) 2002-05-17

Family

ID=19634057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066926A KR100337206B1 (ko) 1999-12-30 1999-12-30 모드 레지스터 세팅장치

Country Status (1)

Country Link
KR (1) KR100337206B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427883B2 (en) 2010-07-06 2013-04-23 Hynix Semiconductor Inc. Setting circuit and integrated circuit including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772094B1 (ko) * 2001-12-28 2007-11-01 주식회사 하이닉스반도체 테스트를 위한 반도체 메모리 장치
KR100967105B1 (ko) * 2003-12-09 2010-07-05 주식회사 하이닉스반도체 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법
KR100640649B1 (ko) 2005-07-06 2006-11-01 삼성전자주식회사 클록 프리 모드 레지스터 세팅 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427883B2 (en) 2010-07-06 2013-04-23 Hynix Semiconductor Inc. Setting circuit and integrated circuit including the same

Also Published As

Publication number Publication date
KR20010065910A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
US6260128B1 (en) Semiconductor memory device which operates in synchronism with a clock signal
USRE44218E1 (en) Semiconductor memory device for controlling write recovery time
US8089817B2 (en) Precise tRCD measurement in a semiconductor memory device
US7151713B2 (en) Semiconductor memory device
KR100638748B1 (ko) 반도체메모리소자
US6392909B1 (en) Semiconductor memory device having fixed CAS latency in normal operation and various CAS latencies in test mode
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
US7764562B2 (en) Semiconductor memory device having a short reset time
US7782684B2 (en) Semiconductor memory device operating in a test mode and method for driving the same
US6771558B2 (en) Semiconductor memory device
KR100650845B1 (ko) 소비 전력을 감소시키는 버퍼 제어 회로와, 이를 포함하는메모리 모듈용 반도체 메모리 장치 및 그 제어 동작 방법
US6917536B1 (en) Memory access circuit and method for reading and writing data with the same clock signal
US6950357B2 (en) Test mode flag signal generator of semiconductor memory device
JP2000036192A (ja) 半導体集積回路
KR100337206B1 (ko) 모드 레지스터 세팅장치
KR100310715B1 (ko) 동기형반도체기억장치
US7872939B2 (en) Semiconductor memory device
US7570729B2 (en) Mode register set circuit
US6971052B2 (en) Semiconductor integrated circuit and method for testing the same
JP2002313080A (ja) 半導体記憶装置
JP2004265566A (ja) メモリ装置
KR100303994B1 (ko) 이디오 디램의 스페셜 테스트 모드 진입 회로
US7263025B2 (en) Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof
US7035164B2 (en) Semiconductor memory device with a bypass circuit for verifying the characteristics of an internal clock signal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee