KR100493028B1 - 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법 - Google Patents

반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법 Download PDF

Info

Publication number
KR100493028B1
KR100493028B1 KR10-2002-0064251A KR20020064251A KR100493028B1 KR 100493028 B1 KR100493028 B1 KR 100493028B1 KR 20020064251 A KR20020064251 A KR 20020064251A KR 100493028 B1 KR100493028 B1 KR 100493028B1
Authority
KR
South Korea
Prior art keywords
circuit
data
mrs
signal
synchronization signal
Prior art date
Application number
KR10-2002-0064251A
Other languages
English (en)
Other versions
KR20040034168A (ko
Inventor
김철수
김규현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0064251A priority Critical patent/KR100493028B1/ko
Priority to US10/405,484 priority patent/US6853317B2/en
Priority to TW092123301A priority patent/TWI230941B/zh
Priority to JP2003360358A priority patent/JP2004146046A/ja
Publication of KR20040034168A publication Critical patent/KR20040034168A/ko
Application granted granted Critical
Publication of KR100493028B1 publication Critical patent/KR100493028B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 메모리 장치에서 MRS 코드를 생성하는 회로 및 상기 MRS 코드를 생성하는 방법이 개시된다. 본 발명에 따른 MRS 코드를 생성하는 회로는 데이터를 수신하고 제 1동기신호에 응답하여 상기 입력된 데이터를 출력하는 데이터 입력회로; 상기 제 1동기신호에 응답하여 상기 데이터 입력회로의 출력신호를 래치하기 위한 제 2동기신호를 생성하는 논리회로; 상기 데이터 입력회로의 출력신호를 수신하고 상기 제 2동기신호에 응답하여 상기 데이터 입력회로의 출력신호를 래치하는 래치회로; 및, 상기 래치회로의 출력신호를 수신하고 상기 래치회로의 출력신호를 디코딩하여 MRS 코드를 생성하는 디코더를 구비하며, 상기 제 1동기신호는 반도체 메모리 장치의 MRS 모드를 인에이블시키는 신호에 응답하여 생성되는 것을 특징으로 한다. 본 발명에 따르면, 종래기술에 비하여 더 다양한 MRS 코드를 생성할 수 있고, 테스트 MRS 코드를 다양하고 손쉽게 생성할 수 있으므로 반도체 메모리 장치의 설계의 측면에서도 바람직하다.

Description

반도체 메모리 장치에서 ＭＲＳ 코드를 생성하는 회로 및 상기 ＭＲＳ 코드를 생성하는 방법{Circuit and method of generating mode register set(MRS) code in semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 동기식 반도체 메모리 장치에 있어서 MRS 코드를 생성하는 회로 및 MRS 코드를 생성하는 방법에 관한 것이다.
동기식 반도체 메모리 장치에서 모드 레지스터(Mode Register) 및 모드 레지스터 셋(Mode Register Set; MRS)이 사용된다. 모드 레지스터는 동기식 반도체 메모리 장치의 다양한 동작모드를 제어하기 위한 데이터를 프로그래밍하여 저장하는 장치이다.
종래의 메모리 장치에서는 그때그때 입력되는 제어신호에 의하여 반도체 메모리 장치의 동작 모드 또는 특성이 결정되었다. 그러나 동기식 반도체 메모리 장치에서는 중앙처리장치(CPU)가 앞으로 이용하고자 하는 반도체 메모리 장치의 동작 모드, 즉 CAS 레이턴시(Column Address Strobe latency)나 버스트 길이(Burst length) 등을 미리 설정해 놓고 상기 동기식 반도체 메모리 장치를 억세스(access)하게 되는데, 이러한 동작 모드를 셋팅하여 저장하는 장소가 모드 레지스터이며, 이러한 일련의 모드 레지스터들의 집합을 모드 레지스터 셋(Mode Register Set; MRS)이라고 한다.
따라서 이러한 모드 레지스터 셋에는 반도체 메모리 장치의 모드를 나타내는 일련의 코드들이 셋팅되며, 이러한 코드들을 MRS 코드(Mode Register Set Code)라고 부른다.
종래에는, 어드레스들의 조합에 의하여 MRS 코드들이 생성되었다. 어드레스들의 조합에 의하여 MRS 코드들이 생성되고 상기 생성된 MRS 코드들에 상응하여 각각의 반도체 메모리 장치의 동작 모드가 결정되어 있다. 이러한 MRS 코드는 JEDEC에 의하여 표준화된 MRS 코드이다. 이와는 달리, 반도체 설계과정 중 설계된 반도체 메모리 장치를 테스트하기 위한 MRS 코드가 필요한데, 이를 테스트 MRS 코드라고 한다.
이러한 테스트 MRS 코드들도 어드레스들의 조합으로 생성되는데, 테스트 MRS 코드는 표준화된 MRS 코드들을 피해서 만들어야 하며, 결국 한정된 어드레스들의 조합을 통한 코딩이 된다는 문제점이 있다. 따라서, 테스트 MRS 코드를 생성할 때, 다양한 MRS 코드들을 생성할 필요가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, MRS 코드를 생성하는 데 있어서 한정된 어드레스의 제약을 받지 않고 테스트 MRS 코드들을 생성할 수 있는 MRS 코드 생성회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, MRS 코드를 생성하는 데 있어서 한정된 어드레스의 제약을 받지 않고 테스트 MRS 코드들을 생성할 수 있는 MRS 코드 생성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면은 반도체 메모리 장치의 MRS 코드 생성회로에 관한 것이다. 본 발명에 따른 MRS 코드 생성회로는 데이터를 수신하고 제 1동기신호에 응답하여 상기 입력된 데이터를 출력하는 데이터 입력회로; 상기 제 1동기신호에 응답하여 상기 데이터 입력회로의 출력신호를 래치하기 위한 제 2동기신호를 생성하는 논리회로; 상기 데이터 입력회로의 출력신호를 수신하고 상기 제 2동기신호에 응답하여 상기 데이터 입력회로의 출력신호를 래치하는 래치회로; 및, 상기 래치회로의 출력신호를 수신하고 상기 래치회로의 출력신호를 디코딩하여 MRS 코드를 생성하는 디코더를 구비하며, 상기 제 1동기신호는 반도체 메모리 장치의 MRS 모드를 인에이블시키는 신호에 응답하여 생성되는 것을 특징으로 한다.
바람직하게는, 상기 데이터 입력회로는 상기 입력된 데이터와 상기 제 1동기신호를 논리곱하여 출력하는 회로임을 특징으로 한다.
또한 바람직하게는, 상기 논리회로는 상기 제 1동기신호를 수신하여 반전하고 반전된 신호를 출력하는 제 1반전회로; 상기 제 1반전회로의 출력신호를 수신하여 반전하고 반전된 신호를 출력하는 지연회로; 및, 상기 제 1반전회로의 출력신호 및 상기 지연회로의 출력신호를 수신하여 부정논리합한 상기 제 2동기신호를 출력하는 부정논리합회로를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 MRS 코드 생성회로는 상기 입력된 데이터에 응답하여 각각 다른 MRS 코드가 생성되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 반도체 메모리 장치의 MRS 코드를 생성하는 방법에 관한 것이다. 본 발명에 따른 MRS 코드 생성방법은 외부로부터 데이터를 수신하고, 제 1동기신호에 응답하여 상기 데이터를 출력하는 단계; 상기 제 1동기신호에 응답하여 상기 출력된 데이터를 래치하기 위한 제 2동기신호를 생성하는 단계; 상기 출력된 데이터를 상기 제 2동기신호에 응답하여 래치하는 단계; 및, 상기 래치된 데이터를 디코딩하여 MRS 코드를 생성하는 단계를 구비하며, 상기 제 1동기신호는 반도체 메모리 장치의 MRS 모드를 인에이블시키는 신호에 응답하여 생성되는 것을 특징으로 한다.
바람직하게는, 상기 데이터를 출력하는 단계는 상기 입력된 데이터와 상기 제 1동기신호를 논리곱하여 출력하는 것을 특징으로 한다.
또한 바람직하게는, 상기 제 2동기신호를 생성하는 단계는 상기 제 1동기신호를 수신하여 반전하고 반전된 신호를 출력하는 제 1단계; 상기 반전된 신호를 수신하여 반전하고 반전된 신호를 출력하는 제 2단계; 및, 상기 제 1단계의 출력신호와 상기 제 2단계의 출력신호를 수신하여 부정논리합하는 제 3단계를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 MRS 코드 생성방법은 상기 입력된 데이터에 응답하여 각각 다른 MRS 코드가 생성되는 것을 특징으로 한다.
본 발명에 따르면, 동기식 반도체 메모리 장치의 MRS 코드가 외부에서 입력한 데이터에 의하여 생성되도록 함으로써 종래기술에 비하여 보다 다양한 MRS 코드를 생성할 수 있으며, 상기 생성된 MRS 코드에 의하여 설계된 반도체 메모리 장치의 테스트가 용이하게 이루어질 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 MRS 코드 생성회로의 일예를 나타낸 도면이다. 도 1에 도시된 반도체 메모리 장치의 MRS 코드 생성회로(100)는 데이터 입력회로(110), 논리회로(120), 래치회로(130) 및 디코더(140)를 구비한다.
데이터 입력회로(110)는 데이터(DATA)를 수신하고 제 1동기신호(MRS_COMP)에 응답하여 입력된 데이터(DATA)를 출력(OUT)한다. 논리회로(120)는 제 1동기신호(MRS_COMP)에 응답하여 데이터 입력회로(110)의 출력신호(OUT)를 래치하기 위한 제 2동기신호(MRS_PULSE)를 생성한다.
래치회로(130)는 데이터 입력회로(110)의 출력신호(OUT)를 수신하고 제 2동기신호(MRS_PULSE)에 응답하여 데이터 입력회로(110)의 출력신호(OUT)를 래치(latch)한다. 디코더(140)는 래치회로(130)의 출력신호를 수신하고 래치회로(130)의 출력신호를 디코딩하여 반도체 메모리 장치의 MRS 코드를 생성한다.
도 2는 도 1에 도시된 데이터 입력회로(110)를 나타낸 도면이다. 도 2에 도시된 데이터 입력회로(110)는 NAND 게이트(210) 및 반전회로(220)를 구비한다. NAND 게이트(210)는 데이터(DATA)와 제 1동기신호(MRS_COMP)를 수신하여 부정논리곱된 신호를 출력한다. 반전회로(220)는 NAND 게이트(210)의 출력신호를 수신하여 NAND 게이트(210)의 출력신호를 반전하여 출력(OUT)한다.
도 3은 도 1에 도시된 논리회로(120)를 나타낸 도면이다. 도 3에 도시된 논리회로(120)는 다수의 반전회로들(31, 32, 33, 34, 35, 36, 37, 38, 40, 41) 및 NOR 게이트(39)를 구비한다.
반전회로(31)는 제 1동기신호(MRS_COMP)를 수신하여 반전하여 출력한다. 다수의 반전회로들(32, 33, 34, 35, 36, 37, 38)은 서로 직렬로 접속되며, 마지막에 접속된 반전회로(38)의 출력은 NOR 게이트의 입력단과 접속된다. NOR 게이트(39)는 반전회로(31)의 출력신호 및 반전회로(38)의 출력신호를 수신하여 부정논리합하여 결과를 출력한다. 다수의 반전회로들(40, 41)은 서로 직렬로 접속되며 NOR 게이트의 출력신호를 수신하여 다수의 반전회로들(40, 41)의 개수만큼 반전시켜 제 2동기신호(MRS_PULSE)를 출력한다.
도 4는 도 3에 도시된 논리회로의 각 단에서의 파형을 도시한 타이밍도이다. 제 1동기신호(MRS_COMP)의 파형이 도 4와 같을 때, 반전회로(31)에 의하여 제 1동기신호(MRS_COMP)가 반전된 노드(N1)에서의 파형은 도 4에서와 같다. 또한 노드(N2)에서의 파형은 반전회로들(32, 33, 34, 35, 36, 37, 38)의 개수만큼의 지연량을 가지며, 노드(N1)에서의 파형이 반전된 파형을 출력한다.
여기에서, 다수의 반전회로들의 개수는 홀수개인 것이 바람직하다. 이는 후술하는 바와 같이, 부정논리합하여 소정의 제 2동기신호(MRS_PULSE)를 생성하기 위해서이다.
그리고, 노드(N3)은 노드(N1)에서의 파형과 노드(N2)에서의 파형을 부정논리합한 신호를 출력하며, 이러한 노드(N3)에서의 파형이 제 2동기신호(MRS_PULSE)가 된다.
도 5는 도 1에 도시된 MRS 코드 생성회로의 동작을 설명하기 위한 타이밍도를 도시한 도면이다. 도 1 내지 도 5를 참조하여 본 발명에 따른 MRS 코드 생성회로(100)의 동작을 설명하면 다음과 같다.
데이터 독출명령에 응답하여 외부에서 데이터(DATA)가 입력된다(예컨대, 본 실시예에서 1111의 데이터(DATA)가 입력된다). MRS 모드를 인에이블시키는 신호(MRS 인에이블 신호)가 활성화되고, MRS 인에이블 신호에 응답하여 제 1동기신호(MRS_COMP)가 활성화된다. 여기에서 MRS 모드란 MRS 코드를 생성하도록 하는 반도체 장치의 모드를 의미하고, 이러한 MRS 모드는 MRS 인에이블 신호에 의하여 인에이블된다.
그 후, 데이터 입력회로(110)는 외부에서 입력된 데이터(DATA)를 수신하고 MRS 인에이블 신호에 의하여 활성화된 제 1동기신호(MRS_COMP)에 응답하여 입력된 데이터(DATA)를 출력한다(OUT). 데이터 입력회로(110)의 출력신호(OUT)는 래치회로(130)로 입력된다.
논리회로(120)는 도 4에서 설명한 바와 같이 제 1동기신호(MRS_COMP)에 응답하여 데이터 입력회로(110)의 출력신호(OUT)를 래치하기 위한 제 2동기신호(MRS_PULSE)를 생성한다. 래치회로(130)는 데이터 입력회로(110)의 출력신호(OUT)를 수신하고 제 2동기신호(MRS_PULSE)에 응답하여 데이터 입력회로(110)의 출력신호(OUT)를 래치한다. 이러한 래칭(latching)은 제 2동기신호(MRS_PULSE)의 논리상태가 하이인 도 5에 도시된 소정의 구간에서 이루어진다.
디코더(140)는 래치회로(130)에서 래치된 데이터를 디코딩하여 출력한다. 디코더(140)의 출력신호는 반도체 메모리 장치의 MRS 코드가 된다. 입력된 데이터(DATA)에 응답하여 각각 다른 MRS 코드가 생성되는 것이 바람직하며, 더욱이 디코더(140)에서 생성된 MRS 코드는 입력된 데이터(DATA)인 것이 바람직하다.
각각의 생성된 MRS 코드에 상응하는 반도체 메모리 장치의 동작 모드를 미리 셋팅하여 저장해두고, 상기와 같이 입력된 데이터를 이용하여 MRS 코드를 생성하도록 함으로써, 종래기술에 비하여 더욱 다양한 MRS 코드를 생성할 수 있다. 예컨대, 16개의 데이터를 입력받는 반도체 메모리 장치에서, 2 sup 16 =65,536개의 MRS 코드들을 생성할 수 있다. 뿐만 아니라, 반도체 메모리 장치의 설계자로 하여금 더욱 더 손쉬운 메모리 장치의 테스트를 가능하도록 한다.
도 1 내지 도 5를 참조하여 MRS 코드 생성방법을 설명하면 다음과 같다. 외부로부터 데이터(DATA)를 수신하고 제 1동기신호(MRS_COMP)에 응답하여 데이터(DATA)를 출력(OUT)하는 단계가 수행되며, 이는 도 1의 데이터 입력회로(110)에 의하여 수행된다.
제 1동기신호(MRS_COMP)에 응답하여 상기 출력된 데이터(OUT)를 래치하기 위한 제 2동기신호(MRS_PULSE)를 생성하는 단계가 수행되며, 이는 도 1에 도시된 논리회로(120)에 의하여 수행된다. 상기 출력된 데이터(OUT)를 제 2동기신호에 응답하여 래치하는 단계는 도 1의 래치회로(130)에 의하여 수행되며, 래치된 데이터를 디코딩하여 MRS 코드를 생성하는 단계는 도 1의 디코더(140)에 의하여 수행된다.
이러한 MRS 코드를 생성하는 방법도 기존의 MRS 코드를 생성하는 방법과는 달리 입력되는 데이터를 이용하여 MRS 코드를 생성하도록 하는 것을 특징으로 하며, 다양한 MRS 코드를 생성할 수 있는 등의 장점이 있다.
이상에서와 같이 도면과 명세서에 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르는 반도체 메모리 장치의 MRS 코드 생성회로 및 생성방법은 MRS 코드를 기존의 어드레스의 조합이 아닌 입력된 데이터에 의하여 생성할 수 있도록 함으로써. 종래기술에 비하여 더 많은 MRS 코드를 생성할 수 있다는 장점이 있다.
아울러, 반도체 메모리 장치를 설계하는 경우, 테스트 MRS 코드를 다양하고 손쉽게 생성할 수 있기 때문에 반도체 메모리 장치의 설계시에도 유용하게 쓰일 수 있다는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 MRS 코드 생성회로의 일예를 나타낸 도면이다.
도 2는 도 1에 도시된 데이터 입력회로를 나타낸 도면이다.
도 3은 도 1에 도시된 논리회로를 나타낸 도면이다.
도 4는 도 3에 도시된 논리회로의 각 단에서의 파형을 도시한 타이밍도이다.
도 5는 도 1에 도시된 MRS 생성회로의 동작을 설명하기 위한 타이밍도를 도시한 도면이다.

Claims (9)

  1. 데이터를 수신하고, 제 1동기신호에 응답하여 상기 입력된 데이터를 출력하는 데이터 입력회로;
    상기 제 1동기신호에 응답하여 상기 데이터 입력회로의 출력신호를 래치하기 위한 제 2동기신호를 생성하는 논리회로;
    상기 데이터 입력회로의 출력신호를 수신하고 상기 제 2동기신호에 응답하여 상기 데이터 입력회로의 출력신호를 래치하는 래치회로; 및,
    상기 래치회로의 출력신호를 수신하고 상기 래치회로의 출력신호를 디코딩하여 MRS 코드를 생성하는 디코더를 구비하며,
    상기 제 1동기신호는 반도체 메모리 장치의 MRS 모드를 인에이블시키는 신호에 응답하여 생성되고,
    상기 데이터 입력회로가 수신하는 데이터는 상기 반도체 메모리 장치의 어드레스와는 다르고, 상기 반도체 메모리 장치의 외부 입력 데이터인 것을 특징으로 하는 MRS 코드 생성회로.
  2. 제 1항에 있어서, 상기 데이터 입력회로는
    상기 입력된 데이터와 상기 제 1동기신호를 논리곱하여 출력하는 회로임을 특징으로 하는 MRS 코드 생성회로.
  3. 제 1항에 있어서, 상기 논리회로는
    상기 제 1동기신호를 수신하여 반전하고 반전된 신호를 출력하는 제 1반전회로;
    상기 제 1반전회로의 출력신호를 수신하여 반전하고 반전된 신호를 출력하는 지연회로; 및,
    상기 제 1반전회로의 출력신호 및 상기 지연회로의 출력신호를 수신하여 부정논리합한 상기 제 2동기신호를 출력하는 부정논리합회로를 구비하는 것을 특징으로 하는 MRS 코드 생성회로.
  4. 제 3항에 있어서, 상기 지연회로는
    다수의 직렬연결된 반전회로들을 구비하며, 상기 다수의 반전회로들은 홀수 개인 것을 특징으로 하는 MRS 코드 생성회로.
  5. 제 1항에 있어서, 상기 MRS 코드 생성회로는
    상기 입력된 데이터에 응답하여 각각 다른 MRS 코드가 생성되는 것을 특징으로 하는 MRS 코드 생성회로.
  6. 데이터를 수신하고, 제 1동기신호에 응답하여 상기 데이터를 출력하는 단계;
    상기 제 1동기신호에 응답하여 상기 출력된 데이터를 래치하기 위한 제 2동기신호를 생성하는 단계;
    상기 출력된 데이터를 상기 제 2동기신호에 응답하여 래치하는 단계; 및,
    상기 래치된 데이터를 디코딩하여 MRS 코드를 생성하는 단계를 구비하며,
    상기 제 1동기신호는 반도체 메모리 장치의 MRS 모드를 인에이블시키는 신호에 응답하여 생성되고,
    상기 수신 데이터는 상기 반도체 메모리 장치의 어드레스와는 다르고, 상기 반도체 메모리 장치의 외부 입력 데이터인 것을 특징으로 하는 반도체 메모리 장치의 MRS 코드 생성방법.
  7. 제 6항에 있어서, 상기 데이터를 출력하는 단계는
    상기 입력된 데이터와 상기 제 1동기신호를 논리곱하여 출력하는 것을 특징으로 하는 반도체 메모리 장치의 MRS 코드 생성방법.
  8. 제 6항에 있어서, 상기 제 2동기신호를 생성하는 단계는
    상기 제 1동기신호를 수신하여 반전하고 반전된 신호를 출력하는 제 1단계;
    상기 반전된 신호를 수신하여 반전하고 반전된 신호를 출력하는 제 2단계; 및,
    상기 제 1단계의 출력신호와 상기 제 2단계의 출력신호를 수신하여 부정논리합하는 제 3단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 MRS 코드 생성방법.
  9. 제 6항에 있어서, 상기 MRS 코드 생성방법은
    상기 입력된 데이터에 응답하여 각각 다른 MRS 코드가 생성되는 것을 특징으로 하는 MRS 코드 생성방법.
KR10-2002-0064251A 2002-10-21 2002-10-21 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법 KR100493028B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0064251A KR100493028B1 (ko) 2002-10-21 2002-10-21 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
US10/405,484 US6853317B2 (en) 2002-10-21 2003-04-03 Circuit and method for generating mode register set code
TW092123301A TWI230941B (en) 2002-10-21 2003-08-25 Circuit and method for generating mode register set code
JP2003360358A JP2004146046A (ja) 2002-10-21 2003-10-21 半導体メモリ装置からｍｒｓコードを生成する回路及び前記ｍｒｓコードを生成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0064251A KR100493028B1 (ko) 2002-10-21 2002-10-21 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법

Publications (2)

Publication Number Publication Date
KR20040034168A KR20040034168A (ko) 2004-04-28
KR100493028B1 true KR100493028B1 (ko) 2005-06-07

Family

ID=36086321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0064251A KR100493028B1 (ko) 2002-10-21 2002-10-21 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법

Country Status (4)

Country Link
US (1) US6853317B2 (ko)
JP (1) JP2004146046A (ko)
KR (1) KR100493028B1 (ko)
TW (1) TWI230941B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583152B1 (ko) * 2004-02-19 2006-05-23 주식회사 하이닉스반도체 데이터 억세스타임 측정모드를 갖는 반도체 메모리 소자
KR100668506B1 (ko) 2004-05-06 2007-01-12 주식회사 하이닉스반도체 위치에 따른 오버드라이빙 구동량을 테스트하기 위한반도체메모리소자
JP2005346908A (ja) * 2004-06-03 2005-12-15 Samsung Electronics Co Ltd データピンを通じて受信された制御ビットを利用して、メモリ装置の動作特性を変更する方法と関連した装置及びシステム
KR100604888B1 (ko) * 2004-07-16 2006-07-31 삼성전자주식회사 개선된 테스트 회로를 구비하는 집적회로 장치 및집적회로 장치 테스트 방법
KR100624297B1 (ko) 2004-11-15 2006-09-19 주식회사 하이닉스반도체 반도체 메모리 장치의 소프트웨어 레지스터 업데이트 방법및 회로
US7299388B2 (en) * 2005-07-07 2007-11-20 Infineon Technologies, Ag Method and apparatus for selectively accessing and configuring individual chips of a semi-conductor wafer
KR100655081B1 (ko) * 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR100902048B1 (ko) * 2007-05-14 2009-06-15 주식회사 하이닉스반도체 반도체 장치의 어드레스 수신회로
JP2009087526A (ja) 2007-09-28 2009-04-23 Hynix Semiconductor Inc 半導体メモリ装置およびその駆動方法
KR100942940B1 (ko) * 2007-09-28 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR20150071470A (ko) 2013-12-18 2015-06-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법
KR102421153B1 (ko) 2017-12-28 2022-07-14 삼성전자주식회사 Dq 핀들을 통해 연산 코드들을 수신하는 메모리 장치, 이를 포함하는 메모리 모듈, 그리고 메모리 모듈의 설정 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074904A (ko) * 1998-03-16 1999-10-05 윤종용 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR20000011216A (ko) * 1998-07-15 2000-02-25 다니구찌 이찌로오, 기타오카 다카시 모드레지스터의설정값을관측하는회로를구비한반도체기억장치
KR20000055246A (ko) * 1999-02-04 2000-09-05 김영환 버스트 리드/라이트 기능을 갖는 메모리
US6205516B1 (en) * 1997-10-31 2001-03-20 Brother Kogyo Kabushiki Kaisha Device and method for controlling data storage device in data processing system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876642A (en) * 1988-01-19 1989-10-24 Gibson Glenn A Rules and apparatus for a loop capturing code buffer that prefetches instructions
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
KR100287189B1 (ko) * 1999-04-07 2001-04-16 윤종용 활성화된 다수개의 워드라인들이 순차적으로 디세이블되는 반도체 메모리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205516B1 (en) * 1997-10-31 2001-03-20 Brother Kogyo Kabushiki Kaisha Device and method for controlling data storage device in data processing system
KR19990074904A (ko) * 1998-03-16 1999-10-05 윤종용 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR20000011216A (ko) * 1998-07-15 2000-02-25 다니구찌 이찌로오, 기타오카 다카시 모드레지스터의설정값을관측하는회로를구비한반도체기억장치
KR20000055246A (ko) * 1999-02-04 2000-09-05 김영환 버스트 리드/라이트 기능을 갖는 메모리

Also Published As

Publication number Publication date
US6853317B2 (en) 2005-02-08
KR20040034168A (ko) 2004-04-28
TWI230941B (en) 2005-04-11
US20040075591A1 (en) 2004-04-22
JP2004146046A (ja) 2004-05-20
TW200409122A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
KR100931024B1 (ko) 반도체 메모리 장치의 테스트 모드 신호 생성 장치 및 그의생성 방법
US7675810B2 (en) Semiconductor memory device
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
US6392909B1 (en) Semiconductor memory device having fixed CAS latency in normal operation and various CAS latencies in test mode
US7379376B2 (en) Internal address generator
US6069829A (en) Internal clock multiplication for test time reduction
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
JP2000149600A (ja) 半導体記憶装置
US11817175B2 (en) Enable signal generation circuit and semiconductor apparatus using the same
JPH07192470A (ja) 半導体メモリの出力回路
US20100125431A1 (en) Compact test circuit and integrated circuit having the same
US7362635B2 (en) Semiconductor memory device
KR19990015318A (ko) 반도체장치의 병합된 데이터 입출력 회로 및 방법
US10566074B2 (en) Test mode control circuit
KR20150071470A (ko) 반도체 메모리 장치 및 그 동작방법
US7821846B2 (en) Semiconductor memory device and its driving method
US10943629B2 (en) Enable signal generation circuit and semiconductor apparatus using the same
JP4327482B2 (ja) 同期型半導体記憶装置
KR100337206B1 (ko) 모드 레지스터 세팅장치
KR100902048B1 (ko) 반도체 장치의 어드레스 수신회로
KR20120004150A (ko) 설정회로 및 이를 포함하는 반도체 메모리 장치
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same
KR100668820B1 (ko) 어드레스 신호를 수신하는 메모리 장치용 디코딩 회로
KR100505606B1 (ko) 반도체 메모리장치 및 이의 로우 엑세싱 방법
KR20090008604A (ko) 반도체 메모리 장치의 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee