TWI230941B - Circuit and method for generating mode register set code - Google Patents

Description

1230941 欢、發明說明： 【發明所屬之技術領域】 本申明案主張韓國專利申請案編號第〇2_6425丨的優先權 ’ 2002年10月21日向韓國智慧財產局申請，整個内容在此 一併做為參考。 :毛明一般相關於半導體記憶體裝置，尤其，關於同步 半導體吕己憶體裝置的產生模式暫存器集（MRS)編碼的電路 及方法。 【先前技術】 模式暫存器及模式暫存器集（MRS)可㈣在同步的半導 體記憶體裝置。此模式暫存器可以程式及儲存資料來控制 同V的半導體記憶體裝置的不同動作模式。 在傳統的記憶體裝置中，半導體記憶體裝置的動作模式 及/或特性可由輸入信號加以控制。然而，在同步的半導體 記憶體裝置中’動作模式’也就是，行位址致動（CAS)延 遲模式或激爆長㈣式，—般在事先決定的，而之後此半 導體=憶體裝置便可以存取。動作模式—般會被設定並儲 存在模式暫存器，以位元的單元，而這種模式暫存器的群 、且可=參考為MRS。因此’指示此半導體記憶體裝置模式 的連續編碼可以在模式暫存器集中設定。這些編碼通常參 考為MRS編碼。 傳統上，此MRS編碼可由組合位址來產生。半導體記憶 體裝置的動作模式可根據此產生的聰編碼加以決定。 MRS編碼通常是標準的聯合電子裝置卫程學會議（腳沈） 87542 1230941 編碼。 用來在半㈣記憶體裝置設計期制試半導體記憶體裝 、 扁馬可以芩考為测試MRS編碼。此測試MRS編碼可 以由粗合位址產生。然而，測試贈編碼不是標準的㈣

編碼，因此，_私θ丄/ A 、又疋由、、且3特定位址產生的，而排除其他 位址。因此，Π7可 '、 】以產生有限數目的測試MRS編碼。 【發明内容】 本發明的示範且濟告、 一且貝例可以棱供能產生不同測試MRS編 碼的MRS編碼產生雷敗 私路。可以產生此測試MRS編碼不需要 排除特定位址、。 ^个而要 本發明的示範具體實例可提供產生不同測試㈣編碼的 可以此測试MRS編碼而不需排除特定位址。 再者，本發明的示範具體實例提供一電路，其包含一資 :輸t電路來輸出資料回應第-信號，-邏輯電路來產生 一一：回應帛^唬’-拴鎖電路來拴鎖此資料回應此 ’以及—解碼器來解碼拾鎖電路的輸出信號並用 來產生編>5馬。 本發明的再另一個+ ,^ 個不靶具體實例提供方法來產生編碼， 其包含輸出資料回庫一篦 m ^ 應弟一 ^唬，產生第二信號回應第一 同步化信號，拾銷咨制_ ^ & 一 领此貝枓回應此第二信號，並解碼此拴鎖 賢料及產生編碼。 、 再者，本發明的另一 _ 人 们不乾具體貫例提供一電路，其包 二，置來輸出模式暫存器集(mrs)編碼，根據此電路接收到 的資料，其中的資料與暫存器資料不相關。 87542 1230941 ^ 月:另個不祂具體實例提供依方法，其包含輸出 :J〜(MRS)編碼，根據以半導體裝置實做的-電路 的貝料’其中的資料與暫存器資料不相關 【貫施方式】 _ 月的不具體貫例現在將參考隨附®示做更完整的 吞兄明。圖TR Φ，自FJ* 士~ / 斤有類似的參考號碼被用來參考類似的元 件。 圖1說明半導體記憶體裝i的一廳編碼產生電路，根據 本=明的示範具體實例。圖1的MRS編碼產生電路100可以 匕3貝料輸入電路U〇，一邏輯電路120，一拴鎖電路130 及一解碼器140。 此貧料輸入電路110可以接收資料DATA並可以輸出此輸 入貝料DATA回應第一同步化信號]^1{^一(：〇]^1>。此邏輯電路 120可以產生第二同步化信號MRS—puLSE可以拴鎖資料輸 入電路11〇的輸出信號，回應於第一同步化信號1^1118_(：〇1^1>。 拴鎖電路130可以接收資料輸入電路11〇的輸出信號並且 可以检鎖資料輸入電路丨丨0的輸出信號，回應於第二同步化 信號MRS—PULSE。解碼器140可以接收拴鎖電路13〇的輸出 信號。解碼器140可以解碼拴鎖電路130的輸出信號並產生 半導體記憶體裝置的MRS編碼。 圖2 a允明圖1的資料輸入電路11〇。顯不在圖2中的資料輸 入電路110可包含一 NAND閘210及一反相電路220。此 NAND閘210可以接收資料DATA及第一同步化信號 MRS—COMP。此NAND閘210可以對輸入信號執行NAND動 87542 1230941 作並輸出結果的nand信號。反相電路22〇可以接收nand 間210的輸出信號，將nand閘210的輸出信號反相，並且可 以將輸出信號反相成為輸出信號〇U丁。 圖3說明圖1的邏輯電路12〇。顯示在圖3中的邏輯電路12〇 可以包含複數個反相電路31，32, 33, 34, 35, 36, 37, 38, 4〇, 41 及一 NOR閘 39。 此反相電路3丨可以接收第一同步信號mrs一，將第 一同步信號MRS一COMP反相並可以輸出反相的第一同步信 號MRS—COMP做為輸出信號mrs—PULSE。反相電路32, 33, 34, 35, 36, 37, 38可以串連的連接，而此反相電路的刊的輸 出節點N2可以連接到N〇R閘3 9的輸入節點。n〇r閘外可以 接收反相電路3 1的輸出信號以及反相電路％的輸出信號。 如此NOR閘39可以對藉之接收到的信號執行N〇R動作。 反相電路40可以接收N〇R閘39的輸出信號，並可以輸出其 反相的仏遽。反相電路41可以接收反相電路4〇的輸出信號 ，亚可以輸出其反相的輸出信號。如指出的，邏輯電路丨2〇 可以輸出輸出信號MRS_PULSE。 圖4說明顯示圖3邏輯電路i 2 〇中每一節點上波形的時序 圖。如說明的，在—本發明的示範具體實例中，如果第一 同步信號MRS_COMP的波形是在邏輯低電位位準，節點N1 上的信號為邏輯高電位位準。相反的，如果第一同步信號 MRS—COMP的波形在邏輯高電位位準，節點ni上的信號為 邏輯低電位位準。在節點N1觀察到的信號從反相電^輸 出。另外’如圖4中說明的，在節臓上的波形可藉由反相 87542 -9- 1230941 即點N1上的波形而產生。如說明的，在節點N2上的信號被 延遲一時間量。這個延遲是由反相電路32,33,34,35,36^7 3 8造成的。 圖4中反相電路的數目僅以範例方式顯示。如果希望有較 大的延遲，則反相電路的數目可以能要增加。替代的，如 果希望有較小的延遲，反相電路的數目可以減少。 為了產生第二同步化信號MRS—PULSE，如果在節點ni 與N2之間的反相電路數目是奇數是有意的。 第一同步化信號MRS一COMP的反相信號可以輸出到第一 節點1^。第一節點川上的信號可藉由不同反相電路32_38 的方式加以反相及延遲。不同反相電路32-38的輸出在第二 節點N2上接收。第三節點N3接收反相電路41的輸出，其在 圖3,4中說明’做為第二同步化信號Mrs_pulse。 圖5說明提供圖1之MRS編碼產生電路的運作範例的時 序圖。之後，根據本發明示範具體實例的編碼產生電 路100的動作將參考圖1到5加以說明。 資料DATA可以輸入到資料輸入電路11 〇以回應例如，半 體A丨思體裝置的資料讀取命令。在本發明的示範具體實 例中，1111的資料輸入到資料輸入電路110。部分的回應於 輸入資料’產生可以啟動MRS模式的一 MRS致能信號 MRS一ENB。此MRS致能信號可以造成第一同步化信號 MRS-COMP的產生。此MRS模式可以代表用來產生半導體 記憶體裝置中MRS編碼的模式。此MRS模式可由MRS致能 信號MRS__ENB加以致能。 87542 -10- 1230941 資料輸入電路11 0可以接收資料DATA並輸出資料DATA 以回應第一同步化信號MRS一COMP，其係回應於MRS致能 信號MRS一ENB的可以啟動。資料輸入電路丨丨〇的輸出信號 可由拴鎖電路120接收。 回應於第一同步化信號MRS 一 COMP，邏輯電路120可以產 生第二同步化信號MRS一PULSE來拴鎖住資料輸入電路11() 的輸出信號。拴鎖電路130可以接收資料輸入電路11()的輸 出信號OUT並拴鎖此資料輸入電路11〇的輸出信號，以回應 第二同步化信號MRS一PULSE。資料輸入電路11()的輸出信 號out可以被拾鎖住，當第二同步化信號MRSJPULSE是在 避輯位準高電位時。當第二同步化信號MRSJPULSE在邏輯 位準高電位的範例在圖5中說明。 解馬器1 4 0可以解碼由栓鎖電路1 3 〇栓鎖的資料並輸出解 馬貝料。解碼器14〇的輸出信號可以是半導體記憶體裝置的 MRS、、’扁碼。在本發明的示範具體實例中，不同編碼可 以回應於輸入貧料DATA的產生；再者，輸入資料丁 A可 以畜作在解碼器14〇中產生的MRS編碼。 t根據本發明的示範具體實例，是可能產生不同的MRS編 馬藉由没定及儲存一或多個半導體記憶體裝置的動作模 式。這個可以藉由利用輸入資料產生MRS編碼達成，如上 述的6。例如，如果16個資料流輸入在半導體記憶體裝置中 2 ，也就是，可以產生65535個MRS編碼。另外，根據本 無明的不範具體實你！，半導體記憶體裝置的料人員可以 在其上起始測試。 87542 1230941 後的根據本發明的示範具體實例產生mrs編碼的方 法將參考圖1到5加以說明。圖1的資料輸人電路110可以接

收資料data並輸出f❹ATA，回應於第—时化信號 MRS—COMP。 U 遴輯電路120可以產生第二同步化信號MRS-PULSE來 拴鎖住輸出資料，回應於第-同步化信號MRS—COMP。拴 鎖电路130可以拴鎖輸出資料以回應於第二同步化信號 MRS—PULSE，而解碼器刚可以解碼栓鎖的資料並產生 M R S編碼。 圖2及3中說明的電路元件僅作為範例的方式。特定的， 热習本技藝的那些人可發覺到個別資料輸入及邏輯電路 110及120的不同其他實做也是可以的。再者，熟習本技藝 的那些人瞭解到本發明不限制為硬體實做。特定的，此本 發明的不範具體實例也可以軟體如此的實現及實做，或是 程式在硬體裝置上。 根據本發明的示範具體實例產生mrs編碼的方法可以包 含藉由使用輸入資料產生MRS編碼，對比於產生MRS編碼 的傳統方法。因此，可以產生不同的MRS編碼。 如在此說明的，根據本發明的示範具體實例提供使用輸 入資料來產生MRS編碼的電路及方法。這可降低結合位址 產生MRS編碼的需求。因此，根據本發明的示範具體實例 ’可以產生出廣泛的不MRS編碼。 另外，在半導體記憶體裝置的設計過程期間，測試乂^^ 編碼可以從不同的MRS編碼產生。因此，半導體記情體穿 87542 -12- 1230941 置可以藉*使用這樣的測試他一做有效設計。 雖然本發明已參考其示範的具 枯蓺沾抓仏 、粒具例加以說明，熟習本 技☆的那些人可理解的，可做 开/式及細節上的不同改變 而不背離本發明P 【圖式簡單說明】 本發明的示範具體實例將從 , r向的砰細說明以及隨附圖

式獲得可更完整的理解，其只傲A 、u為呪明的方式因而並非本 發明的限制而其中： 圖15兒明根據本發明的示範呈㊃告 …體只例的一半導體記憶體 裝置的MRS編碼產生電路； 圖2說明圖1的資料輸入電路。 圖3說明圖1的邏輯電路。 圖4況明一時序圖，其顯示圖3邏輯電路中每個節點上的 波形。 圖5況月日'^序圖，知供圖1的MRS編碼產生電路的運作 範例。 【圖式代表符號說明】 31’ 32, 33, 34, 35, 36, 37, 38, 40, 41 反相電路 39 NOR閑 100 MRS編碼產生電路 110 資料輸入電路 120 邏輯電路 130 拴鎖電路 140 解碼器 87542 -13- 1230941 210 NAND 間 220 反相電路 87542 14-

Claims (1)

1230941 f正 更Ιβ： // 第092123301號專利申請案 立立史讀專利範圍替換本(93年11月） #、1請專利範圍： 用以產生模式暫存器集編瑪之電路，其包含： 貝料輸入電路，用來輸出資料以回應第一信號 璉輯电路’用來產生第二信號回應第一信號； 拴鎖电路’用來拴鎖資料回應第二信號；以及 -解碼器’用來解碼拾鎖電路的輸出信號以及用來產 生編碼。 2·如申睛專利摩巳圍第1項之電路，其中資料輸入電路接收輸 入貝料並對接收的輸入資料及第一信號執行ΝΑ·動作 ，NAND動作的結果為資料的至少一部份。 3·如申請專利範圍第丨項之電路，其中邏輯電路包含： 一第一反相電路，用來將第一信號反相並輸出反相的 信號； 一延遲電路，用來接收並反相此反相信號輸出來產生 另一個反相的信號；以及 一NOR電路，用來從第一反相電路接收此反相的信號 以及來自另一個來自延遲電路的反相信號以及用來藉由 執行反相信號的NOR動作來輸出第二信號。 4. 如申叫專利範圍第3項之電路，其中此延遲電路包含複數 個串連連皆得反相電路，而反相電路的數目是奇數。 5. 如申請專利範圍第丨項之電路，其中解碼器產生一模式暫 存器集編碼及為其每個獨一的資料值輸入產生不同的模 式暫存器集編碼。 ' 其中資料輸入電路接收其 6 ·如申凊專利範圍第1項之電路 87542-931111 .doc Λ .如申請專利範圍第！項之電路，其中拴鎖電路接收來自資 料輪入電路的資料。 、 I如申請專利範圍第1項之電路，其中第一信號部分由此電 路所連接之一裝置所產生的致能信號產生。 9·如申睛專利範圍第8項之電路，其中此裝置為一半導體裝 置。 I 10·如申印專利I色圍第W之電路，纟中此第一與第二信號為 同步化信號。 u·如申請專利範圍第}項之電路，其中此編碼為模式暫存器 集編碼。 12·種產生編碼之方法，此方法包含： 輸出資料回應第一信號； 產生苐一信號回應第一同步化信號； 拾鎖此資料回應此第二信號；以及 解碼此拴鎖資料並產生編碼。 13·如申請專利範圍第12項之方法，其中輸出資料包含接收 輸入資料，以及對輸入資料及第一信號執行NAND動作。 14·如申請專利範圍第12項之方法，其中產生第二信號包含： 接收及反相第一信號並輸出一反相的信號； 接收及反相此反相的信號並輸出另一個反相的信號； 以及 接收此反相的信號並對之執行N〇r動作。 15·如申請專利範圍第12項之方法，其中解碼及產生編 87542-931111.doc _2· 16 :'、、、每一個獨-的輸出資料值產生不同編碼。 i7. _種包含如申請專利範圍第1項之電路之半導體裝置。 •種『以產生模式暫存器集編碼之電路，其包含： 二裝置用來輸出根據此電路接收到的資料 ，RS)編碼，此資料與暫存器資料不相關。β •如申请專利範圍第17項之電路，其還包含： 一輸入電路用來輸出資料回應控制信號； =輯電路用來產生另—個控制信號回應此控制信號 ’ Μ及 19如由^鎖電路用來拾鎖資料回應此另—個控制信號。 •如申請專利範圍第丨8項 置接收並藉之解碼。其中拾鎖的資料由此裝 2〇. -種用以產生模式暫存器集編碼之方法，其包含： ^根據在-半導體裝置實做的電路所接料的 板式暫存器集（MRS)編碼，此資料與暫存器資料不相關。 87542-931111.doc -3-