KR20130043476A - 반도체 메모리 장치의 전압 생성 회로 - Google Patents

반도체 메모리 장치의 전압 생성 회로 Download PDF

Info

Publication number
KR20130043476A
KR20130043476A KR1020110107637A KR20110107637A KR20130043476A KR 20130043476 A KR20130043476 A KR 20130043476A KR 1020110107637 A KR1020110107637 A KR 1020110107637A KR 20110107637 A KR20110107637 A KR 20110107637A KR 20130043476 A KR20130043476 A KR 20130043476A
Authority
KR
South Korea
Prior art keywords
signal
pumping
enabled
oscillator
standby
Prior art date
Application number
KR1020110107637A
Other languages
English (en)
Inventor
이강설
임재혁
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110107637A priority Critical patent/KR20130043476A/ko
Priority to US13/602,270 priority patent/US8659333B2/en
Publication of KR20130043476A publication Critical patent/KR20130043476A/ko
Priority to US14/158,391 priority patent/US8866521B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power

Abstract

출력 노드에 전압을 제공하는 복수개의 펌핑부, 상기 출력 노드의 전압 레벨을 감지하여 펌핑 인에이블 신호를 생성하는 감지부, 상기 펌핑 인에이블 신호에 응답하여 오실레이터 신호를 생성하는 오실레이터, 및 액티브 신호, 파워 업 신호, 및 모드 레지스터 셋 신호에 응답하여 상기 오실레이터 신호를 상기 복수개의 펌핑부에 선택적으로 출력하는 제어부를 포함한다.

Description

반도체 메모리 장치의 전압 생성 회로{Voltage Generation Circuit of Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 내부에서 전압을 생성하는 회로에 관한 것이다.
반도체 메모리 장치는 일반적으로, 외부에 전압을 인가 받아 동작한다. 상세하게 설명하면, 반도체 메모리 장치는 외부에서 외부 전압을 인가 받아, 내부에서 내부 전압을 생성하고, 상기 외부 전압과 상기 내부 전압을 이용하여 동작한다.
도 1은 반도체 메모리 장치를 구성하는 트랜지스터 중 셀 어레이(cell array) 영역에 이용되는 트랜지스터를 개시한 도면이다.
도 1에 도시된 트랜지스터는 게이트에 제어 신호(CTRL)를 입력 받고, 드레인에 펌핑 전압(VPP)을 인가 받으며, 소오스에 접지 전압(VSS)을 인가 받고, 백 바이어스 전압으로 음 전압(VBB)을 인가 받는다. 이때, 상기 펌핑 전압(VPP)과 상기 음 전압(VBB)은 반도체 메모리 장치의 내부에서 생성되는 내부 전압이다.
상기 펌핑 전압(VPP)은 양의 전압 레벨의 타겟 레벨을 갖고, 상기 음 전압(VBB)은 음의 전압 레벨의 타겟 레벨을 갖는다. 그러므로, 반도체 메모리 장치에 최초로 외부 전압이 인가되고, 상기 펌핑 전압(VPP)은 양의 전압 레벨의 타겟 레벨까지 전압 레벨이 높아지고, 상기 음 전압(VBB)은 음의 전압 레벨의 타겟 레벨까지 전압 레벨이 낮아진다.
상기 펌핑 전압(VPP)과 상기 음 전압(VBB)이 각각 최초로 타겟 레벨에 도달하려는 과정에서 드레인과 백 바이어스간의 커플링(coupling) 현상으로 인해, 트랜지스터의 드레인에 인가되는 상기 펌핑 전압(VPP)의 레벨 상승이 트랜지스터의 백 바이어스에 인가되는 상기 음 전압(VBB)을 자신의 타겟 레벨에 도달하지 못하도록 한다.
트랜지스터의 백 바이어스 전압으로서 이용되는 상기 음 전압(VBB)이 자신의 타겟 레벨로 도달하지 못한 상황에서 드레인에 인가되는 상기 펌핑 전압(VPP)의 레벨이 높아지면, 트랜지스터의 드레인과 소오스사이에 리키지(leakage) 전류가 흐르게 된다.
셀 어레이 영역에서 많이 이용되고 있는 도 1에 도시된 트랜지스터는 최초로 자신의 타겟 레벨에 도달하지 못한 상기 펌핑 전압(VPP)과 상기 음 전압(VBB)으로 인해, 리키지 전류를 흘리게 되고, 이는 반도체 메모리 장치의 전류 소모량을 증가시키는 요인으로 작용한다.
본 발명은 반도체 메모리 장치의 전류 소모를 감소시킬 수 있는 반도체 메모리 장치의 전압 생성 회로를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 출력 노드에 전압을 제공하는 복수개의 펌핑부, 상기 출력 노드의 전압 레벨을 감지하여 펌핑 인에이블 신호를 생성하는 감지부, 상기 펌핑 인에이블 신호에 응답하여 오실레이터 신호를 생성하는 오실레이터, 및, 액티브 신호, 파워 업 신호, 및 모드 레지스터 셋 신호에 응답하여 상기 오실레이터 신호를 상기 복수개의 펌핑부에 선택적으로 출력하는 제어부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 출력 노드의 전압 레벨을 감지하여 펌핑 인에이블 신호를 생성하는 감지부, 상기 펌핑 인에이블 신호에 응답하여 오실레이터 신호를 생성하는 오실레이터, 상기 오실레이터 신호에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드에 출력하는 제 1 스텐바이 펌핑부, 모드 레지스터 셋 신호가 인에이블되면 상기 오실레이터 신호에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드에 출력하는 제 2 스텐바이 펌핑부; 및 액티브 신호가 인에이블되면 상기 오실레이터 신호에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드에 출력하는 액티브 펌핑부를 포함한다.
본 발명은 트랜지스터의 드레인과 백 바이어스에 각각 인가되는 내부 전압들로 인해 발생하는 리키지 전류의 발생을 방지하여, 반도체 메모리 장치의 전류 소모를 줄일 수 있다. 또한 내부 전압을 생성하는 데 소모되는 전류의 양도 줄일 수 있다.
도 1은 일반적인 반도체 메모리 장치를 설명하기 위한 도면,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로를 개략적으로 도시한 구성도,
도 3은 도 2의 제어부를 도시한 구성도,
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 전압 생성 회로를 개략적으로 도시한 구성도,
도 5는 도 4의 제 1 스텐바이 펌핑부를 도시한 구성도,
도 6은 도 4의 제 2 스텐바이 펌핑부를 도시한 구성도,
도 7은 도 4의 액티브 펌핑부를 도시한 구성도이다.
본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 도 2에 도시된 바와 같이, 감지부(100), 오실레이터(200), 제어부(300), 및 제 1 내지 제 3 펌핑부(400~600)를 포함한다.
상기 감지부(100)는 출력 노드(out_node)의 전압 레벨을 감지하여 펌핑 인에이블 신호(pump_en)를 생성한다. 예를 들어, 상기 감지부(100)는 상기 출력 노드(out_node)의 전압 레벨이 기설정된 전압 레벨이하가 되면 상기 펌핑 인에이블 신호(pump_en)를 인에이블시키고, 상기 출력 노드(out_node)의 전압 레벨이 상기 기설정된 전압 레벨이상이 되면 상기 펌핑 인에이블 신호(pump_en)를 디스에이블시킨다.
상기 오실레이터(200)는 상기 펌핑 인에이블 신호(pump_en)에 응답하여 오실레이터 신호(osc)를 생성한다. 예를 들어, 상기 오실레이터(200)는 상기 펌핑 인에이블 신호(pump_en)가 인에이블되면 기설정된 주기의 상기 오실레이터 신호(osc)를 생성하고, 상기 펌핑 인에이블 신호(pump_en)가 디스에이블되면 일정한 레벨로 고정된 상기 오실레이터 신호(osc)를 생성한다.
상기 제어부(300)는 액티브 신호(ACT), 파워 업 신호(pwrup), 및 모드 레지스터 셋 신호(MRS)에 응답하여 상기 오실레이터 신호(osc)를 상기 제 1 내지 제 3 펌핑부(400~600)에 선택적으로 출력한다. 예를 들어, 상기 제어부(300)는 상기 파워 업 신호(pwrup)가 인에이블되면 기설정된 개수의 펌핑부에 상기 오실레이터 신호(osc)를 출력하고, 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 기설정된 개수보다 많은 개수의 펌핑부에 상기 오실레이터 신호(osc)를 출력하며, 상기 액티브 신호(ACT)가 인에이블되면 모든 펌핑부에 상기 오실레이터 신호(osc)를 출력한다. 더욱 상세하게 설명하면, 상기 제어부(300)는 상기 파워 업 신호(pwrup)가 인에이블되면 상기 제 1 내지 제 3 펌핑부(400~600) 중 상기 제 1 펌핑부(400)에만 상기 오실레이터 신호(osc)를 출력한다. 상기 제어부(300)는 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 제 1 내지 제 3 펌핑부(400~600) 중 상기 제 1 및 제 2 펌핑부(400, 500)에 상기 오실레이터 신호(osc)를 출력한다. 상기 제어부(300)는 상기 액티브 신호(ACT)가 인에이블되면 상기 오실레이터 신호(osc)를 상기 제 1 내지 제 3 펌핑부(400~600) 모두에 출력한다.
상기 제어부(300)는 상기 파워 업 신호(pwrup), 상기 모드 레지스터 셋 신호(MRS), 및 상기 액티브 신호(ACT) 중 상기 파워 업 신호(pwrup)가 인에이블되면 상기 오실레이터 신호(osc)를 제 1 스텐바이 오실레이터 신호(osc_stb_min)로서 출력한다. 이때, 상기 제 1 스텐바이 오실레이터 신호(osc_stb_min)는 상기 제 1 펌핑부(400)에 입력된다.
상기 제어부(300)는 상기 파워 업 신호(pwrup)가 인에이블된 이후 상기 모드 레지스터 셋(MRS)가 인에이블되면 상기 오실레이터 신호(osc)를 상기 제 1 스텐바이 오실레이터 신호(osc_stb_min) 및 제 2 스텐바이 오실레이터 신호(osc_stb_mrs)로서 출력한다. 이때, 상기 제 1 스텐바이 오실레이터 신호(osc_stb_min)는 상기 제 1 펌핑부(400)에 입력되고, 상기 제 2 스텐바이 오실레이터 신호(osc_stb_mrs)는 상기 제 2 펌핑부(500)에 입력된다.
상기 제어부(300)는 상기 파워 업 신호(pwrup) 및 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후 상기 액티브 신호(ACT)가 인에이블되면 상기 오실레이터 신호(osc)를 상기 제 1 및 제 2 스텐바이 오실레이터 신호(osc_stb_min, osc_stb_mrs) 및 액티브 오실레이터 신호(osc_act)로서 출력한다. 이때, 상기 제 1 및 제 2 스텐바이 오실레이터 신호(osc_stb_min, osc_stb_mrs) 각각은 상기 제 1 및 제 2 펌핑부(400, 500)에 입력되고, 상기 액티브 오실레이터 신호(osc_act)는 상기 제 3 펌핑부(600)에 입력된다. 상기 제 1 내지 제 3 펌핑부(400~600)의 각 출력단은 상기 출력 노드(out_node)에 공통 연결되며, 상기 출력 노드(out_node)의 전압이 펌핑 전압(VPP)으로서 출력된다.
상기 제 1 펌핑부(400)는 상기 제 1 스텐바이 오실레이터 신호(osc_stb_min)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 제 2 펌핑부(500)는 상기 제 2 스텐바이 오실레이터 신호(osc_stb_mrs)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 제3 펌핑부(600)는 상기 액티브 오실레이터 신호(osc_act)에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 제어부(300)는 도 3에 도시된 바와 같이, 신호 생성부(310), 및 오실레이터 신호 선택 출력부(320)를 포함한다.
상기 신호 생성부(310)는 상기 파워 업 신호(pwrup)가 인에이블되면 스텐바이 펌프 추가 신호(stb_add_pump)를 디스에이블시키고, 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 스텐바이 펌프 추가 신호(stb_add_pump)를 인에이블시킨다. 인에이블된 상기 모드 레지스터 셋 신호(MRS)는 인에이블된 상태를 유지한다.
상기 신호 생성부(310)는 제 1 내지 제3 인버터(IV11~IV13), 및 제 1 및 제 2 트랜지스터(P11, N11)를 포함한다. 상기 제 1 인버터(IV11)는 상기 파워 업 신호(pwrup)를 입력 받는다. 상기 제 1 트랜지스터(P11)는 게이트에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 2 트랜지스터(N11)는 게이트에 상기 모드 레지스터 셋 신호(MRS)를 입력 받고, 드레인에 상기 제 1 트랜지스터(P11)의 드레인이 연결되며, 소오스에 접지단(VSS)이 연결된다. 상기 제 2 인버터(IV12)는 입력단에 상기 제 1 및 제 2 트랜지스터(P11, N11)가 연결된 노드가 연결되며, 출력단에서 상기 스텐바이 펌프 추가 신호(stb_add_pump)를 출력한다. 상기 제 3 인버터(IV13)는 상기 제 2 인버터(IV12)의 출력 신호를 입력 받아 상기 제 2 인버터(IV12)의 입력 신호로서 출력한다.
상기 오실레이터 신호 선택부(320)는 제 1 내지 제 3 드라이버(321~323)를 포함한다.
상기 제 1 드라이버(321)는 상기 오실레이터 신호(osc)를 입력 받아 상기 제 1 스텐바이 오실레이터 신호(osc_stb_min)로서 출력한다.
상기 제 1 드라이버(321)는 제 4 및 제 5 인버터(IV14, IV15)를 포함한다. 상기 제 4 인버터(IV14)는 상기 오실레이터 신호(osc)를 입력 받는다. 상기 제 5 인버터(IV15)는 상기 제 4 인버터(IV14)의 출력 신호를 입력 받아 상기 제 1 스탠바이 오실레이터 신호(osc_stb_min)로서 출력한다.
상기 제 2 드라이버(322)는 상기 스탠바이 펌프 추가 신호(stb_add_pump)가 인에이블되면 상기 오실레이터 신호(osc)를 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)로서 출력한다.
상기 제 2 드라이버(322)는 제 1 낸드 게이트(ND11) 및 제 6 인버터(IV16)를 포함한다. 상기 제 1 낸드 게이트(ND11)는 상기 오실레이터 신호(osc) 및 상기 스탠바이 펌프 추가 신호(stb_add_pump)를 입력 받는다. 상기 제 6 인버터(IV16)는 상기 제 1 낸드 게이트(ND11)의 출력 신호를 입력 받아 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)로서 출력한다.
상기 제3 드라이버(323)는 상기 액티브 신호(ACT)가 인에이블되면 상기 오실레이터 신호(osc)를 상기 액티브 오실레이터 신호(osc_act)로서 출력한다.
상기 제 3 드라이버(323)는 제 2 낸드 게이트(ND12) 및 제 7 인버터(IV17)를 포함한다. 상기 제 2 낸드 게이트(ND12)m는 상기 오실레이터 신호(osc) 및 상기 액티브 신호(ACT)를 입력 받는다. 상기 제 7 인버터(IV17)는 상기 제 2 낸드 게이트(ND12)의 출력 신호를 입력 받아 상기 액티브 오실레이터 신호(osc_act)로서 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 다음과 같이 동작한다.
반도체 메모리 장치에 최초로 외부 전압이 인가되면 소정시간이후 파워 업 신호(pwrup)가 인에이블된다.
상기 파워 업 신호(pwrup)가 인에이블되면 감지부(100), 오실레이터(200)가 동작을 시작한다.
상기 오실레이터(200)의 출력인 오실레이터 신호(osc)는 제 1 스탠바이 오실레이터 신호(osc_stb_min)로서 제 1 펌핑부(400)에 입력된다.
상기 제 1 펌핑부(400), 제 2 펌핑부(500), 및 제 3 펌핑부(600) 중 상기 제 1 펌핑부(400)만이 펌핑 동작을 수행하고, 펌핑 동작을 생성된 전압을 출력 노드(out_node)에 출력한다.
상기 파워 업 신호(pwrup)가 인에이블된 이후 반도체 메모리 장치의 모드를 설정하는 모드 레지스터 셋(mode register set)에서 모드 레지스터 셋 신호(MRS)를 인에이블시킨다.
상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 스탠바이 펌프 추가 신호(stb_add_pump)는 인에이블되고, 인에이블된 상기 스탠바이 펌프 추가 신호(stb_add_pump)는 인에이블된 상태를 유지한다.
상기 스탠바이 펌프 추가 신호(stb_add_pump)가 인에이블되면 상기 오실레이터 신호(osc)는 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)로서 출력된다.
결국, 상기 파워 업 신호(pwrup) 및 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면, 상기 오실레이터 신호(osc)는 상기 제 1 및 제 2 스탠바이 오실레이터 신호(osc_stb_min, osc_stb_mrs)로서 출력된다. 상기 제 1 및 제 2 스탠바이 오실레이터 신호(osc_stb_min)를 각 입력 받는 상기 제 1 및 제 2 펌핑부(400, 500)는 펌핑 동작을 수행하며, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 파워 업 신호(pwrup) 및 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후 반도체 메모리 장치를 활성화시키는, 예를 들어 뱅크를 활성화시키는 액티브 신호(ACT)가 인에이블된다.
상기 파워 업 신호(pwrup) 및 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후 상기 액티브 신호(ACT)가 인에이블되면 상기 오실레이터 신호(osc)는 상기 제 1 및 제 2 스탠바이 오실레이터 신호(osc_stb_min, osc_stb_mrs), 및 액티브 오실레이터 신호(osc_act)로서 출력된다. 상기 제 1 및 제 2 스탠바이 오실레이터 신호(osc_stb_min, osc_stb_mrs), 및 상기 액티브 오실레이터 신호(osc_act)를 각 입력 받는 상기 제 1 내지 제 3 펌핑부(400~600)는 펌핑 동작을 수행하며, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 상기 파워 업 신호(pwrup)가 인에이블되면 상기 제 1 펌핑부(400)만이 펌핑 동작을 수행한다. 상기 파워 업 신호(pwrup)가 인에이블된 이후 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 제 1 및 제 2 펌핑부(400, 500)가 펌핑 동작을 수행한다. 상기 파워 업 신호(pwrup), 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후 상기 액티브 신호(ACT)가 인에이블되면 상기 제 1 내지 제 3 펌핑부(400~600)가 모두 펌핑 동작을 수행한다.
이와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 상기 파워 업 신호(pwrup)가 인에이블되고 상기 모드 레지스터 셋 신호(MRS)가 인에이블되기 전까지 1개의 펌핑부(400)만이 펌핑 동작을 수행하는 것으로 기술하였지만, 상기 파워 업 신호(pwrup)가 인에이블되고 상기 모드 레지스터 셋 신호(MRS)가 인에이블되기 전까지 기설정된 개수(최소 개수)의 펌핑부가 펌핑 동작을 수행하도록 변경하는 것을 당업자에게 있어서 단순 설계변경일 것이다.
본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 상기 파워 업 신호(pwrup)가 인에이블되고 상기 모드 레지스터 셋 신호(MRS)가 인에이블되기 전까지 최소 개수의 펌핑부가 펌핑 동작을 수행하도록 구성되고, 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후에는 최소 개수보다 많은 개수의 펌핑부가 펌핑 동작을 수행하도록 구성되며, 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후 상기 액티브 신호(ACT)가 인에이블되면 최대 개수의 펌핑부가 펌핑 동작을 수행하도록 구성된다.
그러므로, 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 파워 업 신호가 인에이블된 이후 모드 레지스터 셋 신호가 인에이블되기 전까지 최소 개수의 펌핑부만이 펌핑 동작을 수행하여 펌핑 전압을 생성한다. 그러므로, 도 1과 같이 구성된 트랜지스터에서 펌핑 전압(VPP)을 인가 받는 드레인과 음 전압(VBB)을 인가 받는 백 바이어스단과의 커플링 현상(상기 음 전압(VBB)의 레벨이 상기 펌핑 전압(VPP)의 상승으로 인해 상승하는 현상)을 감소시켜, 트랜지스터의 리키지 전류(leakage current)를 감소시킨다.
결국, 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 트랜지스터의 리키지 전류를 감소시켜 반도체 메모리 장치의 전류 소모를 감소시킬 수 있다. 또한, 상기 음 전압(VBB)의 레벨이 상기 펌핑 전압(VPP)과의 커플링 현상으로 높아지는 현상을 감소시킴으로써, 상기 음 전압(VBB)을 생성하는 데 소모되는 전류를 감소시킬 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 도 4에 도시된 바와 같이, 감지부(101), 오실레이터(201), 제 1 및 제 2 스탠바이 펌핑부(710, 720), 및 액티브 펌핑부(730)를 포함한다.
상기 감지부(101)는 출력 노드(out_node)의 전압 레벨을 감지하여 펌핑 인에이블 신호(pump_en)를 생성한다. 예를 들어, 상기 감지부(101)는 상기 출력 노드(out_node)의 전압 레벨이 기설정된 전압 레벨이하가 되면 상기 펌핑 인에이블 신호(pump_en)를 인에이블시키고, 상기 출력 노드(out_node)의 전압 레벨이 상기 기설정된 전압 레벨이상이 되면 상기 펌핑 인에이블 신호(pump_en)를 디스에이블시킨다.
상기 오실레이터(201)는 상기 펌핑 인에이블 신호(pump_en)에 응답하여 오실레이터 신호(osc)를 생성한다. 예를 들어, 상기 오실레이터(201)는 상기 펌핑 인에이블 신호(pump_en)가 인에이블되면 기설정된 주기의 상기 오실레이터 신호(osc)를 생성하고, 상기 펌핑 인에이블 신호(pump_en)가 디스에이블되면 일정한 레벨로 고정된 상기 오실레이터 신호(osc)를 생성한다.
상기 제 1 스탠바이 펌핑부(710)는 상기 오실레이터 신호(osc)에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 제 1 스탠바이 펌핑부(710)는 도 5에 도시된 바와 같이, 제 1 드라이버(711), 및 제 1 펌핑부(712)를 포함한다.
상기 제 1 드라이버(711)는 상기 오실레이터 신호(osc)를 제 1 스탠바이 오실레이터 신호(osc_stb_min)로서 출력한다.
상기 제 1드라이버(711)는 제 1 및 제 2 인버터(IV21, IV22)를 포함한다. 상기 제 1 인버터(IV21)는 상기 오실레이터 신호(osc)를 입력 받는다. 상기 제 2 인버터(IV22)는 상기 제 1 인버터(IV21)의 출력 신호를 입력 받아 상기 제 1 스탠바이 오실레이터 신호(osc_stb_min)로서 출력한다.
상기 제 1 펌핑부(712)는 상기 제 1 스탠바이 오실레이터 신호(osc_stb_min)에 응답하여 펌핑 동작을 수행하며, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 제 2 스탠바이 펌핑부(720)는 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 오실레이터 신호(osc)에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다. 예를 들어, 상기 제 2 스탠바이 펌핑부(720)는 파워 업 신호(pwrup)가 인에이블되는 시점부터 상기 모드 레지스터 셋 신호(MRS)가 인에이블되는 시점까지 펌핑 동작의 수행을 중지하고, 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 오실레이터 신호(osc)에 응답하여 펌핑 동작을 수행한다.
상기 제 2 스탠바이 펌핑부(720)는 도 6에 도시된 바와 같이, 신호 생성부(721), 제 1 신호 조합부(722), 및 제 2 펌핑부(723)를 포함한다.
상기 신호 생성부(721)는 상기 파워 업 신호(pwrup)가 인에이블되면 스탠바이 펌프 추가 신호(stb_add_pump)를 디스에이블시키고, 상기 모드 레지스터 셋 신호(MRS)가 인에이블되면 상기 스탠바이 펌프 추가 신호(stb_add_pump)를 인에이블시킨다. 인에이블된 상기 스탠바이 펌프 추가 신호(stb_add_pump)는 인에이블된 상태를 유지한다.
상기 신호 생성부(721)는 제 3 내지 제5 인버터(IV23~IV25), 및 제 1 및 제 2 트랜지스터(P11, N11)를 포함한다. 상기 제 3 인버터(IV21)는 상기 파워 업 신호(pwrup)를 입력 받는다. 상기 제 1 트랜지스터(P11)는 게이트에 상기 제 3 인버터(IV21)의 출력 신호를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 2 트랜지스터(N11)는 게이트에 상기 모드 레지스터 셋 신호(MRS)를 입력 받고, 드레인에 상기 제 1 트랜지스터(P11)의 드레인이 연결되며, 소오스에 접지단(VSS)이 연결된다. 상기 제 4 인버터(IV22)는 입력단에 상기 제 1 및 제 2 트랜지스터(P21, N21)가 연결된 노드가 연결되며, 출력단에서 상기 스텐바이 펌프 추가 신호(stb_add_pump)를 출력한다. 상기 제 5 인버터(IV23)는 상기 제 4 인버터(IV22)의 출력 신호를 입력 받아 상기 제 4 인버터(IV22)의 입력 신호로서 출력한다.
상기 제 1신호 조합부(722)는 상기 스탠바이 펌프 추가 신호(stb_add_pump)가 인에이블되면 상기 오실레이터 신호(osc)를 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)로서 출력한다. 한편, 상기 제 1 신호 조합부(722)는 상기 스탠바이 펌프 추가 신호(stb_add_pump)가 디스에이블되면 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)를 특정 레벨로 고정시킨다.
상기 제 1 신호 조합부(722)는 제 1 낸드 게이트(ND21), 및 제 6 인버터(IV26)를 포함한다. 상기 제 1 낸드 게이트(ND21)는 상기 스탠바이 펌프 추가 신호(stb_add_pump) 및 상기 오실레이터 신호(osc)를 입력 받는다. 상기 제 6 인버터(IV26)는 상기 제 1 낸드 게이트(ND21)의 출력 신호를 입력 받아 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)로서 출력한다.
상기 제 2 펌핑부(723)는 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다. 상기 제 2 펌핑부(723)는 상기 제 2 스탠바이 오실레이터 신호(osc_stb_mrs)가 특정 레벨로 고정되면 펌핑 동작 수행을 중지한다.
상기 액티브 펌핑부(730)는 액티브 신호(ACT)가 인에이블되면 상기 오실레이터 신호(osc)에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다.
상기 액티브 펌핑부(730)는 제 2 신호 조합부(731), 및 제 3 펌핑부(732)를 포함한다.
상기 제 2 신호 조합부(731)는 상기 액티브 신호(ACT)가 인에이블되면 상기 오실레이터 신호(osc)를 액티브 오실레이터 신호(osc_act)로서 출력한다. 한편, 상기 제 2 신호 조합부(731)는 상기 액티브 신호(ACT)가 디스에이블되면 상기 액티브 오실레이터 신호(osc_act)를 특정 레벨로 고정시킨다.
상기 제 2 신호 조합부(731)는 제 2 낸드 게이트(ND22), 및 제 7 인버터(IV27)를 포함한다. 상기 제 2 낸드 게이트(ND22)는 상기 액티브 신호(ACT) 및 상기 오실레이터 신호(osc)를 입력 받는다. 상기 제 7 인버터(IV27)는 상기 제 2 낸드 게이트(ND22)의 출력 신호를 입력 받아 상기 액티브 오실레이터 신호(osc_act)로서 출력한다.
상기 제 3 펌핑부(732)는 상기 액티브 오실레이터 신호(osc_act)에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드(out_node)에 출력한다. 상기 제 3 펌핑부(732)는 상기 액티브 오실레이터 신호(osc_act)가 특정 레벨로 고정되면 펌핑 동작 수행을 중지한다.
이와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치의 전압 생성 회로는 상기 파워 업 신호(pwrup)가 인에이블되고 상기 모드 레지스터 셋 신호(MRS)가 인에이블되기 전까지 1개의 스탠바이 펌핑부(710)만이 펌핑 동작을 수행하는 것으로 기술하였지만, 상기 파워 업 신호(pwrup)가 인에이블되고 상기 모드 레지스터 셋 신호(MRS)가 인에이블되기 전까지 기설정된 개수(최소 개수)의 펌핑부가 펌핑 동작을 수행하도록 변경하는 것을 당업자에게 있어서 단순 설계변경일 것이다.
본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 상기 파워 업 신호(pwrup)가 인에이블되고 상기 모드 레지스터 셋 신호(MRS)가 인에이블되기 전까지 최소 개수의 스탠바이 펌핑부가 펌핑 동작을 수행하도록 구성되고, 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후에는 최소 개수보다 많은 개수의 스탠바이 펌핑부가 펌핑 동작을 수행하도록 구성되며, 상기 모드 레지스터 셋 신호(MRS)가 인에이블된 이후 상기 액티브 신호(ACT)가 인에이블되면 스탠바이 펌핑부 모두와 액티브 펌핑부가 펌핑 동작을 수행하도록 구성된다.
그러므로, 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 파워 업 신호가 인에이블된 이후 모드 레지스터 셋 신호가 인에이블되기 전까지 최소 개수의 스탠바이 펌핑부만이 펌핑 동작을 수행하여 펌핑 전압을 생성한다. 그러므로, 도 1과 같이 구성된 트랜지스터에서 펌핑 전압(VPP)을 인가 받는 드레인과 음 전압(VBB)을 인가 받는 백 바이어스단과의 커플링 현상(상기 음 전압(VBB)의 레벨이 상기 펌핑 전압(VPP)의 상승으로 인해 상승하는 현상)을 감소시켜, 트랜지스터의 리키지 전류(leakage current)를 감소시킨다.
결국, 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 트랜지스터의 리키지 전류를 감소시켜 반도체 메모리 장치의 전류 소모를 감소시킬 수 있다. 또한, 상기 음 전압(VBB)의 레벨이 상기 펌핑 전압(VPP)과의 커플링 현상으로 높아지는 현상을 감소시킴으로써, 상기 음 전압(VBB)을 생성하는 데 소모되는 전류를 감소시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 출력 노드에 전압을 제공하는 복수개의 펌핑부;
    상기 출력 노드의 전압 레벨을 감지하여 펌핑 인에이블 신호를 생성하는 감지부;
    상기 펌핑 인에이블 신호에 응답하여 오실레이터 신호를 생성하는 오실레이터; 및
    액티브 신호, 파워 업 신호, 및 모드 레지스터 셋 신호에 응답하여 상기 오실레이터 신호를 상기 복수개의 펌핑부에 선택적으로 출력하는 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 제어부는
    상기 파워 업 신호가 인에이블되면 기설정된 개수의 펌핑부에 상기 오실레이터 신호를 출력하고,
    상기 액티브 신호가 인에이블되면 상기 복수개의 펌핑부 모두에 상기 오실레이터 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  3. 제 2 항에 있어서,
    상기 제어부는
    상기 모드 레지스터 셋 신호가 인에이블되면 상기 기설정된 개수보다 많은 개수의 펌핑부에 상기 오실레이터 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  4. 출력 노드의 전압 레벨을 감지하여 펌핑 인에이블 신호를 생성하는 감지부;
    상기 펌핑 인에이블 신호에 응답하여 오실레이터 신호를 생성하는 오실레이터;
    상기 오실레이터 신호에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드에 출력하는 제 1 스텐바이 펌핑부;
    모드 레지스터 셋 신호가 인에이블되면 상기 오실레이터 신호에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드에 출력하는 제 2 스텐바이 펌핑부; 및
    액티브 신호가 인에이블되면 상기 오실레이터 신호에 응답하여 펌핑 동작을 수행하고, 펌핑 동작으로 생성된 전압을 상기 출력 노드에 출력하는 액티브 펌핑부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  5. 제 4 항에 있어서,
    상기 제 2 스텐바이 펌핑부는
    파워 업 신호가 인에이블되는 시점부터 상기 모드 레지스터 셋 신호가 인에이블되는 시점까지 상기 펌핑 동작의 수행을 중지하고, 상기 모드 레지스터 셋 신호가 인에이블되면 상기 오실레이터 신호에 응답하여 상기 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  6. 제 5항에 있어서,
    상기 제 2 스텐바이 펌핑부는
    상기 파워 업 신호가 인에이블되면 스텐바이 펌프 추가 신호를 디스에이블시키고, 상기 모드 레지스터 셋 신호가 인에이블되면 상기 스텐바이 펌프 추가 신호를 인에이블시키는 신호 생성부,
    상기 스텐바이 펌프 추가 신호가 인에이블되면 상기 오실레이터 신호를 스텐바이 오실레이터 신호로서 출력하고, 상기 스텐바이 펌프 추가 신호가 디스에이블되면 상기 스텐바이 오실레이터 신호를 일정한 레벨로 고정시키는 신호 조합부, 및
    상기 스텐바이 오실레이터 신호에 응답하여 펌핑 동작을 수행하는 펌핑부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
KR1020110107637A 2011-10-20 2011-10-20 반도체 메모리 장치의 전압 생성 회로 KR20130043476A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110107637A KR20130043476A (ko) 2011-10-20 2011-10-20 반도체 메모리 장치의 전압 생성 회로
US13/602,270 US8659333B2 (en) 2011-10-20 2012-09-03 Voltage generation circuit of semiconductor memory apparatus
US14/158,391 US8866521B2 (en) 2011-10-20 2014-01-17 Voltage generation circuit of semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110107637A KR20130043476A (ko) 2011-10-20 2011-10-20 반도체 메모리 장치의 전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20130043476A true KR20130043476A (ko) 2013-04-30

Family

ID=48441705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110107637A KR20130043476A (ko) 2011-10-20 2011-10-20 반도체 메모리 장치의 전압 생성 회로

Country Status (2)

Country Link
US (2) US8659333B2 (ko)
KR (1) KR20130043476A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210139064A (ko) * 2020-05-13 2021-11-22 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172370B1 (ko) * 1995-12-30 1999-03-30 김광호 다단펌핑 머지드 펌핑전압 발생회로
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로
KR20080100539A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
US8493134B2 (en) * 2010-03-23 2013-07-23 Qualcomm Incorporated Method and apparatus to provide a clock signal to a charge pump

Also Published As

Publication number Publication date
US8659333B2 (en) 2014-02-25
US20130234765A1 (en) 2013-09-12
US8866521B2 (en) 2014-10-21
US20140133256A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
KR100930417B1 (ko) 음 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20130055992A (ko) 반도체 메모리 장치 및 이를 이용한 반도체 집적 회로
KR102128475B1 (ko) 반도체 메모리 장치
US8643357B2 (en) Internal voltage generator
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR100576922B1 (ko) 고전압 발생 회로
KR20130043476A (ko) 반도체 메모리 장치의 전압 생성 회로
KR101053541B1 (ko) 반도체 메모리 장치
KR100925392B1 (ko) 음 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR101038998B1 (ko) 반도체 메모리 장치의 비트라인 프리차지 전압 생성 회로
KR20130120188A (ko) 반도체 장치
KR100757928B1 (ko) 반도체 메모리의 전압 발생기 제어 장치
KR20140121612A (ko) 반도체 메모리 장치 및 이를 이용한 동작 방법
US9019781B2 (en) Internal voltage generation circuit
KR20130135701A (ko) 반도체 장치
KR101185551B1 (ko) 반도체 집적회로
US8698524B2 (en) Internal voltage generation circuits
KR101145315B1 (ko) 내부전압발생회로
KR20090110685A (ko) 네거티브 전압 생성 장치
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20120033926A (ko) 반도체 장치
KR20090107634A (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR20140080283A (ko) 반도체 메모리 장치
KR20140083103A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 전압 공급방법
KR100668845B1 (ko) 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid