KR20100088955A - 반도체 메모리 장치의 펌핑 전압 생성 회로 - Google Patents

반도체 메모리 장치의 펌핑 전압 생성 회로 Download PDF

Info

Publication number
KR20100088955A
KR20100088955A KR1020090008115A KR20090008115A KR20100088955A KR 20100088955 A KR20100088955 A KR 20100088955A KR 1020090008115 A KR1020090008115 A KR 1020090008115A KR 20090008115 A KR20090008115 A KR 20090008115A KR 20100088955 A KR20100088955 A KR 20100088955A
Authority
KR
South Korea
Prior art keywords
oscillator signal
pumping
delay
group
oscillator
Prior art date
Application number
KR1020090008115A
Other languages
English (en)
Other versions
KR100995664B1 (ko
Inventor
김종삼
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090008115A priority Critical patent/KR100995664B1/ko
Publication of KR20100088955A publication Critical patent/KR20100088955A/ko
Application granted granted Critical
Publication of KR100995664B1 publication Critical patent/KR100995664B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 펌핑 전압 레벨을 감지하여 기준 오실레이터 신호를 생성하는 오실레이터 신호 생성부, 상기 기준 오실레이터 신호를 순차적으로 지연시켜 제 1 그룹 지연 오실레이터 신호를 생성하는 제 1 순차 지연부, 상기 기준 오실레이터 신호를 순차적으로 지연시켜 제 2 그룹 지연 오실레이터 신호를 생성하는 제 2 순차 지연부, 및 상기 제 1 그룹 지연 오실레이터 신호를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압을 생성하는 제 1 그룹 펌핑부, 및 상기 제 2 그룹 지연 오실레이터 신호를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압을 생성하는 제 2 그룹 펌핑부를 포함하며, 상기 오실레이터 신호 생성부와 상기 제 1 및 제 2 순차 지연부의 거리보다 상기 제 1 및 제 2 순차 지연부와 상기 제 1 및 제 2 그룹 펌핑부의 거리가 더 짧은 것을 특징으로 한다.
Figure P1020090008115
VPP, 오실레이터, 펌프

Description

반도체 메모리 장치의 펌핑 전압 생성 회로{Circuit for Generating Pumping Voltage of Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 펌핑 전압 생성 회로에 관한 것이다.
일반적으로 펌핑 전압 생성 회로는 도 1에 도시된 바와 같이, 감지부(10), 오실레이터(20), 순차 지연부(30), 및 제 1 내지 제 4 펌프(41~44)를 포함한다.
상기 감지부(10)는 펌핑 전압(VPP) 레벨을 감지하여 감지 신호(det)를 생성한다.
상기 오실레이터(20)는 상기 감지 신호(det)에 응답하여 기준 오실레이터 신호(osc_ref)를 생성한다.
상기 순차 지연부(30)는 상기 기준 오실레이터 신호(osc_ref)를 제 1 오실레이터 신호(osc1)로서 출력하고, 상기 제 1 오실레이터 신호(osc1)를 지연시켜 제 2 오실레이터 신호(osc2)로서 출력하며, 상기 제 2 오실레이터 신호(ocs2)를 지연시켜 제 3 오실레이터 신호(osc3)로서 출력하고, 상기 제 3 오실레이터 신호(osc3)를 지연시켜 상기 제 4 오실레이터 신호(osc4)를 출력한다.
상기 제 1 펌프(41)는 상기 제 1 오실레이터 신호(osc1)를 입력 받아 펌핑 동작을 수행한다.
상기 제 2 펌프(42)는 상기 제 2 오실레이터 신호(osc2)를 입력 받아 펌핑 동작을 수행한다.
상기 제 3 펌프(43)는 상기 제 3 오실레이터 신호(osc3)를 입력 받아 펌핑 동작을 수행한다.
상기 제 4 펌프(44)는 상기 제 4 오실레이터 신호(osc4)를 입력 받아 펌핑 동작을 수행한다. 이때, 상기 제 1 내지 제 4 펌프(41~44)의 출력단은 공통 연결되며, 이를 통해 상기 펌핑 전압(VPP)이 출력된다.
이와 같이 구성된 일반적인 펌핑 전압 생성 회로는 다음과 같이 동작한다.
감지부(10)에서 인에이블된 감지 신호(det)가 출력되면 오실레이터(20)에서 기준 오실레이터 신호(osc_ref)를 출력한다.
순차 지연부(30)는 상기 기준 오실레이터 신호(osc_ref)를 제 1 오실레이터 신호(osc1)로서 출력하고, 상기 제 1 오실레이터 신호(osc1)를 지연시켜 제 2 오실레이터 신호(osc2)로서 출력하며, 상기 제 2 오실레이터 신호(osc2)를 지연시켜 제 3 오실레이터 신호(osc3)로서 출력하며, 상기 제 3 오실레이터 신호(osc3)를 지연시켜 제 4 오실레이터 신호(osc4)로서 출력한다.
상기 제 1 내지 제 4 오실레이터 신호(osc1~osc4)를 각 입력 받는 제 1 내지 제 4 펌프(41~44)는 각 오실레이터 신호(osc1~osc4)에 응답하여 펌핑 동작을 수행하는 데, 제일 먼저 상기 제 1 펌프(41)가 펌핑 동작을 시작하고, 다음 상기 제 2 펌프(42), 그 다음 상기 제 3 펌프(43), 마지막으로 상기 제 4 펌프(44)가 펌핑 동작을 시작한다.
일반적인 펌핑 전압 생성 회로는 펌핑 전압의 전류 구동 능력을 높이기 위해 복수개의 펌프를 이용하여 펌핑 전압을 생성하도록 구성되며, 복수개의 펌프가 동시에 펌핑 동작을 시작하여 피크 전류(peak current)가 상승되는 것을 방지하기 위해 복수개의 펌프를 순차적으로 구동시킨다.
일반적인 펌핑 전압 생성 회로는 펌프의 개수가 증가할수록 각 펌프에 오실레이터 신호를 입력 시키기 위한 라인들의 개수를 증가시켜야 하고, 라인들의 개수가 증가함에 따라 펌핑 전압 생성 회로의 면적이 증가되며, 이로 인해 반도체 메모리 장치의 면적 효율은 떨어지게 된다. 더욱이, 순차 지연부(30)와 각 펌프(41~44)의 거리가 멀면 멀수록 증가된 라인의 개수와 라인의 거리에 의해 반도체 메모리 장치의 면적 효율은 더욱 떨어지게 된다. 일반적으로 오실레이터(20)와 순차 지연부(30)는 비교적 거리가 짧은 로컬 라인(local line)으로 연결되고, 순차 지연부(30)와 각 펌프(41~44)는 반도체 메모리 장치의 전 영역을 가로지르는 글로벌 라인(global line)으로 연결된다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 반도체 메모리장치의 면적 효율을 높이며, 펌핑 전압이 타겟 레벨로 빨리 도달할 수 있는 반도체 메모리 장치의 펌핑 전압 생성 회로를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 펌핑 전압 레벨을 감지하여 기준 오실레이터 신호를 생성하는 오실레이터 신호 생성부, 상기 기준 오실레이터 신호를 순차적으로 지연시켜 제 1 그룹 지연 오실레이터 신호를 생성하는 제 1 순차 지연부, 상기 기준 오실레이터 신호를 순차적으로 지연시켜 제 2 그룹 지연 오실레이터 신호를 생성하는 제 2 순차 지연부, 및 상기 제 1 그룹 지연 오실레이터 신호를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압을 생성하는 제 1 그룹 펌핑부, 및 상기 제 2 그룹 지연 오실레이터 신호를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압을 생성하는 제 2 그룹 펌핑부를 포함하며, 상기 오실레이터 신호 생성부와 상기 제 1 및 제 2 순차 지연부의 거리보다 상기 제 1 및 제 2 순차 지연부와 상기 제 1 및 제 2 그룹 펌핑부의 거리가 더 짧은 것을 특징으로 한다.
본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 복수개의 펌프를 순차적으로 구동시키는 복수개의 오실레이터 신호가 해당 펌프로 전달되는 거리 를 최소화하여 펌핑 전압 생성 회로의 면적을 줄이고, 반도체 메모리 장치의 면적 효율을 높일 수 있는 효과가 있다. 또한 복수개의 펌프중 설정된 개수의 펌프가 구동되면 오실레이터 신호의 주기를 높임으로써, 펌핑 전압을 타겟 레벨까지 신속하게 상승시킬 수 있는 효과가 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 도 2에 도시된 바와 같이, 오실레이터 신호 생성부(100), 제 1 순차 지연부(200), 제 2 순차 지연부(300), 제 1 그룹 펌프(400), 제 2 그룹 펌프(500)를 포함한다.
상기 오실레이터 신호 생성부(100)는 펌핑 전압(VPP) 레벨을 감지하여 기준 오실레이터 신호(osc_ref)를 생성한다.
상기 오실레이터 신호 생성부(100)는 감지부(10), 오실레이터(20)를 포함한다.
상기 감지부(10)는 상기 펌핑 전압(VPP) 레벨을 감지하여 감지 신호(det)를 생성한다.
상기 오실레이터(20)는 상기 감지 신호(det)에 응답하여 상기 기준 오실레이터 신호(osc_ref)를 생성한다.
상기 제 1 순차 지연부(200)는 상기 기준 오실레이터 신호(osc_ref)를 순차적으로 지연시켜 제 1 그룹 지연 오실레이터 신호(osc1, osc2)를 생성한다. 이때, 상기 제 1 그룹 지연 오실레이터 신호(osc1, osc2)는 제 1 지연 오실레이터 신호(osc1), 및 제 2 지연 오실레이터 신호(osc2)를 포함한다. 상기 제 2 지연 오실 레이터 신호(osc2)는 상기 제 1 지연 오실레이터 신호(osc1)보다 긴 지연시간 동안 상기 기준 오실레이터 신호(osc_ref)를 지연시켜 생성한 신호이다.
상기 제 2 순차 지연부(300)는 상기 기준 오실레이터 신호(osc_ref)를 순차적으로 지연시켜 상기 제 2 그룹 지연 오실레이터 신호(osc3, osc4)를 생성한다. 이때, 상기 제 2 그룹 지연 오실레이터 신호(osc3, osc4)는 제 3 지연 오실레이터 신호(osc3), 및 제 4 지연 오실레이터 신호(osc4)를 포함한다. 상기 제 4 지연 오실레이터 신호(osc4)는 상기 제 3 지연 오실레이터 신호(osc3)보다 긴 지연시간 동안 상기 기준 오실레이터 신호(osc_ref)를 지연시켜 생성한 신호이다.
상기 제 1 그룹 펌핑부(400)는 제 1 펌프(41), 및 제 2 펌프(42)를 포함한다.
상기 제 1 펌프(41)는 상기 제 1 지연 오실레이터 신호(osc1)에 응답하여 펌핑 동작을 수행한다.
상기 제 2 펌프(42)는 상기 제 2 지연 오실레이터 신호(osc2)에 응답하여 펌핑 동작을 수행한다.
상기 제 2 그룹 펌핑부(500)는 제 3 펌프(42), 및 제 4 펌프(43)를 포함한다.
상기 제 3 펌프(43)는 상기 제 3 지연 오실레이터 신호(osc3)에 응답하여 펌핑 동작을 수행한다.
상기 제 4 펌프(44)는 상기 제 4 지연 오실레이터 신호(osc4)에 응답하여 펌핑 동작을 수행한다. 상기 제 1 내지 제 4 펌프(41~44)의 출력단은 공통 연결되며, 이를 통해 상기 펌핑 전압(VPP)이 출력된다.
본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 본 발명의 목적 및 효과를 극대화시키기 위해, 상기 제 1 및 제 2 순차 지연부(200, 300)와 상기 제 1 및 제 2 그룹 펌핑부(400, 500)가 연결된 라인의 길이보다 상기 제 1 및 제 2 순차 지연부(200, 300)와 상기 오실레이터 신호 생성부(100)가 연결된 라인의 길이가 더 길도록 상기 오실레이터 신호 생성부(100), 상기 제 1 및 제 2 순차 지연부(200, 300), 및 상기 제 1 및 제 2 그룹 펌핑부(400, 500)를 배치할 수 있다. 종래 기술은 오실레이터(20)와 순차 지연부(30)를 로컬 라인으로 연결하고 순차 지연부(30)와 제 1 내지 제 4 펌프(41~44)를 글로벌 라인으로 연결한 반면, 본 발명은 복수개의 순차 지연부(200, 300)를 구비하여 오실레이터(20)와 각 순차 지연부(200, 300)를 글로벌 라인으로, 각 순자 지연부(200, 300)와 각 펌프(41~44)를 로컬 라인으로 연결할 수 있게 함으로써 효과를 극대화시킨다.
또한, 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 제어 신호 생성부(600)를 더 포함할 수도 있다.
상기 제어 신호 생성부(600)는 상기 제 2 내지 제 4 지연 오실레이터 신호(osc2~osc4) 중 하나와 상기 감지 신호(det)를 입력 받아 제어 신호(ctrl)를 생성한다. 이때, 상기 제 2 내지 제 4 지연 오실레이터 신호(osc2~osc4)중에서 하나를 선택하는 것은 전류 및 동작 효율을 고려하여 이루어질 수 있다. 예를 들어, 상기 제어 신호 생성부(600)는 상기 제 3 지연 오실레이터 신호(osc3)가 하이 레벨로 천이하면 상기 감지 신호(det)를 상기 제어 신호(ctrl)로서 출력한다. 즉, 상기 제 어 신호 생성부(600)는 상기 제 3 지연 오실레이터 신호(osc3)가 하이 레벨로 천이할 때, 상기 감지 신호(det)가 인에이블 상태이면 상기 제어 신호(ctrl)를 인에이블시킨다. 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로가 이러한 동작을 수행하는 상기 제어 신호 생성부(600)를 더 포함할 경우, 상기 오실레이터 신호 생성부(100)를 구성하는 상기 오실레이터(20)는 상기 제어 신호(ctrl)가 인에이블되면 디스에이블되었을 때보다 높은 주파수의 상기 기준 오실레이터 신호(osc_ref)를 생성하도록 구성할 수 있다. 이때, 제어 신호에 따라 오실레이터 신호의 주기를 가변시키는 오실레이터는 공지된 기술로서 상세한 설명은 생략한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 도 3에 도시된 바와 같이, 오실레이터 신호 생성부(100-1), 제 1 순차 지연부(200-1), 제 2 순차 지연부(300-1), 제 1 펌핑 그룹(400-1), 및 제 2 펌핑 그룹(500-1)을 포함한다.
상기 오실레이터 신호 생성부(100-1)는 펌핑 전압(VPP)을 감지하여 기준 오실레이터 신호(osc_ref)를 생성한다.
상기 오실레이터 신호 생성부(100-1)는 감지부(10), 및 오실레이터(20)를 포함한다.
상기 감지부(10)는 상기 펌핑 전압(VPP) 레벨을 감지하여 감지 신호(det)를 생성한다.
상기 오실레이터(20)는 상기 감지 신호(det)에 응답하여 상기 기준 오실레이터 신호(osc_ref)를 생성한다.
상기 제 1 순차 지연부(200-1)는 상기 기준 오실레이터 신호(osc_ref)를 순차적으로 지연시켜 제 1 및 제 3 지연 오실레이터 신호(osc1, osc3)를 생성한다.
상기 제 2 순차 지연부(300-1)는 상기 기준 오실레이터 신호(osc_ref)를 순차적으로 지연시켜 제 2 및 제 4 지연 오실레이터 신호(osc2, osc4)를 생성한다. 이때, 상기 기준 오실레이터 신호(osc_ref)를 순차적으로 지연시켜 상기 제 1 내지 제 4 지연 오실레이터 신호(osc1~osc4)를 생성하는 데, 상기 제 1 지연 오실레이터 신호(osc1)를 지연시킨 지연 시간이 제일 짧고, 상기 제 2 지연 오실레이터 신호(osc2), 상기 제 3 오실레이터 신호(osc3), 상기 제 4 오실레이터 신호(osc4)로 갈수록 지연시간이 길어진다.
상기 제 1 그룹 펌핑부(400-1)는 제 1 펌프(41), 및 제 3 펌프(43)를 포함한다.
상기 제 1 펌프(41)는 상기 제 1 지연 오실레이터 신호(osc1)에 응답하여 펌핑 동작을 수행한다.
상기 제 3 펌프(43)는 상기 제 3 지연 오실레이터 신호(osc3)에 응답하여 펌핑 동작을 수행한다.
상기 제 2 그룹 펌핑부(500-1)는 제 2 펌프(42), 및 제 4 펌프(44)를 포함한다.
상기 제 2 펌프(42)는 상기 제 2 지연 오실레이터 신호(osc2)에 응답하여 펌핑 동작을 수행한다.
상기 제 4 펌프(44)는 상기 제 4 지연 오실레이터 신호(osc4)에 응답하여 펌 핑 동작을 수행한다. 이때, 상기 제 1 내지 제 4 펌프(41~44)의 출력단은 공통 연결되고, 이를 통해 상기 펌핑 전압(VPP)이 출력된다.
본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 발명의 목적 및 효과를 극대화시키기 위해, 상기 제 1 및 제 2 순차 지연부(200-1, 300-1)와 상기 제 1 및 제 2 그룹 펌핑부(400-1, 500-1)가 연결된 라인의 길이보다 상기 제 1 및 제 2 순차 지연부(200-1, 300-1)와 상기 오실레이터 신호 생성부(100-1)가 연결된 라인의 길이가 더 길도록 상기 오실레이터 신호 생성부(100-1), 상기 제 1 및 제 2 순차 지연부(200-1, 300-1), 및 상기 제 1 및 제 2 그룹 펌핑부(400-1, 500-1)를 배치할 수 있다. 도 1에 도시된 종래 기술은 오실레이터(20)와 순차 지연부(30)를 로컬 라인으로 연결하고 순차 지연부(30)와 제 1 내지 제 4 펌프(41~44)를 글로벌 라인으로 연결한 반면, 본 발명은 오실레이터(20)와 복수개의 순차 지연부(200-1, 300-1)를 글로벌 라인으로, 각 순차 지연부(200-1, 300-1)와 각 펌프(41~44)를 로컬 라인으로 연결함으로써 복수개의 지연 오실레이터 신호가 해당 펌프로 전달되는 거리를 최소화할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 제어 신호 생성부(600-1)를 더 포함할 수도 있다.
상기 제어 신호 생성부(600-1)는 상기 제 2 내지 제 4 지연 오실레이터 신호(osc2~ocs4) 중 하나와 상기 감지 신호(det)를 입력 받아 제어 신호(ctrl)를 생성한다. 이때, 상기 제 2 내지 제 4 지연 오실레이터 신호(osc2~osc4)중에 하나를 선택하는 것은 전류 및 동작 효율을 고려하여 이루어질 수 있다. 예를 들어, 상기 제어 신호 생성부(600-1)는 상기 제 3 지연 오실레이터 신호(osc3)가 하이 레벨로 천이하면 상기 감지 신호(det)를 상기 제어 신호(ctrl)로서 출력한다. 즉, 상기 제어 신호 생성부(600-1)는 상기 제 3 지연 오실레이터 신호(osc3)가 하이 레벨로 천이할 때, 상기 감지 신호(det)가 인에이블 상태이면 상기 제어 신호(ctrl)를 인에이블시킨다. 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로가 상기 제어 신호 생성부(600-1)를 더 포함할 경우, 상기 오실레이터 신호 생성부(100-1)를 구성하는 상기 오실레이터(20)는 상기 제어 신호(ctrl)가 인에이블되면 디스에이블되었을 때보다 높은 주파수의 상기 기준 오실레이터 신호(osc_ref)를 생성하도록 구성됨이 바람직하다. 이때, 제어 신호에 따라 오실레이터 신호의 주기를 가변시키는 오실레이터는 공지된 기술로서 상세한 설명은 생략한다.
또한, 도 2에 도시된 본 발명에 따른 실시예의 제 1 그룹 펌핑부(400)와 제 2 그룹 펌핑부(500) 사이의 거리는 도 3에 도시된 본 발명에 따른 다른 실시예의 제 1 그룹 펌핑부(400-1)와 제 2 그룹 펌핑부(500-1) 사이의 거리보다 짧다. 즉, 도 3에 도시된 제 1 및 제 2 그룹 펌핑부(400-1, 500-1) 사이의 거리는 도 2에 도시된 제 1 및 제 2 그룹 펌핑부(400, 500)의 사이의 거리보다 길다. 따라서 도 2에 도시된 제 1 그룹 펌핑부(400)의 제 1 펌프(41)와 제 2 펌프(42)가 동작하고 나서 제 2 그룹 펌핑부(500)의 제 3 펌프(43)와 제 4 펌프(44)가 동작하는 것과는 달리, 도 3에 도시된 실시예는 제 1 그룹 펌핑부(400-1)의 제 1 펌프(41), 제 2 그룹 펌핑부(500-1)의 제 2 펌프(42), 상기 제 1 그룹 펌핑부(400-1)의 제 3 펌프(43), 그리고 상기 제 2 그룹 펌핑부(500-1)의 제 4 펌프(44) 순으로 동작되도록 구성한 것 이다.
도 2와 도 3에 도시된 제 1 순차 지연부(200)와 제 1 순차 지연부(200-1)는 동일하게 구성할 수 있으며, 도 4에 도시된 바와 같이 제 1 지연부(210)를 포함한다.
도 2에 도시된 상기 제 1 순차 지연부(200)를 구성하는 제 1 지연부(210)는 기준 오실레이터 신호(osc_ref)를 지연시켜 제 2 지연 오실레이터 신호(osc2)를 생성한다. 이때, 상기 기준 오실레이터 신호(osc_ref)는 별도의 지연없이 제 1 지연 오실레이터 신호(osc1)로서 출력된다.
도 3에 도시된 상기 제 1 순차 지연부(200-1)를 구성하는 제 1 지연부(210)는 기준 오실레이터 신호(osc_ref)를 지연시켜 제 3 지연 오실레이터 신호(osc3)를 생성한다. 이때, 상기 기준 오실레이터 신호(osc_ref)는 별도의 지연없이 상기 제 1 지연 오실레이터 신호(osc1)로서 출력된다.
도 4에 도시된 상기 제 1 지연부(210)는 일반적인 지연 회로로서, 인버터 어레이 또는, 플립플롭을 이용하여 구성할 수 있다.
도 2와 도 3에 도시된 제 2 순차 지연부(300)와 제 2 순차 지연부(300-1)는 동일하게 구성할 수 있으며, 도 5에 도시된 바와 같이 제 2 지연부(310), 및 제 3 지연부(320)를 포함한다.
도 2에 도시된 제 2 순차 지연부(300)를 구성하는 제 2 지연부(310)는 기준 오실레이터 신호(osc_ref)를 지연시켜 제 3 지연 오실레이터 신호(osc3)를 생성한다.
제 3 지연부(320)는 상기 제 3 지연 오실레이터 신호(osc3)를 지연시켜 제 4 지연 오실레이터 신호(osc4)를 생성한다.
도 3에 도시된 제 2 순차 지연부(300-1)를 구성하는 제 3 지연부(310)는 기준 오실레이터 신호(osc_ref)를 지연시켜 제 2 지연 오실레이터 신호(osc2)를 생성한다.
제 3 지연부(320)는 상기 제 2 지연 오실레이터 신호(osc2)를 지연시켜 제 4 오실레이터 신호(osc4)를 생성한다.
도 5에 도시된 제 2 지연부(310), 및 제 3 지연부(320)는 일반적인 지연 회로로서, 인버터 어레이 또는, 플립플롭을 이용하여 구성할 수 있다. 이때, 상기 제 1 내지 제 3 지연부(210, 310, 320)의 지연시간은 제 1 지연 오실레이터 신호(osc1), 제 2 지연 오실레이터 신호(osc2), 제 3 지연 오실레이터 신호(osc3), 제 4 지연 오실레이터 신호(osc4)의 순서로 출력될 수 있도록 설정된다.
도 2 및 도 3에 도시된 제어 신호 생성부(600)와 제어 신호 생성부(600-1)는 동일하게 구성되며, 도 6에 도시된 바와 같이, 플립플롭(FF)으로 구성될 수 있다.
상기 플립플롭(FF)은 입력단에 감지 신호(det)를 입력 받고, 클럭 입력단에 제 2 내지 제 4 지연 오실레이터 신호(osc2~osc4) 중 하나가 입력되며, 출력단에서는 제어 신호(ctrl)를 출력한다.
상기 플립플롭(FF)은 클럭 입력단에 입력되는 신호(osc2~osc4)가 하이 레벨로 천이하면 상기 감지 신호(det)를 상기 제어 신호(ctrl)로서 출력한다.
이와 같이 구성된 본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회 로는 다음과 같이 동작한다.
감지부(10)는 펌핑 전압(VPP)을 감지하여 감지 신호(det)를 생성한다. 이때, 상기 감지부(10)는 상기 펌핑 전압(VPP) 레벨이 타겟 레벨보다 낮아지면 상기 감지 신호(det)를 인에이블시킨다.
오실레이터(20)는 상기 감지 신호(det)가 인에이블되면 기준 오실레이터 신호(osc_ref)를 생성한다.
도 2를 참조하면, 제 1 순차 지연부(200)는 상기 기준 오실레이터 신호(osc_ref)를 순차 지연시켜 제 1 오실레이터 신호(osc1), 및 제 2 오실레이터 신호(osc2)를 생성한다.
제 2 순차 지연부(300)는 상기 기준 오실레이터 신호(osc_ref)를 순차 지연시켜 제 3 오실레이터 신호(osc3), 및 제 4 오실레이터 신호(osc4)를 생성한다.
상기 제 1 펌프(41)는 상기 제 1 오실레이터 신호(osc1)에 응답하여 펌핑 동작을 수행한다.
상기 제 2 펌프(42)는 상기 제 2 오실레이터 신호(osc2)에 응답하여 펌핑 동작을 수행한다.
상기 제 3 펌프(43)는 상기 제 3 오실레이터 신호(osc3)에 응답하여 펌핑 동작을 수행한다.
상기 제 4 펌프(44)는 상기 제 4 오실레이터 신호(osc4)에 응답하여 펌핑 동작을 수행한다.
본 발명에 따른 펌핑 전압 생성 회로가 제어 신호 생성부(600)를 더 포함하 고, 상기 제어 신호 생성부(600)에 상기 제 2 내지 제 4 오실레이터 신호(osc2~osc4) 중 제 3 오실레이터 신호(osc3)가 입력된다고 가정한다.
상기 제어 신호 생성부(600)는 상기 제 3 오실레이터 신호(osc3)가 하이 레벨로 천이할 때 상기 감지 신호(det)를 제어 신호(ctrl)로서 출력한다. 따라서 상기 제어 신호 생성부(600)는 상기 제 3 펌프(43)가 펌핑 동작을 시작할 때 상기 제어 신호(ctrl)를 인에이블시킨다.
오실레이터(20)는 상기 제어 신호(ctrl)가 디스에이블되었을 때보다 인에이블되었을 때 높은 주파수의 상기 기준 오실레이터 신호(osc_ref)를 생성한다.
결국, 본 발명에 따른 반도체 메모리 장치는 복수개의 펌프를 순차적으로 구동시켜 펌핑 전압을 생성함으로, 피크 전류가 증가되는 것을 방지하는 한편, 복수개의 펌프중 설정된 펌프가 펌핑 동작을 수행하면 기준 오실레이터 신호의 주파수를 높임으로써, 펌핑 전압을 타겟 레벨까지 빨리 도달시킬 수 있다.
또한, 오실레이터에서 출력되는 하나의 기준 오실레이터 신호가 펌프가 있는 장소까지 전달되고, 펌프 근처에서 순차 지연부를 통해 기준 오실레이터 신호가 순차 지연되어 각 펌프에 입력된다. 이러한 본 발명에 따른 펌핑 전압 생성 회로와 도 1에 도시된 일반적인 펌핑 전압 생성 회로를 비교해보면, 본 발명은 일반적인 펌핑 전압 생성 회로와는 달리, 오실레이터에서 출력되는 기준 오실레이터 신호를 복수개의 순차 지연부를 이용하여 복수개의 펌프에 입력시키는 구성으로서, 각 순차 지연부를 각 펌프에 가장 인접한 곳에 위치시킬 수 있다. 따라서 순차 지연된 복수개의 오실레이터 신호 각각이 펌프에 전달되는 라인의 거리를 최소화시킴으로 써 신호 라인에 의한 면적 증가를 방지할 수 있다.
도 3을 참조하면, 제 1 그룹 펌핑부(200-1)과 제 2 그룹 펌핑부(300-1) 사이의 거리는 도 2에 도시된 제 1 그룹 펌핑부(200)과 제 2 그룹 펌핑부(300) 사이의 거리와 비교하여 볼 때, 도 3에 도시된 상기 제 1 및 제 2 그룹 펌핑부(200-1, 300-1)의 거리가 더 멀다는 것을 알 수 있다. 따라서 도 3에 도시된 제 1 순차 지연부(200-1)는 상기 기준 오실레이터 신호(osc_ref)를 순차 지연시켜 제 1 지연 오실레이터 신호(osc1), 및 제 3 지연 오실레이터 신호(osc3)를 생성하고, 제 2 순차 지연부(300-1)는 상기 기준 오실레이터(osc_ref)를 순차 지연시켜 제 2 지연 오실레이터 신호(osc2), 및 제 4 오실레이터 신호(osc4)를 생성하여 상기 제 1 그룹 펌핑부(400-1)의 제 1 펌프(41), 상기 제 2 그룹 펌핑부(500-1)의 제 2 펌프(42), 제 3 펌프(43), 및 제 4 펌프(44) 순으로 동작하여 펌핑 동작을 수행하도록 한다.
이와 같이, 본 발명에 따른 펌핑 전압 생성 회로는 종래 기술과 대비할 때, 상기 제 1 그룹 펌핑부(400-1)와 상기 제 2 그룹 펌핑부(500-1)의 거리가 멀면 멀수록 지연 오실레이터 신호(osc1~osc4)가 최단거리로 펌프에 입력될 수 있는 것을 알 수 있다.
또한 도 3에 도시된 펌핑 전압 생성 회로가 제어 신호 생성부(600-1)를 더 포함하게 되고, 상기 제어 신호 생성부(600-1)에 상기 제 3 지연 오실레이터 신호(osc3)가 입력된다고 가정하면, 상기 제 3 펌프(43)가 펌핑 동작을 수행하면 상기 기준 오실레이터 신호(osc_ref)의 주파수가 높아져 상기 제 1 내지 제 4 펌프(41~44)의 펌핑 빈도수가 높아지고, 펌핑 전압이 타겟 레벨로 빨리 도달할 수 있 다.
따라서, 본 발명은 펌프의 개수 증가, 펌프의 위치에 따라 펌핑 전압 생성 회로의 면적이 신호 라인으로 인해 증가되는 것을 방지하고, 펌핑 전압이 타겟 레벨로 빨리 도달할 수 있는 장점이 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래 기술에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로의 블록도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로의 블록도,
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로의 블록도,
도 4는 도 2 및 도 3에 도시된 제 1 순차 지연부의 구성도,
도 5는 도 2 및 도 3에 도시된 제 2 순차 지연부의 구성도,
도 6은 도 2 및 도 3에 도시된 제어 신호 생성부의 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 오실레이터 신호 생성부 200: 제 1 순차 지연부
300: 제 2 순차 지연부 400: 제 1 펌프 그룹
500: 제 2 펌프 그룹

Claims (8)

  1. 펌핑 전압 레벨을 감지하여 기준 오실레이터 신호를 생성하는 오실레이터 신호 생성부;
    상기 기준 오실레이터 신호를 순차적으로 지연시켜 제 1 그룹 지연 오실레이터 신호를 생성하는 제 1 순차 지연부;
    상기 기준 오실레이터 신호를 순차적으로 지연시켜 제 2 그룹 지연 오실레이터 신호를 생성하는 제 2 순차 지연부; 및
    상기 제 1 그룹 지연 오실레이터 신호를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압을 생성하는 제 1 그룹 펌핑부; 및
    상기 제 2 그룹 지연 오실레이터 신호를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압을 생성하는 제 2 그룹 펌핑부를 포함하며,
    상기 오실레이터 신호 생성부와 상기 제 1 및 제 2 순차 지연부의 거리보다 상기 제 1 및 제 2 순차 지연부와 상기 제 1 및 제 2 그룹 펌핑부의 거리가 더 짧은 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 제 1 순차 지연부와 상기 제 2 그룹 펌핑부의 거리보다 상기 제 1 순차 지연부와 상기 제 1 그룹 펌핑부의 거리가 더 짧고,
    상기 제 2 순차 지연부와 상기 제 1 그룹 펌핑부의 거리보다 상기 제 2 순차 지연부와 상기 제 2 그룹 펌핑부의 거리가 더 짧은 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  3. 제 1 항에 있어서,
    상기 오실레이터 신호 생성부는
    상기 펌핑 전압 레벨을 감지하여 감지 신호를 생성하는 감지부, 및
    상기 감지 신호에 응답하여 상기 기준 오실레이터 신호를 생성하는 오실레이터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  4. 제 1 항에 있어서,
    상기 제 1 그룹 펌핑부는 복수개의 펌핑부를 포함하고, 상기 제 1 그룹 오실레이터 신호는 복수개의 지연 오실레이터 신호를 포함하며,
    상기 복수개의 펌핑부 각각은 상기 복수개의 지연 오실레이터 신호 각각을 입력 받아 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  5. 제 1 항에 있어서,
    상기 제 2 그룹 펌핑부는 복수개의 펌핑부를 포함하고, 상기 제 2 그룹 오실레이터 신호는 복수개의 지연 오실레이터 신호를 포함하며,
    상기 복수개의 펌핑부 각각은 상기 복수개의 지연 오실레이터 신호 각각을 입력 받아 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  6. 제 3 항에 있어서,
    상기 오실레이터는 상기 감지 신호에 응답하여 상기 기준 오실레이터 신호를 생성하고, 제어 신호가 인에이블되면 디스에이블되었을 경우보다 높은 주파수의 상기 기준 오실레이터 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  7. 제 6 항에 있어서,
    상기 제 1 그룹 오실레이터 신호 중 하나 또는 상기 제 2 그룹 오실레이터 신호 중 하나에 응답하여 상기 감지 신호를 상기 제어 신호로서 출력하는 제어 신호 생성부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  8. 제 7 항에 있어서,
    상기 제어 신호 생성부는
    상기 제 1 그룹 오실레이터 신호 중 하나 또는 상기 제 2 그룹 오실레이터 신호 중 하나가 천이할 때마다 상기 감지 신호의 레벨을 상기 제어 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
KR1020090008115A 2009-02-02 2009-02-02 반도체 메모리 장치의 펌핑 전압 생성 회로 KR100995664B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090008115A KR100995664B1 (ko) 2009-02-02 2009-02-02 반도체 메모리 장치의 펌핑 전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008115A KR100995664B1 (ko) 2009-02-02 2009-02-02 반도체 메모리 장치의 펌핑 전압 생성 회로

Publications (2)

Publication Number Publication Date
KR20100088955A true KR20100088955A (ko) 2010-08-11
KR100995664B1 KR100995664B1 (ko) 2010-11-19

Family

ID=42754967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008115A KR100995664B1 (ko) 2009-02-02 2009-02-02 반도체 메모리 장치의 펌핑 전압 생성 회로

Country Status (1)

Country Link
KR (1) KR100995664B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222062B1 (ko) * 2011-01-27 2013-01-15 에스케이하이닉스 주식회사 반도체 집적회로
US9323276B2 (en) 2012-08-29 2016-04-26 SK Hynix Inc. Voltage generation circuit
CN116434800A (zh) * 2023-06-06 2023-07-14 长鑫存储技术有限公司 刷新电路及存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792737B1 (ko) 2011-12-21 2017-11-03 에스케이하이닉스 주식회사 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733472B1 (ko) 2005-04-30 2007-06-28 주식회사 하이닉스반도체 내부전원 생성장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222062B1 (ko) * 2011-01-27 2013-01-15 에스케이하이닉스 주식회사 반도체 집적회로
US8493135B2 (en) 2011-01-27 2013-07-23 Hynix Semiconductor Inc. Semiconductor integrated circuit
US9323276B2 (en) 2012-08-29 2016-04-26 SK Hynix Inc. Voltage generation circuit
CN116434800A (zh) * 2023-06-06 2023-07-14 长鑫存储技术有限公司 刷新电路及存储器
CN116434800B (zh) * 2023-06-06 2023-08-18 长鑫存储技术有限公司 刷新电路及存储器

Also Published As

Publication number Publication date
KR100995664B1 (ko) 2010-11-19

Similar Documents

Publication Publication Date Title
CN101009465B (zh) 电源控制器及其方法
KR100897300B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR100877625B1 (ko) 출력전압의 리플을 감소시키기 위한 고전압 발생회로와 그방법
US10560037B2 (en) Apparatus and method for control of multi-inverter power converter
CN111934545B (zh) 升压电路及其控制方法
US20170288440A1 (en) Secondary control device and charging system having the same
KR100995664B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US20160169947A1 (en) Measurement Circuit
CN104076863A (zh) 一种时钟切换装置
KR101027698B1 (ko) 반도체 장치 및 그 제어 방법
US20120313694A1 (en) Internal voltage generation circuit and operation method thereof
KR100605575B1 (ko) 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
US20110260765A1 (en) Phase interleaving control method for a multi-channel regulator system
TW200926194A (en) Charge pump and method for operating the same
CN110196678B (zh) 资料储存决定装置
CN107800288B (zh) 电磁干扰阻挡系统
KR20170072498A (ko) 위상 감지 회로
TW201933039A (zh) 資料儲存決定裝置
KR20210141553A (ko) 능동 스위치형 버스 커패시터
CN105720949B (zh) 占空比检测电路和方法
KR100877623B1 (ko) 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
KR100968466B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR20100115113A (ko) 반도체 소자의 차지 펌프 회로
CN101246385B (zh) 组态设定电路及其方法
JP7055620B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee