CN101009465A - 电源控制器及其方法 - Google Patents

Abstract

在一个实施例中，电源控制器在第一操作模式下使用第一频率的第一时钟来启动PWM循环，并且在第二操作模式下使用具有较高频率的第二时钟来启动PWM循环。

Description

电源控制器及其方法

技术领域

本发明一般地涉及电子学，更具体地说，涉及形成半导体器件和结构的方法。

背景技术

以往，半导体行业利用各种方法和结构来形成开关电源控制器，诸如脉冲宽度调制(PWM，pulse width modulated)电源控制器，这些电源控制器被用来调整由电源系统提供的电压的值。在某些情况下，开关电源控制器在正常操作期间可以运行于固定频率模式。当从电源系统接收功率的负载所需的电流减小时，某些现有技术的电源控制器运行于轻负载模式，跳过一些脉冲宽度调制循环。在大多数情况下，循环跳过操作是低效的，并且还可能产生不希望的电磁干扰。此外，所述跳过循环模式经常导致输出电压中的高纹波。某些其它的脉冲宽度调制控制器运行于迟滞模式。迟滞操作是不同步的，并且难以在多通道脉冲宽度调制控制器中使用。某些其它的控制器运行于恒定导通时间模式。这些控制器也是不同步的，在多通道系统的各通道之间可能导致频率差拍问题。

发明内容

因此，人们希望能有这样一种电源控制器，它在轻负载状态下运行时可以得到改进的效率，并且能减小电磁干扰量。

附图说明

图1简略地表示含有根据本发明的电源控制器的一部分的示例性实施例的电源控制系统的一部分的实施例；

图2是具有示例根据本发明的图1的电源控制系统的某些信号的图形的图；

图3示意性表示包括根据本发明的图1的电源控制器的半导体器件的放大平面图。

为了图示的简单和明确起见，图中的各元件不一定按尺寸比例来绘制，并且在不同的图中，相同的参考数字表示相同的元件。此外，为了使说明简化，对公知的步骤和元件的说明和细节从略。正如在这里所使用的，载流电极表示承载电流通过所述器件的器件的元件，诸如MOS晶体管的源极或漏极，或者双极型晶体管的发射极或集电极，或者二极管的阴极或阳极，并且控制电极表示控制通过所述器件的电流的器件的元件，诸如MOS晶体管的栅极，或者双极型晶体管的基极。虽然各种器件在这里被解释为某种N沟道或P沟道器件，但是本领域的技术人员将理解，根据本发明，互补器件也是可能的。本领域的技术人员将理解，这里所使用的文字“当”、“同时”、“其时”并不是意味着一个动作发生在另一个正在开始的动作的同一瞬间的精确用词，而是在起始动作与由它所引起的反应之间可以存在某种小的然而是合理的延迟，诸如传播延迟。

具体实施方式

图1简略地表示含有开关电源控制器25的一部分的示例性形式的电源控制系统10的一部分的实施例。控制器25被配置成在正常操作模式期间，把系统10当作一个固定频率PWM电源控制器来运行，而在轻负载(LL，light load)操作模式期间，使用高频时钟来起动连续PWM循环。系统10被连接成在电源输入端11和电源返回端12之间从外部电源(未示出)接收功率，并且调整输出端13和端子12之间的输出电压。所述输出电压被调整到目标值附近的期望值范围内的目标值。例如，目标值可以是5伏(5V)，并且期望的值范围可以是5伏附近正或负百分之五(5％)。除了控制器25之外，系统10通常还包括被实现为第一功率晶体管21的第一电源开关、被实现为第二功率晶体管22的第二电源开关、储能电感14、电流读出电阻16和储能电容器或滤波电容器17。在电阻18和19之间的公共节点上，形成代表输出电压值的反馈(FB，feedback)信号的反馈网络。电阻18和19在输出端13和端子12之间串联连接。控制器25在反馈输入端36接收反馈信号。电流15经由电感14流到负载23，在电阻16的两端形成电流读出信号VS。为了检测电流15的值，控制器25的第一电流读出输入端34连接到电阻16的一端，同时控制器25的第二电流读出输入端35连接到电阻16的第二端。虽然晶体管21和22被图示为处于控制器25之外，但是在某些实施例中，晶体管21和22可以处于控制器25以内。本领域的技术人员将理解，可以通过本领域的技术人员所熟知的多种技术中的任何一种，来导出反馈信号和电流读出信号。

控制器25通常从控制器25以外的电压输入端26和电压返回端27之间的电压源接收输入电压。返回端27典型地连接到端子12，并且输入端26典型地连接到端子11。控制器25在输出端30形成控制晶体管21的第一脉冲宽度调制驱动信号，并在输出端31形成控制晶体管22的第二脉冲宽度调制驱动信号。控制器25通常还包括固定频率时钟42、时钟分频器43、锯齿波发生器或锯齿波44、PWM比较器46、PWM锁存器47、参考电压发生器或参考54、时钟多路复用器或时钟多工器48、参考多路复用器或参考多工器59、比较器55、误差放大器56、模式控制电路67、过零检测电路78和最小截止时间发生器86。锯齿波44、比较器46和锁存器47是控制器25的PWM控制块45的一部分。参考54生成控制器25的各元件所使用的参考电压Ref1、Ref2、Ref3和Ref4。分频器43把时钟42所产生的高频时钟(CH)分频为低频时钟(CL)。多工器48是一个数字多路复用器，并且可以包括倒相器49、晶体管50和51。多工器59通常是模拟多路复用器，并且可以包括倒相器62、晶体管63和64。误差放大器56通常包括阻抗57和58，它们有助于为控制器25提供稳定的频率响应。在大多数情况下，控制器25还包括一个内部稳压器40，它被用来在输出端41上产生内部工作电压。所述内部工作电压通常被用来运行控制器25的各元件，诸如时钟42、参考电压54、锯齿波44、比较器46和55、误差放大器56和脉冲宽度调制锁存器47，此外还有控制器25的其它元件。模式控制电路67被用来切换控制器25，使之运行于正常模式或轻负载(LL)模式。来自电路67的低电平使得控制器25运行于正常模式，并且来自电路67的高电平使得控制器25运行于轻负载(LL)模式。图示的模式控制电路67的示例性实施例包括比较器69、晶体管70、偏置68、电流源72和73、电容器74和比较器76。过零检测电路78被用来确定从电感14通过晶体管22的放电电流何时达到近似不大于零的值。对于图1示出的电路78的这个示例性实施例来说，电路78监测晶体管22两端的电压，以便检测从电感14通过晶体管22的放电电流的近似过零状态。对这个示例性实施例来说，电路78包括比较器79，它被连接到晶体管22的两端，并且具有通过控制器25的输入端32连接到晶体管22的漏极的非反相输入端，以及通过控制器25的输入端33连接到晶体管22的源极的反相输入端。电路78还包括锁存器81、与非门82和与门83。

图2是具有表示系统10的某些信号的图形的图。图形94表示在正常模式期间，通过电感14的电流15的一种可能的波形，并且图形95表示在轻负载(LL)模式期间，通过电感14的电流15的一种可能的波形。横坐标表示时间，并且纵坐标表示图示信号的正在增加的信号值。字母“T”表示图形94和95的一个脉冲宽度调制循环的周期以及晶体管21的对应状态，包括所述脉冲宽度调制循环的导通时间或活动时间以及截止时间或不活动时间。符号Tnc表示在所述周期的不活动部分中，通过晶体管22的放电电流为负的一段时间，并且符号Tzc表示在所述周期的不活动部分中，晶体管22被截止、没有放电电流流过晶体管22的一段时间。这样的说明对图1和图2来说具有参考意义。

控制器25具有两种操作模式，它们受到电路67的输出的控制。在正常模式下，控制器25作为固定频率的PWM控制器来运行。在这种模式下，由电感14向负载23输送的电流15在电阻器16的两端形成正的VS信号。所述正的VS信号迫使比较器69的输出端变为低电平。来自比较器69的低电平使晶体管70截止，并允许电流源73对电容器74进行放电，由此迫使比较器76的输出端变为低电平。来自比较器76的低电平使多工器48选择来自分频器43的输出端的低频时钟(CL)作为系统时钟(CK)来运行锯齿波发生器44和PWM锁存器47。在这种模式下，CL的频率设定PWM循环时间和周期。来自比较器76的低电平使晶体管51截止，并通过倒相器49使晶体管50导通，以便选择CL而非CH。来自比较器76的低电平还使多工器59选择放大器56的输出到比较器46。由于来自比较器76的低电平使晶体管64截止，并且通过倒相器62使晶体管63导通，所以选择放大器56的输出端。来自比较器76的低电平还迫使门82的输出变为高电平，并防止锁存器81影响晶体管22的操作。结果，晶体管22受到PWM锁存器47的控制。在这种正常模式下，CL以及相应地CK变为高电平，由此从锯齿波发生器44启动一个锯齿波信号，同时还置位锁存器47。来自锁存器47的Q输出端的高电平使晶体管21导通，同时来自锁存器47的Q非输出端的低电平使晶体管22截止，由此连接电感14以便接收来自端子11的电流。这示于图形94的时间T0。当FB信号的值使得放大器56的输出超过锯齿波44的输出时，比较器46的输出端就变为高电平，从而使锁存器47复位。来自Q输出端的低电平使晶体管21截止，同时来自Q非输出端的高电平使晶体管22导通，从而开始放电电感14，这示于图形94的时间T1。由于比较器76的输出端为低电平，所以锁存器81不产生影响。因而，即使比较器79检测到通过晶体管22的放电电流达到零或者甚至反向，晶体管22仍然保持导通。这示于图形94的时间T2之后。因而，在正常操作模式下，低频时钟CL通过置位锁存器47以开始PWM循环，并且还启动从锯齿波发生器44产生锯齿波信号，来设置PWM循环的周期(T)。

如果在控制器25的操作期间，电流15减小，则在LL模式下运行控制器25可能是有利的，这将在下面进行说明。电路67提供导致模式改变的模式控制信号。当控制器25改变到LL模式时，多工器48选择高频时钟(CH)用来作为系统时钟CK，并且多工器59选择固定参考Ref3到PWM比较器46，而非误差放大器56。使用固定参考值而非误差放大器的输出有助于控制器25形成用于PWM循环的固定导通时间或固定活动时间，也就是为晶体管21形成固定导通时间。使用高频时钟CH来启动下一个系统时钟循环与使用低频时钟CL来启动下一个系统时钟循环相比，减小了连续系统时钟循环之间的延迟量。这也减小了输出电压中的纹波量。时钟控制门91和最小截止时间发生器86帮助同步系统时钟CK，使之根据高频时钟CH来运行。

此外，在轻负载模式中，如果输出电压值处于期望的值范围内，则控制器25不产生另一个PWM循环。比较器55通过将FB与代表下限的参考信号Ref1进行比较，来检测所述输出电压是否大于期望的值范围的下限。如果比较器55的输出为低电平，则门91被迫输出低电平，以禁止产生PWM循环。如果FB小于Ref1，则比较器55的输出为高电平，门91的输出为高电平，以允许下一个CH信号通过，并且启动PWM循环。

模式控制电路67使用电流15的平均值来确定控制器25切换到轻负载模式的切换点。所述平均值由存储在电容器74上的电压来表示。当电流15的值减小时，电阻16两端的读出信号VS的值也减小。如果电流15的值减小并且变为足够接近于零，使得VS的值小于偏置68的值，则比较器69的输出变为高电平，并且使晶体管70导通。VS的这个值被称为VS的LL值。偏置68保证VS不会一直减小到零。晶体管70的导通使得电流源72开始对电容器74进行充电。如果VS在足够长的时间内保持在或者低于LL值，则电流源72使电容器74充电到大于参考电压Ref4的电压，并且比较器76的输出变为高电平，以便将控制器25的操作模式改变为轻负载操作模式。由电流源72和73提供的电流之间的比值以及Ref4的值通常确定VS必须保持在LL值以便使比较器76输出高电平的时间量。例如，如果电流源72比电流源73大4倍，并且Ref4为大，则VS必须在一个PEM循环的大约四分之一周期(时钟CL的周期的四分之一)保持在LL值。如可以看出的，如果晶体管70仅在一次循环的小部分时间内导通，则电容器74上的电压可能增加，但是可能保持小于Ref4，并且比较器76的输出可能保持低电平。在某些情况下，在所述电容器74上的电压减小到小于Ref4的值之前，可能需要两个PWM循环。

在运行中，来自比较器76的高电平被用来使控制器25改变到运行于轻负载模式。多工器48接收来自比较器76的高电平，所述高电平使晶体管51导通，同时通过倒相器49使晶体管50截止，由此从系统时钟CK中不选择CL。如果控制器25处于PWM循环的不活动部分或截止时间部分，则来自锁存器47的Q非输出为高电平。这个高电平反向偏置二极管89，并且经过电阻88对电容器87进行充电，由此将高电平传播到门91的一个输入端。CH的下一个正沿产生一个锯齿波信号，并置位锁存器47，以产生另一个PWM循环。来自锁存器47的Q输出端的高电平使晶体管21导通，以便向电感14和负载23提供电流15，如图形95的时间T0所示。电流15可以使比较器79截止晶体管70。如果电流15具有短的持续时间，则电容器74上的电压保持足够高，使比较器76的输出保持高电平，同时使控制器25保持轻负载模式。来自锁存器47的Q非输出端的低电平保证晶体管22被截止。Q非输出端的低电平也被发生器86接收，发生器86正向偏置二极管89，并立即放电电容器87，并且阻止下一个高CH传播通过门91。这有助于保证PWM循环的导通时间或活动时间具有由锯齿波44和Ref3控制的固定持续时间。通过使晶体管64导通，并且通过倒相器62使晶体管63截止，来自比较器76的高电平使多工器59选择Ref3来代替误差放大器56的输出。当锯齿波发生器44的输出超过Ref3的值时，比较器46的输出变为高电平，使锁存器47复位，并开始PWM循环的截止时间或不活动部分。复位锁存器47使晶体管21截止，同时使晶体管22导通，以便开始放电电感14，如图形95的时间T1所示。来自锁存器47的Q非输出端的高电平反向偏置二极管89，因此在所述高电平影响门91之前，必须通过电阻88对电容器87进行充电。这使得门91阻止CH，以避免启动另一个PWM循环，直到晶体管22导通一段最短的时间为止，这段时间是由充电电容器87所需的时间来建立的。由于电路78的门82被来自比较器76的高电平打开，所以通过晶体管22的放电电流的过零点控制晶体管22的导通时间。当晶体管22已经充分地对电感14进行放电，使得通过晶体管22的放电电流不大于近似零值时，晶体管22两端的电压反转，并且比较器79的输出变为高电平以复位锁存器81。Q非输出端的高电平迫使门82和83的输出变为低电平，从而使晶体管22截止，如图形95的时间T2所示。锁存器81保持复位，直到下一个PWM循环置位锁存器47，随后锁存器47置位锁存器81。控制器25等待直到CH信号的下一个上升沿产生另一个PWM循环为止，遵循类似的操作顺序。

如果在轻负载模式期间，输出电压的值增加，例如，因为负载23需要甚至更小的电流，FB信号的值也可能增加。如果FB变为大于Ref1的值，则比较器55的输出变为低电平，并且防止控制器25产生另一个PWM循环，直到输出电压的值降低。

如果负载23所需的电流值增加，则电阻16两端的VS信号可能在一段足以使电流源73把电容器74放电到小于Ref4的值的时间内。停留在大于LL值的水平上。这可能在一个PWM循环中发生，或者它可能要占用几个PWM循环，以便使电容器74充分地放电。当电容器74放电到一个小于或等于Ref4的值时，比较器76的输出再次变为低电平，同时切换控制器25回到正常操作模式。

本领域的技术人员将期望Ref1-Ref4的值可能是重要的。Ref2，连同电阻18和19的值设定输出电压的值。Ref1的值应当接近并且最好是稍为低于Ref2，以便设定输出电压的期望操作范围的下限值。在正常操作模式期间，Ref3的值最好是被设定为接近放大器56的输出的预期平均值。Ref4通常被设定为这样一个值，它约为介于稳压器40的输出端41与返回端27上的电压值之间的一半。

在一个示例性实施例中，CH的频率约为400kHz，并且CL的频率约为100kHz，电流源72的值约为电流源73的值的4倍，Ref4约为2.5V，并且在正常操作模式下，电流15介于1和10A(1-10)之间。对于电流15约为0.5A的轻负载操作模式，在轻负载操作模式下，PWM循环的频率约为50kHz。

为了有助于向控制器25提供这种功能，稳压器40被连接在输入端26和返回端27之间。时钟42的输出端被连接到门91的第一输入端和分频器43的一个输入端。分频器43的输出端被连接到晶体管50的漏极。晶体管50的源极通常被连接到晶体管51的漏极、锯齿波发生器44的输入端以及锁存器47的置位输入端。锯齿波发生器44的输出端被连接到比较器46的非反相输入端。晶体管50的栅极被连接到倒相器49的输出端，倒相器49的输入端则共同连接到晶体管51的栅极、门82的第一输入端、比较器76的输出端、晶体管64的栅极以及倒相器62的输入端。晶体管51的源极被连接到门91的输出端。门91的第二输入端被连接到比较器55的输出端。比较器55的反相输入端被连接到(反馈)输入端36，并且通过阻抗57连接到放大器56的反相输入端。比较器55的非反相输入端被连接成接收来自参考54的Ref1。放大器56的非反相输入端被连接成接收来自参考54的Ref2。放大器56的输出通过阻抗58连接到放大器56的反相输入端，也被共同连接到晶体管63的漏极。晶体管63的源极连接到晶体管64的漏极和比较器46的反相输入端。晶体管63的栅极连接到倒相器62的输出端。晶体管64的源极连接成接收来自参考54的Ref3。比较器76的反相输入端连接成接收来自参考54的Ref4。比较器76的非反相输入端共同连接到电容器74的第一端、电流源72的输出端以及电流源73的输入端。电流源73的输出端被连接到电容器74的第二端和返回端27。电流源72的输入端连接到晶体管70的源极。晶体管70的漏极连接到稳压器40的输出端41。晶体管70的栅极连接到比较器69的输出端。比较器69的反相输入端连接到输入端34。比较器69的非反相输入端连接到偏置68的正端，偏置68的负端连接到输入端35。比较器46的输出端连接到锁存器47的复位输入端。锁存器47的Q输出端连接到输出端30以及锁存器81的置位输入端。锁存器47的Q非输出端被共同地连接到门83的第一输入端、电阻88的第一端以及二极管89的阴极。电阻88的第二端共同连接到门91的第三输入端、二极管89的阳极以及电容器87的第一端。电容器87的第二端连接到返回端27。锁存器81的Q非输出端连接到门82的第二输入端。门82的输出端连接到门83的第二输入端，门83的输出端连接到输出端31。锁存器81的复位输入端连接到比较器79的输出端。比较器79的反相输入端连接到输入端33，并且比较器79的非反相输入端连接到输入端32。

图3简略地表示形成于半导体管芯99上的半导体器件或集成电路98的实施例的一部分的放大平面图。控制器25形成于管芯99上。管芯99还可以包括为了使附图简化而在图3中没有示出的其它电路。控制器25和器件或集成电路98通过本领域的技术人员所熟知的半导体制造技术形成在管芯99上。

综上所述，显而易见，公开了一种新颖的器件和方法。其中包括：形成一个电源控制器，在正常操作模式期间，使用第一频率的第一时钟来启动PWM循环，并且在另一种操作模式期间，使用较高频率的第二时钟来启动PWM循环。较高频率的时钟缩短了响应输出电压的变化所需的时间量。同样，使用从同一时钟发生器导出的两个时钟有助于将PWM循环的开始同步于所述时钟，由此使得更加容易地在多通道PWM系统中使用所述电源控制器。

在用特定的优选实施例对本发明的论题进行说明的同时，对半导体技术领域的技术人员来说，许多替代和变动都是显而易见的。此外，为了说明的明确起见，通篇使用了“连接”一词，然而，作者打算让它具有“耦合”一词的相同意义。因此，“连接”一词应当被解释为包括直接连接或间接连接。

Claims (10)

1.一种电源控制器，包括：

PWM控制块，被配置用于形成PWM驱动信号，以便调节输出电压在期望的电压范围内；以及

第一电路，被配置用于在所述电源控制器的正常操作模式期间，选择具有第一频率的第一时钟来启动第一PWM驱动信号的活动部分，并且在所述电源控制器的第二操作模式期间，选择具有高于第一频率的第二频率的第二时钟来启动第二PWM驱动信号的活动部分。

2.如权利要求1所述的电源控制器，其中，所述第二频率被分频以形成所述第一频率。

3.如权利要求1所述的电源控制器，还包括第二电路，它在第二PWM驱动信号的活动部分期间，禁止选择所述第二时钟。

4.如权利要求3所述的电源控制器，其中，所述PWM控制块包括PWM锁存器，并且其中，在所述PWM锁存器设置所述PWM驱动信号的活动部分的同时，所述第二电路阻塞来自第一电路的第二时钟。

5.如权利要求1所述的电源控制器，其中，所述PWM控制块包括PWM锁存器、PWM比较器和锯齿波发生器，并且其中，所述第二时钟置位所述PWM锁存器并启动锯齿波信号，以启动所述第二PWM驱动信号的活动部分。

6.一种形成电源控制器的方法，包括：

将所述电源控制器配置成在所述电源控制器的正常操作模式期间，使用具有第一频率的第一时钟来启动第一PWM循环；以及

将所述电源控制器配置成在所述电源控制器的第二操作模式期间，使用具有高于第一频率的第二频率的第二时钟来启动第二PWM循环。

7.如权利要求6所述的方法，其中，将所述电源控制器配置成使用具有高于第一频率的第二频率的第二时钟来启动第二PWM循环包括：将所述电源控制器配置成使用第二时钟来启动紧接着第一PWM循环的第二PWM循环。

8.如权利要求6所述的方法，其中，将所述电源控制器配置成使用具有高于第一频率的第二频率的第二时钟包括：将所述电源控制器配置成形成所述第一时钟和第二时钟作为固定频率时钟。

9.如权利要求6所述的方法，其中，将所述电源控制器配置成在第二PWM循环的活动部分期间禁止启动第二PWM循环包括：将所述电源控制器配置成在第二PWM循环的活动部分期间，禁止所述第二时钟置位PWM锁存器以及禁止启动锯齿波信号。

10.如权利要求6所述的方法，还包括配置所述电源控制器去调整所述电源控制器以外的输出电压，并且禁止响应于输出电压具有大于所述输出电压的最小值的值而启动第二PWM循环。

Images