CN103780097A - 开关型功率变换器、时钟模块、控制电路及相关控制方法 - Google Patents

开关型功率变换器、时钟模块、控制电路及相关控制方法 Download PDF

Info

Publication number
CN103780097A
CN103780097A CN201410064983.5A CN201410064983A CN103780097A CN 103780097 A CN103780097 A CN 103780097A CN 201410064983 A CN201410064983 A CN 201410064983A CN 103780097 A CN103780097 A CN 103780097A
Authority
CN
China
Prior art keywords
signal
frequency
clock
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410064983.5A
Other languages
English (en)
Other versions
CN103780097B (zh
Inventor
李伊珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN201410064983.5A priority Critical patent/CN103780097B/zh
Publication of CN103780097A publication Critical patent/CN103780097A/zh
Priority to US14/630,215 priority patent/US9641085B2/en
Application granted granted Critical
Publication of CN103780097B publication Critical patent/CN103780097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提出了一种控制电路、时钟模块、功率变换器及其时钟信号的控制方法。根据本公开各实施例的时钟模块用于为功率变换器提供时钟信号。该时钟模块在所述功率变换器被启动时刻将其时钟信号的时钟频率设置为设定的第一频率，并在功率变换器的启动过程中调节该时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。由此，该功率变换器的感性储能元件在整个启动过程中均能达到伏秒平衡，不会发生流过该感性储能元件的电感电流骤增的问题，从而使开关型功率变换器能安全平稳地完成其启动过程。

Description

开关型功率变换器、时钟模块、控制电路及相关控制方法
技术领域
本公开的实施例涉及功率变换器，尤其涉及开关型功率变换器及其时钟模块、控制电路和控制该功率变换器时钟信号的方法。
背景技术
开关型功率变换器已经被广泛应用于各种工业电子设备及消费电子设备中。开关型功率变换器通常至少包括一个主开关，并通过控制该主开关的导通和关断切换以实现将该功率变换器接收的输入电压转换为合适的输出电压的目的。
开关型功率变换器通常采用的控制模式之一包括峰值电流控制脉冲宽度调制模式。简言之，在峰值电流控制脉冲宽度调制模式，开关型功率变换器基于系统时钟信号调节其主开关以大致恒定的切换频率进行导通和关断切换，并且基于表征其输出电压的反馈信号和表征开关电流的采样信号调节其主开关在每个导通和关断切换周期中的导通时间(即系统占空比)，以保持输出电压稳定。
在开关型功率变换器的工作过程中，一般还需要对其输出电流或者开关电流进行限流，以控制输出电流低于输出电流上限阈值或者开关流低于开关电流上限阈值，从而保证功率变换器及耦接于该功率变换器输出端的负载不受损坏。一般可以通过限定开关电流的峰值低于设定的峰值阈值来实现对开关电流或者输出电流的限流。由于在主开关和系统参考地之间存在寄生电容，通常还需要对开关电流的采样信号进行前沿消隐，使该采样信号在设定的消隐时间内无效，以防止寄生电容在该采样信号前沿引起的尖刺造成限流误触发。这就决定了开关型功率变换器的最小系统占空比。
例如，对于一款降压型开关功率变换器，若系统时钟信号的周期为16μs，即主开关的导通和关断切换周期为16μs，而所需的设定消隐时间为250ns，则最小系统占空比为250／16000≈1.5％。假设该降压型开关功率变换器的最大输入电压为380V，期望的输出电压为12V，那么该降压型功率变换器进入稳定的工作状态时，系统占空比12／380大致为3％，大于最小系统占空比1.5％，因而可以正常工作。然而，在该降压型开关功率变换器的启动过程中，由于输出电压在刚开始启动的阶段相对于期望的输出电压而言很小，则理论上这一阶段需要的系统占空比会小于最小系统占空比1.5％。但实际上，该降压型功率变换器以最小系统占空比1.5％工作，这会造成降压型功率变换器的储能电感不能达到伏秒平衡，导致该储能电感的电流持续增大。这种情况下，储能电感的电流可能在短时间内突然增大到超出其最大允许电流而使该储能电感饱和，导致功率变换器无法正常工作。另外，如果该降压型功率变换器采用集成的金属氧化物半导体场效应晶体管(MOSFET)作为主开关，则该集成的MOSFET的电流处理能力有限，储能电感的电流持续增大也意味着流过MOSFET的开关电流持续增大，很可能使该MOSFET饱和，从而其漏源电压骤增，导通损耗骤增。这不仅使该MOSFET承受较大的电压和温度负担，并且该MOSFET有烧毁的危险，不利于整个功率变换器系统的稳定性和耐久性。
常用的系统软启动方案例如软启动开关电流的峰值阈值或者软启动表征输出电压期望值的参考电压并不能解决上述技术问题。
发明内容
针对现有技术中的一个或多个问题，本公开的实施例提供一种控制电路、时钟模块、开关型功率变换器及其时钟信号的控制方法。
在本公开的一个方面，提出了一种时钟模块，用于为开关型功率变换器提供时钟信号，其中该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换器具有启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大至其期望值时止；所述时钟模块包括时钟发生器，该时钟发生器被构建用于提供具有周期性脉冲序列的所述时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒数；所述时钟模块还包括时钟调频器，耦接于所述时钟发生器，该时钟调频器被构建用于在所述功率变换器被启动时刻将所述时钟频率设置为设定的第一频率，并在所述启动过程中控制所述时钟发生器，以调节所述时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。
根据一些实施例，所述时钟调频器还被构建用于调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
根据一些实施例，所述时钟频率在每次频率跃变前具有跃变前频率，每次频率跃变后具有跃变后频率，所述时钟调频器还被构建用于调节所述时钟频率的每次跃变前频率具有与该次频率跃变对应的预设持续时间，第一次跃变前频率为所述第一频率，最后一次跃变后频率为所述第二频率。
根据一些实施例，所述时钟调频器具有调频输入端和调频输出端，该调频输入端用于接收所述时钟信号，该时钟调频器基于该时钟信号的脉冲进行计时，并基于该计时在该调频输出端提供调频信号；其中该调频信号具有初始状态和预设个数的调频状态，并且该预设个数的调频状态与所述预设次数的频率跃变一一对应；以及所述时钟发生器具有时钟控制端和时钟输出端，该时钟控制端用于接收所述调频信号，该时钟发生器用于在该时钟输出端提供所述时钟信号，并基于所述调频信号调节所述时钟频率，使该时钟频率在调频信号的初始状态为所述第一频率，并在调频信号每次调频状态变化时进行一次频率跃变。
根据一些实施例，所述时钟调频器被构建用于在所述计时每达到M个时钟信号的脉冲周期时，使所述调频信号进行一次调频状态变化，其中M为正整数；并且所述时钟发生器被构建用于调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
根据一些实施例，所述预设次数为2N-1次，N为正整数；所述预设个数为2N-1个；所述时钟调频器包括：N位二进制加计数器，该N位二进制加计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述时钟信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制加计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均可以具有逻辑“0”状态和逻辑“1”状态，其组合具有“0”初始状态和2N-1个计数状态，并且该N位二进制加计数器响应于所述时钟信号的每个脉冲进行一次加计数，使第0位至第N-1位位信号从所述“0”初始状态开始在每一次加计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；所述时钟发生器包括：时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，对于每一个j＝0，1，2，……，N-1，第j位可控电流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“1”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
根据一些实施例，所述预设次数为2N-1次，N为正整数；所述预设个数为2N-1个；所述时钟调频器包括：N位二进制减计数器，该N位二进制减计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述时钟信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制减计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均具有逻辑“0”状态和逻辑“1”状态，其组合具有“1”初始状态和2N-1个计数状态，并且该N位二进制计数器响应于所述时钟信号的每个脉冲进行一次减计数，使第0位至第N-1位位信号从所述“1”初始状态开始在每一次减计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；所述时钟发生器包括：时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，对于每一个j＝0，1，2，……，N-1，第j位可控电流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“0”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
根据一些实施例，所述预设次数为2N-1次，N为正整数；所述预设个数为2N-1个；所述时钟调频器包括：分频器，具有分频输入端和分频输出端，该分频输入端用于接收所述时钟信号，该分频器将所述时钟信号进行分频并在所述分频输出端提供频率是所述时钟频率的1／M的分频信号，其中M为正整数；和N位二进制加计数器，该N位二进制加计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述分频信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制加计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均具有逻辑“0”状态和逻辑“1”状态，其组合具有“0”初始状态和2N-1个计数状态，并且该N位二进制加计数器响应于所述分频信号的每个脉冲进行一次加计数，使第0位至第N-1位位信号从所述“0”初始状态开始在每一次加计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；所述时钟发生器包括：时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，对于每一个j＝0，1，2，……，N-1，第j位可控电流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“1”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
根据一些实施例，所述预设次数为2N-1次，N为正整数；所述预设个数为2N-1个；所述时钟调频器包括：分频器，具有分频输入端和分频输出端，该分频输入端用于接收所述时钟信号，该分频器将所述时钟信号进行分频并在所述分频输出端提供频率是所述时钟频率的1／M的分频信号，其中M为正整数；和N位二进制减计数器，该N位二进制减计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述分频信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制减计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均具有逻辑“0”状态和逻辑“1”状态，其组合具有“1”初始状态和2N-1个计数状态，并且该N位二进制计数器响应于所述分频信号的每个脉冲进行一次减计数，使第0位至第N-1位位信号从所述“1”初始状态开始在每一次减计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；所述时钟发生器包括：时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，对于每一个j＝0，1，2，……，N-1，第j位可控电流源具有第i位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“0”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
在本发明的另一方面，提出了一种开关型功率变换器，包括：输入端，用于接收输入电压；输出端，用于提供输出电压；开关单元，至少包括主开关，基于脉冲宽度调制信号进行导通和关断切换以调整占空比，将输入电压转换为所述输出电压，其中所述主开关的导通和关断切换产生开关电流；以及控制电路，具有第一控制输入端、第二控制输入端、第三控制输入端、第四控制输入端和第一控制输出端，其中该第一控制输入端用于接收表征输出电压的反馈信号，该第二控制输入端用于接收表征开关电流的第一电流采样信号，该第三控制输入端用于接收表征所述输出电压的期望值的参考信号，该第四控制输入端用于接收表征开关电流的峰值最大值的第一限流阈值，并且该第一控制输出端用于提供所述脉冲宽度调制信号；其中所述控制电路被构建用于基于所述反馈信号、第一电流采样信号、参考信号和第一限流阈值提供关断触发信号；所述控制电路还被构建以包括上述的时钟模块；以及所述控制电路还被构建用于基于关断触发信号和所述时钟模块的时钟信号提供所述脉冲宽度调制信号，该脉冲宽度调制信号基于时钟信号的脉冲驱动主开关导通，并基于关断触发信号驱动主开关关断。
根据一些实施例，该开关型功率变换器进一步包括：感性储能元件，用于在所述主开关导通时耦接至该开关型功率变换器的输入端并储存能量，并在所述主开关关断时耦接至该开关型功率变换器的输出端以释放能量，其中所述感性储能元件储存和释放能量时产生电感电流；以及容性储能元件，耦接该开关型功率变换器的输出端，用于对输出电压滤波。
根据一些实施例，所述控制电路还包括：
脉冲宽度调制单元，接收所述反馈信号、所述参考信号和所述第一电流采样信号，将所述反馈信号与所述参考信号进行运算以提供表征该反馈信号和该参考信号之差值的差值放大信号，并将所述第一电流采样信号与该差值放大信号进行比较以提供第一比较信号；
限流单元，接收所述第一限流阈值和所述第一电流采样信号，并将该第一电流采样信号和该第一限流阈值比较以提供第二比较信号；
逻辑运算单元，接收所述第一比较信号和所述第二比较信号，以提供所述关断触发信号，该逻辑运算单元对所述第一比较信号和所述第二比较信号进行逻辑运算，使所述关断触发信号在第二电流采样信号小于第二限流阈值时包括第一比较信号，当第二电流采样信号大于第二限流阈值时包括第二比较信号；逻辑控制单元，接收所述关断触发信号和时钟信号，并基于该关断触发信号和该时钟信号提供脉冲宽度调制信号，所述时钟信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第一逻辑状态，所述关断触发信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第二逻辑状态；当所述脉冲宽度调制信号为第一逻辑状态时控制所述主开关导通，当所述脉冲宽度调制信号为第二逻辑状态时控制所述主开关关断。
在本发明的再一方面，提出了一种控制电路，用于开关型功率变换器，其中该控制电路包括上述的时钟模块。
根据一些实施例，该开关型功率变换器至少包括主开关，基于脉冲宽度调制信号进行导通和关断切换以调整占空比，将输入电压转换为输出电压，其中所述主开关的导通和关断切换产生开关电流；该控制电路具有第一控制输入端、第二控制输入端、第三控制输入端、第四控制输入端和第一控制输出端，其中该第一控制输入端用于接收表征输出电压的反馈信号，该第二控制输入端用于接收表征开关电流的第一电流采样信号，该第三控制输入端用于接收表征所述输出电压的期望值的参考信号，该第四控制输入端用于接收表征开关电流的峰值最大值的第一限流阈值，并且该第一控制输出端用于提供所述脉冲宽度调制信号；其中所述控制电路被构建用于基于所述反馈信号、第一电流采样信号、参考信号和第一限流阈值提供关断触发信号；所述控制电路还被构建用于基于关断触发信号和所述时钟模块的时钟信号提供所述脉冲宽度调制信号，该脉冲宽度调制信号基于时钟信号的脉冲驱动主开关导通，并基于关断触发信号驱动主开关关断。
根据一些实施例，该控制电路还包括：脉冲宽度调制单元，接收所述反馈信号、所述参考信号和所述第一电流采样信号，将所述反馈信号与所述参考信号进行运算以提供表征该反馈信号和该参考信号之差值的差值放大信号，并将所述第一电流采样信号与该差值放大信号进行比较以提供第一比较信号；限流单元，接收所述第一限流阈值和所述第一电流采样信号，并将该第一电流采样信号和该第一限流阈值比较以提供第二比较信号；逻辑运算单元，接收所述第一比较信号和所述第二比较信号，以提供所述关断触发信号，该逻辑运算单元对所述第一比较信号和所述第二比较信号进行逻辑运算，使所述关断触发信号在第二电流采样信号小于第二限流阈值时包括第一比较信号，当第二电流采样信号大于第二限流阈值时包括第二比较信号；逻辑控制单元，接收所述关断触发信号和时钟信号，并基于该关断触发信号和该时钟信号提供脉冲宽度调制信号，所述时钟信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第一逻辑状态，所述关断触发信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第二逻辑状态；当所述脉冲宽度调制信号为第一逻辑状态时控制所述主开关导通，当所述脉冲宽度调制信号为第二逻辑状态时控制所述主开关关断。
根据一些实施例，该控制电路还包括：前沿消隐单元，具有消隐输入端、消隐输出端和设定的消隐时间，用于在该消隐输入端接收与所述开关电流成比例的第二电流采样信号，并在所述消隐时间内将该第二电流采样信号消隐，以在该消隐输出端提供经消隐的第二电流采样信号；以及斜坡补偿单元，具有第一补偿输入端、第二补偿输入端和补偿输出端，其第一补偿输入端耦接所述消隐输出端，其第二补偿输入端接收斜坡补偿信号，该斜坡补偿单元将经消隐的第二电流采样信号和该斜坡补偿信号叠加，以提供所述第一电流采样信号。
根据一些实施例，该控制电路还包括：电流检测单元，耦接所述主开关，并检测所述开关电流以提供与该开关电流成比例的第二电流采样信号。
在本发明的再一方面，提出了一种控制开关型功率变换器的时钟信号的方法，该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换器具有启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大至其期望值时止，所述方法包括：产生具有周期性脉冲序列的时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒数；以及调整所述时钟频率，将该时钟频率在所述功率变换器被启动时刻设置为设定的第一频率，并在所述启动过程中调节所述时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。
根据一些实施例，调整所述时钟频率还包括调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
根据一些实施例，所述时钟频率在每次频率跃变前具有跃变前频率，每次频率跃变后具有跃变后频率，调整所述时钟频率还包括调节所述时钟频率的每次跃变前频率具有与该次频率跃变对应对应的预设持续时间，第一次跃变前频率为所述第一频率，最后一次跃变后频率为所述第二频率。
利用上述方案，可以控制功率变换器的感性储能元件在整个启动过程中均能达到伏秒平衡，不会发生流过该感性储能元件的电感电流骤增的问题，从而使开关型功率变换器能安全平稳地完成其启动过程。另外，根据本公开各实施例的技术方案，还可以消除开关型功率变换器的开关单元和参考地之间的寄生电容对其控制电路的影响，增加功率变换器的系统稳定性和耐久性。
附图说明
下面的附图有助于更好地理解接下来对本公开不同实施例的描述。这些附图并非按照实际的特征、尺寸及比例绘制，而是示意性地示出了本公开一些实施方式的主要特征。这些附图和实施方式以非限制性、非穷举性的方式提供了本公开的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1示出了根据本公开一个实施例的开关型功率变换器100的电路架构示意图；
图2示出了根据本公开一个实施例的可以用于开关型功率变换器100的控制电路103的电路架构示意图；
图3示出了根据本公开一个实施例的用于开关型功率变换器100的时钟信号的时钟频率在开关型功率变换器100的启动过程中随时间变化的波形示意图；
图4示出了根据本公开一个实施例的可用作图2中示意的时钟模块202的一种更详细的电路架构示意图；
图5示出了根据本公开一个实施例的可用作图2及图4示意的时钟调频器304的另一种实现方式；
图6示出了根据本公开一个实施例的控制开关型功率变换器的时钟信号的方法的示意图。
具体实施方式
下面将详细说明本公开的一些实施例。在接下来的说明中，一些具体的细节，例如实施例中的具体电路结构和这些电路元件的具体参数，都用于对本公开的实施例提供更好的理解。本技术领域的技术人员可以理解，即使在缺少一些细节或者其他方法、元件、材料等结合的情况下，本公开的实施例也可以被实现。
在本公开的说明书中，提及“一个实施例”时均意指在该实施例中描述的具体特征、结构或者参数、步骤等至少包含在根据本公开的一个实施例中。因而，在本公开的说明书中，若采用了诸如“根据本公开的一个实施例”、“在一个实施例中”等用语并不用于特指在同一个实施例中，若采用了诸如“在另外的实施例中”、“根据本公开的不同实施例”、“根据本公开另外的实施例”等用语，也并不用于特指提及的特征只能包含在特定的不同的实施例中。本领域的技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各具体特征、结构或者参数、步骤等可以以任何合适的方式组合。另外，在本公开的说明书及权利要求中，“耦接”一词意指通过电气或者非电气的方式实现直接或者间接的连接。“一个”并不用于特指单个，而是可以包括复数形式。“在……中”可以包括“在……中”和“在……上”的含义。除非特别明确指出，“或”可以包括“或”、“和”及“或／和”的含义，并不用于特指只能选择几个并列特征中的一个，而是意指可以选择其中的一个或几个或其中某几个特征的组合。除非特别明确指出，“基于”一词不具有排它性，而是意指除了基于明确描述的特征之外，还可以基于其它未明确描述的特征。“电路”意指至少将一个或者多个有源或无源的元件耦接在一起以提供特定功能的结构。“信号”至少可以指包括电流、电压、电荷、温度、数据、压力或者其它类型的信号。若“晶体管”的实施例可以包括“场效应晶体管”或者“双极结型晶体管”，则“栅极／栅区”、“源极／源区”、“漏极／漏区”分别可以包括“基极／基区”、“发射极／发射区”、“集电极／集电区”，反之亦然。本领域的技术人员应该理解，以上罗列的对本公开中描述用语的解释仅仅是示例性的，并不用于对各用语进行绝对的限定。
图1示出了根据本公开一个实施例的开关型功率变换器100的电路架构示意图。该开关型功率变换器100可以包括：输入端IN，用于接收输入电压Vin；输出端OUT，用于提供输出电压Vo，以为负载105供电，并为负载105提供输出电流Io；开关单元，至少包括一主开关，例如图1中示意的主开关101，该开关单元被配置为基于脉冲宽度调制信号PWM进行导通和关断切换，以将输入电压Vin转换为合适的输出电压Vo；以及控制电路103，至少具有第一控制输入端、第二控制输入端、第三控制输入端、第四控制输入端和第一控制输出端，其中该第一控制输入端检测／接收表征输出电压Vo的反馈信号Vfb，该第二控制输入端检测／接收反映输出电流Io的第一电流采样信号Vcs1，该第三控制输入端接收表征输出电压Vo的期望值的参考信号Vref，该第四控制输入端接收反映输出电流Io的最大值的第一限流阈值Vth1。控制电路103被构建用于至少基于反馈信号Vfb、第一电流采样信号Vcs1、参考信号Vref和第一限流阈值Vth1提供脉冲宽度调制信号PWM至所述开关单元。
根据本公开的一个示例性实施例，开关型功率变换器100的开关单元还可以包括从开关，例如图1中示意的从开关102。在图1的示例性实施例中，主开关101包括可控开关元件，例如示意为MOSFET，从开关102示例性地包括二极管。从开关102进行与主开关101互补的导通和关断切换，即主开关101导通时从开关102关断，主开关101关断时从开关102导通。在其它实施例中，从开关102可以为其它可控开关元件，例如MOSFET，其同样受脉冲宽度调制信号PWM的控制，以进行与主开关101互补的导通和关断切换。
根据本公开的一个示例性实施例，开关型功率变换器100还可以包括感性储能元件104，用于在开关单元的主开关101导通时耦接至输入端IN并储存能量，并在主开关101关断时耦接至输出端OUT以释放能量至负载105。在图1示意的实施例中，感性储能元件104示例性地包括变压器，具有第一绕组N1和第二绕组N2，其中第一绕组N1为原边绕组，耦接主开关101和输入端IN，第二绕组N2为副边绕组，经从开关102耦接至负载105。开关型功率变换器100还可以包括容性输出滤波元件Co，耦接输出端OUT，用于对开关单元的输出滤波(或者可以看作对输出电压Vo滤波)以使输出端OUT提供平滑的输出电压Vo。因此，图1示意的示例性实施例中，开关型功率变换器100具有反激式变换器(flyback converter)拓扑结构，也可以称为反激式开关型功率变换器100。该反激式开关型功率变换器100的输入端IN接收的输入电压Vin为未经调整的直流(DC)电压。如图1中示意，该直流电压Vin例如可以将交流供电电压(AC IN)经电磁干扰滤波器(EMIfilter)106滤波和整流桥107整流后并由简单的输入电容Cin滤波得到。这种可以实现AC-DC转换的反激式开关型功率变换器100有着广泛的应用市场，并由于其感性储能元件104采用变压器而能够实现输出电压Vo与供电电压AC IN隔离。根据本公开的一个示例性实施例，反激式开关型功率变换器100的感性储能元件104还具有第三绕组N3，作为辅助绕组，用于经串联耦接的二极管D2和电阻R2为控制电路103提供供电电压VCC，电容C2耦接于供电电压VCC和参考地GND之间对VCC进行滤波。本领域的普通技术人员应该理解图1中将开关型功率变换器100示意为反激式AC-DC功率变换器并不用于对本公开进行限定，而仅提供示例以方便说明与理解，在其它实施例中功率变换器100可以为任何合适的其它类型的功率变换器，例如具有升压型、升压-降压型、降压型等不同拓扑结构的功率变换器，以及直流-直流型(DC-DC)功率变换器等。
根据本公开的一个示例性实施例，开关型功率变换器100还包括输入缓冲电路，耦接于输入端IN和主开关101之间，用于为原边绕组N1提供漏感电流通路。在图1中输入缓冲电路示意为包括电阻R1、电容C1以及快速恢复二极管D1，其中电阻R1和电容C1并联耦接后再与二极管D1串联耦接。
根据本公开的一个示例性实施例，开关型功率变换器100还包括光耦电路(图1中未示出)，耦接于输出端OUT，以检测输出电压Vo并提供表征输出电压Vo的反馈信号Vfb。在其它实施例中也可以采用任何其它合适的反馈电路用于检测输出电压Vo以提供反馈信号Vfb。
根据本公开的一个示例性实施例，开关型功率变换器100的控制电路103被配置为采用峰值电流控制脉冲宽度调制模式对开关单元进行导通和关断切换控制。在一个实施例中，控制电路103至少提供脉冲宽度调制信号PWM至开关单元的主开关101，以控制该主开关101的导通和关断。一般可以将开关单元中主开关101的导通时间占整个导通和关断切换周期的比例称为占空比或开关型功率变换器100的占空比，本公开中用D表示。控制电路103通过调节占空比D对输出电压Vo进行调整。在峰值电流控制脉冲宽度调制模式下，控制电路103采用的第一电流采样信号Vcs1可以通过检测主开关101的开关电流IH或者通过检测流过感性储能元件104的电感电流IL(例如图1中可以检测流过原边绕组N1的电流)获得，因而第一电流采样信号Vcs1正比于开关电流IH或者电感电流IL，并包含了开关电流IH或者电感电流IL的峰值信息。相应地，第一限流阈值Vth1可以是设定的表征开关电流IH或者电感电流IL的峰值最大值Ipeak的阈值。由于输出电流Io通常可以看作开关电流IH或者电感电流IL的平均，因而第一限流阈值Vth1事实上也反映了输出电流Io的最大值。
图2示出了根据本公开一个实施例的可以用于开关型功率变换器100的控制电路103的电路架构示意图。以下结合图1和图2对根据本公开实施例的开关型功率变换器100和控制电路103进行进一步说明。
根据本公开的一个示例性实施例，采用峰值电流控制脉冲宽度调制模式的控制电路103被构建用于将反馈信号Vfb与参考信号Vref进行运算，以提供表征该反馈信号Vfb与该参考信号Vref之差值的差值放大信号Vcomp；将第一电流采样信号Vcs1与差值放大信号Vcomp比较以输出第一比较信号C1；并将第一电流采样信号Vcs1与第一限流阈值Vth1比较以输出第二比较信号C2；以及将第一比较信号C1和第二比较信号C2进行逻辑运算以提供关断触发信号OFFCTL，并基于关断触发信号OFFCTL和具有周期性脉冲序列的时钟信号CLK提供脉冲宽度调制的脉冲宽度调制信号PWM，脉冲宽度调制信号PWM基于时钟信号CLK驱动主开关101导通，基于关断触发信号OFFCTL驱动主开关101关断；其中所述第一比较信号C1和第二比较信号C2的逻辑运算使关断触发信号OFFCTL在第一电流采样信号Vcs1小于第一限流阈值Vth1时包括第一比较信号C1，在第一电流采样信号Vcs1大于第一限流阈值Vth1时包括第二比较信号C2。在一个实施例中，对于每个导通和关断切换周期，时钟信号CLK用于确定脉冲宽度调制信号PWM的脉冲起始时刻，关断触发信号OFFCTL用于确定脉冲宽度调制信号PWM的脉冲结束时刻，以对脉冲宽度调制信号PWM的脉冲宽度进行调制。脉冲宽度调制信号PWM在其脉冲宽度维持的时间内驱动主开关MHS保持导通，在其脉冲宽度维持的时间外驱动主开关MHS保持关断。因此，脉冲宽度调制信号PWM事实上在时钟信号CLK的每个脉冲来临时驱动主开关101导通，而在关断触发信号OFFCTL的每个脉冲来临时驱动主开关101关断，从而通过控制主开关101的导通和关断对占空比D进行调整，以达到调整输出电压Vo的目的。由此可见，时钟信号CLK的时钟频率Fs决定了开关单元(例如主开关101和从开关102)的导通和关断切换频率，即决定了开关型功率变换器100的主工作频率。
一般在开关型功率变换器100刚上电时，即将开关型功率变换器100的输入端IN刚接入输入电压Vin时，其输出电压Vo还未建立至稳态期望值。这时的输出电压Vo相对于稳态期望值很低，例如通常为参考地电势。因而，开关型功率变换器100通常有一个启动过程，以基于控制电路103对开关单元的控制逐步将输出电压Vo从参考地电势增大到其稳态期望值。该启动过程由该开关型功率变换器100被启动时刻(即刚上电时刻)开始至其输出电压Vo基本上增大到其期望值时止。根据本公开的一个实施例，开关型功率变换器100可以包括软启动单元，用于设定该启动过程具有预设的启动持续时间。该软启动单元在启动过程中耦接于控制电路103，通过控制所述参考信号Vref的值从例如参考地电势经过预设的启动持续时间逐步增大至其稳态值，或者通过控制所述第一限流阈值Vth1的值从例如参考地电势经过预设的启动持续时间逐步增大至其稳态值，以使控制电路103调整输出电压Vo逐步建立至其稳态期望值。该软启动单元在启动过程结束后与控制电路103断开。
根据本公开的一个实施例，控制电路103还被构建用于产生所述时钟信号CLK并调整该时钟信号CLK的频率Fs。在一个示例性的实施例中，参考图2，控制电路103可以包括时钟模块202，该时钟模块202被构建用于提供具有周期性脉冲序列的所述时钟信号CLK，该时钟信号CLK具有时钟频率Fs，且该时钟频率Fs与该脉冲序列的脉冲周期Ts互为倒数。该时钟模块202还被构建用于将该时钟频率Fs在所述功率变换器100被启动时刻设置为设定的第一频率FS1(启动频率)，并在启动过程中调节该时钟频率Fs由该设定的第一频率FS1经过预设次数(例如2N-1次，N为正整数)的增长性频率跃变阶梯性地跳变至设定的第二频率FS2。该设定的第二频率FS2为开关型功率变换器100在启动过程结束并进入稳定工作状态后的主工作频率，即在稳定工作状态控制电路103驱动开关单元(例如主开关101和从开关102)以该设定的第二频率FS2进行导通和关断切换。该设定的第二频率FS2由开关型功率变换器100的各项性能指标要求决定，一般为设计好的固定频率。
根据本公开的一个示例性实施例，所述设定的第二频率FS2是所述设定的第一频率FS1的第一预设倍数(例如K倍，K大于1)，时钟频率Fs在每次频率跃变时以与该次频率跃变对应的预设频率增量增大，该次预设频率增量可以是所述第一频率FS1的与该次频率跃变对应的第二预设倍数。本领域的普通技术人员应该理解，在时钟频率Fs的所述预设次数的频率跃变中，对于每次频率跃变，与该次频率跃变对应的预设频率增量可以与上次频率跃变时的对应预设频率增量相同，也可以不同，亦即每次频率跃变时的所述第二预设倍数可以与上次频率跃变时的相同也可以不同，可以根据实际需求合适设计。根据本公开的一个示例性实施例，所述时钟频率Fs在每次频率跃变前具有跃变前频率，每次频率跃变后具有跃变后频率，时钟模块202还被构建用于调节所述时钟频率Fs的每次跃变前频率具有与该次频率跃变对应的预设持续时间，第一次跃变前频率为所述第一频率FS1，最后一次跃变后频率为所述第二频率FS2。本领域的普通技术人员还应该理解，对于每次频率跃变，其跃变前频率的所述预设持续时间可以与上次频率跃变时的跃变前频率的预设持续时间相同，也可以不同。
比如，在时钟频率Fs经过2N-1次(N为正整数)频率跃变由设定的第一频率FS1增大至设定的第二频率FS2的实施例中，时钟频率Fs在第i次频率跃变时，对应的第i次预设频率增量为ΔF<i>，第i次第二预设倍数为K<i>(即该频率增量ΔF<i>是所述第一频率FS1的K<i>倍)，跃变前频率为F<i-1>，跃变后频率为F<i>，其中i可以是1至2N-1中的任一个。请参考图3示意的时钟频率Fs随时间t变化的波形示意图。对于每一个i=1，2，……，2N-1，第i次频率跃变时的第i次预设频率增量ΔF<i>可以与第i-1次频率跃变时的第i-1次预设频率增量ΔF<i-1>相同，也可以与ΔF<i-1>不同，亦即第i次频率跃变时的第i次第二预设倍数K<i>可以与第i-1次频率跃变时的第i-1次第二预设倍数K<i-1>相同，也可以与K<i-1>不同。对于每一个i＝1，2，……，2N-1，第i次频率跃变时的跃变前频率F<i-1>具有预设的持续时间t<i-1>，其中第1次跃变前频率F<0>为所述设定的第一频率FS1，其具有预设的持续时间t<0>，第2N-1次跃变后频率F<2N-1>为所述设定的第二频率FS2。对于每一个i＝2，……，2N-1，第i次频率跃变时的跃变前频率F<i-1>的持续时间t<i-1>可以与第i-1次频率跃变时的跃变前频率F<i-2>的持续时间t<i-2>相同，也可以不同。
根据本公开的一个实施例，仍参考图2，用于为开关型功率变换器100提供所述时钟信号CLK的时钟模块202可以包括时钟发生器303和时钟调频器304。时钟发生器303具有时钟控制端(例如图2示意的N个控制端G0，G1，……，GN-1)和时钟输出端，其中时钟控制端用于接收调频信号FCTL，该调频信号FCTL具有初始状态和预设个数(例如2N-1个)的调频状态，并且该预设个数的调频状态与时钟信号CLK在启动过程中的所述预设次数(例如2N-1次)的频率跃变一一对应。该时钟发生器303用于在其时钟输出端提供所述时钟信号CLK，并基于所述调频信号FCTL调节所述时钟频率Fs，使该时钟频率Fs在调频信号FCTL的初始状态为所述第一频率FS1，并在调频信号FCTL每次调频状态变化时进行一次频率跃变。时钟调频器304具有调频输入端CP和调频输出端(例如图2示意的N个输出端Q0，Q1，……，QN-1)，其中该调频输入端CP用于接收所述时钟信号CLK，该时钟调频器304基于时钟信号CLK的脉冲进行计时，并基于该计时提供所述调频信号FCTL。
参考图2的示意，调频信号FCTL实质上可以是总线信号，包括N位位信号Q0，Q1，……，QN-1。相应地，调频输出端可以包括N位输出端，也标记为Q0，Q1，……，QN-1，分别用于对应输出该N位位信号Q0，Q1，……，QN-1。该N位位信号Q0，Q1，……，QN-1可以是二进制位信号，其中的每一位位信号均可以具有逻辑“0”状态和逻辑“1”状态，字母Q右上方的数字0，1，2，……，N-1用于表示各位信号由低到高的位次，即该N位位信号Q0，Q1，……，QN-1由最低位到最高位的顺序依次为第0位至第N-1位，第0位位信号为Q0，第1位位信号为Q1，依次类推，第N-1位位信号为QN-1。该N位二进制位信号Q0，Q1，……，QN-1组合可以具有2N个逻辑状态，其中一个逻辑状态可以用作调频信号FCTL的初始状态，其余2N-1个逻辑状态可以用作调频信号FCTL的调频状态。即在这一实施例中所述预设个数的调频状态为2N-1个，因而该预设个数可以通过改变正整数N来合适选取。
在图2的示例中，时钟调频器304在其调频输入端CP接收时钟信号CLK，并基于时钟信号CLK的脉冲进行计时，以基于该计时提供所述调频信号FCTL。例如，在调节时钟频率Fs进行2N-1次频率跃变的实施例中，对于每一个i=1，2，……，2N-1，时钟调频器304基于时钟信号CLK的脉冲对第i次频率跃变前的跃变前频率F<i-1>计时满t<i-1>时，使N位位信号Q0，Q1，……，QN-1进行一次组合逻辑状态变化，即使调频信号FCTL的调频状态进行一次改变，使其控制时钟频率Fs进行第i次频率跃变。时钟频率Fs进行2N-1次频率跃变所用的总时间T为各次跃变前频率预设持续时间之和，即并且该总时间T需小于或等于开关型功率变换器100的预设启动时间。根据本公开的一个示例性实施例，时钟调频器304被构建以响应于时钟信号CLK的每M(M为正整数)个脉冲使其N位位信号Q0，Q1，……，QN-1进行一次组合逻辑状态变化(即使调频信号FCTL的调频状态进行一次改变)。也就是说，对于每一个i=1，2，……，2N-1，时钟调频器304基于时钟信号CLK的脉冲对第i次频率跃变前的跃变前频率F<i-1>计时满M个与该跃变前频率F<i-1>相对应的时钟周期T<i-1>＝M／F<i-1>时，使N位位信号Q0，Q1，……，QN-1进行一次组合逻辑状态变化。通过调整M值即可以调节每次跃变前频率F<i-1>的预设持续时间T<i-1>。
根据本公开的一个实施例，仍参考图2，时钟调频器304还可以具有使能输入端EN，用于接收使能信号SEN，该使能信号SEN控制时钟调频器304从开关型功率变换器的启动时刻开始使能，并在时钟频率Fs跃变为设定的第二频率FS2时不使能，以使时钟频率Fs在此后保持在该设定的第二频率FS2。例如，在时钟调频器304不使能后，其停止基于时钟信号的脉冲计时，从而使N位位信号Q0，Q1，……，QN-1的逻辑状态保持不变，亦即使调频信号FCTL的调频状态不再变化，时钟发生器303。
根据本公开的一个实施例，仍参考图2，时钟调频器304还可以具有清零输入端CR，用于接收清零信号SCR，该清零信号SCR控制时钟调频器304在开关型功率变换器的启动时刻清零，即使时钟调频器304的输出恢复初始状态，例如使调频信号FCTL的N位位信号Q0，Q1，……，QN-1恢复各自的初始逻辑状态。
图4示意出了根据本公开一个实施例的可用作图2示意的时钟模块202的一种更详细的电路架构示意图。在这一示例性实施例中，时钟调频器304示意为包括N位二进制计数器3041，N为正整数，用于提供具有2N个逻辑状态(包括初始状态和2N-1个调频状态)的调频信号FCTL。该N位二进制计数器3041具有时钟输入端CP和N位输出端Q0，Q1，……，QN-1，其中，所述时钟输入端CP用于接收所述时钟信号CLK，所述N位输出端Q0，Q1，……，QN-1由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制计数器的第0位至第N-1位位信号，这里同样标记为Q0，Q1，……，QN-1。该第0位至第N-1位位信号Q0，Q1，……，QN-1中的每一位均可以具有逻辑“0”状态和逻辑“1”状态，其组合具有2N个逻辑状态，其中一个为设定的初始状态，剩下的为2N-1个计数状态。该N位二进制计数器3041的第0位至第N-1位位信号用作所述调频信号FCTL，其2N-1个计数状态用作所述调频信号FCTL的2N-1个调频状态。
在一个示例性的实施例中，该N位二进制计数器3041响应于所述时钟信号CLK的每个脉冲进行一次计数，使第0位至第N-1位位信号Q0，Q1，……，QN-1从所述设定的初始状态开始在每一次计数时进行一次计数状态变化。在这种情况下，时钟发生器303响应于调频信号FCTL调节时钟信号CLK的时钟频率Fs每经过一个时钟周期Ts则进行一次频率跃变，直至经过2N-1次频率跃变后该时钟频率Fs由所述设定的第一频率FS1跃变至所述设定的第二频率FS2。也就是说，在N位二进制计数器3041响应于时钟信号CLK的每个脉冲进行一次计数的实施例中，对于每一个i=1，2，……，2N-1，第i次频率跃变时的跃变前频率F<i-1>所持续的时间t<i-1>实质上等于与该跃变前频率F<i-1>对应的一个时钟周期Ts<i-1>，即1／F<i-1>，其中第1次跃变前频率F<0>为所述设定的第一频率FS1，其具有的持续时间t<0>实质上等于Ts<0>，即1／FS1，第2N-1次跃变后频率F<2N-1>为所述设定的第二频率FS2。在实际应用中，可能需要每次跃变前频率F<i-1>所持续的时间t<i-1>大于一个相应的时钟周期Ts<i-1>，比如希望t<i-1>为M个时钟周期Ts<i-1>，M为正整数。M=1时即为一个时钟周期。这可以通过控制所述N位二进制计数器3041响应于时钟信号CLK的每M个脉冲进行一次计数来实现。
例如，图5示意出了根据本公开一个实施例的可用作图2及图4示意的时钟调频器304的另一种实现方式。在该示例性中，时钟调频器304还可以进一步包括分频器3042，具有分频输入端CP1和分频输出端CLK1，该分频输入端CP1用于接收所述时钟信号CLK，该分频器3042将所述时钟信号CLK进行1／M分频并在所述分频输出端CLK1提供频率是所述时钟频率Fs的1／M的分频信号(也标记为CLK1)，其中M为正整数。当M=1时，则分频信号CLK1与时钟信号CLK相同，因而可省略该分频器3042(参考图4)。在图5中，N位二进制计数器3041的时钟输入端CP接收所述分频信号CLK1，该N位二进制计数器3041响应于所述分频信号CLK1的每个脉冲进行一次计数(事实上相当于响应于所述时钟信号CLK的每M个脉冲进行一次计数)，使第0位至第N-1位位信号Q0，Q1，……，QN-1从所述设定的初始状态开始在每一次计数时进行一次计数状态变化。在这种情况下，时钟发生器303响应于调频信号FCTL调节时钟信号CLK的时钟频率Fs每经过M个时钟周期Ts则进行一次频率跃变，直至经过2N-1次频率跃变后该时钟频率Fs由所述设定的第一频率FS1跃变至所述设定的第二频率FS2。也就是说，在这一实施例中，对于每一个i=1，2，……，2N-1，第i次频率跃变时的跃变前频率F<i-1>所持续的时间t<i-1>实质上等于M个与该跃变前频率F<i-1>对应的时钟周期Ts<i-1>，即M／F<i-1>，其中第1次跃变前频率F<0>为所述设定的第一频率FS1，其具有的持续时间t<0>实质上等于M*Ts<0>，即M／FS1，第2N-1次跃变后频率F<2N-1>为所述设定的第二频率FS2。由此可见，对于每一个i=1，2，……，2N-1，通过合理选取M值即可以合理设置各次跃变前频率F<i-1>的预设持续时间Ts<i-1>=M／F<i-1>。
根据本公开的一个示例性实施例，仍参考图5，N位二进制计数器3041还可以具有使能输入端EN，用于接收使能信号SEN，该使能信号SEN控制该N位二进制计数器3041从开关型功率变换器100的启动时刻开始使能，并在时钟频率Fs跃变为设定的第二频率FS2时不使能。N位二进制计数器3041还可以具有清零输入端CR，用于接收清零信号SCR，该清零信号SCR控制该N位二进制计数器3041在开关型功率变换器100的启动时刻清零。根据本公开的一个示例性实施例，分频器3042也可以具有使能输入端EN1，用于接收所述使能信号SEN，该使能信号SEN控制该分频器3042从开关型功率变换器100的启动时刻开始使能，并在时钟频率Fs跃变为设定的第二频率FS2时不使能。
根据本公开的一个示例性实施例，N位二进制计数器3041可以包括N位二进制加计数器。该N位二进制加计数器3041的第0位至第N-1位位信号Q0，Q1，……，QN-1中的每一位均可以具有逻辑“0”状态和逻辑“1”状态，其组合具有“0”初始状态和2N-1个计数状态，其中“0”初始状态指该第0位至第N-1位位信号Q0，Q1，……，QN-1的初始逻辑状态均为逻辑“0”状态。该N位二进制加计数器3041响应于所述时钟信号CLK的每个脉冲(如图4的实施例)或者所述分频信号CLK1的每个脉冲(如图5的实施例)进行一次加计数，使第0位至第N-1位位信号从所述“0”初始状态开始在每一次加计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号FCTL，其2N-1个计数状态用作所述调频信号FCTL的2N-1个调频状态。
根据本公开的一个示例性实施例，N位二进制计数器3041可以包括N位二进制减计数器。该N位二进制减计数器3041的第0位至第N-1位位信号Q0，Q1，……，QN-1中的每一位均可以具有逻辑“0”状态和逻辑“1”状态，其组合具有“1”初始状态和2N-1个计数状态，其中“1”初始状态指该第0位至第N-1位位信号Q0，Q1，……，QN-1的初始逻辑状态均为逻辑“1”状态。该N位二进制减计数器3041响应于所述时钟信号CLK的每个脉冲(如图4的实施例)或者所述分频信号CLK1的每个脉冲(如图5的实施例)进行一次减计数，使第0位至第N-1位位信号从所述“1”初始状态开始在每一次减计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号FCTL，其2N-1个计数状态用作所述调频信号FCTL的2N-1个调频状态。
根据本公开的一个示例性实施例，返回参考图4的示意，时钟发生器303可以包括时钟发生模块3031和可控电流源模块3032。时钟发生模块3031至少包括恒定电流源401和电容器402，并部分地基于该恒定电流源401对该电容器402的充放电产生所述时钟信号CLK，并且该恒定电流源401具有第一电流I0，该第一电流I0决定该时钟信号CLK的所述设定的第一频率FS1。作为一个例子，图4给出了时钟发生模块3031的一种实现方式，其包括脉冲下降沿控制模块、脉冲上升沿控制模块和RS触发模块。脉冲下降沿控制模块示意为包括第一恒定电流源401、第一电容器402、第一可控开关403和第一比较器404。第一恒定电流源401耦接第一电容器402的第一端以为该第一电容器402提供第一电流I0，第一电容器402的第二端连接至参考地GND。第一可控开关403具有第一端、第二端和控制端，并且其第一端耦接于第一电容器402的第一端，其第二端连接至参考地GND。第一比较器404具有第一输入端、第二输入端和输出端，其第一输入端(图4中示意为404的“-”输入端)用于接收下降沿参考信号ref1，其第二输入端(图4中示意为404的“+”输入端)耦接第一电容器402的第一端，以接收第一电容器402上的电压，该第一比较器404将第一电容器402上的电压与下降沿参考信号ref1比较以在其输出端提供下降沿触发信号FALL。脉冲上升沿控制模块示意为包括第二恒定电流源405、第二电容器406、第二可控开关407和第二比较器408。第二恒定电流源405耦接第二电容器406的第一端以为该第二电容器406提供第一电流I0，第二电容器406的第二端连接至参考地GND。第二可控开关407具有第一端、第二端和控制端，并且其第一端耦接于第二电容器406的第一端，其第二端连接至参考地GND。第二比较器408具有第一输入端、第二输入端和输出端，其第一输入端(图4中示意为408的“-”输入端)用于接收上升沿参考信号ref2，其第二输入端耦接第二电容器406的第一端，以接收第二电容器406上的电压，该第二比较器408将第二电容器406上的电压与上升沿参考信号ref2比较以在其输出端提供上升沿触发信号RISE。RS触发模块示意为包括RS触发器409，具有复位输入端“R”、置位输入端“S”、正相输出端Q和反相输出端
Figure BDA0000469335190000221
其复位输入端“R”和置位输入端“S”分别用于接收所述下降沿触发信号FALL和所述上升沿触发信号RISE，其正相输出端Q用于提供所述时钟信号CLK，反相输出端
Figure BDA0000469335190000222
则输出与时钟信号CLK逻辑互补的第二时钟信号
Figure BDA0000469335190000223
这里的逻辑互补指时钟信号CLK为逻辑“高”时，第二时钟信号
Figure BDA0000469335190000224
为逻辑“低”，反之，时钟信号CLK为逻辑“低”时，第二时钟信号
Figure BDA0000469335190000225
为逻辑“高”，当时钟信号CLK由逻辑“高”跳变为逻辑“低”时，第二时钟信号
Figure BDA0000469335190000226
由逻辑“低”跳变为逻辑“高”，当时钟信号由逻辑“低”跳变为逻辑“高”时，第二时钟信号
Figure BDA0000469335190000227
由逻辑“高”跳变为逻辑“低”。脉冲下降沿控制模中的第一可控开关403在其控制端接收所述第二时钟信号
Figure BDA0000469335190000228
脉冲上升沿控制模块中的第二可控开关407则在其控制端接收所述时钟信号CLK。这样，在时钟信号CLK为逻辑“高”时，其控制第二可控开关407导通，从而第二电容器406放电；与此同时，第二时钟信号
Figure BDA0000469335190000229
为逻辑“低”，其控制第一可控开关403关断，从而第一恒定电流源401以所述第一电流I0对第一电容器402充电。直到第一电容器402上的电压高于下降沿参考信号ref1时，第一比较器404输出的下降沿触发信号FALL改变逻辑状态，例如由逻辑“低”跳变为逻辑“高”，触发RS触发器409复位，使时钟信号CLK由逻辑“高”跳变为逻辑“低”。在时钟信号CLK为逻辑“低”时，其控制第二可控开关407关断，从而第二恒定电流源405以所述第一电流I0对第二电容器406充电；与此同时，第二时钟信号
Figure BDA00004693351900002210
为逻辑“高”，其控制第一可控开关403导通，从而第一电容器402放电。直到第二电容器406上的电压高于上升沿参考信号ref2时，第二比较器408输出的上升沿触发信号RISE改变逻辑状态，例如由逻辑“低”跳变为逻辑“高”，触发RS触发器409置位，使时钟信号CLK由逻辑“低”跳变为逻辑“高”。以上对第一电容器402和第二电容器403的充放电过程不断重复，从而在RS触发器409的正相输出端Q产生时钟信号CLK的脉冲序列。所述第一电流I0决定了时钟信号CLK的基础频率，即决定了所述设定的第一频率FS1。
可控电流源模块3032可以包括N个可控电流源，依次标记为第0位至第N-1位可控电流源IS0，IS1，……，ISN-1，分别与所述第一恒定电流源401并联地耦接于所述第一电容器402。对于每一个j＝0，1，2，……，N-1，第j位可控电流源ISj具有第j位电流控制端Gj和第j位电流输出端nj，该第j位电流控制端Gj用于接收所述N位二进制计数器3041的第j位位信号Qj，该第j位电流输出端nj可以响应于第j位位信号Qj的控制而提供第j位电流，且该第j位电流是所述第一电流I0的与该位数j对应的第三预设倍数，简称第j位第三预设倍数Hj。在一个示例性的实施例中，若所述N位二进制计数器3041为N位二进制加计数器，则对于每一个j＝0，1，2，……，N-1，第j位电流输出端nj响应于第j位位信号Qj的逻辑“1”状态向第一电容器402提供所述第j位电流。若所述N位二进制计数器3041为N位二进制减计数器，则对于每一个j＝0，1，2，……，N-1，第j位电流输出端nj响应于第j位位信号Qj的逻辑“0”状态向第一电容器402提供所述第j位电流。在一个示例性实施例中，对于每一个j＝0，1，2，……，N-1，第j位可控电流源ISj可以包括第j位恒定电流源Hj*I0和与该第j位恒定电流源串联耦接的第j位可控开关Sj。
这样，以N位二进制计数器3041是加计数器为例，在开关型功率变换器100刚被启动的时刻，该计数器3041使能，并且具有“0”初始状态(即其第0位至第N-1位位信号Q0，Q1，……，QN-1的初始逻辑状态均为逻辑“0”状态)，那么可控电流源模块3032中的N个可控电流源均不向时钟发生模块3031的第一电容器402提供额外的电流，此时时钟信号CLK的时钟频率Fs为所述设定的第一频率FS1，亦即第1次频率跃变的跃变前频率F<0>=FS1。经过一个(例如图4实施例)或M个(例如图5实施例)时钟周期Ts<0>后，二进制加计数器3041进行第1次加计数，其第0位位信号Q0由逻辑“0”状态变为逻辑“1”状态(其余第1位至第N-1位位信号Q1，……，QN-1仍为逻辑“0”状态)，则可控电流源模块3032中的第0位可控电流源IS0响应于第0位位信号Q0的逻辑“1”状态在其第0位电流输出端n0向第一电容器402提供第0位电流H0*I0，使时钟发生模块3031产生的时钟信号CLK的时钟频率Fs进行第1次增长性频率跃变，该第1次频率跃变的频率增量ΔF<1>=H0*FS1，相应的第二预设倍数K<1>=H0，第1次跃变后频率F<1>=F<0>+ΔF<1>=(H0+1)*FS1。再经过一个(例如图4实施例)或M个(例如图5实施例)时钟周期Ts<1>后，二进制加计数器3041进行第2次加计数，其第0位位信号Q0由逻辑“1”状态变为逻辑“0”状态，第1位位信号Q1由逻辑“0”状态变为逻辑“1”状态(其余第2位至第N-1位位信号Q2，……，QN-1仍为逻辑“0”状态)，则可控电流源模块3032中的第1位可控电流源IS0响应于第1位位信号Q1的逻辑“1”状态在其第1位电流输出端n1向第一电容器402提供第1位电流H1*I0，使时钟发生模块3031产生的时钟信号CLK的时钟频率Fs进行第2次增长性频率跃变，该第2次频率跃变的频率增量ΔF<2>=(H1-H0)*FS1，相应的第二预设倍数K<2>=(H1-H0)，第2次跃变后频率F<2>=F<1>+ΔF<2>=(H1+1)*FS1。以此类推，参见表1，二进制加计数器3041进行第3次加计数时，可控电流源模块3032向第一电容器402提供第1位电流H1*I0和第0位电流H0*I0，使时钟发生模块3031产生的时钟信号CLK的时钟频率Fs进行第3次频率跃变，频率增量ΔF<3>=H0*FS1，相应的第二预设倍数K<3>=H0，第3次跃变后频率F<3>=(H1+H0+1)*FS1；二进制加计数器3041进行第2N-1次加计数时，可控电流源模块3032向第一电容器402提供第N-1位至第0位电流HN-1*I0，HN-2*I0，……，H1*I0，H0*I0，使时钟发生模块3031产生的时钟信号CLK的时钟频率Fs进行第2N-1次频率跃变，频率增量ΔF<2N-1>=H0*FS1，相应的第二预设倍数K<2N-1>=H0，第2N-1次跃变后频率F<2N-1>=(HN-1+HN-2+……H1+H0+1)*FS1。因此，所述第一预设倍数K=(HN-1+HN-2+……H1+H0+1)。由此可见，在第一预设倍数K已确定的情况下，可以根据实际应用要求合适地选取可控电流源模块3032输出的第0位至第N-1位位电流各自的第三预设倍数Hj(j＝0，1，2，……，N-1)，以调节每次频率跃变时的频率增量ΔF<i>(i=1，2，……，2N-1)的大小及相应的第二预设倍数K<i>(i=1，2，……，2N-1)的大小。应当注意，各第三预设倍数Hj(j＝0，1，2，……，N-1)的选取应使每次频率跃变时的频率增量ΔF<i>(i＝1，2，……，2N-1)为正值，并满足第一预设倍数K=(HN-1+HN-2+……H1+H0+1)的关系。
表1
Figure BDA0000469335190000251
在图4的示例性实施例中，所述第j位电流可以是所述第一电流I0的2j倍，即对于每一个j＝0，1，2，……，N-1，将第j位第三预设倍数Hj设置为2的j次幂(即2j)，亦即第j位电流是2j*I0。因此，在这一实施例中，对于每一个i＝1，2，……，2N-1，第i次频率跃变的频率增量ΔF<i>=FS1，相应的第二预设倍数K<i>=1，也就是说每次频率跃变的频率增量相等，均为所述设定的第一频率FS1的一倍。
为便于理解，本公开在此提供一个N=3，M=8的具体实施例。在这一实施例中，时钟模块202调节所述时钟频率Fs在开关型功率变换器100的启动过程由设定的第一频率FS1经过7(即23-1)次增长性频率跃变阶梯性地跳变至设定的第二频率FS2。对于每次频率跃变，跃变时的频率增量为所述第一频率FS1的1倍，跃变前频率的预设持续时间为与该跃变前频率对应的时钟周期的8倍。那么对于该具体实施例，时钟调频器304的调频信号FCTL具有3(N=3)位位信号Q0，Q1，Q2，使该调频信号FCTL具有初始状态和7个调频状态。相应地，时钟发生器303的可控电流源模块3032包括3个可控电流源，分别为第0位、第1位和第2位可控电流源IS0，IS1，IS2，其第0位、第1位和第2位电流控制端G0，G1和G2分别用于接收第0位、第1位和第2位位信号Q0，Q1，Q2，以分别响应于各自接收的位信号提供第0位、第1位和第2位电流。该第0位、第1位和第2位电流各自的第三预设倍数分别为H0＝20，H1＝21以及H2＝22。若时钟调频器304中的计数器3041采用3位二进制加计数器，则3位位信号Q2，Q1，Q0的初始逻辑状态均可以设置为逻辑“0”初始状态，即Q2，Q1，Q0的初始组合逻辑状态为{0，0，0}。这样，时钟调频器304基于时钟信号CLK的脉冲对每次跃变前频率计时满8个与该跃变前频率对应的时钟周期时，使3位二进制加计数器3041进行一次加计数，其3位位信号Q2，Q1，Q0的组合逻辑状态(即使调频信号FCTL的调频状态)进行一次改变，以控制时钟发生器303调节时钟频率Fs进行一次频率跃变。在一个实施例中，根据实际应用需求，开关型功率变换器100在启动过程结束并进入稳定工作状态后的主工作频率期望是1／16MHZ，那么时钟信号CLK的时钟频率Fs的所述设定的第二频率FS2=1／16MHZ，即第7次跃变后频率F<7>=1／16MHZ，相应的跃变后时钟周期Ts<7>＝16μs。在开关型功率变换器100的刚启动时刻，希望将时钟频率Fs的频率降低至1／128MHZ，那么所述设定的第一频率FS1=1／128MHZ，即第1次频率跃变前的跃变前频率F<0>=1／128MHZ，相应的跃变前时钟周期Ts<0>=128μs。时钟调频器304对第1次跃变前频率F<0>计时满8个第1次跃变前时钟周期Ts<0>=128μs时(即第1次跃变前频率F<0>的预设持续时间t<0>=8*Ts<0>＝1024μs)，3位二进制加计数器3041进行第1次加计数，使Q2，Q1，Q0的组合逻辑状态从{0，0，0}变化为{0，0，1}(即使调频信号FCTL从“0”初始状态{0，0，0}变化至第1调频状态{0，0，1})。这时，时钟发生器303中的第0位可控电流源IS0响应于第0位位信号Q0的逻辑“1”状态提供第0位电流20I0，从而使时钟发生模块3031调整时钟频率Fs进行第1次频率跃变。第1次频率跃变时的频率增量ΔF<1>=H0*FS1=1／128MHZ，第1次跃变后频率F<1>=1／64MHZ。接着时钟调频器304对该第1次跃变后频率F<1>(即第2次跃变前频率)计时满8个第2次跃变前时钟周期Ts<1>=64μs时(即第2次跃变前频率F<1>的预设持续时间t<1>=8*Ts<1>=512μs)，3位二进制加计数器3041进行第2次加计数，使Q2，Q1，Q0的组合逻辑状态从{0，0，1}变化为{0，1，0}(即使调频信号FCTL从第1调频状态{0，0，1}变化至第2调频状态{0，1，0})。这时，时钟发生器303中的第1位可控电流源IS1响应于第1位位信号Q1的逻辑“1”状态提供第1位电流21I0，从而使时钟发生模块3031调整时钟频率Fs进行第2次频率跃变。第2次频率跃变时的频率增量ΔF<2>=(H1-H0)*FS1=1／128MHZ，第2次跃变后频率F<2>=3／128MHZ。以此类推，第3次跃变前频率F<2>的持续时间满t<2>=8*Ts<2>=1024／3μs时，3位二进制加计数器3041进行第3次加计数，Q2，Q1，Q0的组合逻辑状态从{0，1，0}变化为{0，1，1}，使时钟频率Fs进行第3次频率跃变，第3次频率跃变时的频率增量ΔF<3>=(H1+H0-H1)*FS1＝1／128MHZ，第3次跃变后频率F<3>=1／32MHZ。第4次跃变前频率F<3>的持续时间满t<3>=8*Ts<3>=256μs时，3位二进制加计数器3041进行第4次加计数，Q2，Q1，Q0的组合逻辑状态从{0，1，1}变化为{1，0，0}，使时钟频率Fs进行第4次频率跃变，第4次频率跃变时的频率增量ΔF<4>=(H2-H1-H0)*FS1=1／128MHZ，第4次跃变后频率F<4>=5／128MHZ。第5次跃变前频率F<4>的持续时间满t<4>=8*Ts<4>=1024／5μs时，3位二进制加计数器3041进行第5次加计数，Q2，Q1，Q0的组合逻辑状态从{1，0，0}变化为{1，0，1}，使时钟频率Fs进行第5次频率跃变，第5次频率跃变时的频率增量ΔF<5>=(H2+H0-H2)*FS1=1／128MHZ，第5次跃变后频率F<4>=3／64MHZ。第6次跃变前频率F<5>的持续时间满t<5>=8*Ts<5>=512／3μs时，3位二进制加计数器3041进行第6次加计数，Q2，Q1，Q0的组合逻辑状态从{1，0，1}变化为{1，1，0}，使时钟频率Fs进行第6次频率跃变，第6次频率跃变时的频率增量ΔF<6>=(H2+H1-H2-H0)*FS1=1／128MHZ，第6次跃变后频率F<6>=7／128MHZ。第7次跃变前频率F<6>的持续时间满t<6>=8*Ts<6>=1024／7μs时，3位二进制加计数器3041进行第7次加计数，Q2，Q1，Q0的组合逻辑状态从{1，1，0}变化为{1，1，1}，使时钟频率Fs进行第7次频率跃变，第7次频率跃变时的频率增量ΔF<7>=(H2+H1+H0-H2-H1)*FS1=1／128MHZ，第7次跃变后频率F<7>=1／16MHZ。此后时钟频率Fs不再跃变。也就是说时钟频率在开关型功率变换器100的启动过程中，经过T=t<0>+t<1>+t<2>+t<3>+t<4>+t<5>+t<6>+t<7>的时间，从启动时刻的所述设定的第一频率FS1=1／128MHZ经过7次频率跃变增大到了设定的第二频率FS2=1／16MHZ(即开关型功率变换器100的正常工作状态下的主工作频率)。
以上通过几个实施例对根据本公开的用于开关型功率变换器的时钟模块202及包括该时钟模块202的控制电路103进行了说明。但本公开不限于此。
根据本公开图2的示例性实施例，控制电路103还可以包括脉冲宽度调制单元201、限流单元208、逻辑运算单元203和逻辑控制单元204。脉冲宽度调制(PWM)单元201用于接收反馈信号Vfb、参考信号Vref和第一电流采样信号Vcs1，将所述反馈信号Vfb与所述参考信号Vref进行运算以提供表征该反馈信号Vfb和该参考信号Vref之差值的差值放大信号Vcomp，并将所述第一电流采样信号Vcs1与该差值放大信号Vcomp进行比较以提供第一比较信号C1。在图2示意的实施例中，PWM单元201示例性地包括运算放大器301和PWM比较器302。其中，运算放大器301的第一输入端(图2中示意为“-”输入端)用于接收反馈信号Vfb，其第二输入端(图2中示意为“+”输入端)用于接收参考信号Vref，其输出端则用于提供所述差值放大信号Vcomp。运算放大器301的输出端和第一输入端之间还耦接有补偿电路，图2中示意的补偿电路包括串联耦接的电阻和电容。PWM比较器302的第一输入端(图2中示意为“-”输入端)用于接收第二电流采样信号Vcs2，其第二输入端(图2中示意为“+”输入端)用于接收差值放大信号Vcomp，其输出端用于提供所述第一比较信号C1。
限流单元208用于接收第一限流阈值Vth1和所述第一电流采样信号Vcs1，并将所述第一电流采样信号Vcs1和第一限流阈值Vth1比较以提供第二比较信号C2。在图2示意的实施例中，限流单元208示例性地可以包括限流比较器。当所述第一电流采样信号Vcs1大于所述第一限流阈值Vth1时，该限流单元208使输出的第二比较信号C2产生例如窄脉冲，用于触发所述脉冲宽度调制信号PWM将所述主开关101关断；当所述第一电流采样信号Vcs1小于所述第一限流阈值Vth1时，该限流单元208使输出的第二比较信号C2保持例如逻辑低电平，并不触发所述脉冲宽度调制信号PWM。
逻辑运算单元203用于接收所述第一比较信号C1和所述第二比较信号C2，并对所述第一比较信号C1和所述第二比较信号C2进行逻辑运算，以提供关断触发信号OFFCTL，使所述关断触发信号OFFCTL在第一电流采样信号Vcs1小于第一限流阈值Vth1时包括第一比较信号C1，在第一电流采样信号Vcs1大于第一限流阈值Vth1时包括第二比较信号C2。在图2示意的实施例中，逻辑运算单元203示例性地包括或逻辑运算电路，但这并不用于对本公开进行限定。在其它实施例中，逻辑运算单元203也可以包括其它逻辑运算电路。由于第一电流采样信号Vcs1包含了开关电流IH的峰值信息，因而限流单元208将第一电流采样信号Vcs1与第一限流阈值Vth1比较可以实现对开关电流IH或者电感电流IL的峰值进行限定。若第一电流采样信号Vcs1大于第一限流阈值Vth1，则表明开关电流IH或者电感电流IL的水平超出了开关型功率变换器100正常工作允许的范围，会对开关型功率变换器100或者其负载105造成损害，因而控制电路103需要工作在限流模式，即，关断触发信号OFFCTL包括第二比较信号C2，所述脉冲宽度调制信号PWM基于该第二比较信号C2(即限流模式下的关断触发信号)驱动主开关101关断。第二比较信号C2可以是脉冲信号，例如，在一个实施例中，当第一电流采样信号Vcs1大于第一限流阈值Vth1时，第二比较信号C2产生脉冲并用作关断触发信号OFFCTL以触发脉冲宽度调制信号PWM将主开关101关断，第一限流阈值Vth1表征了开关电流IH或者电感电流IL的峰值允许达到的最大值。若第一电流采样信号Vcs1小于第一限流阈值Vth1，则表明开关电流IH或者电感电流IL水平正常，并不会对开关型功率变换器100或者其负载105造成损害，因而控制电路103工作在正常的峰值电流控制模式，即关断触发信号OFFCTL包括第一比较信号C1。第一比较信号C1也可以是脉冲信号，例如，在一个实施例中，当第一电流采样信号Vcs1大于差值放大信号Vcomp时，第一比较信号C1产生脉冲并用作关断触发信号OFFCTL以触发脉冲宽度调制信号PWM将主开关101关断，差值放大信号Vcomp可以看作设定了开关电流IH或者电感电流IL的峰值参考，表征了开关电流IH或者电感电流IL的峰值期望达到的参考值。
逻辑控制单元204用于接收所述关断触发信号OFFCTL和时钟信号CLK，并基于该关断触发信号OFFCTL和该时钟信号CLK提供所述脉冲宽度调制信号PWM，所述时钟信号CLK触发该逻辑控制单元204将所述脉冲宽度调制信号置为第一逻辑状态(例如逻辑高电平)，所述关断触发信号OFFCTL触发该逻辑控制单元204将所述脉冲宽度调制信号PWM置为第二逻辑状态(例如逻辑低电平)。在一个实施例中，当所述脉冲宽度调制信号PWM为第一逻辑状态时控制所述主开关101导通，当所述脉冲宽度调制信号PWM为第二逻辑状态时控制所述主开关101关断。
根据本公开的一个实施例，控制电路103还可以包括电流检测单元206。电流检测单元206耦接所述主开关101，并检测流过所述主开关101的开关电流IH，以提供与该开关电流IH成比例的第二电流采样信号Vcs2。在图2中，电流检测单元206示意为简单地包括电流采样电阻RS，耦接于主开关101和参考地GND之间。在其它的实施例中，电流采样单元206还可以包括其它电流采样电路，并且对于不同拓扑结构的开关型功率变换器100，可以选择不同于图2示意的电流采样单元206，这对于本领域的普通技术人员是已知的，因而不再赘述。
根据本公开的一个实施例，控制电路103还可以包括前沿消隐单元207和斜坡补偿单元205。前沿消隐单元207具有消隐输入端、消隐输出端和设定的消隐时间TLEB，用于在其消隐输入端接收来自电流检测单元206的第二电流采样信号Vcs2，并在所述消隐时间TLEB内将该第二电流采样信号Vcs2消隐，以在该消隐输出端提供经消隐的第二电流采样信号Vcs2′。由于功率变换器100的开关单元和参考地GND之间(例如在开关节点SW和参考地GND间)存在寄生电容，该寄生电容会引起开关电流IH在每个开关切换周期的前沿出现尖刺，因而第二电流采样信号Vcs2也会出现前沿尖刺。前沿消隐单元207通过在设定的消隐时间TLEB内该第二电流采样信号Vcs2消隐以将其前沿尖刺段屏蔽从而避免对控制电路103造成影响(例如，避免该前沿尖刺引起限流单元208的误触发而过早地产生第二比较信号C2的脉冲，导致主开关101误关断)。斜坡补偿单元205具有第一补偿输入端、第二补偿输入端和补偿输出端，其第一补偿输入端耦接所述消隐输出端以接收经消隐的第二电流采样信号Vcs2′，其第二补偿输入端接收斜率设定的斜坡补偿信号Vcomp，该斜坡补偿单元205将经消隐的第二电流采样信号Vcs2′和该斜坡补偿信号Vcomp叠加，以提供所述第一电流采样信号Vcs1。所述斜坡补偿信号Vcomp的频率和周期与所述时钟信号CLK的实质上一致。
根据以上本公开各实施例的时钟模块202可以在功率变换器100刚启动时刻将时钟频率Fs设置为所述设定的第一频率FS1。该第一频率FS1低于所述设定的第二频率FS2(即功率变换器100在启动过程结束并进入稳定工作状态后的主工作频率)，因而在刚启动时，功率变换器100的开关切换频率降低，切换周期增大，那么在一个切换周期中，功率变换器100的系统占空比可以低于稳定工作状态时的最小系统占空比。若前沿消隐单元207的所述设定的消隐时间TLEB一定，相对于以稳定工作状态所需的主工作频率FS2启动的功率变换器，根据本公开实施例的功率变换器100的感性储能元件104可以在启动过程中达到伏秒平衡，因而不会导致该感性储能元件104的电流IL持续增大，降低了由于电感电流IL积累而导致功率变换器100无法正常工作的可能性。在启动过程中，时钟模块202使时钟频率Fs由第一频率FS1经过预设次数的增长性频率跃变逐步增大至第二频率FS2。通过合理设置所述预设次数以及每次频率跃变时的频率增量和跃变前频率的持续时间，可以控制电感电流IL在整个启动过程中符合伏秒平衡原则，不会发生电感电流IL的骤增，从而使开关型功率变换器100安全完成其启动过程。因此，根据本公开各实施例的开关型功率变换器100不仅可以平稳安全地启动，而且可以消除开关单元和参考地GND之间的寄生电容对其控制电路103的影响，系统稳定性和耐久性得以提升。
根据本公开各实施例及其变形实施方式的控制电路103、时钟模块202及包括控制电路103和／或时钟模块202的开关型功率变换器100的有益效果不应该被认为仅仅局限于以上所述的。根据本公开各实施例的这些及其它有益效果可以通过阅读本公开的详细说明及研究各实施例的附图被更好地理解。
图6示出了根据本公开一个实施例的控制开关型功率变换器的时钟信号的方法600的示意图。所述开关型功率变换器(例如图1至图5示意的实施例所涉及的开关型功率变换器100)至少包括主开关(例如开关型功率变换器100的主开关101)，并基于该主开关的导通和关断切换将输入电压转换为输出电压。该开关型功率变换器具有启动过程，该启动过程从该开关型功率变换器被启动时刻(系统刚上电时刻)开始至所述输出电压增大至其期望值时止。所述方法600可以包括：步骤601，产生具有周期性脉冲序列的时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒数；步骤602，调整所述时钟频率，将该时钟频率在所述功率变换器被启动时刻设置为设定的第一频率，并在所述启动过程中调节所述时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。
根据本公开的一个实施例，方法600还包括：在步骤602，执行步骤6021，即调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
根据本公开的一个实施例，所述时钟频率在每次频率跃变前具有跃变前频率，每次频率跃变后具有跃变后频率，方法600还包括：在步骤602，执行步骤6022，即调节所述时钟频率的每次跃变前频率具有与该次频率跃变对应的预设持续时间，第一次跃变前频率为所述第一频率，最后一次跃变后频率为所述第二频率。
以上对根据本公开各实施例及其变形实施方式的控制功率变换器的方法及步骤的描述仅为示例性的，并不用于对本公开进行限定。另外，一些公知的控制步骤及所用控制参数等并未给出或者并未详细描述，以使本公开清楚、简明且便于理解。发明所属技术领域的技术人员应该理解，以上对根据本公开各实施例的控制电压转换电路的方法及步骤的描述中所述使用的步骤编号并不用于表示各步骤的绝对先后顺序，这些步骤并不按照步骤编号顺序实现，而可能采用不同的顺序实现，也可能同时并列地实现，并不仅仅局限于所描述的实施例。
虽然本说明书中以反激式拓扑结构的开关型功率变换器100为例对根据本公开各实施例的控制电路、时钟模块及包括该控制电路和／或该时钟模块的开关型功率变换器及相关控制方法进行了示意与描述，但这并不意味着对本公开的限定，本领域的技术人员应该理解这里给出的结构及原理也可以适用于具有其它拓扑结构的电压转换电路，例如：升压型电压转换电路、降压-升压型电压转换电路等等。
因此，上述本公开的说明书和实施方式仅仅以示例性的方式对本公开实施例的控制电路、时钟模块及包括该控制电路和／或该时钟模块的开关型功率变换器及相关控制方法进行了说明，并不用于限定本公开的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本公开所公开的实施例的其他变化和修改并不超出本公开的精神和保护范围。

Claims (20)

1.一种时钟模块，用于为开关型功率变换器提供时钟信号，其中
该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换器具有启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大至其期望值时止；
所述时钟模块包括时钟发生器，该时钟发生器被构建用于提供具有周期性脉冲序列的所述时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒数；
所述时钟模块还包括时钟调频器，耦接于所述时钟发生器，该时钟调频器被构建用于在所述功率变换器被启动时刻将所述时钟频率设置为设定的第一频率，并在所述启动过程中控制所述时钟发生器，以调节所述时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。
2.根据权利要求1的时钟模块，其中，所述时钟调频器还被构建用于调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
3.根据权利要求1的时钟模块，其中，所述时钟频率在每次频率跃变前具有跃变前频率，每次频率跃变后具有跃变后频率，所述时钟调频器还被构建用于调节所述时钟频率的每次跃变前频率具有与该次频率跃变对应的预设持续时间，第一次跃变前频率为所述第一频率，最后一次跃变后频率为所述第二频率。
4.根据权利要求1的时钟模块，其中：
所述时钟调频器具有调频输入端和调频输出端，该调频输入端用于接收所述时钟信号，该时钟调频器基于该时钟信号的脉冲进行计时，并基于该计时在该调频输出端提供调频信号；其中该调频信号具有初始状态和预设个数的调频状态，并且该预设个数的调频状态与所述预设次数的频率跃变一一对应；以及
所述时钟发生器具有时钟控制端和时钟输出端，该时钟控制端用于接收所述调频信号，该时钟发生器用于在该时钟输出端提供所述时钟信号，并基于所述调频信号调节所述时钟频率，使该时钟频率在调频信号的初始状态为所述第一频率，并在调频信号每次调频状态变化时进行一次频率跃变。
5.根据权利要求4的时钟模块，其中
所述时钟调频器被构建用于在所述计时每达到M个时钟信号的脉冲周期时，使所述调频信号进行一次调频状态变化，其中M为正整数；并且
所述时钟发生器被构建用于调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
6.根据权利要求4的时钟模块，其中：
所述预设次数为2N-1次，N为正整数；
所述预设个数为2N-1个；
所述时钟调频器包括：
N位二进制加计数器，该N位二进制加计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述时钟信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制加计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均可以具有逻辑“0”状态和逻辑“1”状态，其组合具有“0”初始状态和2N-1个计数状态，并且该N位二进制加计数器响应于所述时钟信号的每个脉冲进行一次加计数，使第0位至第N-1位位信号从所述“0”初始状态开始在每一次加计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；
所述时钟发生器包括：
时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和
N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，
对于每一个j=0，1，2，……，N-1，第j位可控电流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“1”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
7.根据权利要求4的时钟模块，其中：
所述预设次数为2N-1次，N为正整数；
所述预设个数为2N-1个；
所述时钟调频器包括：
N位二进制减计数器，该N位二进制减计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述时钟信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制减计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均具有逻辑“0”状态和逻辑“1”状态，其组合具有“1”初始状态和2N-1个计数状态，并且该N位二进制计数器响应于所述时钟信号的每个脉冲进行一次减计数，使第0位至第N-1位位信号从所述“1”初始状态开始在每一次减计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；
所述时钟发生器包括：
时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和
N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，
对于每一个j=0，1，2，……，N-1，第j位可控电流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“0”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
8.根据权利要求4的时钟模块，其中：
所述预设次数为2N-1次，N为正整数；
所述预设个数为2N-1个；
所述时钟调频器包括：
分频器，具有分频输入端和分频输出端，该分频输入端用于接收所述时钟信号，该分频器将所述时钟信号进行分频并在所述分频输出端提供频率是所述时钟频率的1／M的分频信号，其中M为正整数；和
N位二进制加计数器，该N位二进制加计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述分频信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制加计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均具有逻辑“0”状态和逻辑“1”状态，其组合具有“0”初始状态和2N-1个计数状态，并且该N位二进制加计数器响应于所述分频信号的每个脉冲进行一次加计数，使第0位至第N-1位位信号从所述“0”初始状态开始在每一次加计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；
所述时钟发生器包括：
时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和
N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，
对于每一个j=0，1，2，……，N-1，第j位可控电流源具有第j位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“1”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
9.根据权利要求4的时钟模块，其中：
所述预设次数为2N-1次，N为正整数；
所述预设个数为2N-1个；
所述时钟调频器包括：
分频器，具有分频输入端和分频输出端，该分频输入端用于接收所述时钟信号，该分频器将所述时钟信号进行分频并在所述分频输出端提供频率是所述时钟频率的1／M的分频信号，其中M为正整数；和
N位二进制减计数器，该N位二进制减计数器具有时钟输入端和N位输出端，其中，所述时钟输入端用于接收所述分频信号，所述N位输出端由最低位到最高位的顺序依次为第0位至第N-1位输出端，分别用于输出该N位二进制减计数器的第0位至第N-1位位信号，该第0位至第N-1位位信号中的每一位均具有逻辑“0”状态和逻辑“1”状态，其组合具有“1”初始状态和2N-1个计数状态，并且该N位二进制计数器响应于所述分频信号的每个脉冲进行一次减计数，使第0位至第N-1位位信号从所述“1”初始状态开始在每一次减计数时进行一次计数状态变化，该第0位至第N-1位位信号用作所述调频信号，其2N-1个计数状态用作所述调频信号的2N-1个调频状态；
所述时钟发生器包括：
时钟发生模块，至少包括恒定电流源和电容器，并部分地基于该恒定电流源对该电容器的充放电产生所述时钟信号，并且该恒定电流源具有第一电流，该第一电流决定该时钟信号的第一频率；和
N个可控电流源，依次标记为第0位至第N-1位可控电流源，分别与所述恒定电流源并联地耦接于所述电容器；其中，
对于每一个j=0，1，2，……，N-1，第j位可控电流源具有第i位电流控制端和第j位电流输出端，该第j位电流控制端用于接收所述N位二进制计数器的第j位位信号，该第j位电流输出端响应于第j位位信号的逻辑“0”状态提供第j位电流，且该第j位电流是所述第一电流的与该位数j对应的预设倍数。
10.一种开关型功率变换器，包括：
输入端，用于接收输入电压；
输出端，用于提供输出电压；
开关单元，至少包括主开关，基于脉冲宽度调制信号进行导通和关断切换以调整占空比，将输入电压转换为所述输出电压，其中所述主开关的导通和关断切换产生开关电流；以及
控制电路，具有第一控制输入端、第二控制输入端、第三控制输入端、第四控制输入端和第一控制输出端，其中该第一控制输入端用于接收表征输出电压的反馈信号，该第二控制输入端用于接收表征开关电流的第一电流采样信号，该第三控制输入端用于接收表征所述输出电压的期望值的参考信号，该第四控制输入端用于接收表征开关电流的峰值最大值的第一限流阈值，并且该第一控制输出端用于提供所述脉冲宽度调制信号；其中
所述控制电路被构建用于基于所述反馈信号、第一电流采样信号、参考信号和第一限流阈值提供关断触发信号；
所述控制电路还被构建以包括根据权利要求1至9其中之一的时钟模块；以及
所述控制电路还被构建用于基于关断触发信号和所述时钟模块的时钟信号提供所述脉冲宽度调制信号，该脉冲宽度调制信号基于时钟信号的脉冲驱动主开关导通，并基于关断触发信号驱动主开关关断。
11.根据权利要求10的开关型功率变换器，进一步包括：
感性储能元件，用于在所述主开关导通时耦接至该开关型功率变换器的输入端并储存能量，并在所述主开关关断时耦接至该开关型功率变换器的输出端以释放能量，其中所述感性储能元件储存和释放能量时产生电感电流；以及
容性储能元件，耦接该开关型功率变换器的输出端，用于对输出电压滤波。
12.根据权利要求10的开关型功率变换器，其中，所述控制电路还包括：
脉冲宽度调制单元，接收所述反馈信号、所述参考信号和所述第一电流采样信号，将所述反馈信号与所述参考信号进行运算以提供表征该反馈信号和该参考信号之差值的差值放大信号，并将所述第一电流采样信号与该差值放大信号进行比较以提供第一比较信号；
限流单元，接收所述第一限流阈值和所述第一电流采样信号，并将该第一电流采样信号和该第一限流阈值比较以提供第二比较信号；
逻辑运算单元，接收所述第一比较信号和所述第二比较信号，以提供所述关断触发信号，该逻辑运算单元对所述第一比较信号和所述第二比较信号进行逻辑运算，使所述关断触发信号在第二电流采样信号小于第二限流阈值时包括第一比较信号，当第二电流采样信号大于第二限流阈值时包括第二比较信号；
逻辑控制单元，接收所述关断触发信号和时钟信号，并基于该关断触发信号和该时钟信号提供脉冲宽度调制信号，所述时钟信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第一逻辑状态，所述关断触发信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第二逻辑状态；当所述脉冲宽度调制信号为第一逻辑状态时控制所述主开关导通，当所述脉冲宽度调制信号为第二逻辑状态时控制所述主开关关断。
13.一种控制电路，用于开关型功率变换器，其中该控制电路包括根据权利要求1至9其中之一的时钟模块。
14.根据权利要求13的控制电路，其中，该开关型功率变换器至少包括主开关，基于脉冲宽度调制信号进行导通和关断切换以调整占空比，将输入电压转换为输出电压，其中所述主开关的导通和关断切换产生开关电流；
该控制电路具有第一控制输入端、第二控制输入端、第三控制输入端、第四控制输入端和第一控制输出端，其中该第一控制输入端用于接收表征输出电压的反馈信号，该第二控制输入端用于接收表征开关电流的第一电流采样信号，该第三控制输入端用于接收表征所述输出电压的期望值的参考信号，该第四控制输入端用于接收表征开关电流的峰值最大值的第一限流阈值，并且该第一控制输出端用于提供所述脉冲宽度调制信号；其中
所述控制电路被构建用于基于所述反馈信号、第一电流采样信号、参考信号和第一限流阈值提供关断触发信号；
所述控制电路还被构建用于基于关断触发信号和所述时钟模块的时钟信号提供所述脉冲宽度调制信号，该脉冲宽度调制信号基于时钟信号的脉冲驱动主开关导通，并基于关断触发信号驱动主开关关断。
15.根据权利要求14的控制电路还包括：
脉冲宽度调制单元，接收所述反馈信号、所述参考信号和所述第一电流采样信号，将所述反馈信号与所述参考信号进行运算以提供表征该反馈信号和该参考信号之差值的差值放大信号，并将所述第一电流采样信号与该差值放大信号进行比较以提供第一比较信号；
限流单元，接收所述第一限流阈值和所述第一电流采样信号，并将该第一电流采样信号和该第一限流阈值比较以提供第二比较信号；
逻辑运算单元，接收所述第一比较信号和所述第二比较信号，以提供所述关断触发信号，该逻辑运算单元对所述第一比较信号和所述第二比较信号进行逻辑运算，使所述关断触发信号在第二电流采样信号小于第二限流阈值时包括第一比较信号，当第二电流采样信号大于第二限流阈值时包括第二比较信号；
逻辑控制单元，接收所述关断触发信号和时钟信号，并基于该关断触发信号和该时钟信号提供脉冲宽度调制信号，所述时钟信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第一逻辑状态，所述关断触发信号触发该逻辑控制单元将所述脉冲宽度调制信号置为第二逻辑状态；当所述脉冲宽度调制信号为第一逻辑状态时控制所述主开关导通，当所述脉冲宽度调制信号为第二逻辑状态时控制所述主开关关断。
16.根据权利要求14的控制电路还包括：
前沿消隐单元，具有消隐输入端、消隐输出端和设定的消隐时间，用于在该消隐输入端接收与所述开关电流成比例的第二电流采样信号，并在所述消隐时间内将该第二电流采样信号消隐，以在该消隐输出端提供经消隐的第二电流采样信号；以及
斜坡补偿单元，具有第一补偿输入端、第二补偿输入端和补偿输出端，其第一补偿输入端耦接所述消隐输出端，其第二补偿输入端接收斜坡补偿信号，该斜坡补偿单元将经消隐的第二电流采样信号和该斜坡补偿信号叠加，以提供所述第一电流采样信号。
17.根据权利要求16的控制电路还包括：
电流检测单元，耦接所述主开关，并检测所述开关电流以提供与该开关电流成比例的第二电流采样信号。
18.一种控制开关型功率变换器的时钟信号的方法，该开关型功率变换器用于将输入电压转换为输出电压，并且该开关型功率变换器具有启动过程，该启动过程从该开关型功率变换器被启动时刻开始至所述输出电压增大至其期望值时止，所述方法包括：
产生具有周期性脉冲序列的时钟信号，该时钟信号具有时钟频率，且该时钟频率与该脉冲序列的脉冲周期互为倒数；以及
调整所述时钟频率，将该时钟频率在所述功率变换器被启动时刻设置为设定的第一频率，并在所述启动过程中调节所述时钟频率由该设定的第一频率经过预设次数的增长性频率跃变阶梯性地跳变至设定的第二频率。
19.根据权利要求18的方法，其中调整所述时钟频率还包括调节所述时钟频率在每次频率跃变时以与该次频率跃变对应的预设频率增量增大。
20.根据权利要求18的方法，其中，所述时钟频率在每次频率跃变前具有跃变前频率，每次频率跃变后具有跃变后频率，调整所述时钟频率还包括调节所述时钟频率的每次跃变前频率具有与该次频率跃变对应对应的预设持续时间，第一次跃变前频率为所述第一频率，最后一次跃变后频率为所述第二频率。
CN201410064983.5A 2014-02-25 2014-02-25 开关型功率变换器、时钟模块、控制电路及相关控制方法 Active CN103780097B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410064983.5A CN103780097B (zh) 2014-02-25 2014-02-25 开关型功率变换器、时钟模块、控制电路及相关控制方法
US14/630,215 US9641085B2 (en) 2014-02-25 2015-02-24 Switching power converter, clock module, control circuit and associated control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410064983.5A CN103780097B (zh) 2014-02-25 2014-02-25 开关型功率变换器、时钟模块、控制电路及相关控制方法

Publications (2)

Publication Number Publication Date
CN103780097A true CN103780097A (zh) 2014-05-07
CN103780097B CN103780097B (zh) 2017-12-29

Family

ID=50572027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410064983.5A Active CN103780097B (zh) 2014-02-25 2014-02-25 开关型功率变换器、时钟模块、控制电路及相关控制方法

Country Status (2)

Country Link
US (1) US9641085B2 (zh)
CN (1) CN103780097B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033927A (zh) * 2015-03-18 2016-10-19 台达电子工业股份有限公司 工频电流变换器及其控制方法
CN106257810A (zh) * 2015-06-22 2016-12-28 晶宏半导体股份有限公司 用以降低注入电流的升压转换器及其驱动方法
CN106341037A (zh) * 2015-07-06 2017-01-18 晶宏半导体股份有限公司 用以降低电感电流的升压转换器及其驱动方法
CN108287732A (zh) * 2017-12-07 2018-07-17 深圳比特微电子科技有限公司 专用集成电路升频方法
CN108448893A (zh) * 2018-03-07 2018-08-24 电子科技大学 一种基于占空比的动态斜坡补偿电路
CN110418089A (zh) * 2019-08-15 2019-11-05 昆山锐芯微电子有限公司 模数转换器以及图像传感器
CN110957902A (zh) * 2018-09-27 2020-04-03 英飞凌科技奥地利有限公司 用于实现电力转换器电路的软启动的方法、设备和系统
CN111327182A (zh) * 2020-03-30 2020-06-23 瀚昕微电子(上海)有限公司 频率控制器
WO2021259235A1 (zh) * 2020-06-23 2021-12-30 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法、时钟电路和数字处理设备
CN115079237A (zh) * 2022-08-16 2022-09-20 长沙金维信息技术有限公司 基于频点选择的rtk定位方法及导航方法
TWI789522B (zh) * 2018-05-31 2023-01-11 美商電源整合公司 多輸出功率轉換器以及用於在多輸出功率轉換器系統中對輸出排列順序的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966856B2 (en) * 2014-07-17 2018-05-08 Silergy Semiconductor Technology (Hangzhou) Ltd Control method and control circuit for improving dynamic response of switching power supply
CN104393761B (zh) * 2014-12-15 2017-03-01 矽力杰半导体技术(杭州)有限公司 控制电路、集成电路和应用其的开关型变换器
US20160322915A1 (en) * 2015-04-28 2016-11-03 University Of Connecticut Dual AC and DC Output Flyback Converter and Associated Systems and Methods
CN105471270A (zh) * 2016-01-22 2016-04-06 矽力杰半导体技术(杭州)有限公司 一种具有自适应消隐时间的控制电路及控制方法
US10797500B2 (en) * 2016-09-20 2020-10-06 Richtek Technology Corporation Charger circuit and capacitive power conversion circuit and charging control method thereof
US10250252B2 (en) * 2016-11-03 2019-04-02 Semiconductor Components Industries, Llc Control circuit and method therefor
TWI617123B (zh) * 2016-12-21 2018-03-01 茂達電子股份有限公司 具快速暫態響應的電流式電壓轉換器
IT201700022263A1 (it) * 2017-02-28 2018-08-28 St Microelectronics Srl Circuito di controllo, alimentatore, apparecchiatura e procedimento corrispondenti
US11489533B2 (en) 2020-04-28 2022-11-01 Apple Inc. Technique for smoothing frequency transitions during clock dithering
CN114123864B (zh) * 2020-08-27 2024-02-09 致新科技股份有限公司 缓启动电路
CN113098243B (zh) 2021-05-13 2022-09-06 成都芯源系统有限公司 一种开关电源的控制电路及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009465A (zh) * 2006-01-26 2007-08-01 半导体元件工业有限责任公司 电源控制器及其方法
CN101335488A (zh) * 2007-06-29 2008-12-31 天钰信息科技（上海）有限公司 调制开关电源转换器工作频率的系统
CN102832817A (zh) * 2011-06-14 2012-12-19 通嘉科技股份有限公司 控制切换式电源转换器的功率开关跨压的方法及其电路
CN103066826A (zh) * 2012-12-21 2013-04-24 深圳市天微电子有限公司 开关电源转换器的软启动系统
CN203352469U (zh) * 2013-06-28 2013-12-18 成都芯源系统有限公司 功率变换器、限流单元和控制电路
CN203840204U (zh) * 2014-02-25 2014-09-17 成都芯源系统有限公司 开关型功率变换器、时钟模块和控制电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330605A1 (de) * 2003-07-07 2005-01-27 Deutsche Thomson-Brandt Gmbh Schaltnetzteil
JP4542978B2 (ja) * 2005-10-27 2010-09-15 パナソニック株式会社 電源電圧制御装置
US20120049829A1 (en) * 2009-05-19 2012-03-01 Rohm Co., Ltd. Power Supply Apparatus and Electronic Device Provided With Same
US8508958B2 (en) * 2011-04-01 2013-08-13 Power Integrations, Inc. LLC controller with programmable fractional burst frequency

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009465A (zh) * 2006-01-26 2007-08-01 半导体元件工业有限责任公司 电源控制器及其方法
CN101335488A (zh) * 2007-06-29 2008-12-31 天钰信息科技（上海）有限公司 调制开关电源转换器工作频率的系统
CN102832817A (zh) * 2011-06-14 2012-12-19 通嘉科技股份有限公司 控制切换式电源转换器的功率开关跨压的方法及其电路
CN103066826A (zh) * 2012-12-21 2013-04-24 深圳市天微电子有限公司 开关电源转换器的软启动系统
CN203352469U (zh) * 2013-06-28 2013-12-18 成都芯源系统有限公司 功率变换器、限流单元和控制电路
CN203840204U (zh) * 2014-02-25 2014-09-17 成都芯源系统有限公司 开关型功率变换器、时钟模块和控制电路

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432105B2 (en) 2015-03-18 2019-10-01 Delta Electronics, Inc. Power frequency current converter and method for controlling the same
CN106033927A (zh) * 2015-03-18 2016-10-19 台达电子工业股份有限公司 工频电流变换器及其控制方法
CN106257810A (zh) * 2015-06-22 2016-12-28 晶宏半导体股份有限公司 用以降低注入电流的升压转换器及其驱动方法
CN106257810B (zh) * 2015-06-22 2018-06-26 晶宏半导体股份有限公司 用以降低注入电流的升压转换器及其驱动方法
CN106341037A (zh) * 2015-07-06 2017-01-18 晶宏半导体股份有限公司 用以降低电感电流的升压转换器及其驱动方法
CN106341037B (zh) * 2015-07-06 2018-07-24 晶宏半导体股份有限公司 用以降低电感电流的升压转换器及其驱动方法
CN108287732A (zh) * 2017-12-07 2018-07-17 深圳比特微电子科技有限公司 专用集成电路升频方法
CN108448893A (zh) * 2018-03-07 2018-08-24 电子科技大学 一种基于占空比的动态斜坡补偿电路
TWI789522B (zh) * 2018-05-31 2023-01-11 美商電源整合公司 多輸出功率轉換器以及用於在多輸出功率轉換器系統中對輸出排列順序的方法
CN110957902A (zh) * 2018-09-27 2020-04-03 英飞凌科技奥地利有限公司 用于实现电力转换器电路的软启动的方法、设备和系统
CN110418089A (zh) * 2019-08-15 2019-11-05 昆山锐芯微电子有限公司 模数转换器以及图像传感器
CN110418089B (zh) * 2019-08-15 2021-07-23 锐芯微电子股份有限公司 模数转换器以及图像传感器
US11277069B2 (en) 2020-03-30 2022-03-15 Hypower Microelectronics (Wuxi) Co., Ltd. Frequency controller
CN111327182A (zh) * 2020-03-30 2020-06-23 瀚昕微电子(上海)有限公司 频率控制器
WO2021259235A1 (zh) * 2020-06-23 2021-12-30 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法、时钟电路和数字处理设备
US11742866B2 (en) 2020-06-23 2023-08-29 Shenzhen Microbt Electronics Technology Co., Ltd. Method for up-converting clock signal, clock circuit and digital processing device
CN115079237A (zh) * 2022-08-16 2022-09-20 长沙金维信息技术有限公司 基于频点选择的rtk定位方法及导航方法

Also Published As

Publication number Publication date
US20150244276A1 (en) 2015-08-27
US9641085B2 (en) 2017-05-02
CN103780097B (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
CN203840204U (zh) 开关型功率变换器、时钟模块和控制电路
CN103780097A (zh) 开关型功率变换器、时钟模块、控制电路及相关控制方法
JP6643423B2 (ja) 直列−並列モードの能動的クランプを有する電力コンバータを動作するシステム及び方法
US9893622B2 (en) Multi-level step-up converter topologies, control and soft start systems and methods
CN106059304B (zh) 使用次级开关的电压有效减小的开关
US10193454B2 (en) Overvoltage protection circuit
US8233292B2 (en) Controllers, systems and methods for controlling power of light sources
CN103475216B (zh) 功率变换器、时钟模块、控制电路及相关控制方法
US9525283B2 (en) Output overvoltage protection method and circuit for switching power supply and switching power supply thereof
US9093909B2 (en) Switching mode power supply and the method thereof
CN103683908B (zh) 开关电源控制电路、开关电源及其控制方法
CN103066853B (zh) 控制电路、开关电源及其控制方法
TWI483518B (zh) 用於接收輸入電壓的開關調製器的控制電路及在開關調製器中利用接通時間恆定體系控制主開關和低端開關的方法
US8836310B2 (en) Switch-mode power supply controller and associated method
CN108880296B (zh) 电源转换系统
US9698677B2 (en) Brownout recovery circuit for bootstrap capacitor and switch power supply circuit
WO2014034530A1 (ja) スイッチング電源装置
JP6069958B2 (ja) スイッチング電源装置
KR101675846B1 (ko) Ｄｃ-ｄｃ 부스트 컨버터 회로 및 그 구동 방법
CN203445787U (zh) 功率变换器、时钟模块、以及控制电路
CN102594137A (zh) 用于控制开关式电源的系统和方法
CN107834822B (zh) 用于开关模式功率转换器的控制器和功率转换器
JP2008312399A (ja) スイッチング電源装置
CN102035395A (zh) 开关电源装置
JP2018057257A (ja) ジッタ周波数を使用した傾斜期間変調を伴うスイッチング電力変換装置の制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant