WO2014034530A1 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
WO2014034530A1
WO2014034530A1 PCT/JP2013/072477 JP2013072477W WO2014034530A1 WO 2014034530 A1 WO2014034530 A1 WO 2014034530A1 JP 2013072477 W JP2013072477 W JP 2013072477W WO 2014034530 A1 WO2014034530 A1 WO 2014034530A1
Authority
WO
WIPO (PCT)
Prior art keywords
dead time
circuit
voltage
output
signal
Prior art date
Application number
PCT/JP2013/072477
Other languages
English (en)
French (fr)
Inventor
英知 大橋
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201380014697.1A priority Critical patent/CN104205596B/zh
Publication of WO2014034530A1 publication Critical patent/WO2014034530A1/ja
Priority to US14/483,591 priority patent/US9647566B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33538—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
    • H02M3/33546—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type with automatic control of the output voltage or current
    • H02M3/33553—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type with automatic control of the output voltage or current with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching power supply device that improves power conversion efficiency.
  • Resonance type converters are known as switching power supply devices for various electronic devices.
  • This resonance type converter is configured by connecting a primary winding of an insulating transformer to a DC voltage source via a capacitor.
  • a DC resonance circuit is formed by the leakage inductance of the insulating transformer and the capacitor.
  • the resonant converter controls the resonance current flowing through the series resonant circuit using first and second switching elements that are complementarily turned on and off, and is raised and lowered from the secondary winding side of the isolation transformer. A compressed DC voltage is obtained.
  • Patent Documents 1 and 2 propose a soft switching technique for this type of switching power supply device.
  • this soft switching technology when the voltage applied to each switching element is zero (0), or when the current flowing through the inductance is zero (0), the switching element is turned on to reduce the loss in the switching element. Greatly reduced.
  • This resonant switching power supply device 1 generally includes a primary winding P1 connected to a DC voltage source B via a capacitor C as shown in FIG. A series resonance circuit formed by an inductance and the capacitor C is provided.
  • the first switching element Q1 connected in series to the primary winding P1 of the isolation transformer T is turned on by a drive control circuit A that performs a separate excitation operation so that the input voltage Vin from the DC voltage source B is supplied to the series. Applied to the resonant circuit.
  • the drive control circuit A is composed of, for example, a power supply IC.
  • the second switching element Q2 connected in parallel to the series resonance circuit is turned on by the drive control circuit A when the first switching element Q1 is turned off to form a resonance current path of the series resonance circuit.
  • These first and second switching elements Q1, Q2 are made of, for example, a high breakdown voltage n-type MOS-FET.
  • the electric power generated in the secondary windings S1 and S2 of the insulation transformer T is rectified and smoothed through an output circuit including diodes D1 and D2 and an output capacitor Cout, and is supplied to a load (not shown) as an output voltage Vout.
  • the resonance power converter main body is constructed by these circuit portions.
  • the output voltage Vout specifically, the deviation between the output voltage Vout and the output voltage set value is detected by the output voltage detection circuit VS and fed back to the drive control circuit A as the FB voltage via the photocoupler PC.
  • the FB voltage fed back to the drive control circuit A is used for pulse width modulation of an output control signal for driving on and off the first and second switching elements Q1 and Q2, thereby stabilizing the output voltage Vout. It becomes. Note that the DC power supplied from the DC voltage source B is generally filtered through the input capacitor Cin and then fed to the switching power supply device as the input voltage Vin.
  • the drive control circuit A is composed mainly of the output control circuit 2, the dead time circuit 3, and the drive signal generation circuit 4 as schematically shown in FIG.
  • the output control circuit 2 includes a PWM control circuit that generates, as a PWM signal, an output control signal having a pulse width corresponding to the FB voltage fed back from the output voltage detection circuit VS, for example.
  • the output control circuit 2 may generate a pulse signal (PFM signal) having a frequency corresponding to the FB voltage as an output control signal instead of the PWM signal.
  • PFM signal pulse signal
  • the dead time circuit 3 is a dead time signal for turning on the first and second switching elements Q1, Q2 when the voltage applied to the first and second switching elements Q1, Q2 is zero (0). Is generated in response to the output control signal.
  • the drive signal generation circuit 4 generates a drive signal whose pulse width is controlled to electrically drive the first and second switching elements Q1 and Q2 according to the dead time signal and the output control signal.
  • reference numeral 5 denotes a drive amplifier as a drive circuit that generates an LO terminal output for driving the first switching element Q1 on the low side in accordance with a drive signal output from the drive signal generation circuit 4.
  • Reference numeral 6 denotes a drive circuit that inputs a drive signal output from the drive signal generation circuit 4 via a level shift circuit 7 and generates an HO terminal output for driving the second switching element Q2 on the high side. It is a drive amplifier.
  • An internal power supply circuit 8 generates a voltage VDD required for the operation of the output control circuit 2, the dead time circuit 3 and the drive signal generation circuit 4 from the drive voltage VCC applied to the drive control circuit A.
  • the operation of the resonant converter which is the switching power supply device having the above configuration will be briefly described.
  • this resonant converter when the second switching element Q2 is in an off state, a current flows through the series resonant circuit described above by turning on the first switching element Q1.
  • a parasitic capacitance (not shown) of the first switching element Q1 is charged by the current flowing through the inductance of the series resonance circuit.
  • a parasitic capacitance (not shown) of the second switching element Q2 is discharged by the current.
  • the parasitic capacitance of the second switching element Q2 is charged by the inverted current as described above.
  • the parasitic capacitance of the first switching element Q1 is discharged by this current.
  • the first switching element Q1 is turned on to realize zero voltage switching of the first switching element Q1. Is done.
  • the first switching element Q1 is turned on, the current of the series resonance circuit is inverted and flows again through the first switching element Q1.
  • the dead time signal described above is used to define the turn-on timing of the other switching elements Q2, Q1 with reference to the turn-off timing of one of the first and second switching elements Q1, Q2.
  • the dead time circuit 3 includes, for example, a charge / discharge capacitor Cdt charged by a constant current source Ichg via a charge switch Qchg and a discharge switch for discharging the charge charged in the charge / discharge capacitor Cdt as shown in FIG. With Qdis.
  • the charge switch Qchg and the discharge switch Qdis are composed of a p-type MOS-FET and an n-type MOS-FET which are complementarily turned on / off by the output control signal output from the output control circuit 2.
  • the dead time circuit 3 compares the charge / discharge voltage Vcd of the charge / discharge capacitor Cdt with a preset threshold voltage Vdt in the comparator CP, and logically processes the output and the output control signal by a NOR circuit NOR. By doing so, the above-described dead time signal is generated.
  • the dead time circuit 3 charges the charge / discharge capacitor Cdt when the output control signal is “L”, for example, and the charge / discharge voltage Vcd is the threshold voltage.
  • Vdt is exceeded, the output of the comparator CP is inverted to [H].
  • the dead time circuit 3 discharges the charge charged in the charge / discharge capacitor Cdt when the output control signal is [H], and the charge / discharge voltage Vcd of the charge / discharge capacitor Cdt is lower than the threshold voltage Vdt. When this occurs, the output of the comparator CP is inverted to [L].
  • the dead time circuit 3 performs a logical process on the output of the comparator CP and the output control signal accompanying the charging / discharging of the charging / discharging capacitor Cdt by the NOR circuit NOR, so that the dead time circuit 3 has a dead time with a constant pulse width Tdt. Generate a signal.
  • the delay time until the voltage applied to the switching element Q2 (Q1) becomes zero (0) is exclusively the parasitic capacitance and input of the switching elements Q1 and Q2.
  • the pulse width Tdt of the dead time signal is fixedly determined by the capacity of the charging / discharging capacitor Cdt, the charging current of the charging / discharging capacitor Cdt, and the threshold voltage Vdt set in the comparator CP.
  • the input voltage Vin may change due to aging of parts constituting the switching power supply device, variations in characteristics, or the like, and the output voltage Vout may change accordingly, and thus the FB voltage may change. is there. Therefore, when the pulse width Tdt of the dead time signal is determined, it is necessary to set it in consideration of the fluctuation range of the input voltage Vin caused by variations in device components. In practice, however, a deviation occurs between the charge / discharge time of the parasitic capacitances of the switching elements Q1 and Q2 depending on the DC input voltage Vin and the pulse width Tdt of the dead time signal fixedly set as described above. I can't deny that.
  • the charging / discharging time of the parasitic capacitances of the switching elements Q1 and Q2 is shortened accordingly. Then, for example, as shown in FIG. 15, the switching elements Q1, Q2 are turned on later than the timing when the voltage applied to the switching elements Q1, Q2 becomes zero (0). As a result, the power conversion ineffective time increases, so that the current peak is extended, and the loss in the switching elements Q1 and Q2 increases, resulting in a decrease in power conversion efficiency.
  • the charging / discharging time of the parasitic capacitances of the switching elements Q1 and Q2 is increased accordingly. Then, for example, as shown in FIG. 16, before the voltage applied to the switching elements Q1, Q2 reaches zero (0), the dead time signal disappears and the switching elements Q1, Q2 are turned on. As a result, zero voltage switching cannot be performed, and losses in the switching elements Q1 and Q2 are increased to reduce power conversion efficiency.
  • the FB voltage fed back to the drive control circuit A is accordingly higher than the specification, and the output control generated by the output control circuit 2 is generated.
  • the pulse width of the signal is increased.
  • the switching elements Q1 and Q2 are turned on after the timing. As a result, the power conversion invalid time is increased, the current peak is extended, the loss in the switching elements Q1, Q2 is increased, and the power conversion efficiency is lowered.
  • the FB voltage becomes lower than the specification, and the pulse width of the output control signal generated by the output control circuit 2 becomes narrow. Then, for example, as shown in FIG. 18, before the voltage applied to the switching elements Q1, Q2 reaches zero (0), the dead time signal disappears and the switching elements Q1, Q2 are turned on. As a result, zero voltage switching cannot be performed, and losses in the switching elements Q1 and Q2 are increased to reduce power conversion efficiency.
  • the present invention has been made in view of such circumstances, and its purpose is to set the turn-on timings of the first and second switching elements appropriately without regard to fluctuations in the DC input voltage Vin and to achieve zero voltage.
  • An object of the present invention is to provide a switching power supply device having a simple configuration that can realize switching and prevent a decrease in conversion efficiency.
  • the switching power supply device basically switches the DC input power by the first switching element and stores it in the inductor, and stores the power stored in the inductor by the second switching element.
  • the resonant power converter main body that obtains DC output power by transferring to the output capacitor using the resonance of the inductor and the first and second switching elements are alternately turned on / off to resonate the inductor.
  • the switching power supply includes the drive control circuit, An output control circuit for generating an output control signal having a pulse width corresponding to the detection information fed back from the feedback circuit; A dead time circuit that generates a dead time signal that defines the turn-on timing of the other switching element on the basis of the turn-off timing of one of the first and second switching elements based on the output control signal; An output signal generation circuit for generating first and second output signals respectively defining on-times of the first and second switching elements according to the output control signal and the dead time signal; A dead time adjustment circuit for adjusting the turn-on timing of the first and second switching elements by changing a time width of the dead time signal in accordance with a change in the voltage of the DC input power or a change in the output voltage of the capacitor. It is characterized by having comprised the above.
  • the resonance type power conversion device main body includes, for example, a series resonance circuit formed by connecting a primary winding of an insulation transformer to a DC voltage source via a capacitor and forming a leakage inductance of the insulation transformer and the capacitor, A first switching element that is driven by the drive control circuit and applies an input voltage from the DC voltage source to the series resonant circuit when turned on; A second switching element that is connected in parallel to the series resonant circuit and is turned on by the drive control circuit when the first switching element is turned off to form a current path of the series resonant circuit;
  • the resonant converter includes a diode that rectifies the power generated on the secondary winding side of the isolation transformer, and an output capacitor that smoothes and outputs the power rectified through the diode.
  • the resonance type power converter main body is connected to, for example, a DC voltage source via a resonance reactor, and is driven by the drive control circuit to apply an input voltage from the DC voltage source to the resonance reactor when turned on. 1 switching element;
  • a synchronous rectification boost converter including a second switching element that is turned on by the drive control circuit when the first switching element is turned off and transfers the power energy stored in the resonance reactor to an output capacitor.
  • the output signal generation circuit has a first output signal having a pulse width in which when the output control signal is off, the falling of the dead time signal is set as an on trigger and the rising of the output control signal is set as an off trigger.
  • the output signal generation circuit outputs a second output signal having a pulse width with the falling edge of the dead time signal as an on trigger and the rising edge of the output control signal as an off trigger when the output control signal is on. Configured to generate.
  • the dead time circuit preferably includes a comparator that compares a charging voltage of a capacitor that is charged when the output control signal is off with a comparison reference voltage, and the comparator starts from a falling timing of the output control signal.
  • a dead time signal having a pulse width over a period until the output signal is inverted is generated.
  • the dead time adjustment circuit is preferably configured to change the pulse width of the dead time signal by adjusting a charging current of the capacitor in accordance with a change in the input voltage or a change in the output voltage.
  • the dead time adjustment circuit when the input voltage is high, the dead time adjustment circuit reduces the charging current of the capacitor and sets the pulse width of the dead time signal to be long. Conversely, when the input voltage is low, the dead time adjusting circuit is configured to increase the charging current of the capacitor to shorten the pulse width of the dead time signal. Alternatively, the dead time adjusting circuit increases the charging current of the capacitor and sets the pulse width of the dead time signal to be short when the output voltage is high and the FB voltage becomes high accordingly. Conversely, when the output voltage is low and the FB voltage is lowered accordingly, the dead time adjustment circuit is configured to reduce the charging current of the capacitor and set the pulse width of the dead time signal to be long.
  • the switching power supply device having the above-described configuration, even if the input voltage changes due to aging of the device components or variations in characteristics, the output voltage and thus the FB voltage change accordingly.
  • the pulse width of the dead time signal generated by the dead time circuit is adjusted by the dead time adjustment circuit in accordance with the change in the input voltage or the change in the output voltage. Therefore, the switching element can be turned on at the timing when the voltage applied to the first and second switching elements becomes zero (0) regardless of changes in the input voltage and the output voltage.
  • the zero voltage switching of the switching element can be realized simply and effectively, and the reduction of the conversion efficiency can be prevented.
  • by providing the dead time adjusting circuit it is possible to achieve an effect that it is possible to facilitate the design of the dead time in consideration of the fluctuation range of the input voltage.
  • FIG. 3 is a diagram showing a configuration example of a dead time circuit in the drive control circuit shown in FIG. 2.
  • FIG. 4 is a signal waveform diagram for explaining the operation of the dead time circuit shown in FIG. 3.
  • FIG. 2 is a signal waveform diagram for explaining the operation of the switching power supply device shown in FIG. 1.
  • the schematic block diagram of the drive control circuit integrated in the switching apparatus which concerns on the 2nd Embodiment of this invention.
  • FIG. 8 is a signal waveform diagram for explaining the operation of the dead time circuit shown in FIG. 7.
  • FIG. 7 is a signal waveform diagram for explaining the operation of the switching power supply device including the drive control circuit shown in FIG. 6.
  • FIG. 12 is a schematic configuration diagram of a drive control circuit in the switching power supply device shown in FIG. 11.
  • FIG. 13 is a diagram showing a configuration example of a dead time circuit in the drive control circuit shown in FIG. 12.
  • FIG. 14 is a signal waveform diagram for explaining the operation of the dead time circuit shown in FIG. 13.
  • the signal waveform diagram for demonstrating a problem when an input voltage becomes low The signal waveform diagram for demonstrating a problem when an input voltage becomes high.
  • FIG. 1 is a schematic configuration diagram of a switching power supply device 1 in which a resonant converter according to a first embodiment of the present invention is constructed.
  • FIG. 1 the same parts as those of the conventional switching power supply device 1 shown in FIG. Therefore, the repeated description of the configuration and operation of the same parts as those of the conventional apparatus is omitted.
  • the switching power supply device 1 is characterized by dividing and detecting the input voltage Vin using the voltage dividing resistors R1 and R2, and inputting this to the drive control circuit A as a BO voltage. It is in the point configured to do.
  • the drive control circuit A is configured to adjust the pulse width Tdt of the dead time signal generated by the dead time circuit 3 based on the BO voltage.
  • the drive control circuit A is provided with a dead time adjusting circuit 9 attached to the dead time circuit 3 as schematically shown in FIG.
  • the dead time adjusting circuit 9 is configured to adjust the pulse width Tdt of the dead time signal generated by the dead time circuit 3 in accordance with the change in the BO voltage. 2
  • the same parts as those of the drive control circuit A shown in FIG. 12 are denoted by the same reference numerals, and the repeated description of the same components is omitted.
  • the dead time circuit 3 and the dead time adjustment circuit 9 are configured as shown in FIG. 3, for example.
  • the dead time adjusting circuit 9 includes a transistor Qdt having an emitter resistor Rdt and forming an emitter follower circuit, and a difference for driving the transistor Qdt in accordance with a difference between the emitter voltage generated in the emitter resistor Rdt and the BO voltage.
  • a dynamic amplifier OP This differential amplifier OP increases the current flowing through the transistor Qdt when the BO voltage is lower than the emitter voltage of the transistor Qdt. Conversely, when the BO voltage is higher than the emitter voltage, the differential amplifier OP reduces the current flowing through the transistor Qdt.
  • a current mirror circuit constituted by a pair of transistors M1 and M2 is provided at the collector of the transistor Qdt. A current proportional to the current flowing through the transistor Qdt is output through the current mirror circuit.
  • a second current mirror circuit composed of a pair of transistors M3 and M4 is provided on the output side of the transistor M2 of the current mirror circuit. The transistor M2 on the output side of the second current mirror circuit is connected to the constant current source Ichg of the dead time circuit 3.
  • the second current mirror circuit plays a role of reducing the charging current of the charging / discharging capacitor Cdt by the constant current source Ichg by diverting a current proportional to the current flowing through the transistor Qdt from the constant current source Ichg. .
  • the dead time adjusting circuit 9 configured in this way, when the BO voltage is higher than the emitter voltage of the transistor Qdt, the differential amplifier OP increases the current flowing through the transistor Qdt, Thus, the amount of current shunted from the constant current source Ichg is greatly increased. Then, the charging current for the charging / discharging capacitor Cdt is set to be small, and the charging voltage Vcd of the charging / discharging capacitor Cdt gradually increases as shown at timing t1 in FIG. As shown at timing t2, the time until the charging voltage Vcd reaches the threshold voltage Vdt becomes longer. As a result, the pulse width Tdt of the dead time signal generated by the dead time circuit 3 is increased.
  • the differential amplifier OP reduces the current flowing through the transistor Qdt, thereby reducing the amount of current shunted from the constant current source Ichg. Decrease. Then, the charging current for the charging / discharging capacitor Cdt is set larger than that when the BO voltage is high, and the charging voltage Vcd of the charging / discharging capacitor Cdt increases rapidly as shown at the timing t3 in FIG. As shown at timing t4, the time until the charging voltage Vcd reaches the threshold voltage Vdt is shortened. As a result, the pulse width Tdt of the dead time signal generated by the dead time circuit 3 is narrowed.
  • the differential amplifier OP of the dead time adjusting circuit 9 configured as described above and the transistor Qdt driven by the differential amplifier OP adjust the current flowing through the transistor Qdt according to the BO voltage.
  • the dead time adjustment circuit 9 increases the output current when the BO voltage is high to reduce the charging current of the charging / discharging capacitor Cdt by the constant current source Ichg. Conversely, when the BO voltage is high, the dead time adjustment circuit 9 decreases the output current and increases the charging current of the charge / discharge capacitor Cdt by the constant current source Ichg.
  • the dead time adjustment circuit 9 described above is provided, and the pulse width Tdt of the dead time signal generated by the dead time circuit 3 is determined according to the input voltage Vin, specifically, the BO voltage detected by dividing the input voltage Vin.
  • the switching power supply configured to adjust accordingly, there is no inconvenience found in the conventional switching power supply. That is, as shown in the operation waveform diagram of FIG. 5, the pulse width Tdt of the dead time signal is adjusted according to the input voltage Vin or the BO voltage. Accordingly, as in the conventional switching power supply device using a dead time signal with a fixed pulse width Tdt, the switching elements Q1, Q2 are delayed from the timing when the voltage applied to the switching elements Q1, Q2 becomes zero (0). Q2 is not driven on. Further, there is no problem that the switching elements Q1 and Q2 are turned on before the voltage applied to the switching elements Q1 and Q2 reaches zero (0).
  • the switching power supply device it is possible to suppress the invalid time of power conversion in the switching elements Q1 and Q2 as much as possible regardless of the secular change of the component parts and variations in characteristics. Furthermore, the loss in the switching elements Q1 and Q2 can be reduced to increase the power conversion efficiency. In addition, the power conversion efficiency can be increased with a simple configuration in which the pulse width Tdt of the dead time signal is adjusted according to the BO voltage, and the configuration of the dead time adjustment circuit 9 is also simple as described above. Therefore, the drive control circuit A including the dead time adjusting circuit 9 can be easily integrated, and its practical advantages are great. Furthermore, there is an effect that the design specifications of the dead time signal accompanying the increase of the switching frequency can be greatly relaxed.
  • the switching power supply according to the first embodiment described above is configured to adjust the pulse width Tdt of the dead time signal in accordance with the change of the input voltage Vin or the BO voltage.
  • the switching power supply apparatus it is also possible to configure the switching power supply apparatus so as to adjust the pulse width Tdt of the dead time signal in accordance with the change in the output voltage Vout accompanying the change in the input voltage Vin, and hence the change in the FB voltage.
  • FIG. 6 is a schematic configuration diagram of the drive control circuit A of the switching power supply device according to the second embodiment configured to adjust the pulse width Tdt of the dead time signal according to the change of the FB voltage.
  • the drive control circuit A is provided with a dead time adjusting circuit 9 a attached to the dead time circuit 3.
  • the dead time adjusting circuit 9a is configured to adjust the pulse width Tdt of the dead time signal generated by the dead time circuit 3 in accordance with the change in the FB voltage.
  • the same parts as those of the drive control circuit A shown in FIG. 12 are denoted by the same reference numerals, and the repetitive description of the same components is omitted.
  • the dead time circuit 3 and the dead time adjustment circuit 9a are configured as shown in FIG. 7, for example.
  • the dead time adjusting circuit 9a includes a transistor Qdt including an emitter resistor Rdt and an emitter follower circuit, and a differential amplifier OP.
  • the differential amplifier OP drives the transistor Qdt according to the difference between the emitter voltage generated in the emitter resistor Rdt and the FB voltage.
  • the differential amplifier OP increases the current flowing through the transistor Qdt when the BO voltage is lower than the emitter voltage of the transistor Qdt, and conversely when the FB voltage is higher than the emitter voltage. To reduce the current flowing through.
  • a current mirror circuit constituted by a pair of transistors M1 and M2 is provided at the collector of the transistor Qdt. A current proportional to the current flowing through the transistor Qdt through the current mirror circuit is output from the transistor M2.
  • the transistor M2 of the current mirror circuit is used as a current source provided in parallel with the constant current source Ichg of the dead time circuit 3. That is, the current mirror circuit of the dead time adjusting circuit 9a plays a role of increasing the charging current for the charge / discharge capacitor Cdt by adding a current proportional to the current flowing through the transistor Qdt to the constant current source Ichg.
  • the dead time adjusting circuit 9a configured as described above, when the FB voltage is higher than the emitter voltage of the transistor Qdt, the differential amplifier OP increases the current flowing through the transistor Qdt, The amount of current applied to the current supplied from the constant current source Ichg is greatly increased. Then, a large charging current for the charging / discharging capacitor Cdt is set, and the charging voltage Vcd of the charging / discharging capacitor Cdt increases abruptly as shown at timing t11 in FIG. As shown at timing t12, the time until the charging voltage Vcd reaches the threshold voltage Vdt is shortened. As a result, the pulse width Tdt of the dead time signal generated by the dead time circuit 3 is narrowed.
  • the differential amplifier OP reduces the current flowing through the transistor Qdt to obtain a current supplied from the constant current source Ichg. Reduce the amount of current applied. Then, the charging current for the charging / discharging capacitor Cdt is set to be smaller than that when the FB voltage is high, and the charging voltage Vcd of the charging / discharging capacitor Cdt gradually increases as shown at timing t13 in FIG. As shown at timing t14, the time until the charging voltage Vcd reaches the threshold voltage Vdt becomes longer. As a result, the pulse width Tdt of the dead time signal generated by the dead time circuit 3 is increased.
  • the differential amplifier OP of the dead time adjusting circuit 9a configured as described above and the transistor Qdt driven by the differential amplifier OP adjust the current flowing through the transistor Qdt according to the FB voltage.
  • the dead time adjustment circuit 9a increases the output current when the FB voltage is high, thereby increasing the charging current of the charge / discharge capacitor Cdt by the constant current source Ichg.
  • the dead time adjusting circuit 9a decreases the output current to reduce the charging current of the charging / discharging capacitor Cdt by the constant current source Ichg.
  • the dead time adjustment circuit 9a is provided, and the pulse width Tdt of the dead time signal generated by the dead time circuit 3 is adjusted according to the output voltage Vout, specifically, according to the FB voltage.
  • the problems found in the conventional switching power supply device are not caused. That is, as shown in the operation waveform diagram in FIG. 9, the pulse width Tdt of the dead time signal is adjusted by the FB voltage corresponding to the output voltage Vout. Therefore, like the conventional switching power supply device using a dead time signal with a fixed pulse width Tdt, the switching element Q1 is delayed from the timing when the voltage applied to the switching elements Q1, Q2 becomes zero (0). , Q2 is not driven on. Further, there is no problem that the switching elements Q1 and Q2 are turned on before the voltage applied to the switching elements Q1 and Q2 reaches zero (0).
  • the ineffective time of power conversion in the switching elements Q1 and Q2 can be obtained without regard to the secular change and characteristic variation of the components as in the previous embodiment. It can be suppressed as much as possible. Furthermore, the loss in the switching elements Q1 and Q2 can be reduced to increase the power conversion efficiency. In addition, the power conversion efficiency can be increased with a simple configuration in which the pulse width Tdt of the dead time signal is adjusted according to the FB voltage, and the configuration of the dead time adjustment circuit 9a is also simple as described above. Accordingly, the drive control circuit A including the dead time adjusting circuit 9a can be easily integrated, and its practical advantages are great. Furthermore, there is an effect that the design specifications of the dead time signal accompanying the increase of the switching frequency can be greatly relaxed.
  • the first and second embodiments described above are applied to a switching power supply device in which a resonant converter is constructed.
  • the present invention is similarly applied to a switching power supply device in which a synchronous rectification boost converter is constructed. be able to.
  • FIG. 10 is a schematic configuration diagram of a switching power supply apparatus according to the third embodiment of the present invention, and the switching power supply apparatus is constructed by a synchronous rectification boost converter.
  • This synchronous rectification step-up converter is connected to a DC voltage source B via an inductor L and stores a power in the inductor L by an on operation, and is turned on when the first switching element Q1 is off.
  • a second switching element Q2 that operates to transfer the power stored in the inductor L to the output capacitor Cout using the resonance of the inductor L to obtain the output voltage Vout is provided.
  • first and second switching elements Q1 and Q2 are alternately turned on and off by the drive control circuit A in the same manner as in the above-described embodiments.
  • the output voltage Vout is divided and detected via the voltage dividing resistors Ra and Rb, and is supplied to the drive control circuit A via a feedback circuit F composed of, for example, a photocoupler.
  • the FB voltage to be fed back is generated.
  • the drive control circuit A receives the BO voltage detected by dividing the input voltage Vin using the voltage dividing resistors R1 and R2, for example, as in the above-described embodiments.
  • the drive control circuit A in this embodiment is also realized by including the dead time circuit 3 and the dead time adjustment circuits 9 and 9a configured as shown in FIG. .
  • the switching element Q1, Q2 is turned on / off by the drive control circuit A including the dead time circuit 3 and the dead time adjusting circuits 9, 9a, so that the switching element Q1 is the same as in the previous embodiments.
  • Q2 can suppress the power conversion invalid time as much as possible. Furthermore, it is possible to increase the power conversion efficiency by reducing the loss in the switching elements Q1, Q2. Therefore, the same effects as those of the previous embodiments can be obtained.
  • this invention is not limited to each embodiment mentioned above.
  • the present invention can be applied to any switching circuit that obtains a voltage control output by alternately driving the low-side first switching element Q1 and the high-side second switching element Q2 on and off by the drive control circuit A.
  • it can be widely applied as a drive control circuit such as an inverter for driving an electric motor, a step-up / down chopper circuit, a drive circuit section of an inverter type fluorescent lamp, and a charge / discharge circuit section in an uninterruptible power supply (UPS) it can.
  • UPS uninterruptible power supply
  • the adjustment width of the pulse width Tdt may be determined according to the characteristics of the switching elements Q1 and Q2.
  • the present invention can be variously modified and implemented without departing from the scope of the invention.

Abstract

　出力制御信号を受けて前記第１および第２のスイッチング素子を共にオフする時間幅を規定するデッドタイム信号を生成するデッドタイム回路と、前記出力制御信号と前記デッドタイム信号とに従って前記第１および第２のスイッチング素子のオン時間をそれぞれ規定する第１および第２の出力信号をそれぞれ生成する出力信号生成回路と、前記直流入力電力の電圧の変化または前記コンデンサの出力電圧の変化に応じて前記デッドタイム信号の時間幅を変化させて前記第１および第２のスイッチング素子のターンオン・タイミングを調整するデッドタイム調整回路とを具備する。

Description

スイッチング電源装置
　本発明は、電力変換効率の向上を図ったスイッチング電源装置に関する。
　各種電子機器用のスイッチング電源装置として、共振型のコンバータが知られている。この共振型のコンバータは、直流電圧源にコンデンサを介して絶縁トランスの一次巻線を接続して構成される。この絶縁トランスのリーケージインダクタンスと前記コンデンサとにより直流共振回路が形成される。前記共振型のコンバータは、相補的にオン・オフ駆動される第１および第２のスイッチング素子を用いて前記直列共振回路に流れる共振電流を制御し、前記絶縁トランスの二次巻線側から昇降圧された直流電圧を得る。
　例えば特許文献1,２には、この種のスイッチング電源装置におけるソフトスイッチング技術が提唱されている。このソフトスイッチング技術は、前記各スイッチング素子に加わる電圧が零（０）のとき、或いはインダクタンスに流れる電流が零（０）のときに前記スイッチング素子をターンオンすることで、該スイッチング素子での損失を大きく低減する。
　この共振型のスイッチング電源装置１は、概略的には、例えば図１１に示すように直流電圧源ＢにコンデンサＣを介して絶縁トランスＴの一次巻線Ｐ１を接続し、該絶縁トランスＴのリーケージインダクタンスと前記コンデンサＣとにより形成した直列共振回路を備える。前記絶縁トランスＴの一次巻線Ｐ１に直列に接続された第１のスイッチング素子Ｑ１は、他励発振動作する駆動制御回路Ａによりオン駆動されて前記直流電圧源Ｂからの入力電圧Ｖinを前記直列共振回路に印加する。前記駆動制御回路Ａは、例えば電源ＩＣからなる。また前記直列共振回路に並列接続された第２のスイッチング素子Ｑ２は、前記第１のスイッチング素子Ｑ１のオフ時に前記駆動制御回路Ａによりオン駆動されて前記直列共振回路の共振電流路を形成する。これらの第１および第２のスイッチング素子Ｑ１,Ｑ２は、例えば高耐圧のｎ型ＭＯＳ-ＦＥＴからなる。
　前記絶縁トランスＴの二次巻線Ｓ１,Ｓ２に生起された電力は、ダイオードＤ１,Ｄ２および出力コンデンサＣoutからなる出力回路を介して整流・平滑化され、出力電圧Ｖoutとして図示しない負荷に供給される。これらの回路部によって共振型電力変換装置本体が構築される。そして前記出力電圧Ｖout、具体的には該出力電圧Ｖoutと出力電圧設定値との偏差は出力電圧検出回路ＶＳにて検出され、フォトカプラＰＣを介してＦＢ電圧として前記駆動制御回路Ａにフィードバックされる。
　この駆動制御回路ＡにフィードバックされるＦＢ電圧は、前記第１および第２のスイッチング素子Ｑ１,Ｑ２をオン・オフ駆動する出力制御信号のパルス幅変調に供され、これによって前記出力電圧Ｖoutが安定化される。尚、直流電圧源Ｂから供給される直流電力は、一般的には入力コンデンサＣinを介してフィルタリングされた後、入力電圧Ｖinとして当該スイッチング電源装置に給電される。
　ここで前記駆動制御回路Ａは、例えば図１２にその概略構成を示すように出力制御回路２、デッドタイム回路３、および駆動信号生成回路４を主体として構成される。前記出力制御回路２は、例えば前記出力電圧検出回路ＶＳからフィードバックされるＦＢ電圧に応じたパルス幅の出力制御信号をＰＷＭ信号として生成するＰＷＭ制御回路からなる。尚、前記出力制御回路２については、前記ＰＷＭ信号に代えて、ＦＢ電圧に応じた周波数のパルス信号（ＰＦＭ信号）を出力制御信号として生成するものであっても良い。
　前記デッドタイム回路３は、前記第１および第２のスイッチング素子Ｑ１,Ｑ２に加わる電圧が零（０）のときに該第１および第２のスイッチング素子Ｑ１,Ｑ２をターンオンする為のデッドタイム信号を、前記出力制御信号を受けて生成する。前記駆動信号生成回路４は、前記デッドタイム信号と前記出力制御信号とに従って前記第１および第２のスイッチング素子Ｑ１,Ｑ２をそれぞれ導通駆動する為のパルス幅制御された駆動信号を生成する。
　尚、図１２において５は前記駆動信号生成回路４が出力する駆動信号に従ってローサイド側の前記第１のスイッチング素子Ｑ１を駆動するＬＯ端子出力を生成するドライブ回路としての駆動アンプである。また６は前記駆動信号生成回路４が出力する駆動信号をレベルシフト回路７を介して入力して、ハイサイド側の前記第２のスイッチング素子Ｑ２を駆動するＨＯ端子出力を生成するドライブ回路としての駆動アンプである。更に８は該駆動制御回路Ａに加えられる駆動電圧ＶCCから前記出力制御回路２、前記デッドタイム回路３および前記駆動信号生成回路４の動作に必要な電圧ＶDDを生成する内部電源回路である。
　ここで上記構成のスイッチング電源装置である共振型コンバータの動作を簡単に説明する。この共振型コンバータにおいては、前記第２のスイッチング素子Ｑ２がオフ状態にあるとき、前記第１のスイッチング素子Ｑ１をオンすることで前述した直列共振回路に電流が流れる。この状態で第１のスイッチング素子Ｑ１をオフすると、前記直列共振回路のインダクタンスに流れていた電流によって第１のスイッチング素子Ｑ１の図示しない寄生容量が充電される。同時に前記電流によって第２のスイッチング素子Ｑ２の図示しない寄生容量が放電される。
　そして第１のスイッチング素子Ｑ１の寄生容量の充電電圧が前記入力電圧Ｖinに達したとき、前記第２のスイッチング素子Ｑ２をターンオンすることにより該第２のスイッチング素子Ｑ２のゼロ電圧スイッチングが実現される。この第２のスイッチング素子Ｑ２をターンオンに伴って、今度は前記コンデンサＣに蓄えられた電力エネルギーが第２のスイッチング素子Ｑ２を介して流れる。従って前記直列共振回路のインダクタンスに流れる電流が反転する。
　その後、第２のスイッチング素子Ｑ２をオフすると、今度は上述した如く反転した電流によって前記第２のスイッチング素子Ｑ２の寄生容量が充電される。同時にこの電流によって前記第１のスイッチング素子Ｑ１の寄生容量が放電される。そして第２のスイッチング素子Ｑ２の寄生容量に充電された電圧が零（０）電圧に達したとき、第１のスイッチング素子Ｑ１をターンオンすることにより前記第１のスイッチング素子Ｑ１のゼロ電圧スイッチングが実現される。前記第１のスイッチング素子Ｑ１をターンオンにより、前記直列共振回路の電流が反転して再び前記第１のスイッチング素子Ｑ１を介して流れる。
　前述したデッドタイム信号は、このような第１および第２のスイッチング素子Ｑ１,Ｑ２の一方のターンオフ・タイミングを基準として、他方のスイッチング素子Ｑ２,Ｑ１のターンオン・タイミングを規定する為に用いられる。
米国特許第５８８６８８４号明細書 米国特許第７３９１１９４号明細書
　ところで前記デッドタイム回路３は、例えば図１３に示すように充電スイッチＱchgを介して定電流源Ｉchgによって充電される充放電コンデンサＣdtと、この充放電コンデンサＣdtに充電された電荷を放電する放電スイッチＱdisを備える。これらの充電スイッチＱchgおよび放電スイッチＱdisは、前記出力制御回路２から出力される前記出力制御信号により相補的にオン・オフ制御されるｐ型ＭＯＳ-ＦＥＴおよびｎ型ＭＯＳ-ＦＥＴからなる。そして前記デッドタイム回路３は、比較器ＣＰにおいて上記充放電コンデンサＣdtの充放電電圧Ｖcdと予め設定した閾値電圧Ｖdtとを比較し、その出力と前記出力制御信号とをノア回路ＮＯＲにて論理処理することで前述したデッドタイム信号を生成するように構成される。
　具体的にはデッドタイム回路３は、図１４にその動作波形を示すように、例えば前記出力制御信号が［Ｌ］のときに前記充放電コンデンサＣdtを充電し、その充放電電圧Ｖcdが閾値電圧Ｖdtを超えたときに前記比較器ＣＰの出力を［Ｈ］に反転する。また前記デッドタイム回路３は、前記出力制御信号が［Ｈ］のときに前記充放電コンデンサＣdtに充電された電荷を放電し、前記充放電コンデンサＣdtの充放電電圧Ｖcdが閾値電圧Ｖdtよりも低下したとき、前記比較器ＣＰの出力を［Ｌ］に反転する。このような充放電コンデンサＣdtの充放電に伴う前記比較器ＣＰの出力と前記出力制御信号とを前記ノア回路ＮＯＲにて論理処理することで前記デッドタイム回路３は一定のパルス幅Ｔdtのデッドタイム信号を生成する。
　ここで前記スイッチング素子Ｑ１（Ｑ２）がターンオフした後、前記スイッチング素子Ｑ２（Ｑ１）の加わる電圧が零（０）となるまでの遅れ時間は、専ら、前記スイッチング素子Ｑ１,Ｑ２の寄生容量および入力電圧Ｖinに依存する。これに対して前記デッドタイム信号のパルス幅Ｔdtは、前記充放電コンデンサＣdtの容量と、該充放電コンデンサＣdtの充電電流および前記比較器ＣＰに設定される閾値電圧Ｖdtとによって固定的に決定される。
　一方、スイッチング電源装置を構成する部品の経年変化や特性のバラつき等に起因して入力電圧Ｖinが変化したり、またこれに伴って出力電圧Ｖoutが変化し、ひいては前記ＦＢ電圧が変化することがある。従ってデッドタイム信号のパルス幅Ｔdtを決定する場合には、装置構成部品のバラつき等に起因する入力電圧Ｖinの変動幅を見込んで設定することが必要である。しかし実際には直流入力電圧Ｖinに依存する前記スイッチング素子Ｑ１,Ｑ２の寄生容量の充放電時間と、前述した如く固定的に設定される前記デッドタイム信号のパルス幅Ｔdtとの間にずれが生じることが否めない。
　例えば入力電圧Ｖinが仕様に定められた電圧よりも低いと、これに伴って前記スイッチング素子Ｑ１,Ｑ２の寄生容量の充放電時間が短くなる。すると、例えば図１５に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングよりも遅れて前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、電力変換の無効時間が増えるので電流ピークが延び、またスイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
　逆に入力電圧Ｖinが仕様に定められた電圧よりも高いと、これに伴って前記スイッチング素子Ｑ１,Ｑ２の寄生容量の充放電時間が長くなる。すると、例えば図１６に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前にデッドタイム信号が消失して前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、ゼロ電圧スイッチングができなくなる上、スイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
　また同様に出力電圧Ｖoutが仕様に定められた電圧よりも高いと、これに伴って前記駆動制御回路ＡにフィードバックされるＦＢ電圧が仕様よりも高くなり、前記出力制御回路２が生成する出力制御信号のパルス幅が広くなる。すると、例えば図１７に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングにおいてもデッドタイム信号の出力が継続しているので、電圧が零（０）となるタイミングよりも遅れて前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、電力変換の無効時間が増えて電流ピークが延び、また前記スイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
　逆に前記出力電圧Ｖoutが仕様に定められた電圧よりも低いと、これに伴って前記ＦＢ電圧が仕様よりも低くなり、前記出力制御回路２が生成する出力制御信号のパルス幅が狭くなる。すると、例えば図１８に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前に前記デッドタイム信号が消失して前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、ゼロ電圧スイッチングができなくなる上、前記スイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
　本発明はこのような事情を考慮してなされたもので、その目的は、直流入力電圧Ｖinの変動に拘わることなく第１および第２のスイッチング素子のターンオン・タイミングを適切に設定してゼロ電圧スイッチングを実現し、変換効率の低下を防止することのできる簡易な構成のスイッチング電源装置を提供することにある。
　上述した目的を達成するべく本発明に係るスイッチング電源装置は、基本的には第１のスイッチング素子により直流入力電力をスイッチングしてインダクタに蓄え、第２のスイッチング素子により上記インダクタに蓄えた電力を該インダクタの共振を利用して出力コンデンサに転送して直流出力電力を得る共振型電力変換装置本体と、前記第１および第２のスイッチング素子を交互にオン・オフ駆動して前記インダクタを共振させる駆動制御回路と、前記出力コンデンサの出力電圧を検出し、その検出情報を前記駆動制御回路に帰還して該駆動制御回路の動作を制御するフィードバック回路とを備える。
　特に本発明に係るスイッチング電源装置は、前記駆動制御回路を、
　前記フィードバック回路から帰還される前記検出情報に応じたパルス幅の出力制御信号を生成する出力制御回路と、
　前記出力制御信号に基づいて前記第１および第２のスイッチング素子の一方のターンオフ・タイミングを基準として、他方のスイッチング素子のターンオン・タイミングを規定するデッドタイム信号を生成するデッドタイム回路と、
　前記出力制御信号と前記デッドタイム信号とに従って前記第１および第２のスイッチング素子のオン時間をそれぞれ規定する第１および第２の出力信号をそれぞれ生成する出力信号生成回路と、
　前記直流入力電力の電圧の変化または前記コンデンサの出力電圧の変化に応じて前記デッドタイム信号の時間幅を変化させて前記第１および第２のスイッチング素子のターンオン・タイミングを調整するデッドタイム調整回路と
を具備した構成としたことを特徴としている。
　ここで前記共振型電力変換装置本体は、例えば直流電圧源にコンデンサを介して絶縁トランスの一次巻線を接続して該絶縁トランスのリーケージインダクタンスと前記コンデンサとにより形成した直列共振回路と、
　前記駆動制御回路により駆動され、オン時に前記直流電圧源からの入力電圧を前記直列共振回路に印加する第１のスイッチング素子と、
　前記直列共振回路に並列接続され、前記第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記直列共振回路の電流路を形成する第２のスイッチング素子と、
　前記絶縁トランスの二次巻線側に生起された電力を整流するダイオード、およびこのダイオードを介して整流された電力を平滑化して出力する出力コンデンサとを備えた共振型コンバータからなる。
　或いは前記共振型電力変換装置本体は、例えば直流電圧源に共振用リアクトルを介して接続され、前記駆動制御回路により駆動されてオン時に前記直流電圧源からの入力電圧を共振用リアクトルに印加する第１のスイッチング素子と、
　この第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記共振用リアクトルに蓄積された電力エネルギーを出力コンデンサに転送する第２のスイッチング素子とを備えた同期整流昇圧型コンバータからなる。
　好ましくは前記出力信号生成回路は、前記出力制御信号がオフであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立上がりをオフトリガーとするパルス幅の第１の出力信号を生成するように構成される。また前記出力信号生成回路は、前記出力制御信号がオンであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立上がりをオフトリガーとするパルス幅の第２の出力信号を生成するように構成される。
　また前記デッドタイム回路は、好ましくは前記出力制御信号がオフであるときに充電されるコンデンサの充電電圧を比較基準電圧と比較する比較器を備え、前記出力制御信号の立下りタイミングから前記比較器の出力信号が反転するまでの期間に亘るパルス幅のデッドタイム信号を生成するように構成される。また前記デッドタイム調整回路は、好ましくは前記入力電圧の変化または前記出力電圧の変化に応じて前記コンデンサの充電電流を調整して前記デッドタイム信号のパルス幅を変化させるように構成される。
　具体的には前記デッドタイム調整回路は、前記入力電圧が高いときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定する。また逆に前記入力電圧が低いときには、前記デッドタイム調整回路は前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定するように構成される。
　或いは前記デッドタイム調整回路は、前記出力電圧が高く、これに伴ってＦＢ電圧が高くなったときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定する。また逆に前記出力電圧が低く、これに伴ってＦＢ電圧が低くなったときには、前記デッドタイム調整回路は前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定するように構成される。
　上記構成のスイッチング電源装置によれば、仮に装置構成部品の経年変化や特性のバラつき等に起因して入力電圧が変化したり、またこれに伴って出力電圧が、ひいてはＦＢ電圧が変化しても、デッドタイム回路が生成するデッドタイム信号のパルス幅が、入力電圧の変化または出力電圧の変化に応じてデッドタイム調整回路により調整される。従って入力電圧や出力電圧の変化に拘わることなく、第１および第２のスイッチング素子に加わる電圧が零（０）となるタイミングで該スイッチング素子をターンオンすることが可能となる。
　故に、簡易にして効果的にスイッチング素子のゼロ電圧スイッチングを実現し、変換効率の低下を防止することができる。特に装置構成部品の温度依存性や経年変化、また部品のバラつきに起因して電力変換の無効時間が増えて電流ピークが延びたり、スイッチング素子での損失が増加して電力変換効率が低下する等の不具合を招来することがない。またデッドタイム調整回路を備えることで、入力電圧の変動幅を考慮したデッドタイム時間の設計の容易化を図ることが可能となる等の効果が奏せられる。
本発明の第１の実施形態に係る共振型コンバータを構築したスイッチング装置の概略構成図。 図１に示すスイッチング電源装置における駆動制御回路の概略構成図。 図２に示す駆動制御回路におけるデッドタイム回路の構成例を示す図。 図３に示すデッドタイム回路の動作を説明する為の信号波形図。 図１に示すスイッチング電源装置の動作を説明する為の信号波形図。 本発明の第２の実施形態に係るスイッチング装置に組み込まれる駆動制御回路の概略構成図。 図６に示す駆動制御回路におけるデッドタイム回路の構成例を示す図。 図７に示すデッドタイム回路の動作を説明する為の信号波形図。 図６に示す駆動制御回路を備えたスイッチング電源装置の動作を説明する為の信号波形図。 本発明の第３の実施形態に係る同期整流昇圧型コンバータを構築したスイッチング電源装置の概略構成図。 従来一般的な共振型のスイッチング電源装置の概略構成図。 図１１に示すスイッチング電源装置における駆動制御回路の概略構成図。 図１２に示す駆動制御回路におけるデッドタイム回路の構成例を示す図。 図１３に示すデッドタイム回路の動作を説明する為の信号波形図。 入力電圧が低くなった場合の問題点を説明する為の信号波形図。 入力電圧が高くなった場合の問題点を説明する為の信号波形図。 ＦＢ電圧が高くなった場合の問題点を説明する為の信号波形図。 ＦＢ電圧が低くなった場合の問題点を説明する為の信号波形図。
　以下、図面を参照して本発明に係るスイッチング電源装置の実施形態を説明する。
　図１は本発明の第１の実施形態に係る共振型コンバータを構築したスイッチング電源装置１の概略構成図である。尚、図１は、先に説明した図１１に示す従来のスイッチング電源装置１と同一部分には同一符号を付して示している。従って従来装置と同一部分の構成とその作用については、徒な繰り返し説明を省略する。
　この第１の実施形態に係るスイッチング電源装置１が特徴とするところは、分圧抵抗Ｒ１,Ｒ２を用いて入力電圧Ｖinを分圧して検出し、これをＢＯ電圧として前記駆動制御回路Ａに入力するように構成した点にある。そして駆動制御回路Ａにおいては、上記ＢＯ電圧に基づいて前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを調整するように構成した点にある。
　即ち、この実施形態に係る駆動制御回路Ａは、図２にその概略構成を示すように前記デッドタイム回路３に付属させてデッドタイム調整回路９を設ける。そしてこのデッドタイム調整回路９において前記ＢＯ電圧の変化に応じて、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを調整するように構成される。尚、この図２においても前述した図１２に示す駆動制御回路Ａと同一部分には同一符号を付して示しており、同一構成部分についての繰り返し説明は省略する。
　具体的には前記デッドタイム回路３およびデッドタイム調整回路９は、例えば図３に示すように構成される。図３においてデッドタイム調整回路９は、エミッタ抵抗Ｒdtを備えてエミッタホロア回路を形成したトランジスタＱdtと、前記エミッタ抵抗Ｒdtに生じるエミッタ電圧と前記ＢＯ電圧との差に応じて前記トランジスタＱdtを駆動する差動増幅器ＯＰとを備える。この差動増幅器ＯＰは、前記トランジスタＱdtのエミッタ電圧よりも前記ＢＯ電圧が低いときには該トランジスタＱdtに流れる電流を増大させる。逆に前記エミッタ電圧よりも前記ＢＯ電圧が高いときには、差動増幅器ＯＰは、前記トランジスタＱdtに流れる電流を減少させる。
　また前記トランジスタＱdtのコレクタには、一対のトランジスタＭ１,Ｍ２により構成されたカレントミラー回路が設けられている。このカレントミラー回路を介して前記トランジスタＱdtに流れる電流に比例する電流が出力される。更にこのカレントミラー回路のトランジスタＭ２からなる出力側には、一対のトランジスタＭ３,Ｍ４により構成された第２のカレントミラー回路が設けられている。そして前記第２のカレントミラー回路の出力側のトランジスタＭ２は前記デッドタイム回路３の定電流源Ｉchgに接続されている。この第２のカレントミラー回路は、前記トランジスタＱdtに流れる電流に比例する電流を前記定電流源Ｉchgから分流させることで、該定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を減らす役割を担う。
　このように構成されたデッドタイム調整回路９によれば、前記トランジスタＱdtのエミッタ電圧に比較して前記ＢＯ電圧が高いとき、前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を増大させ、これによって前記定電流源Ｉchgから分流する電流量を大きく増加させる。すると前記充放電コンデンサＣdtに対する充電電流が小さく設定され、図４のタイミングｔ1に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは緩やかに増大する。そしてタイミングｔ2に示すように該充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が長くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが広くなる。
　これに対して前記トランジスタＱdtのエミッタ電圧に比較して前記ＢＯ電圧が低いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を減少させ、これによって前記定電流源Ｉchgから分流する電流量を減少させる。すると前記充放電コンデンサＣdtに対する充電電流が、前述したＢＯ電圧が高い場合よりも多く設定され、図４のタイミングｔ3に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは急速に増大する。そしてタイミングｔ4に示すように前記充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が短くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが狭くなる。
　換言すれば上述した如く構成されたデッドタイム調整回路９の差動増幅器ＯＰと、該差動増幅器ＯＰにより駆動されるトランジスタＱdtは、前記ＢＯ電圧に応じて該トランジスタＱdtに流れる電流を調整する。そしてデッドタイム調整回路９は、前記ＢＯ電圧が高いときには出力電流を増大させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を減らす。逆に前記ＢＯ電圧が高いときには前記デッドタイム調整回路９は、出力電流を減少させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を増やす。
　上述したデッドタイム調整回路９を備え、デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを前記入力電圧Ｖinに応じて、具体的には入力電圧Ｖinを分圧して検出した前記ＢＯ電圧に応じて調整するように構成したスイッチング電源装置によれば、従来のスイッチング電源装置に見られた不具合を招来することがない。即ち、図５にその動作波形図を示すように、入力電圧Ｖinまたは前記ＢＯ電圧に応じてデッドタイム信号のパルス幅Ｔdtが調整される。従ってパルス幅Ｔdtが固定されたデッドタイム信号を用いる従来のスイッチング電源装置のように、前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングよりも遅れて該スイッチング素子Ｑ１,Ｑ２がオン駆動されることがない。また前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前に、該スイッチング素子Ｑ１,Ｑ２がオン駆動される等の不具合が生じることがない。
　従ってこの実施形態に係るスイッチング電源装置によれば、その構成部品の経年変化や特性のバラつきに拘わることなく前記スイッチング素子Ｑ１,Ｑ２での電力変換の無効時間を極力抑えることができる。更には該スイッチング素子Ｑ１,Ｑ２での損失を低減して電力変換効率を高めることができる。しかもＢＯ電圧に応じてデッドタイム信号のパルス幅Ｔdtを調整すると言う簡易な構成にて電力変換効率を高めることができる上、デッドタイム調整回路９の構成も前述したように簡素である。従って該デッドタイム調整回路９を含む駆動制御回路Ａの集積回路化が容易であり、その実用的利点が多大である。更にはスイッチング周波数の高周波数化に伴う前記デッドタイム信号の設計仕様も大幅に緩和することができる等の効果が奏せられる。
　ところで上述した第１の実施形態に係るスイッチング電源装置は、入力電圧Ｖinまたは前記ＢＯ電圧の変化に応じてデッドタイム信号のパルス幅Ｔdtを調整するように構成した。しかしスイッチング電源装置を入力電圧Ｖinの変化に伴う出力電圧Ｖoutの変化、ひいてはＦＢ電圧の変化に応じてデッドタイム信号のパルス幅Ｔdtを調整するように構成することも可能である。
　図６はＦＢ電圧の変化に応じて前記デッドタイム信号のパルス幅Ｔdtを調整するように構成した第２の実施形態に係るスイッチング電源装置の駆動制御回路Ａの概略構成図である。この駆動制御回路Ａは、前記デッドタイム回路３に付属させてデッドタイム調整回路９ａを設ける。そしてこのデッドタイム調整回路９ａにおいて前記ＦＢ電圧の変化に応じて、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを調整するように構成される。尚、この図６においても前述した図１２に示す駆動制御回路Ａと同一部分には同一符号を付して示しており、同一構成部分についての繰り返し説明は省略する。
　具体的には前記デッドタイム回路３およびデッドタイム調整回路９ａは、例えば図７に示すように構成される。このデッドタイム調整回路９ａは、図３に示したデッドタイム調整回路９と同様に、エミッタ抵抗Ｒdtを備えてエミッタホロア回路を形成したトランジスタＱdtと差動増幅器ＯＰとを備える。この差動増幅器ＯＰは、前記エミッタ抵抗Ｒdtに生じるエミッタ電圧と前記ＦＢ電圧との差に応じて前記トランジスタＱdtを駆動する。具体的には前記差動増幅器ＯＰは、前記トランジスタＱdtのエミッタ電圧よりもＢＯ電圧が低いときには前記トランジスタＱdtに流れる電流を増大させ、逆に前記エミッタ電圧よりも前記ＦＢ電圧が高いときには前記トランジスタＱdtに流れる電流を減少させる。
　また前記トランジスタＱdtのコレクタには、一対のトランジスタＭ１,Ｍ２により構成されたカレントミラー回路が設けられている。このカレントミラー回路を介して前記トランジスタＱdtに流れる電流に比例する電流が、前記トランジスタＭ２から出力される。そしてこのカレントミラー回路のトランジスタＭ２を、前記デッドタイム回路３の定電流源Ｉchgと並列に設けられる電流源として用いることを特徴としている。即ち、デッドタイム調整回路９ａのカレントミラー回路は、前記トランジスタＱdtに流れる電流に比例する電流を前記定電流源Ｉchgに加えることで、前記充放電コンデンサＣdtに対する充電電流を増やす役割を担う。
　このように構成されたデッドタイム調整回路９ａによれば、前記トランジスタＱdtのエミッタ電圧に比較して前記ＦＢ電圧が高いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を増大させることで、前記定電流源Ｉchgから供給される電流に加える電流量を大きく増加させる。すると前記充放電コンデンサＣdtに対する充電電流が多く設定され、図８のタイミングｔ11に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは急激に増大する。そしてタイミングｔ12に示すように該充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が短くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが狭くなる。
　これに対して前記トランジスタＱdtのエミッタ電圧に比較して前記ＦＢ電圧が低いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を減少させることで、前記定電流源Ｉchgから供給される電流に加える電流量を減少させる。すると前記充放電コンデンサＣdtに対する充電電流が、前述したＦＢ電圧が高い場合よりも少なく設定され、図８のタイミングｔ13に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは緩やかに増大する。そしてタイミングｔ14に示すように前記充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が長くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが広くなる。
　換言すれば上述した如く構成されたデッドタイム調整回路９ａの差動増幅器ＯＰと、該差動増幅器ＯＰにより駆動されるトランジスタＱdtは、前記ＦＢ電圧に応じて該トランジスタＱdtに流れる電流を調整する。そしてデッドタイム調整回路９ａは、前記ＦＢ電圧が高いときには出力電流を増大させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を増やする。逆に前記ＦＢ電圧が高いときには前記デッドタイム調整回路９ａは、出力電流を減少させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を減らす。
　このようなデッドタイム調整回路９ａを備え、デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを前記出力電圧Ｖoutに応じて、具体的には前記ＦＢ電圧に応じて調整するように構成したスイッチング電源装置によれば、従来のスイッチング電源装置に見られた不具合を招来することがない。即ち、図９にその動作波形図を示すように、出力電圧Ｖoutに応じたＦＢ電圧により前記デッドタイム信号のパルス幅Ｔdtが調整される。従ってパルス幅Ｔdtが固定されたデッドタイム信号を用いる従来のスイッチング電源装置のように、前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングよりも遅れて、該スイッチング素子Ｑ１,Ｑ２がオン駆動されることはない。また前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前に、該スイッチング素子Ｑ１,Ｑ２がオン駆動される等の不具合が生じることがない。
　従ってこの第２の実施形態に係るスイッチング電源装置においても、先の実施形態と同様にその構成部品の経年変化や特性のバラつきに拘わることなく前記スイッチング素子Ｑ１,Ｑ２での電力変換の無効時間を極力抑えることができる。更には前記スイッチング素子Ｑ１,Ｑ２での損失を低減して電力変換効率を高めることができる。しかもＦＢ電圧に応じてデッドタイム信号のパルス幅Ｔdtを調整すると言う簡易な構成にて電力変換効率を高めることができる上、デッドタイム調整回路９ａの構成も前述したように簡素である。従って該デッドタイム調整回路９ａを含む駆動制御回路Ａの集積回路化が容易であり、その実用的利点が多大である。更にはスイッチング周波数の高周波数化に伴う前記デッドタイム信号の設計仕様も大幅に緩和することができる等の効果が奏せられる。
　ところで上述した第１および第２の実施形態は、共振型コンバータを構築したスイッチング電源装置に適用したものであるが、本発明は同期整流昇圧型コンバータを構築したスイッチング電源装置にも同様に適用することができる。
　図１０は本発明の第３の実施形態に係るスイッチング電源装置の概略構成図であり、該スイッチング電源装置は同期整流昇圧型コンバータにより構築されている。この同期整流昇圧型コンバータは、直流電圧源ＢにインダクタＬを介して接続されてオン動作により前記インダクタＬに電力を蓄える第１のスイッチング素子Ｑ１と、この第１のスイッチング素子Ｑ１のオフ時にオン動作して前記インダクタＬに蓄えられた電力を該インダクタＬの共振を利用して出力コンデンサＣoutに転送して出力電圧Ｖoutを得る第２のスイッチング素子Ｑ２を備えて構成される。
　これらの第１および第２のスイッチング素子Ｑ１,Ｑ２は、前述した各実施形態と同様に前記駆動制御回路Ａにより交互にオン・オフ駆動される。尚、図１０に示す同期整流昇圧型コンバータにおいては、分圧抵抗Ｒａ,Ｒｂを介して出力電圧Ｖoutを分圧して検出し、例えばフォトカプラからなるフィードバック回路Ｆを介して前記駆動制御回路Ａにフィードバックする前記ＦＢ電圧を生成するように構成されている。また前記駆動制御回路Ａには、例えば前述した各実施形態と同様に、分圧抵抗Ｒ１,Ｒ２を用いて入力電圧Ｖinを分圧して検出したＢＯ電圧が入力される。
　このように同期整流昇圧型コンバータを構築したスイッチング電源装置においても、スイッチング素子Ｑ１,Ｑ２を最適なタイミングでオン・オフ駆動して電力変換効率を高めることが必要である。従って前述したデッドタイム信号のパルス幅Ｔdtを最適化する必要があることは、前述した共振型コンバータを構築するスイッチング電源装置と同様である。従ってこの実施形態における駆動制御回路Ａもまた、前記各実施形態と同様に、図３または図７に示すように構成されたデッドタイム回路３およびデッドタイム調整回路９,９ａを備えて実現される。
　そして前記デッドタイム回路３およびデッドタイム調整回路９,９ａを備えた駆動制御回路Ａにより前記各スイッチング素子Ｑ１,Ｑ２をオン・オフ駆動することで、先の各実施形態と同様に該スイッチング素子Ｑ１,Ｑ２での電力変換の無効時間を極力抑えることができる。更には該スイッチング素子Ｑ１,Ｑ２での損失を低減して電力変換効率を高めることが可能となる。従って先の各実施形態と同様な効果を奏することができる。
　尚、本発明は上述した各実施形態に限定されるものではない。例えば前記駆動制御回路Ａにより、ローサイド側の第１のスイッチング素子Ｑ１とハイサイド側の第２のスイッチング素子Ｑ２を交互にオン・オフ駆動して電圧制御出力を得るスイッチング回路であれば、本発明を同様に適用することができる。具体的には電動機を駆動するインバータや昇降圧チョッパ回路、更にはインバータ形蛍光灯の駆動回路部や無停電電源装置（ＵＰＳ）における充電・放電回路部等の駆動制御回路として幅広く適用することができる。
　またＢＯ電圧に基づいてデッドタイム信号のパルス幅Ｔdtを調整するか、或いはＢＦＦＢ電圧に基づいてデッドタイム信号のパルス幅Ｔdtを調整するかは、その仕様に応じて決定すれば十分である。更には上記パルス幅Ｔdtの調整幅についてもスイッチング素子Ｑ１,Ｑ２の特性等に応じて決定すれば良い。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
　Ｑ１　第１のスイッチング素子
　Ｑ２　第２のスイッチング素子
　Ａ　駆動制御回路
　Ｃout　出力コンデンサ
　１　スイッチング電源装置
　２　出力制御回路
　３デッドタイム回路
　４　駆動信号生成回路
　７　レベルシフト回路
　９,９ａ　デッドタイム調整回路
　ＣＰ　比較器
　Ｉchg　定電流源
　Ｃdt　充放電コンデンサ
　Ｑchg　充電スイッチ
　Ｑdis　放電スイッチ
　ＮＯＲ　ノア回路
　ＯＰ　差動増幅器
　Ｑdt　トランジスタ
　Ｍ１,Ｍ２,Ｍ３,Ｍ４　トランジスタ（カレントミラー回路）

Claims (7)

  1. 　第１のスイッチング素子により直流入力電力をスイッチングしてインダクタに蓄え、第２のスイッチング素子により上記インダクタに蓄えた電力を該インダクタの共振を利用して出力コンデンサに転送して直流出力電力を得る共振型電力変換装置本体と、
    　前記第１および第２のスイッチング素子を交互にオン・オフ駆動して前記インダクタを共振させる駆動制御回路と、
    　前記出力コンデンサの出力電圧を検出し、その検出情報を前記駆動制御回路に帰還して該駆動制御回路の動作を制御するフィードバック回路とを具備し、
    　前記駆動制御回路は、前記フィードバック回路から帰還される検出情報に応じたパルス幅の出力制御信号を生成する出力制御回路と、
    　出力制御信号に基づいて前記第１および第２のスイッチング素子の一方のターンオフ・タイミングを基準として、他方のスイッチング素子のターンオン・タイミングを規定するデッドタイム信号を生成するデッドタイム回路と、
    　前記出力制御信号と前記デッドタイム信号とに従って前記第１および第２のスイッチング素子のオン時間をそれぞれ規定する第１および第２の出力信号をそれぞれ生成する出力信号生成回路と、
    　前記直流入力電力の電圧または前記コンデンサの出力電圧に応じて前記デッドタイム信号の時間幅を変化させて前記第１および第２のスイッチング素子のターンオン・タイミングを調整するデッドタイム調整回路と
    を具備したことを特徴とするスイッチング電源装置。
  2. 　前記共振型電力変換装置本体は、直流電圧源にコンデンサを介して絶縁トランスの一次巻線を接続して該絶縁トランスのリーケージインダクタンスと前記コンデンサとにより形成した直列共振回路と、
    　前記駆動制御回路により駆動され、オン時に前記直流電圧源からの入力電圧を前記直列共振回路に印加する第１のスイッチング素子と、
    　前記直列共振回路に並列接続され、前記第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記直列共振回路の電流路を形成する第２のスイッチング素子と、
    　前記絶縁トランスの二次巻線側に生起された電力を整流するダイオード、およびこのダイオードを介して整流された電力を平滑化して出力する出力コンデンサとを備えた共振型コンバータからなる請求項１に記載のスイッチング電源装置。
  3. 　前記共振型電力変換装置本体は、直流電圧源に共振用リアクトルを介して接続され、前記駆動制御回路により駆動されてオン時に前記直流電圧源からの入力電圧を共振用リアクトルに印加する第１のスイッチング素子と、
    　この第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記共振用リアクトルに蓄積された電力エネルギーを出力コンデンサに転送する第２のスイッチング素子とを備えた同期整流昇圧型コンバータからなる請求項１に記載のスイッチング電源装置。
  4. 　前記出力信号生成回路は、前記出力制御信号がオフであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立上がりをオフトリガーとするパルス幅の第１の出力信号を生成すると共に、前記出力制御信号がオンであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立上がりをオフトリガーとするパルス幅の第２の出力信号を生成するものである請求項１に記載のスイッチング電源装置。
  5. 　前記デッドタイム回路は、前記出力制御信号がオフであるときに充電されるコンデンサの充電電圧を比較基準電圧と比較する比較器を備え、前記出力制御信号の立下りタイミングから前記比較器の出力信号が反転するまでの期間に亘るパルス幅のデッドタイム信号を生成するものであって、
    　前記デッドタイム調整回路は、前記入力電圧または前記出力電圧に応じて前記コンデンサの充電電流を調整して前記デッドタイム信号のパルス幅を変化させるものである請求項１に記載のスイッチング電源装置。
  6. 　前記デッドタイム調整回路は、前記入力電圧が高いときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定し、前記入力電圧が低いときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定するものである請求項５に記載のスイッチング電源装置。
  7. 　前記デッドタイム調整回路は、前記出力電圧が高いときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定し、前記出力電圧が低いときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定するものである請求項５に記載のスイッチング電源装置。
PCT/JP2013/072477 2012-08-27 2013-08-22 スイッチング電源装置 WO2014034530A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380014697.1A CN104205596B (zh) 2012-08-27 2013-08-22 开关电源装置
US14/483,591 US9647566B2 (en) 2012-08-27 2014-09-11 Switching power supply apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012187071A JP6069957B2 (ja) 2012-08-27 2012-08-27 スイッチング電源装置
JP2012-187071 2012-08-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/483,591 Continuation US9647566B2 (en) 2012-08-27 2014-09-11 Switching power supply apparatus

Publications (1)

Publication Number Publication Date
WO2014034530A1 true WO2014034530A1 (ja) 2014-03-06

Family

ID=50183345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072477 WO2014034530A1 (ja) 2012-08-27 2013-08-22 スイッチング電源装置

Country Status (4)

Country Link
US (1) US9647566B2 (ja)
JP (1) JP6069957B2 (ja)
CN (1) CN104205596B (ja)
WO (1) WO2014034530A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647566B2 (en) 2012-08-27 2017-05-09 Fuji Electric Co., Ltd. Switching power supply apparatus
CN112821775A (zh) * 2021-02-04 2021-05-18 深圳市必易微电子股份有限公司 有源钳位反激电路及相关控制电路和控制方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014120242A1 (en) * 2013-02-01 2014-08-07 Analogic Corporation Wide power range resonant coverter
CN104600963B (zh) * 2014-12-30 2020-10-09 上海贝岭股份有限公司 一种开关电源输出电压双模检测电路
US10833617B2 (en) * 2015-04-13 2020-11-10 Mitsubishi Electric Corporation Motor drive apparatus and refrigeration cycle apparatus
US9729061B2 (en) * 2015-07-08 2017-08-08 Qualcomm Incorporated Boost regulator having adaptive dead time
US9729073B1 (en) * 2016-02-05 2017-08-08 Power Forest Technology Corporation Power conversion apparatus
JP6938854B2 (ja) * 2016-05-10 2021-09-22 富士電機株式会社 スイッチング電源装置
JP6707003B2 (ja) * 2016-09-14 2020-06-10 ローム株式会社 スイッチ駆動回路及びこれを用いたスイッチング電源装置
US10110137B1 (en) * 2017-04-13 2018-10-23 Semiconductor Components Industries, Llc Automatic control of synchronous rectifier turn-off threshold
DE102017110927A1 (de) * 2017-05-19 2018-11-22 Infineon Technologies Austria Ag Sperrwandlersteuerung, Sperrwandler und Verfahren zum Betreiben des Sperrwandlers
JP7102265B2 (ja) * 2018-07-02 2022-07-19 新電元工業株式会社 スイッチング電源およびスイッチング電源制御回路
CN111162677B (zh) * 2018-11-07 2023-11-28 罗姆股份有限公司 电源控制装置、以及llc谐振变换器
JP7364506B2 (ja) 2020-03-18 2023-10-18 ローム株式会社 電力変換装置
US11876453B2 (en) * 2021-01-25 2024-01-16 Richtek Technology Corporation Switching converter circuit and driver circuit having adaptive dead time thereof
CN114928260A (zh) * 2021-02-10 2022-08-19 华为数字能源技术有限公司 一种用于控制变换器的控制电路、变换器及电源设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112361A (ja) * 1989-09-21 1991-05-13 Mels Corp インバータ駆動回路
JPH10136647A (ja) * 1996-11-01 1998-05-22 Toshiba Corp 電源回路
US5886884A (en) * 1996-10-29 1999-03-23 Korea Electrotechnology Research Institute Passive ripple filter for zero voltage-zero current switched full-bridge DC/DC converters
JPH11275866A (ja) * 1998-03-25 1999-10-08 Shindengen Electric Mfg Co Ltd 三相整流器力率改善回路の制御方式
JP2002101655A (ja) * 2000-09-25 2002-04-05 Canon Inc スイッチング電源装置
JP2003134817A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Works Ltd 電源装置
JP2005261091A (ja) * 2004-03-12 2005-09-22 New Japan Radio Co Ltd デッドタイム発生回路
JP2007151271A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
JP2007535286A (ja) * 2004-02-20 2007-11-29 インターナショナル レクティファイアー コーポレイション デッドタイムと関連づけられたパワーロスを最小化する装置および方法
JP2009141564A (ja) * 2007-12-05 2009-06-25 Toshiba Corp 半導体装置
JP2011223065A (ja) * 2010-04-02 2011-11-04 Minebea Co Ltd 負荷駆動装置およびその制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018467A (en) * 1999-07-28 2000-01-25 Philips Electronics North America Corporation Resonant mode power supply having an efficient low power stand-by mode
JP2001258269A (ja) * 2000-03-15 2001-09-21 Kawasaki Steel Corp ソフトスイッチングｄｃ−ｄｃコンバータ
JP4391314B2 (ja) * 2004-05-10 2009-12-24 パナソニック株式会社 高周波加熱装置
KR101252532B1 (ko) * 2007-07-06 2013-04-09 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 동기식 프리휠링 ｍｏｓｆｅｔ를 구비한 부스트 및 업다운 스위칭 레귤레이터
CN101686015B (zh) * 2008-09-23 2011-12-28 台达电子工业股份有限公司 具有主动箝位电路的正-反激变换器
JP5447507B2 (ja) * 2009-04-14 2014-03-19 株式会社村田製作所 スイッチング電源装置
CN201846233U (zh) * 2010-08-06 2011-05-25 东南大学 死区时间自适应控制的开关级电路
US8817498B2 (en) * 2011-05-25 2014-08-26 Fairchild Semiconductor Corporation Hybrid control techniques for series resonant converter
JP5942350B2 (ja) * 2011-07-07 2016-06-29 富士電機株式会社 スイッチング電源装置およびその制御装置
JP6069957B2 (ja) 2012-08-27 2017-02-01 富士電機株式会社 スイッチング電源装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112361A (ja) * 1989-09-21 1991-05-13 Mels Corp インバータ駆動回路
US5886884A (en) * 1996-10-29 1999-03-23 Korea Electrotechnology Research Institute Passive ripple filter for zero voltage-zero current switched full-bridge DC/DC converters
JPH10136647A (ja) * 1996-11-01 1998-05-22 Toshiba Corp 電源回路
JPH11275866A (ja) * 1998-03-25 1999-10-08 Shindengen Electric Mfg Co Ltd 三相整流器力率改善回路の制御方式
JP2002101655A (ja) * 2000-09-25 2002-04-05 Canon Inc スイッチング電源装置
JP2003134817A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Works Ltd 電源装置
JP2007535286A (ja) * 2004-02-20 2007-11-29 インターナショナル レクティファイアー コーポレイション デッドタイムと関連づけられたパワーロスを最小化する装置および方法
JP2005261091A (ja) * 2004-03-12 2005-09-22 New Japan Radio Co Ltd デッドタイム発生回路
JP2007151271A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
JP2009141564A (ja) * 2007-12-05 2009-06-25 Toshiba Corp 半導体装置
JP2011223065A (ja) * 2010-04-02 2011-11-04 Minebea Co Ltd 負荷駆動装置およびその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647566B2 (en) 2012-08-27 2017-05-09 Fuji Electric Co., Ltd. Switching power supply apparatus
CN112821775A (zh) * 2021-02-04 2021-05-18 深圳市必易微电子股份有限公司 有源钳位反激电路及相关控制电路和控制方法

Also Published As

Publication number Publication date
US20140376275A1 (en) 2014-12-25
CN104205596B (zh) 2017-08-15
US9647566B2 (en) 2017-05-09
CN104205596A (zh) 2014-12-10
JP2014045595A (ja) 2014-03-13
JP6069957B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
JP6069957B2 (ja) スイッチング電源装置
JP6069958B2 (ja) スイッチング電源装置
JP5230181B2 (ja) エネルギー伝達装置およびエネルギー伝達制御用半導体装置
US8665611B2 (en) Controller for a resonant switched-mode power converter
US8582321B2 (en) Resonant converters and burst mode control method thereof
US8576587B2 (en) Predictive synchronous rectification controller, switching power converter with predictive synchronous rectification controller and controlling method thereof
US8456868B2 (en) Controller for a resonant switched-mode power converter
US20160181925A1 (en) Bidirectional dc-dc converter
JP5463787B2 (ja) スイッチング電源装置およびスイッチング電源制御回路
US9787204B2 (en) Switching power supply device
US20140043863A1 (en) Novel control method to reduce switching loss on mosfet
US9641082B2 (en) Systems and methods for zero voltage switching in power conversion systems
US20100220500A1 (en) Power converter and method for controlling power converter
TW201427257A (zh) 主動箝制電路
JP5278224B2 (ja) スイッチング電源装置、およびスイッチング電源制御回路
US8824171B2 (en) Hold-up time extending circuit and converter including the same
JP6012822B1 (ja) 電力変換装置
US11139734B2 (en) DC/DC power converter
WO2019225262A1 (ja) トーテムポール型単相ｐｆｃコンバータ
JP2013236428A (ja) 直流変換装置
Li et al. Dual-frequency on-off control for a 20 MHz class E DC-DC converter
Oliveira et al. A lossless commutation PWM two level forward converter
CA3062530C (en) Dc/dc power converter
Baek et al. Gate driving method for synchronous rectifiers in phase-shifted full-bridge converter
CN117439414A (zh) 使用辅助开关的有源降压切换

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13832443

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13832443

Country of ref document: EP

Kind code of ref document: A1