JP5942350B2 - スイッチング電源装置およびその制御装置 - Google Patents

Description

本発明はスイッチング電源装置およびその制御装置に関し、特に起動時または負荷急変時におけるハードスイッチングまたは貫通電流の発生を抑制したスイッチング電源装置およびその制御装置に関する。

高効率・低ノイズを実現するスイッチング電源装置として、インダクタンスおよびコンデンサによる直列共振動作を利用してソフトスイッチングを行わせる電流共振タイプのものが知られている。

図１２は一般的な電流共振タイプのスイッチング電源装置の構成例を示す図である。
このスイッチング電源装置は、直列に接続してスイッチング回路を形成するハイサイドのスイッチＱａおよびローサイドのスイッチＱｂを備え、このスイッチング回路は、直流電源Ｅｄに並列に接続されている。スイッチＱａ，Ｑｂは、それぞれ逆並列接続のボディダイオードＤａ，Ｄｂを内蔵している。ローサイドのスイッチＱｂは、トランスＴの一次側の巻線Ｐ１と共振コンデンサＣｒとの直列回路が並列に接続されている。ここで、トランスＴのリーケージインダクタンスおよび共振コンデンサＣｒが、直列共振回路を形成する。

トランスＴの二次側の巻線Ｓ１，Ｓ２は、ダイオードＤ１，Ｄ２および平滑コンデンサＣｏを有する全波整流平滑回路が接続され、この全波整流平滑回路の出力には、負荷Ｒｏが接続される。全波整流平滑回路の出力は、スイッチＱａ，Ｑｂのオン・オフ制御を行う回路、すなわち、誤差増幅回路１、電圧制御発振回路（ＶＣＯ）２、制御回路３および駆動回路４に接続されている。

このスイッチング電源装置では、スイッチＱａ，Ｑｂがともにオフとなるデッドタイムを設け、約５０％のデューティ比で交互にオン・オフを繰り返す。これにより、トランスＴの一次側の巻線Ｐ１と二次側の巻線Ｓ１，Ｓ２との間のリーケージインダクタンスおよび共振コンデンサＣｒが電流共振動作を行い、トランスＴの一次側から二次側へ電力を送ることになる。トランスＴの二次側の出力は、ダイオードＤ１，Ｄ２で整流され、平滑コンデンサＣｏで平滑にされて直流の出力電圧となる。この出力電圧は、誤差増幅回路１によって検出され、この出力電圧を基にして電圧制御発振回路２がその発振周波数を制御し、制御回路３および駆動回路４が二つのスイッチＱａ，Ｑｂを交互にオン・オフ制御することで、出力電圧を安定化している。

この電流共振タイプのメリットの１つは、スイッチＱａ，ＱｂのボディダイオードＤａ，Ｄｂを利用してソフトスイッチングを実現していることである。すなわち、ハイサイドのスイッチＱａがオフ、ローサイドのスイッチＱｂがオンして電流Ｉ＿Ｑｂが図に示す向きに流れているときに、ローサイドのスイッチＱｂがオフすると、その電流Ｉ＿Ｑｂは、ハイサイドのスイッチＱａのボディダイオードＤａを流れるようになる。ボディダイオードＤａに電流が流れているとき、スイッチＱａとＱｂの間の電圧Ｖｓは、直流電源Ｅｄの電圧Ｖｉとほぼ等しくなっているので、この間にスイッチＱａをオンしても、スイッチＱａの両端電圧が急変することはなく、ゼロ電圧スイッチング（ＺＶＳ：Zero Voltage Switching）を実現している。同様に、ハイサイドのスイッチＱａに流れていた電流Ｉ＿ＱａがローサイドのスイッチＱｂのボディダイオードＤｂに転流したとき、スイッチＱａとＱｂの間の電圧Ｖｓは、グランド電圧とほぼ等しくなる。したがって、ボディダイオードＤｂに電流が流れている間にスイッチＱｂをオンしても、スイッチＱｂの両端電圧が急変することはないので、ゼロ電圧スイッチングとなる。

しかし、スイッチＱａとＱｂの間の電圧Ｖｓが直流電源Ｅｄの電圧Ｖｉとグランド電圧との間の電圧であるときにスイッチＱａまたはスイッチＱｂがターンオンしてしまうと、ハードスイッチングとなる。この場合、スイッチＱａ，Ｑｂを流れる電流およびスイッチＱａ，Ｑｂの両端電圧が急変するため、それに起因するノイズが出たり、スイッチＱａ，Ｑｂの電力損失が増えたりすることになる。さらに、スイッチＱａのボディダイオードＤａに電流が流れているときに、ローサイドのスイッチＱｂがターンオンしてしまうと、ボディダイオードＤａの逆回復時間の間、直流電源ＥｄからボディダイオードＤａを介してスイッチＱｂの方向に貫通電流が流れる。この貫通電流は、瞬間的に大電流となることがあるので、スイッチＱａ，Ｑｂを破壊してしまう虞がある。

以上のハードスイッチングおよび貫通電流に対する対策として、幾つか提案されている。たとえば、共振回路を流れる電流を検出することでボディダイオードに電流が流れている状態を検出し、この状態を検出している間は、二つのスイッチをターンオンまたはオフさせるような駆動信号を生成しないようにしたものがある（たとえば、特許文献１参照）。また、起動直後にローサイドのスイッチをターンオンする信号のオン幅を長くし、ローサイドのスイッチを流れる電流がマイナスの期間は、ハイサイドのスイッチをターンオンしないことで、貫通電流の発生を防止するものがある（たとえば、特許文献２参照）。または、起動直後にはハイサイドのスイッチのみをオン・オフさせて通常の共振動作ができる程度に共振コンデンサを充電してから二つのスイッチによるスイッチングを行うようにしたものがある（たとえば、特許文献３参照）。さらに、二つのスイッチの間の点の電圧を直接検出して、ハードスイッチングおよび貫通電流の両方に対して対策したものがある（たとえば、特許文献４参照）。または、二つのスイッチの間の点の電圧を直接検出して、貫通電流に対して対策したものがある（たとえば、特許文献５参照）。

特開２００５−５１９１８号公報 特開２０１０−４５９６号公報 特開２００９−２７８０３号公報 特表２００７−５２７１９０号公報 特開２００７−６６１４号公報

しかしながら、特許文献１に記載の構成では、共振回路の中に電流検出用の抵抗を入れる必要があるため、その抵抗による電力損失が問題となる。また、特許文献２に記載の構成では、起動直後のターンオン信号のオン幅を調整する構成なので、動作開始時しか対応できず、対応範囲が限定される。特許文献３に記載の構成でも、共振コンデンサを充電した後、共振動作をさせるものであるので、対応範囲は、動作開始直後に限定される。特許文献４および特許文献５に記載の構成では、スイッチ間の高い電圧を検出する必要があるので、高耐圧素子を含む制御系の回路を構成するとなると、回路規模が大きくなってしまう、制御回路を半導体集積回路（ＩＣ）で構成する場合は端子の構成に悪影響を与える、などの問題点があった。

本発明はこのような点に鑑みてなされたものであり、動作開始直後に限定されることがなく、回路規模が大きくならずにハードスイッチングおよび／または貫通電流の発生を抑制することができるスイッチング電源装置およびその制御装置を提供することを目的とする。

本発明では上記の課題を解決するために、直流電源の両端に接続されそれぞれ逆並列接続のボディダイオードを有した直列接続の第１のスイッチおよび第２のスイッチと、これら第１のスイッチまたは第２のスイッチの両端に接続され、共振コンデンサとトランスの一次側の巻線を含む共振インダクタンスとを直列に接続した直列共振回路とを備えたスイッチング電源装置およびその制御装置が提供される。

トランスは、その一次側の巻線の両端の電圧の変化を検出する補助巻線を備え、この一次側の巻線の両端の電圧変化を検出する部分に高耐圧素子を必要としない構成にしている。補助巻線が検出した電圧は、微分検出回路に入力され、ここで、補助巻線が検出した検出電圧を微分して、その検出電圧の反転開始タイミングまたは反転終了タイミングを検出する。これにより、ボディダイオードの転流を確認し、その後、検出されたタイミングを表す信号がデッドタイム調整回路に入力される。デッドタイム調整回路は、第１のスイッチまたは第２のスイッチをターンオフするタイミングの第１のトリガ信号を受けた後に検出されたタイミングの信号に対して、所定時間遅延してデッドタイムを調整する。遅延された信号は、第１のスイッチまたは第２のスイッチをターンオンするタイミングの第２のトリガ信号となる。

スイッチング電源装置が微分検出回路およびデッドタイム調整回路を有する制御装置を備えたことで、補助巻線が検出した検出電圧の反転開始タイミングまたは反転終了タイミングの検出によってボディダイオードの転流を確認できる。また、反転のタイミングの検出から所定時間待つことによって、デッドタイムが調整される。

上記構成のスイッチング電源装置およびその制御装置は、ボディダイオードに電流が流れていないことを検出してから所定時間待つようデッドタイムを調整した。これにより、ハードスイッチングおよび／または貫通電流の発生が確実に抑制できるという利点がある。

本実施の形態に係るスイッチング電源装置の構成を示す図である。 誤差増幅回路の構成例を示す回路図である。 誤差増幅回路の出力特性を示す図である。 電圧制御発振回路の周波数特性を示す図である。 制御回路の構成例を示す回路図である。 微分検出回路の構成例を示す回路図である。 デッドタイム調整回路の構成例を示す回路図である。 最大発振周波数近傍のときのノーマルモードで見られる要部波形を示すタイミングチャートである。 最大発振周波数近傍のときの貫通電流モードで見られる要部波形を示すタイミングチャートである。 変形例での最大発振周波数近傍のときのノーマルモードで見られる要部波形を示すタイミングチャートである。 変形例での最大発振周波数近傍のときの貫通電流モードで見られる要部波形を示すタイミングチャートである。 一般的な電流共振タイプのスイッチング電源装置の構成例を示す図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は本実施の形態に係るスイッチング電源装置の構成を示す図である。
このスイッチング電源装置は、ここでは、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とした二つのスイッチＱａ，Ｑｂを備え、スイッチＱａ，Ｑｂは、それぞれ逆並列接続のボディダイオードＤａ，Ｄｂを内蔵している。ハイサイドのスイッチＱａのドレイン端子は、直流電源Ｅｄの正極端子に接続され、スイッチＱａのソース端子は、ローサイドのスイッチＱｂのドレイン端子に接続され、スイッチＱｂのソース端子は、直流電源Ｅｄの負極端子に接続されている。ハイサイドのスイッチＱａおよびローサイドのスイッチＱｂは、このように直列に接続してスイッチング回路を形成している。直流電源Ｅｄは、たとえば商用交流電源を整流して平滑することによって生成することができる。

ハイサイドのスイッチＱａとローサイドのスイッチＱｂとの接続点は、トランスＴ１の一次側における巻線Ｐ１の一方の端子に接続され、巻線Ｐ１の他方の端子は、共振コンデンサＣｒの一方の端子に接続されている。共振コンデンサＣｒの他方の端子は、スイッチＱｂのソース端子および直流電源Ｅｄの負極端子に接続されている。ここで、トランスＴ１における一次側のリーケージインダクタンスおよび共振コンデンサＣｒは、直列共振回路を形成する。トランスＴ１は、また、その一次側に補助巻線Ｐ２を有している。

トランスＴ１は、その二次側に直列接続された二つの巻線Ｓ１，Ｓ２を有している。巻線Ｓ１の一方の端子は、ダイオードＤ１のカソード端子に接続され、巻線Ｓ２の一方の端子は、ダイオードＤ２のカソード端子に接続され、ダイオードＤ１，Ｄ２のアノード端子は、ともに接続され、接地されている。巻線Ｓ１とＳ２との接続点である二次側巻線のセンタータップは、平滑コンデンサＣｏの正極端子に接続され、平滑コンデンサＣｏの負極端子は、接地されている。ダイオードＤ１，Ｄ２および平滑コンデンサＣｏは、全波整流平滑回路を形成し、出力電圧Ｖｏを出力するスイッチング電源装置の出力回路を形成し、これには、負荷Ｒｏが接続される。

スイッチング電源装置は、さらに、出力電圧Ｖｏを基にスイッチＱａ，Ｑｂのオン・オフ制御を行う回路、すなわち、誤差増幅回路１、電圧制御発振回路２、制御回路３および駆動回路４を備えている。スイッチング電源装置は、また、補助巻線Ｐ２の信号Ｖｐ２を基にスイッチＱａ，Ｑｂのデッドタイムを調整するための微分検出回路５およびデッドタイム調整回路６を備えている。

この構成のスイッチング電源装置によれば、スイッチＱａとＱｂとの接続点の電圧Ｖｓ（以下、スイッチＱａ，Ｑｂ間の電圧Ｖｓともいう。）の変化をトランスＴ１に設けた補助巻線Ｐ２を使用してモニタする。なお、厳密にいえば、トランスＴ１の一次側巻線Ｐ１の両端電圧である（Ｖｓ−（Ｐ１とＣｒとの接続点の電位））をモニタするのであるが、共振電流が２つのボディダイオードＤａ，Ｄｂ間で転流するときは、Ｖｓの変化が急激であるのに対し、Ｐ１とＣｒとの接続点の電位の変化は無視できるので、まさに電圧Ｖｓの変化をモニタすることができる。

すなわち、共振電流の向きが、ボディダイオードＤａオン、ボディダイオードＤｂオフとなる向きのときは、ボディダイオードＤａがオンしているため電圧Ｖｓは直流電源Ｅｄの電圧Ｖｉにほぼ等しい。ここで共振電流の向きが逆転すると、ボディダイオードＤａがオフし、共振電流がスイッチＱａとＱｂとの間に接続されている浮遊容量を放電して電圧Ｖｓが急速に低下し、電圧Ｖｓが接地電位よりダイオードの順方向電圧だけ低い電圧になるとボディダイオードＤｂがオンし、その後は電圧Ｖｓがほぼ接地電位となる状態が継続する。この後、共振電流の向きが再度逆転すると、ボディダイオードＤｂがオフし、共振電流が浮遊容量を充電して、電圧ＶｓがボディダイオードＤａをオンさせる電圧まで急速に上昇する。

微分検出回路５は、補助巻線Ｐ２の出力である信号Ｖｐ２の反転開始タイミングまたは反転終了タイミングを検出する。デッドタイム調整回路６は、信号Ｖｐ２の反転開始タイミングまたは反転終了タイミングから一定の遅延をした後、スイッチＱａまたはスイッチＱｂをターンオンさせる信号Ｏｎ＿ｔｒｇを生成する。これにより、スイッチＱａおよびスイッチＱｂの一方がターンオフしてから他方がターンオンするまで、必要なデッドタイムが確保されるため、ハードスイッチングおよび／または貫通電流の発生を抑制することができる。以下、このスイッチング電源装置の構成について詳細に説明する。

図２は誤差増幅回路の構成例を示す回路図、図３は誤差増幅回路の出力特性を示す図、図４は電圧制御発振回路の周波数特性を示す図である。
誤差増幅回路１は、図２に示したように、差動入力を有し、差動入力電圧を電流に変換するオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ：Operational Transconductance Amplifier）１１を備えている。このＯＴＡ１１の反転入力には、出力電圧Ｖｏまたはその分圧が入力され、非反転入力には、基準電圧源１２が出力する基準電圧Ｖｒｅｆが入力されている。ＯＴＡ１１の出力は、コンデンサＣｅｒｒの一方の端子が接続され、コンデンサＣｅｒｒの他方の端子は、接地されている。ＯＴＡ１１の出力は、また、ＮチャネルＭＯＳトランジスタＮＭｒｓｔのドレイン端子が接続されている。このトランジスタＮＭｒｓｔのソース端子は、接地され、ゲート端子は、図示しない初期リセット信号生成回路の出力に接続されている。

誤差増幅回路１では、ＯＴＡ１１が出力電圧Ｖｏまたはその分圧であるＫ・Ｖｏ（Ｋは、１以下の定数）を基準電圧Ｖｒｅｆと比較し、その電圧差（Ｖｒｅｆ−Ｋ・Ｖｏ）に応じた電流を出力し、コンデンサＣｅｒｒを充電する。なお、電圧差（Ｖｒｅｆ−Ｋ・Ｖｏ）が負となる場合は、電流は負となり、コンデンサＣｅｒｒを放電させる形となる。スイッチング電源装置の起動初期には、トランジスタＮＭｒｓｔのゲート端子に初期リセット信号が供給され、トランジスタＮＭｒｓｔをオンにする。これにより、コンデンサＣｅｒｒの両端電圧、すなわち誤差増幅回路１の出力電圧Ｖｅｒｒの初期値は、０となっている。

この出力電圧Ｖｅｒｒは、図３に示したように、その初期値の０から上昇していって、ＯＴＡ１１の入力電圧Ｋ・Ｖｏが基準電圧Ｖｒｅｆと等しくなるところで飽和し、一定の値に落ち着く。

また、電圧制御発振回路２は、誤差増幅回路１の出力電圧Ｖｅｒｒを入力とし、出力電圧Ｖｅｒｒの変化に対して発振周波数が図４に示すように最大値ｆｍａｘと最小値ｆｍｉｎとの間で変化する周波数特性を有している。この電圧制御発振回路２は、出力電圧Ｖｅｒｒが小さいとき、直列共振回路の共振周波数ｆｏより遙かに高い周波数で発振し、出力電圧Ｖｅｒｒが大きくなるに連れて発振周波数が低くなる。電圧制御発振回路２は、また、デッドタイム調整回路６から発振するときの基準のタイミングである信号Ｏｎ＿ｔｒｇが入力され、発振された信号は、信号Ｏｆｆ＿ｔｒｇとして出力される。

ここで、電圧制御発振回路２の立ち上がりの動作を説明すると、起動直後は電圧差（Ｖｒｅｆ−Ｋ・Ｖｏ）の値が大きく、ＯＴＡ１１からコンデンサＣｅｒｒに大きな電流が流れようとする。しかし、ＯＴＡ１１の出力電圧Ｖｅｒｒの初期値は０なので、電圧制御発振回路２の発振周波数は、最大値ｆｍａｘとなる。その後、コンデンサＣｅｒｒへの充電が進んで出力電圧Ｖｅｒｒが上昇すると、発振周波数が減少していく。

そして、Ｖｒｅｆ＝Ｋ・Ｖｏとなった時点で、ＯＴＡ１１の出力電圧Ｖｅｒｒは、安定して一定となり、電圧制御発振回路２の発振周波数も、安定して一定となる。すなわち、この後、スイッチング電源装置の出力電圧Ｖｏが低下してＶｒｅｆ＞Ｋ・Ｖｏとなると、ＯＴＡ１１の出力電圧Ｖｅｒｒが増加し、電圧制御発振回路２の発振周波数が低下する。これにより、トランスＴ１の一次側から二次側に移送されるエネルギが増大し、スイッチング電源装置の出力電圧Ｖｏが上昇する。逆に、スイッチング電源装置の出力電圧Ｖｏが増加してＶｒｅｆ＜Ｋ・Ｖｏとなると、ＯＴＡ１１の出力電圧Ｖｅｒｒが減少し、電圧制御発振回路２の発振周波数が増加する。これにより、トランスＴ１の一次側から二次側に移送されるエネルギが低下し、スイッチング電源装置の出力電圧Ｖｏが低下する。このようにして、スイッチング電源装置の出力電圧Ｖｏが変動すると、電圧制御発振回路２の発振周波数は、Ｖｒｅｆ＝Ｋ・Ｖｏとなるようフィードバック制御されることになる。

なお、スイッチング電源装置の起動時は、ＯＴＡ１１の出力電圧Ｖｅｒｒが小さく、電圧制御発振回路２の発振周波数が高いため、トランスＴ１の一次側から二次側に移送されるエネルギが小さく、スイッチング電源装置の出力電圧Ｖｏが徐々に上がる形となる。すなわち、これでソフトスタート動作が機能していることになり、そのためこのスイッチング電源装置は、ソフトスタート専用の回路を不要にしている。

図５は制御回路の構成例を示す回路図、図６は微分検出回路の構成例を示す回路図、図７はデッドタイム調整回路の構成例を示す回路図である。
制御回路３は、図５に示したように、二つの入力端子３１，３２と、Ｔ型フリップフロップ３３と、二つのＡＮＤゲート３４，３５と、二つのリセット優先のＲＳ型フリップフロップ３６，３７と、二つの出力端子３８，３９とを備えている。Ｔ型フリップフロップ３３は、その入力端子に信号Ｏｆｆ＿ｔｒｇを入力する入力端子３２が接続され、出力端子は、ＡＮＤゲート３４の一方の入力に接続され、反転出力端子は、ＡＮＤゲート３５の一方の入力に接続されている。ＡＮＤゲート３４，３５の他方の入力は、それぞれ信号Ｏｎ＿ｔｒｇを入力する入力端子３１に接続されている。ＡＮＤゲート３４の出力は、ＲＳ型フリップフロップ３６のセット入力に接続され、ＡＮＤゲート３５の出力は、ＲＳ型フリップフロップ３７のセット入力に接続されている。ＲＳ型フリップフロップ３６，３７のリセット入力は、それぞれ入力端子３２に接続されている。ＲＳ型フリップフロップ３６の出力は、出力端子３８に接続されて信号Ｈｏを出力し、ＲＳ型フリップフロップ３７の出力は、出力端子３９に接続されて信号Ｌｏを出力する。

この制御回路３では、電圧制御発振回路２から信号Ｏｆｆ＿ｔｒｇを入力し、デッドタイム調整回路６から信号Ｏｎ＿ｔｒｇを入力して、信号Ｈｏ，Ｌｏを生成し、駆動回路４に入力する。駆動回路４は、その出力がスイッチＱａ，Ｑｂの各ゲート端子に接続されており、入力された信号ＨｏからスイッチＱａの駆動信号を生成し、信号ＬｏからスイッチＱｂの駆動信号を生成して、スイッチＱａ，Ｑｂをスイッチング駆動する。

微分検出回路５は、図６に示したように、電源端子５１と、トランスＴ１の補助巻線Ｐ２に接続される入力端子５２と、抵抗Ｒ１〜Ｒ４およびコンデンサＣ１を有する微分回路とを備えている。ここで、コンデンサＣ１および抵抗Ｒ３，Ｒ４が入力端子５２に入力された信号Ｖｐ２を微分する機能を有し、他の抵抗Ｒ１，Ｒ２は、負電圧ともなる信号Ｖｐ２を常に正の電圧となる信号にレベルシフトする機能を有する。入力端子５２は、抵抗値の等しい抵抗Ｒ１，Ｒ２の直列回路を介して電源端子５１に接続され、抵抗Ｒ１，Ｒ２の共通の接続点はコンデンサＣ１の一方の端子に接続されている。これにより、接地電位を中心に変動する信号Ｖｐ２は、ＶＤＤ／２の電位を中心に変動する信号にレベルシフトされてコンデンサＣ１の一方の端子に印加される。これは、コンデンサＣ１を含む制御回路を負電源を有さない半導体集積回路で構成する場合、半導体集積回路内では負電圧の信号を扱えないためである。電源端子５１は、また、抵抗値の等しい抵抗Ｒ４および抵抗Ｒ３の直列回路を介してグランドに接続され、抵抗Ｒ３，Ｒ４の共通の接続点は、コンデンサＣ１の他方の端子に接続されている。抵抗Ｒ３，Ｒ４の共通の接続点は、この微分回路の出力を形成し、検出した信号Ｖｐ２を微分した信号Ｖｐ２＿ｄｖｄｔを出力する。また、抵抗値の等しい抵抗Ｒ３，Ｒ４により、この信号Ｖｐ２＿ｄｖｄｔはＶＤＤ／２の電位を中心に変動する信号となる。

微分検出回路５は、また、二つの比較器Ｃｏｍｐ１，Ｃｏｍｐ２と、入力端子５３，５４と、ワンショット回路５５，５６と、出力端子５７，５８とを備えている。比較器Ｃｏｍｐ１は、その反転入力に閾値Ｒｅｆ＿ｌが入力される入力端子５３が接続され、非反転入力には、微分回路の出力、すなわちコンデンサＣ１と抵抗Ｒ３，Ｒ４との接続点が接続されている。比較器Ｃｏｍｐ１の出力は、ワンショット回路５５を介して出力端子５７に接続され、ワンショット回路５５は、微分回路の出力信号が閾値Ｒｅｆ＿ｌより大きいことを示す比較器Ｃｏｍｐ１の出力信号の前縁（立ち上がり）を検出して所定のパルス幅（たとえば約５０ｎｓ（ナノ秒））の信号Ｐ２＿ｌを出力する。比較器Ｃｏｍｐ２は、その反転入力に微分回路の出力、すなわちコンデンサＣ１と抵抗Ｒ３，Ｒ４との接続点が接続され、非反転入力には、閾値Ｒｅｆ＿ｈが入力される入力端子５４が接続されている。比較器Ｃｏｍｐ２の出力は、ワンショット回路５６を介して出力端子５８に接続され、ワンショット回路５６は、微分回路の出力信号が閾値Ｒｅｆ＿ｈより小さいことを示す比較器Ｃｏｍｐ２の出力信号の前縁（立ち上がり）を検出して所定のパルス幅（たとえば約５０ｎｓ）の信号Ｐ２＿ｈを出力する。閾値Ｒｅｆ＿ｌは、電圧ＶＤＤとその半分の値との中間に設定され、閾値Ｒｅｆ＿ｈは、電圧ＶＤＤの半分の値とグランド電位との中間に設定されている。

微分検出回路５は、トランスＴ１の補助巻線Ｐ２によって生成された信号Ｖｐ２を入力している。トランスＴ１の一次側の巻線Ｐ１および補助巻線Ｐ２は、巻線比を、たとえば１００前後にしているため、信号Ｖｐ２を入力する微分検出回路５は、高耐圧素子を必要としない低電圧回路で構成できる。

デッドタイム調整回路６は、制御回路３が生成した信号Ｈｏ，Ｌｏをそれぞれ入力する入力端子６１，６２と、微分検出回路５によって検出された信号Ｐ２＿ｌ，Ｐ２＿ｈを入力する入力端子６３，６４とを備えている。デッドタイム調整回路６は、信号Ｈｏ，Ｌｏを保持し、その信号と信号Ｐ２＿ｌ，Ｐ２＿ｈとを合成して遅延した共有の信号Ｐ２＿ｈｌを出力する回路を備えている。この回路は、リセット優先のＲＳ型フリップフロップ６５，６６と、ＡＮＤゲート６７，６８と、ＯＲゲート６９と、遅延回路７０とを備えている。入力端子６１は、ＲＳ型フリップフロップ６５のセット入力およびＲＳ型フリップフロップ６６のリセット入力に接続され、入力端子６２は、ＲＳ型フリップフロップ６５のリセット入力およびＲＳ型フリップフロップ６６のセット入力に接続されている。ＲＳ型フリップフロップ６６の出力は、ＡＮＤゲート６７の一方の入力に接続され、ＡＮＤゲート６７の他方の入力には、入力端子６３が接続されている。ＲＳ型フリップフロップ６５の出力は、ＡＮＤゲート６８の一方の入力に接続され、ＡＮＤゲート６８の他方の入力には、入力端子６４が接続されている。ＡＮＤゲート６７，６８の出力は、ＯＲゲート６９の入力に接続され、ＯＲゲート６９の出力は、遅延時間Ｄｅｌａｙ１を有する遅延回路７０の入力に接続されている。遅延時間Ｄｅｌａｙ１は、たとえば約２００ｎｓに設定してある。

デッドタイム調整回路６は、また、電圧制御発振回路２から信号Ｏｆｆ＿ｔｒｇを入力する入力端子７１と、電圧制御発振回路２および制御回路３に信号Ｏｎ＿ｔｒｇを出力する出力端子７２と、デッドタイムを調整する回路とを備えている。この回路は、タイマ７３と、ＯＲゲート７４と、信号保持回路とするリセット優先のＲＳ型フリップフロップ７５，７６と、ワンショット回路７７，７８と、遅延回路７９とを備えている。入力端子７１は、タイマ７３のセット入力に接続され、タイマ７３のリセット入力は、出力端子７２に接続され、タイマ７３の出力は、ＯＲゲート７４の一方の入力に接続されている。このタイマ７３は、セット入力が入力されると約２０μｓ（マイクロ秒）のカウントを行い、カウント中にリセット入力がなければ、タイムアウト後にハイレベルの出力信号を出力するもので、約２０μｓの長さの最大デッドタイムを設定している。ＯＲゲート７４の他方の入力は、遅延回路７０の出力が接続され、ＯＲゲート７４の出力は、ＲＳ型フリップフロップ７５のセット入力に接続されている。ＲＳ型フリップフロップ７５のリセット入力は、出力端子７２に接続され、ＲＳ型フリップフロップ７５の出力は、ＲＳ型フリップフロップ７６のセット入力に接続されている。入力端子７１は、また、最小デッドタイム設定回路であるワンショット回路７７の入力に接続され、ワンショット回路７７の出力は、ＲＳ型フリップフロップ７６のリセット入力に接続されている。このワンショット回路７７では、信号Ｏｆｆ＿ｔｒｇを入力してから信号Ｏｎ＿ｔｒｇを出すまでに少なくとも待たなければならない最小デッドタイム信号Ｔｄｅａｄ（たとえば約３００ｎｓ）を設定している。ＲＳ型フリップフロップ７６の出力は、信号変換回路であるワンショット回路７８の入力に接続され、ワンショット回路７８の出力は、遅延時間Ｄｅｌａｙ２を有する遅延回路７９の入力に接続されている。遅延時間Ｄｅｌａｙ２は、たとえば約５０ｎｓに設定してある。

次に、以上のようにして構成されたスイッチング電源装置において、電圧制御発振回路２の発振周波数が最大値ｆｍａｘ近傍のとき、すなわち、軽負荷時、電源起動時、または目標電圧を変化させた直後などで発振周波数が非常に高くなっているときの動作について説明する。この場合、共振回路の共振周波数よりスイッチング周波数の方がはるかに高いため、１スイッチング周期内でのコンデンサＣｒの両端電圧の変化は無視することができ、電圧Ｖｓの変化は補助巻線Ｐ２の信号Ｖｐ２により直接検出することができる。また、ここでは、安定な共振状態にある（共振コンデンサＣｒの両端電圧の１周期の平均が直流電源Ｅｄの電圧Ｖｉの半分になる）場合をノーマルモード、安定な共振状態から外れていてハードスイッチングまたは貫通電流の生じる可能性のある場合を電流貫通モードと呼ぶ。

図８は最大発振周波数近傍のときのノーマルモードで見られる要部波形を示すタイミングチャートであり、図９は最大発振周波数近傍のときの貫通電流モードで見られる要部波形を示すタイミングチャートである。図８および図９では、上から、信号Ｏｎ＿ｔｒｇ，Ｏｆｆ＿ｔｒｇ、信号Ｈｏ，Ｌｏ、信号Ｖｐ２、信号Ｖｐ２＿ｄｖｄｔ、信号Ｐ２＿ｌ，Ｐ２＿ｈ、信号Ｐ２＿ｈｌ、および最小デッドタイム信号Ｔｄｅａｄを示している。

ノーマルモードでは、図８に示したように、スイッチＱａ，Ｑｂをオン・オフ駆動する信号Ｈｏ，Ｌｏは、信号Ｏｎ＿ｔｒｇ，Ｏｆｆ＿ｔｒｇに基づいて生成され、スイッチＱａ，Ｑｂのスイッチングによって信号Ｖｐ２が生成されている。信号Ｖｐ２は、スイッチＱａ，Ｑｂ間の電圧Ｖｓにほぼ比例した値を有し、デッドタイム中の共振動作により電流の向きが変化し、共振電流がボディダイオードＤａ，Ｄｂ間で転流するときに大きく変化している。図８において、微分検出回路５は、その信号Ｖｐ２の変化のうち、まず立ち上がりの時の変化を検出し、次に立ち下りの時の変化を検出している。すなわち、微分検出回路５では、まず、その微分回路が信号Ｖｐ２を微分して信号Ｖｐ２＿ｄｖｄｔを生成する。次に、比較器Ｃｏｍｐ１は、信号Ｖｐ２＿ｄｖｄｔを閾値Ｒｅｆ＿ｌと比較し、信号Ｖｐ２＿ｄｖｄｔが閾値Ｒｅｆ＿ｌより高くなると、高レベルの信号を出力する。ワンショット回路５５は、このときの信号Ｖｐ２＿ｄｖｄｔの前縁（立ち上がり）のタイミングを比較器Ｃｏｍｐ２の出力の前縁（立ち上がり）により検出し、所定のパルス幅の信号Ｐ２＿ｌを出力する。その後、比較器Ｃｏｍｐ２は、信号Ｖｐ２＿ｄｖｄｔを閾値Ｒｅｆ＿ｈと比較して信号Ｖｐ２＿ｄｖｄｔが閾値Ｒｅｆ＿ｈより低くなると、高レベルの信号を出力する。ワンショット回路５６は、このときの信号Ｖｐ２＿ｄｖｄｔの前縁（立ち下がり）のタイミングを比較器Ｃｏｍｐ２の出力の前縁（立ち上がり）により検出し、所定のパルス幅の信号Ｐ２＿ｈを出力する。このようにして、この微分検出回路５は、信号Ｖｐ２の反転開始のタイミングである信号Ｖｐ２＿ｄｖｄｔの前縁のタイミングを検出する。

デッドタイム調整回路６では、スイッチＱａ，Ｑｂをターンオフするためのトリガ信号である信号Ｏｆｆ＿ｔｒｇを受けて、たとえば、ローサイドのスイッチＱｂを駆動する信号Ｌｏがオンからターンオフ（スイッチをオンさせる信号からオフさせる信号に変化すること。以下同様。）したとする。このとき、信号ＬｏがオンのときにセットされていたＲＳ型フリップフロップ６６の状態はそのままである。このため、入力端子６３に受けた信号Ｐ２＿ｌは、ＡＮＤゲート６７およびＯＲゲート６９を介して遅延回路７０に入力され、遅延時間Ｄｅｌａｙ１だけ遅れた信号Ｐ２＿ｈｌが出力される。この信号Ｐ２＿ｈｌは、ＯＲゲート７４、ＲＳ型フリップフロップ７５，７６および所定のパルス幅の信号に変換するワンショット回路７８を介して遅延回路７９に入力され、ここで遅延時間Ｄｅｌａｙ２だけ遅延される。その後、スイッチＱａ，Ｑｂをターンオンするためのトリガ信号である信号Ｏｎ＿ｔｒｇが出力される。この信号Ｏｎ＿ｔｒｇが制御回路３に入力されると、そのタイミングで、信号Ｈｏが出力され、ハイサイドのスイッチＱａがターンオンするとともに、ＲＳ型フリップフロップ６６がリセットされる。

同様に、スイッチＱａ，Ｑｂのオン・オフ状態が切り換わって信号Ｏｆｆ＿ｔｒｇが出力されてハイサイドのスイッチＱａがターンオフされると、これにより、スイッチＱａ，Ｑｂ間の電圧Ｖｓに対応する信号Ｖｐ２がデッドタイム中に立ち下がる。この信号Ｖｐ２の立ち下がりは、微分検出回路５の比較器Ｃｏｍｐ２によって検出され、信号Ｐ２＿ｈが出力される。この信号Ｐ２＿ｈは、デッドタイム調整回路６に入力され、遅延回路７０で遅延されて信号Ｐ２＿ｈｌとなり、さらに、遅延回路７９で遅延されて信号Ｏｎ＿ｔｒｇとなり、これがローサイドのスイッチＱｂをターンオンさせる。

このようにして、信号Ｏｎ＿ｔｒｇは、電圧制御発振回路２から信号Ｏｆｆ＿ｔｒｇが出され、信号Ｖｐ２の変化の開始を検出してから一定時間経過後に出力される。ノーマルモードでは、信号Ｏｆｆ＿ｔｒｇのタイミングと信号Ｖｐ２が変化するタイミングとがほぼ同時なので、信号Ｏｎ＿ｔｒｇは、遅延時間Ｄｅｌａｙ１および遅延時間Ｄｅｌａｙ２の和であるデッドタイムＴｄを経過した後に出力される。

デッドタイム調整回路６では、信号Ｏｆｆ＿ｔｒｇに応答してワンショット回路７７が最小デッドタイム信号Ｔｄｅａｄを出してＲＳ型フリップフロップ７６をリセットしている。このため、ＲＳ型フリップフロップ７６は、最小デッドタイム信号Ｔｄｅａｄの期間、そのリセットが優先していて、信号Ｐ２＿ｈｌを読み取って保持することはなく、したがって、信号Ｏｎ＿ｔｒｇが出力されることもない。これにより、十分なデッドタイムを確保することができるので、ハードスイッチングおよび貫通電流の発生を完全に阻止することができる。

次に、貫通電流モードでは、図９に示したように、トランスＴ１の補助巻線Ｐ２によって検出された信号Ｖｐ２の立ち上がりのタイミングが遅くなっている。これは、たとえば、起動時では共振コンデンサＣｒが０ボルトから充電されなければならないなどの理由により、ローサイドのスイッチＱｂがターンオフしたとき、共振コンデンサＣｒが十分な電圧まで充電されていないため、ボディダイオードＤａ，Ｄｂ間の転流に時間がかるためである。また、起動時は、発振周波数が共振周波数ｆｏよりも遙かに高く設定されるので、共振コンデンサＣｒに充電される電流が小さく、充電に時間がかかることによる。このような現象は、スイッチング電源装置の起動時のみならず、負荷が急変したり、目標電圧を変更した直後に発生したりする傾向がある。このときも、共振コンデンサＣｒの電圧が適切ではないため、ボディダイオードＤａ，Ｄｂ間の転流に時間がかる。

この貫通電流モードの動作は、信号Ｏｆｆ＿ｔｒｇが出されてから信号Ｖｐ２が立ち上がるまでに遅延時間Ｄｅｌａｙ３が存在する。このため、デッドタイムＴｄは、遅延時間Ｄｅｌａｙ１と遅延時間Ｄｅｌａｙ２と遅延時間Ｄｅｌａｙ３との和になり、ノーマルモードの場合よりも長くなる。

以上のように、このスイッチング電源装置は、電圧制御発振回路２の発振周波数が最大値ｆｍａｘまたはこれに準ずる周波数のとき、有効に作用する。すなわち、微分検出回路５では、スイッチＱａおよびスイッチＱｂの一方がターンオフした後に信号Ｖｐ２の反転開始タイミングを検出し、スイッチＱａおよびスイッチＱｂの他方のボディダイオードに電流が流れていないことを確認する。次に、デッドタイム調整回路６は、検出したそのタイミングから一定の遅延後にスイッチＱａおよびスイッチＱｂの他方をターンオンしている。これにより、ボディダイオードＤａ，Ｄｂ間の転流に必要なデッドタイムが確保されるため、ハードスイッチングおよび／または貫通電流の発生を確実に抑制できることになる。

なお、電圧制御発振回路２の発振周波数が最大値ｆｍａｘまたはこれに準ずる周波数より低い場合でも、信号Ｖｐ２＿ｄｖｄｔが共振回路の共振動作によっても生成され、その結果、デッドタイム以外でも信号Ｏｎ＿ｔｒｇが生成されるが、既にオンしているスイッチにさらにオンを指示することになるので、悪影響はない。この場合、信号Ｏｆｆ＿ｔｒｇによりデッドタイムが開始すると、信号Ｏｆｆ＿ｔｒｇによりトリガされたワンショット回路７７の最小デッドタイム信号ＴｄｅａｄによりＲＳ型フリップフロップ７６がリセットされる。そして、最小デッドタイム信号Ｔｄｅａｄによるリセットが外れた瞬間にＲＳ型フリップフロップ７５の出力によりＲＳ型フリップフロップ７６がセットされることで、有効な信号Ｏｎ＿ｔｒｇが生成されることになる。

次に、上記構成の変形例について説明する。この変形例では、微分検出回路５のワンショット回路５５，５６およびデッドタイム調整回路６の遅延回路７０の設定を変更している。すなわち、微分検出回路５のワンショット回路５５，５６は、上記の動作例では、比較器Ｃｏｍｐ１，Ｃｏｍｐ２の出力の前縁（立ち上がり）に応答しているのに対し、この変形例では、比較器Ｃｏｍｐ１，Ｃｏｍｐ２の出力の後縁（立ち下がり）に応答して信号Ｐ２＿ｌ，Ｐ２＿ｈを出力している。つまり、微分検出回路５は、信号Ｖｐ２の反転終了タイミングを検出して、信号Ｐ２＿ｌ，Ｐ２＿ｈを出力するようにしている。また、デッドタイム調整回路６の遅延回路７０は、上記の動作例では、遅延時間Ｄｅｌａｙ１を約２００ｎｓに設定してあるのに対し、この変形例では、約５０ｎｓに設定してある。以下、この変形例での動作について説明する。

図１０は変形例での最大発振周波数近傍のときのノーマルモードで見られる要部波形を示すタイミングチャートであり、図１１は変形例での最大発振周波数近傍のときの貫通電流モードで見られる要部波形を示すタイミングチャートである。図１０および図１１では、上から、信号Ｏｎ＿ｔｒｇ，Ｏｆｆ＿ｔｒｇ、信号Ｈｏ，Ｌｏ、信号Ｖｐ２、信号Ｖｐ２＿ｄｖｄｔ、信号Ｐ２＿ｌ，Ｐ２＿ｈ、信号Ｐ２＿ｈｌ、および最小デッドタイム信号Ｔｄｅａｄを示している。

ノーマルモードでは、図１０に示したように、スイッチＱａ，Ｑｂをオン・オフ駆動する信号Ｈｏ，Ｌｏは、信号Ｏｎ＿ｔｒｇ，Ｏｆｆ＿ｔｒｇに基づいて生成され、スイッチＱａ，Ｑｂのスイッチングによって信号Ｖｐ２が生成されている。信号Ｖｐ２は、微分検出回路５で微分され、その信号Ｖｐ２＿ｄｖｄｔの立ち下がりの後縁が検出されて信号Ｐ２＿ｌが出力され、信号Ｖｐ２＿ｄｖｄｔの立ち上がりの後縁が検出されて信号Ｐ２＿ｈが出力される。

信号Ｐ２＿ｌおよび信号Ｐ２＿ｈは、デッドタイム調整回路６にてそれぞれ遅延時間Ｄｅｌａｙ１だけ遅延されて信号Ｐ２＿ｈｌが生成され、さらに遅延時間Ｄｅｌａｙ２の遅延後に信号Ｏｎ＿ｔｒｇが生成される。

このようにして、ノーマルモードでは、信号Ｏｆｆ＿ｔｒｇのタイミングから信号Ｐ２＿ｈｌが生成されるまでの遅延時間Ｄｅｌａｙ３に遅延時間Ｄｅｌａｙ１および遅延時間Ｄｅｌａｙ２を加えた時間がデッドタイムＴｄとなる。このデッドタイムＴｄは、共振動作による共振電流が反転することによって生じる信号Ｖｐ２の反転時間を越える時間に設定されるので、ハードスイッチングおよび／または貫通電流が発生することはない。

次に、貫通電流モードでは、図１１に示したように、信号Ｖｐ２の立ち上がりのタイミングが遅くなっている分、信号Ｏｆｆ＿ｔｒｇのタイミングから信号Ｐ２＿ｈｌが生成されるまでの遅延時間Ｄｅｌａｙ３がノーマルモードの場合よりも長くなっている。このため、デッドタイムＴｄは、ノーマルモードの場合よりも長く調整されたことになり、ハードスイッチングおよび／または貫通電流の発生を確実に抑制できることになる。

なお、上記のスイッチング電源装置において、微分検出回路５およびデッドタイム調整回路６は、好ましくは、集積回路によって制御装置として形成される。この集積回路には、制御回路３を備えることができ、さらに、電圧制御発振回路２および駆動回路４を備えてもよく、もちろん、誤差増幅回路１を一体に備えることもできる。また、共振回路は、図示の例では、トランスＴ１の一次側のリーケージインダクタンスと共振コンデンサＣｒとで構成しているが、トランスＴ１の一次側の巻線に直列に接続した共振インダクタンスを備えていてもよい。さらに、共振回路は、図示の例では、ローサイドのスイッチＱｂに並列に設けているが、ハイサイドのスイッチＱａに並列に設けてもよい。

また、遅延回路７９は、ワンショット回路７８が入力が低レベルになると出力も低レベルとなる回路であっても信号Ｏｎ＿ｔｒｇの時間幅が所定値以上になるようにするためのものであるが、ワンショット回路７８の構成によっては省略してもよい。

１ 誤差増幅回路
２ 電圧制御発振回路
３ 制御回路
４ 駆動回路
５ 微分検出回路
６ デッドタイム調整回路
１１ ＯＴＡ（オペレーショナルトランスコンダクタンスアンプ）
１２ 基準電圧源
３１，３２ 入力端子
３３ Ｔ型フリップフロップ
３４，３５ ＡＮＤゲート
３６，３７ ＲＳ型フリップフロップ
３８，３９ 出力端子
５１ 電源端子
５２ 入力端子
５３，５４ 入力端子
５５，５６ ワンショット回路
５７，５８ 出力端子
６１，６２，６３，６４ 入力端子
６５，６６ ＲＳ型フリップフロップ
６７，６８ ＡＮＤゲート
６９ ＯＲゲート
７０ 遅延回路
７１ 入力端子
７２ 出力端子
７３ タイマ
７４ ＯＲゲート
７５，７６ ＲＳ型フリップフロップ
７７，７８ ワンショット回路
７９ 遅延回路
Ｃｒ 共振コンデンサ
Ｄａ，Ｄｂ ボディダイオード
Ｅｄ 直流電源
Ｐ１ 巻線
Ｐ２ 補助巻線
Ｑａ，Ｑｂ スイッチ
Ｓ１，Ｓ２ 二次側の巻線
Ｔ１ トランス

Claims (8)

1. 直流電源の両端に接続されそれぞれ逆並列接続のボディダイオードを有した直列接続の第１のスイッチおよび第２のスイッチと、前記第１のスイッチまたは前記第２のスイッチの両端に接続され、共振コンデンサと共振インダクタンスおよびトランスのリーケージインダクタンスの少なくとも一方のインダクタンスと前記トランスの一次側の巻線とを直列に接続した直列共振回路とを備えたスイッチング電源装置において、
   前記トランスの一次側に設けられ、前記トランスの一次側の巻線の両端の電圧の変化を検出する補助巻線と、
   前記第１のスイッチおよび前記第２のスイッチの一方をターンオフするタイミングの第１のトリガ信号を受けた後、前記第１のスイッチおよび前記第２のスイッチの他方の前記ボディダイオードに電流が流れていないことを確認するために前記補助巻線が検出した検出電圧を微分して、前記検出電圧の反転開始タイミングを検出する微分検出回路と、
   前記微分検出回路によって検出された前記タイミングから所定時間遅延して前記第１のスイッチまたは前記第２のスイッチをターンオンするタイミングの第２のトリガ信号を生成するデッドタイム調整回路と、
   を備え、
   前記微分検出回路は、前記検出電圧を微分した微分信号を出力する微分回路と、前記微分信号を第１の閾値と比較する第１の比較器と、前記微分信号を前記第１の閾値より小さい第２の閾値と比較する第２の比較器と、前記微分信号が前記第１の閾値より大きいことを示す前記第１の比較器の出力信号の前縁を検出して第１の反転開始信号を前記デッドタイム調整回路に出力する第１のワンショット回路と、前記微分信号が前記第２の閾値より小さいことを示す前記第２の比較器の出力信号の前縁を検出して第２の反転開始信号を前記デッドタイム調整回路に出力する第２のワンショット回路とを有し、
   前記デッドタイム調整回路は、前記第１の反転開始信号および前記第２の反転開始信号を遅延する遅延回路と、前記第１のトリガ信号を受けて最小デッドタイム信号を出力する最小デッドタイム設定回路と、前記最小デッドタイム信号が出力されている間はリセットされ、前記最小デッドタイム信号が解除されるとともに前記遅延回路による遅延が終了しているとセットされてその状態を保持する信号保持回路と、前記信号保持回路によって保持された信号を所定のパルス幅の信号に変換して前記第２のトリガ信号にする信号変換回路とを有していることを特徴とするスイッチング電源装置。
2. 直流電源の両端に接続されそれぞれ逆並列接続のボディダイオードを有した直列接続の第１のスイッチおよび第２のスイッチと、前記第１のスイッチまたは前記第２のスイッチの両端に接続され、共振コンデンサと共振インダクタンスおよびトランスのリーケージインダクタンスの少なくとも一方のインダクタンスと前記トランスの一次側の巻線とを直列に接続した直列共振回路とを備えたスイッチング電源装置において、
   前記トランスの一次側に設けられ、前記トランスの一次側の巻線の両端の電圧の変化を検出する補助巻線と、
   前記第１のスイッチおよび前記第２のスイッチの一方をターンオフするタイミングの第１のトリガ信号を受けた後、前記第１のスイッチおよび前記第２のスイッチの他方の前記ボディダイオードに電流が流れていないことを確認するために前記補助巻線が検出した検出電圧を微分して、前記検出電圧の反転終了タイミングを検出する微分検出回路と、
   前記微分検出回路によって検出された前記タイミングから所定時間遅延して前記第１のスイッチまたは前記第２のスイッチをターンオンするタイミングの第２のトリガ信号を生成するデッドタイム調整回路と、
   を備え、
   前記微分検出回路は、前記検出電圧を微分した微分信号を出力する微分回路と、前記微分信号を第１の閾値と比較する第１の比較器と、前記微分信号を前記第１の閾値より小さい第２の閾値と比較する第２の比較器と、前記微分信号が前記第１の閾値より大きいことを示す前記第１の比較器の出力信号の後縁を検出して第１の反転終了信号を前記デッドタイム調整回路に出力する第１のワンショット回路と、前記微分信号が前記第２の閾値より小さいことを示す前記第２の比較器の出力信号の後縁を検出して第２の反転終了信号を前記デッドタイム調整回路に出力する第２のワンショット回路とを有し、
   前記デッドタイム調整回路は、前記第１の反転終了信号および前記第２の反転終了信号を遅延する遅延回路と、前記第１のトリガ信号を受けて最小デッドタイム信号を出力する最小デッドタイム設定回路と、前記最小デッドタイム信号が出力されている間はリセットされ、前記最小デッドタイム信号が解除されるとともに前記遅延回路による遅延が終了しているとセットされてその状態を保持する信号保持回路と、前記信号保持回路によって保持された信号を所定のパルス幅の信号に変換して前記第２のトリガ信号にする信号変換回路とを有していることを特徴とするスイッチング電源装置。
3. 前記デッドタイム調整回路は、前記第１のトリガ信号を受けてカウントを開始し、前記第２のトリガ信号を受けてカウントを停止し、カウント開始から最大デッドタイムに相当する時間が経過した時には前記信号保持回路をセットする信号を出力するタイマ回路を備えていることを特徴とする請求項１または２記載のスイッチング電源装置。
4. 直流電源の両端に接続されそれぞれ逆並列接続のボディダイオードを有した直列接続の第１のスイッチおよび第２のスイッチと、前記第１のスイッチまたは前記第２のスイッチの両端に接続され、共振コンデンサと共振インダクタンスおよびトランスのリーケージインダクタンスの少なくとも一方のインダクタンスと前記トランスの一次側の巻線とを直列に接続した直列共振回路とを備えたスイッチング電源装置の制御装置において、
   前記第１のスイッチおよび前記第２のスイッチの一方をターンオフするタイミングの第１のトリガ信号を受けた後、前記第１のスイッチおよび前記第２のスイッチの他方の前記ボディダイオードに電流が流れていないことを確認するために前記トランスの一次側に設けられた補助巻線が検出した検出電圧を微分して、前記検出電圧の反転開始タイミングを検出する微分検出回路と、
   前記微分検出回路によって検出された前記タイミングから所定時間遅延して前記第１のスイッチまたは前記第２のスイッチをターンオンするタイミングの第２のトリガ信号を生成するデッドタイム調整回路と、
   を備え、
   前記微分検出回路は、前記検出電圧を微分した微分信号を出力する微分回路と、前記微分信号を第１の閾値と比較する第１の比較器と、前記微分信号を前記第１の閾値より小さい第２の閾値と比較する第２の比較器と、前記微分信号が前記第１の閾値より大きいことを示す前記第１の比較器の出力信号の前縁を検出して第１の反転開始信号を前記デッドタイム調整回路に出力する第１のワンショット回路と、前記微分信号が前記第２の閾値より小さいことを示す前記第２の比較器の出力信号の前縁を検出して第２の反転開始信号を前記デッドタイム調整回路に出力する第２のワンショット回路とを有し、
   前記デッドタイム調整回路は、前記第１の反転開始信号および前記第２の反転開始信号を遅延する遅延回路と、前記第１のトリガ信号を受けて最小デッドタイム信号を出力する最小デッドタイム設定回路と、前記最小デッドタイム信号が出力されている間はリセットされ、前記最小デッドタイム信号が解除されるとともに前記遅延回路による遅延が終了しているとセットされてその状態を保持する信号保持回路と、前記信号保持回路によって保持された信号を所定のパルス幅の信号に変換して前記第２のトリガ信号にする信号変換回路とを有していることを特徴とするスイッチング電源装置の制御装置。
5. 直流電源の両端に接続されそれぞれ逆並列接続のボディダイオードを有した直列接続の第１のスイッチおよび第２のスイッチと、前記第１のスイッチまたは前記第２のスイッチの両端に接続され、共振コンデンサと共振インダクタンスおよびトランスのリーケージインダクタンスの少なくとも一方のインダクタンスと前記トランスの一次側の巻線とを直列に接続した直列共振回路とを備えたスイッチング電源装置の制御装置において、
   前記第１のスイッチおよび前記第２のスイッチの一方をターンオフするタイミングの第１のトリガ信号を受けた後、前記第１のスイッチおよび前記第２のスイッチの他方の前記ボディダイオードに電流が流れていないことを確認するために前記トランスの一次側に設けられた補助巻線が検出した検出電圧を微分して、前記検出電圧の反転終了タイミングを検出する微分検出回路と、
   前記微分検出回路によって検出された前記タイミングから所定時間遅延して前記第１のスイッチまたは前記第２のスイッチをターンオンするタイミングの第２のトリガ信号を生成するデッドタイム調整回路と、
   を備え、
   前記微分検出回路は、前記検出電圧を微分した微分信号を出力する微分回路と、前記微分信号を第１の閾値と比較する第１の比較器と、前記微分信号を前記第１の閾値より小さい第２の閾値と比較する第２の比較器と、前記微分信号が前記第１の閾値より大きいことを示す前記第１の比較器の出力信号の後縁を検出して第１の反転終了信号を前記デッドタイム調整回路に出力する第１のワンショット回路と、前記微分信号が前記第２の閾値より小さいことを示す前記第２の比較器の出力信号の後縁を検出して第２の反転終了信号を前記デッドタイム調整回路に出力する第２のワンショット回路とを有し、
   前記デッドタイム調整回路は、前記第１の反転終了信号および前記第２の反転終了信号を遅延する遅延回路と、前記第１のトリガ信号を受けて最小デッドタイム信号を出力する最小デッドタイム設定回路と、前記最小デッドタイム信号が出力されている間はリセットされ、前記最小デッドタイム信号が解除されるとともに前記遅延回路による遅延が終了しているとセットされてその状態を保持する信号保持回路と、前記信号保持回路によって保持された信号を所定のパルス幅の信号に変換して前記第２のトリガ信号にする信号変換回路とを備えていることを特徴とするスイッチング電源装置の制御装置。
6. 前記第１のトリガ信号と前記デッドタイム調整回路が生成した前記第２のトリガ信号とを受けて前記第１のスイッチまたは前記第２のスイッチを駆動する信号を生成する制御回路を備えていることを特徴とする請求項４または５記載のスイッチング電源装置の制御装置。
7. 前記第１のトリガ信号を生成して前記デッドタイム調整回路および前記制御回路に出力する電圧制御発振回路と、前記制御回路が生成した信号によって前記第１のスイッチまたは前記第２のスイッチを駆動する駆動回路を備えていることを特徴とする請求項６記載のスイッチング電源装置の制御装置。
8. 前記トランスの二次側にて整流平滑した出力電圧と基準電圧との差を検出して前記電圧制御発振回路に出力する誤差増幅回路を備えていることを特徴とする請求項７記載のスイッチング電源装置の制御装置。
   

Images