JP5207841B2

JP5207841B2 - スイッチング電源装置

Info

Publication number: JP5207841B2
Application number: JP2008158878A
Authority: JP
Inventors: 盛治品川; 博文今口; 民夫堀江
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2008-06-18
Filing date: 2008-06-18
Publication date: 2013-06-12
Anticipated expiration: 2028-06-18
Also published as: JP2010004596A

Description

本発明は、共振形のスイッチングコンバータを備えるスイッチング電源装置に関する。

スイッチング電源装置として、各種共振形コンバータによるスイッチング電源装置が知られている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。

前記のような共振形コンバータの１つとして、電流共振形コンバータが知られている。電流共振形コンバータの代表的な構成としては、２組のスイッチング素子を直列接続したスイッチング回路を、直流入力電圧に対して並列に設けるようにした、ハーフブリッジ結合方式を採るものが知られている。ハーフブリッジ結合方式の電流共振形コンバータは、２組のスイッチング素子が交互にオン・オフするようにしてスイッチング動作を行うようにされている。

また、このようなハーフブリッジ結合方式のスイッチングコンバータにおいて、２組のスイッチング素子のうち、１組のスイッチング素子についてのみ、部分電圧共振を得るための部分共振コンデンサを並列に接続したものが知られている（例えば、特許文献１参照）。電流共振形コンバータにおけるスイッチング駆動では、２組のスイッチング素子が交互にオン・オフするようにされるとともに、両者がオフ期間となる、いわゆるデッドタイムを形成するようにしている。前記のようにして、１組のスイッチング素子に対してのみ部分共振コンデンサを並列に接続すると、前記デッドタイムとしての期間において、部分共振コンデンサからの放電電流が直流入力電圧に流入しないようにされ、共振動作がより安定したものとなる。

しかし、何らかの要因で一次側直列共振電流がアンバランスとなっているような状態では、スイッチング素子のボディダイオードに電流が流れている期間に、そのスイッチング素子をオフに駆動するようなドライブ信号が入力されるタイミングとなってしまうことがある。つまり、一方のサイドのスイッチング素子のボディダイオードに電流が流れている状態と、他方サイドのスイッチング素子がオンとなる状態とが重複する動作モードとなる場合がある。このような動作モードは、定電圧制御のための応答が何らかの原因によって急激に変化して、スイッチング周波数も急激に変化したような場合に発生しやすい。

このような動作モードとなった場合、ボディダイオードに流れる電流は停止することができない。そして、このボディダイオードには、ドライブ信号のデッドタイム期間後において、他方サイド側のスイッチング素子のボディダイオードに対してオン駆動のためのドライブ信号が入力されて、この他方サイド側のスイッチング素子がオンとなるまで、電流が流れることになる。このような状態では、ボディダイオードには、逆方向電圧が印加されることになる。このため、ボディダイオードのカソードからアノードの方向に、直流入力電圧から他方サイドのスイッチング素子（ＭＯＳＦＥＴ）を介して、内部の残留キャリアに起因した逆回復電流が流れる。このようにして流れる逆回復電流は、貫通電流ともいわれる。許容範囲を超える貫通電流が流れると、電流ストレスがかかることがあり、好ましくない。

この課題を解決するために、図５に示すスイッチング電源装置が発明された（例えば、特許文献２参照）。図５図示のスイッチング電源装置は以下のような構成である。

先ず、一次側には２つのＭＯＳＦＥＴで構成されたスイッチング素子ＳＷ１，ＳＷ２を備えてある。スイッチング素子ＳＷ１のソースとスイッチング素子ＳＷ２のドレインとを接続していることで、スイッチング素子ＳＷ１がハイサイドで、スイッチング素子ＳＷ２がローサイドとなる関係により、これらスイッチング素子を直列接続している。２つのスイッチング素子ＳＷ１，ＳＷ２の直列回路と並列に２つの部分電圧共振コンデンサＣｐ１，Ｃｐ２を直列に接続してあり、２つのスイッチング素子ＳＷ１，ＳＷ２と２つの部分電圧共振コンデンサＣｐ１，Ｃｐ２でハーフブリッジ結合方式によるスイッチング回路を構成してある。これら部分電圧共振コンデンサＣｐ１，Ｃｐ２を設けることで、スイッチング素子ＳＷ１，ＳＷ２の各ターンオフ時に対応し、スイッチング素子ＳＷ１，ＳＷ２が共にオフ状態となる、いわゆるデッドタイム期間において、部分電圧共振コンデンサＣｐ１，Ｃｐ２に対する充放電が行われる。つまり、部分電圧共振動作が得られる。

スイッチング回路は、直流入力電圧Ｖinに対して図示するようにして並列に接続される。なお、直流入力電圧Ｖinは、例えば実際には、ここでは図示していない、整流ダイオード及び平滑コンデンサから成る整流平滑回路が商用交流電源を入力して整流平滑動作を行うことで生成することができる。

スイッチング電源装置は、スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作により得られるスイッチング出力を、一次側から二次側に伝送するためのトランスＴ１を備えてある。このトランスＴ１は、コアに対して、一次巻線Ｎｐと、二次巻線Ｎｓ１，Ｎｓ２を巻装して形成される。トランスＴ１の一次巻線Ｎｐの巻始め端部は、スイッチング素子ＳＷ１，ＳＷ２のソース，ドレインの接続点（スイッチング出力点）と接続され、巻終わり端部は、一次側直列共振コンデンサＣｒの直列接続を介して、直流入力電圧Ｖinの負極と接続される。また、この場合のトランスＴ１は、所定の結合係数による疎結合の状態が得られるようになっており、結合係数に応じた漏洩インダクタンスを生じる。トランスＴ１の一次側には漏洩インダクタンスと、励磁インダクタンスを有する。漏洩インダクタンスは、一次巻線Ｎｐとスイッチング素子ＳＷ１，ＳＷ２の接続点との間に直列に接続されるものとして示される。また、励磁インダクタンスは、一次巻線Ｎｐと並列に接続されるものである。なお、図ではこれらを省略してある。

ここで、漏洩インダクタンスは一次側直列共振コンデンサＣ１rと直列接続されていることになるが、この直列接続により一次側直列共振回路を形成する。そして、この一次側直列共振回路が、前記のようにしてスイッチング素子ＳＷ１，ＳＷ２のスイッチング出力点に対して接続されていることで、スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作に応じたスイッチング出力電流が一次側直列共振回路に供給されることになる。これにより、スイッチング動作は電流共振形となる。即ち、電流共振形コンバータが形成されることになる。なお、トランスＴ１については密結合で構成した上で、漏洩インダクタンスに相当するチョークコイルを挿入するようにして構成しても、前記と同様に電流共振形とするための一次側直列共振回路を形成することができる。

また、図５に示す電源装置においては、前記一次側直列共振回路と、直流入力電圧Ｖinとの間に、電流／電圧変換回路１６が挿入される。この電流／電圧変換回路１６は、一次側直列共振回路に流れるとされる一次側直列共振電流（ＩLP＋ＩNP）を検出して電圧に変換して出力する。そして、この電流／電圧変換回路１６から出力される検出電圧は、電流方向検出回路１７に対して入力され、スイッチング回路（ＳＷ１，Ｄ１，ＳＷ２，Ｄ２）に流れるとされるスイッチング電流（Ｉd1，Ｉd2）の電流方向として、スイッチング素子ＳＷ１，ＳＷ２のいずれかにおいて正方向（ドレイン−ソース）の方向に電流が流れている状態にあるか否かについて検出するように動作する。電流方向検出回路１７は、検出電圧を信号に変換し、この変換された検出電圧信号を発振器１０に入力する。

また、トランスＴ１の二次側においては、同等巻数の２組の二次巻線Ｎｓ１，Ｎｓ２の中点をセンタータップとして二次側アースに接地すると共に、整流ダイオードＤ３，Ｄ４、及び平滑コンデンサＣｏを図示するようにして接続することで、二次側両波整流回路を形成している。この二次側両波整流回路によっては、二次巻線Ｎｓ１，Ｎｓ２に励起された電圧を整流平滑化して、平滑コンデンサＣｏの両端電圧として、二次側直流電圧を生成する。この二次側直流電圧が、図示するようにして負荷に供給される。

この二次側直流電圧は分岐して、誤差増幅器１２に対しても入力される。誤差増幅器１２では、前記二次側直流電圧のレベルと、所定レベルの基準電圧Ｖrefとを比較して、その誤差に応じてレベルが可変となる誤差増幅信号をフォトカプラ１４を介して発振器１０に出力する。フォトカプラ１４は、一次側に在るとされる発振器１０に対して、二次側から誤差増幅信号をフィードバックさせるのにあたって、一次側と二次側とを直流的に絶縁するために設けられる。また、抵抗Ｒ１は、誤差増幅信号に応じて、フォトカプラ１４のフォトダイオードに流すべき電流を調整するために挿入される。

発振器１０は、後述する構成により、所要の周波数による発振信号を発生させ、駆動回路１１に出力する。駆動回路１１は、入力された発振信号を利用して、スイッチング素子ＳＷ１,ＳＷ２をスイッチング駆動するためのドライブ信号ＳＧ１，ＳＧ２を生成する。このため、ドライブ信号の周波数は、入力された発振信号に対応したものとなり、従って、ドライブ信号周波数が、スイッチング周波数に対応することにもなる。

また、ドライブ信号ＳＧ１，ＳＧ２は、互いに１８０°の位相差を有したうえで、スイッチング素子ＳＷ１，ＳＷ２がターンオン又はターンオフする短時間のタイミングで、スイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間を形成するような波形ともされている。これにより、スイッチング素子ＳＷ１，ＳＷ２は、発振回路１１にて生成される発振信号周波数に応じたスイッチング周波数により、交互にオン・オフするタイミングでスイッチング動作を行うように駆動される。また、スイッチング動作として、スイッチング素子ＳＷ１，ＳＷ２のターンオン、ターンオフ時に対応してスイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間が得られるようにも駆動される。前述した部分電圧共振動作である部分電圧共振コンデンサＣｐ１，Ｃｐ２に対する充放電は、このデッドタイム期間に行われる。

発振器１０は、誤差増幅信号に応じて発振周波数を可変するが、これによりスイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数が変化することとなって、一次側から二次側に伝送されるエネルギー量も変化し、二次側直流電圧のレベルが可変制御されることになる。そして、この制御系では、誤差増幅器１２にて比較される二次側直流電圧レベルと、基準電圧Ｖrefとに誤差が生じない状態に収束するように、スイッチング周波数を変化させることになる。つまり、負荷電流が増加して二次側直流電圧のレベルが低下したときには、スイッチング周波数を低くするように制御する。これにより二次側へのエネルギー伝送量が増加して二次側直流電圧が上昇するようにして制御される。逆に、負荷電流が減少して二次側直流電圧のレベルが上昇したときには、スイッチング周波数を高くするように制御して、これにより二次側へのエネルギー伝送量を減少させて、二次側直流電圧を低下させる。このようにして、スイッチング周波数の可変制御により二次側直流電圧の安定化が図られることとなる。
特開平８−６６０２５号公報特開２００５−５１９１８号公報

しかしながら、図５図示のスイッチング電源装置では、電流／電圧変換回路１６はコンパレータ等で構成されるが、そのコンパレータの基準電圧のバラツキにより、電流方向検出回路１７が動作してしまいＳＷ１とＳＷ２のオン期間が１：１にならず所謂アンバランス状態となってしまうことがある。特に、軽負荷時にこのようなアンバランス状態が起こりやすく、出力電圧精度が低下してしまうだけでなく、起動時等に貫通電流が流出してしまう動作モードが存在してしまうおそれがある。

本発明は、上記問題に鑑みてなされたものであり、電源動作開始時に貫通電流がスイッチング素子に流出することを防止する共振形のスイッチングコンバータを備えるスイッチング電源装置を提供することを目的とする。

上記課題を解決するために、本発明に係るスイッチング電源装置は、２つのスイッチング素子を直列に接続した回路を少なくとも一つ含むスイッチング手段と、前記スイッチング手段にてスイッチング動作が得られるように、前記２つのスイッチング素子を交互にスイッチング駆動するための駆動信号を生成して出力する駆動手段と、一次巻線と二次巻線とを備え、前記一次巻線に得られる前記スイッチング回路のスイッチング出力により、二次巻線に電圧が励起されるトランスと、前記一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサと、前記二次巻線に励起された電圧を入力して整流平滑動作を行うことで二次側直流電圧を生成する二次側直流電圧生成手段と、前記二次側直流電圧生成手段からの出力電圧信号に基づいて所定の周波数による発振信号を発生させる発振手段と、前記発振手段から発生する発振信号を監視して発振数をカウントするカウント手段とを有し、前記カウント手段が一定のカウント数をカウントし、直前にカウントした際の前記発振信号のオンの時間より、一方の前記スイッチング素子のドレイン電流がマイナスからプラスに切り替わる時間以上長くオンするように制御することを特徴とする。

また、前記一定のカウント数のカウント開始時点が、電源動作開始時点、或いは、瞬時停電再起動時点等であることが好ましい。
加えて、前記一定のカウント数が３であることが好ましい。

本発明によれば、出力電圧信号に基づいて所定の周波数による発振信号を発生させる発振手段から発生する発振信号を監視して発振数をカウントするカウント手段を備え、このカウント手段が一定のカウント数をカウントした時点で、直前にカウントした際の前記第一のスイッチング素子のオン時間より、第二のスイッチング素子のドレイン電流がマイナスからプラスに切り替わる時間以上長く第二のスイッチング素子をオンさせるように制御することにより、トランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサの電圧の大きさに関係なく、電源動作開始時や瞬時停電再起動時点等に貫通電流がスイッチング素子に流出することを防止することができる。本発明では、カウント開始時点が、電源動作開始時点、或いは、瞬時停電再起動時点等であるため、軽負荷時においては、上記アンバランス状態が起こりにくく、出力電圧精度低下を防ぐことができ、電源動作開始時点、或いは、瞬時停電再起動時点等にも貫通電流を防止できる。

図１は、本発明の最良の実施の形態としてのスイッチング電源装置の全体的な構成例を示している。
先ず、一次側には２つのＭＯＳＦＥＴで構成されたスイッチング素子ＳＷ１，ＳＷ２を備えてある。スイッチング素子ＳＷ１のソースとスイッチング素子ＳＷ２のドレインとを接続していることで、スイッチング素子ＳＷ１がハイサイドで、スイッチング素子ＳＷ２がローサイドとなる関係により、これらスイッチング素子を直列接続している。２つのスイッチング素子ＳＷ１，ＳＷ２の直列回路と並列に２つのコンデンサＣｐ１，Ｃｐ２を直列に接続してあり、２つのスイッチング素子ＳＷ１，ＳＷ２と２つのコンデンサＣｐ１，Ｃｐ２でハーフブリッジ結合方式によるスイッチング回路を構成してある。コンデンサＣｐ１，Ｃｐ２は、ＳＷ１とＳＷ２のターンオフ電圧傾きを緩やかにして、いわゆるゼロボルトスイッチング（以下、「ＺＶＳ」という。）の調整を容易化するものである。

また、スイッチング素子ＳＷ１のドレイン−ソースに対しては、ダイオードＤ１が並列に接続される。ダイオードＤ１のアノード、カソードは、それぞれ、スイッチング素子ＳＷ１のソース、ドレインに対して接続される。ここで、スイッチング素子ＳＷ１のドレイン→ソースの順方向と、いわゆるボディダイオードＤ１のアノード→カソードの順方向は、相互に逆向きとなっている。つまり、ボディダイオードＤ１は、スイッチング素子ＳＷ１に対して逆並列接続されている。以上より、それぞれボディダイオードＤ１，Ｄ２が逆並列接続されたスイッチング素子ＳＷ１，ＳＷ２を直列接続して形成される回路が、ハーフブリッジ結合方式によるスイッチング回路となる。本実施例では、スイッチング素子ＳＷ１，ＳＷ２はＭＯＳＦＥＴであり、ダイオードＤ１，Ｄ２は、スイッチング素子ＳＷ１，ＳＷ２のそれぞれのドレインーソース間に構造上寄生的に内在する。

ここで、漏洩インダクタンスは一次側直列共振コンデンサＣｒと直列接続されていることになるが、この直列接続により一次側直列共振回路を形成する。そして、この一次側直列共振回路が、前記のようにしてスイッチング素子ＳＷ１，ＳＷ２のスイッチング出力点に対して接続されていることで、スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作に応じたスイッチング出力電流が一次側直列共振回路に供給されることになる。これにより、スイッチング動作は電流共振形となる。即ち、電流共振形コンバータが形成されることになる。なお、トランスＴ１については密結合で構成した上で、漏洩インダクタンスに相当するチョークコイルを挿入するようにして構成しても、前記と同様に電流共振形とするための一次側直列共振回路を形成することができる。

また、ドライブ信号ＳＧ１，ＳＧ２は、互いに１８０°の位相差を有したうえで、スイッチング素子ＳＷ１，ＳＷ２がターンオン又はターンオフする短時間のタイミングで、スイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間を形成するような波形ともされている。これにより、スイッチング素子ＳＷ１，ＳＷ２は、発振回路１１にて生成される発振信号周波数に応じたスイッチング周波数により、交互にオン・オフするタイミングでスイッチング動作を行うように駆動される。また、スイッチング動作として、スイッチング素子ＳＷ１，ＳＷ２のターンオン、ターンオフ時に対応してスイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間が得られるようにも駆動される。スイッチング素子ＳＷ１，ＳＷ２がそれぞれスイッチングオフするタイミングでは、上記デッドタイム期間中に、コンデンサＣｐ１，Ｃｐ２に対する充放電がなされる。

発振器１０は、誤差増幅信号に応じて発振周波数を可変するが、これによりスイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数が変化することとなって、一次側から二次側に伝送されるエネルギー量も変化し、二次側直流電圧のレベルが可変制御されることになる。そして、この制御系では、誤差増幅器１２にて比較される二次側直流電圧レベルと、基準電圧Ｖrefとに誤差が生じない状態に収束するように、スイッチング周波数を変化させることになる。つまり、負荷電流が増加して二次側直流電圧のレベルが低下したときには、スイッチング周波数を低くするように制御する。これにより二次側へのエネルギー伝送量が増加して二次側直流電圧が上昇するようにして制御される。逆に、負荷電流が減少して二次側直流電圧のレベルが上昇したときには、スイッチング周波数を高くするように制御して、これにより二次側へのエネルギー伝送量を減少させて、二次側直流電圧を低下させる。このようにして、スイッチング周波数の可変制御により二次側直流電圧の安定化が図られることとなる。

本発明は、カウント手段であるカウンタ１５を有することが特徴である。このカウンタ１５の詳細については後述するが、カウンタ１５は発振器１０から発生する発振信号を監視して発振数をカウントするものである。本発明のカウント１５は、一定のカウント数をカウントした時点で、直前にカウントした際のスイッチング素子ＳＷ１のオン時間より長くスイッチング素子ＳＷ２をオンさせるように制御することを特徴としている。本実施例においては、電源動作開始時又は瞬時停電による再起動時等でカウンタ１５がカウントを開始するように設定してある。

本実施例では、先ず、発振器１０と駆動回路１１から出力される発振信号をカウンタ１５が監視する。カウンタ１５は、第一のスイッチング素子ＳＷ１の１回目（全体の２回目）のオン時間より、交互にオン・オフする第二のスイッチング素子ＳＷ２のオン時間、すなわち第二のスイッチング素子ＳＷ２の２回目（全体の３回目）のオン時間を長くなるように制御する。全体の３回目の根拠は本実施例では第二のスイッチング素子ＳＷ２の１回目のオンの際には、実際には電流は流れない。第二のスイッチング素子ＳＷ２が２回目のオンをする際、第二のスイッチング素子ＳＷ２のボディダイオードＤ２に転流電流が流れ込み、その結果、スイッチング素子ＳＷ１，ＳＷ２に貫通電流が流れてしまう。そのため、その前に貫通電流を防止する必要があるためである。なお、具体的な制御については後述する。

続いて、本発明の要部である発振器１０と駆動回路１１の具体的構成について図２に示し、これについて、具体的に説明する。発振器１０は、抵抗Ｒｔ、時定数コンデンサＣｔ、フォトカプラＦＢ、スイッチング素子Ｑ１０ａ〜Ｑ１０ｆ、コンパレータ１０２、ＮＯＴ回路１０１，１０３、基準電圧部１００、並びにフリップフロップ回路１０４を備えてある。

ＮＯＴ回路１０１は後述するカウンタ１５の出力信号を入力し、スイッチング素子Ｑ１０ｃの制御端子に出力するように構成してある。このスイッチング素子Ｑ１０ｃはローレベルの信号を入力するとオンし、ハイレベルの信号を入力するとオフするように構成してある。このスイッチング素子Ｑ１０ｃがオンすると、このスイッチング素子Ｑ１０ｃに接続する電流源（図示しない）から時定数コンデンサＣｔが充電し、オフすると、このスイッチング素子Ｑ１０ｃに接続する電流源（図示しない）から時定数コンデンサＣｔは充電しないように構成してある。

また、発振器１０は、基準電圧部１００を備えてある。この基準電圧部１００は時定数コンデンサＣｔの充電時並びに放電時に２つの閾値を有する。この基準電圧部１００に対してコンパレータ１０２の非反転入力が接続されている。コンパレータ１０２の反転入力は、カレントミラーを構成するＱ１０ｅのドレイン電流出力と時定数コンデンサＣｔの接続点に対して接続される。

また、コンパレータ１０２は検出信号として出力する。この検出信号は、時定数コンデンサＣｔの両端電圧が上限閾値レベルであるときにローレベルとなる信号である。この検出信号は、ＮＯＴ回路１０３の入力端子に入力される。ＮＯＴ回路１０３の出力信号（OSC_CLK）は、フリップフロップ回路１０４のクロック（CK）端子に入力される。

フリップフロップ回路１０４の反転出力（/Q）、非反転出力（Q）から出力される出力信号は、スイッチング素子ＳＷ１，ＳＷ２をスイッチング駆動するためのドライブ信号（CLK_H，CLK_L）を生成する駆動信号として、駆動回路１１に入力される。

駆動回路１１は、ＲＳフリップフロップ回路１１０、及び、ＡＮＤ回路１１１，１１２を備えて形成される。ＲＳフリップフロップ回路１１０から出力された出力信号は、駆動回路１１において、ＡＮＤ回路１１１及びＡＮＤ回路１１２の各一方の入力端子に入力される。そして、ＡＮＤ回路１１１の出力信号がスイッチング素子ＳＷ１をスイッチング駆動するドライブ信号（CLK_H）となり、ＡＮＤ回路１１２の出力信号がスイッチング素子ＳＷ２をスイッチング駆動するドライブ信号（CLK_L）となる。

続いて、本発明の要部であるカウンタ１５の具体的構成について図３に示し、これについて、具体的に説明する。なお、カウンタ１５が動作する際の動作波形図を図４に示す。カウンタ１５は図示するように、３つのＲＳフリップフロップ回路１５１，１５３，１５６と、ＡＮＤ回路１５２と、ＮＯＴ回路１５４と、ＮＯＲ回路１５５と、ＯＲ回路１５７とを備えてある。

カウンタ１５は発振器１０から出力された発振信号を入力する。カウンタ１５は第一のＲＳフリップフロップ回路１５１を有し、このＲＳフリップフロップ回路１５１のセット端子には発振器１０のハイサイドの発振信号（CLK_H）を入力するようにしてあり、リセット端子には起動時を知らせる信号（STOP_A）を入力するようにしてある。

第一のＲＳフリップフロップ回路１５１の出力端子はＡＮＤ回路１５２の一方の入力端子に接続してある。また、ＡＮＤ回路１５２の他方の入力端子には、発振器１０のローサイドの発振信号（CLK_L）を入力するようにしてあり、フリップフロップ信号（Q1）とローサイドの発振信号（CLK_L）とが共にハイレベルの信号を入力した場合に、ハイレベルのＡＮＤ信号（A1）を出力するようにしてある。

ＡＮＤ回路１５２の出力信号（A1）は第二のＲＳフリップフロップ回路１５３のセット端子に入力するようにしてある。一方、第二のＲＳフリップフロップ回路１５３のリセット端子には第一のフリップフロップ回路１５１のリセット端子と同様に、起動時を知らせる信号（STOP_A）を入力するようにしてある。

第二のＲＳフリップフロップ回路１５３の出力端子はＮＯＴ回路１５４の入力端子を接続してあり、このＮＯＴ回路１５４の出力端子はＮＯＲ回路１５５の一方の入力端子に接続してある。また、ＮＯＲ回路１５５の他方の入力端子には、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）を入力するようにしてあり、ＮＯＴ信号又は発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）がハイレベルの場合にローレベルのＮＯＲ信号（O2）を出力するようにしてある、言い換えれば、ＮＯＴ信号と発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）とが共にローレベルの場合にハイレベルのＮＯＲ信号（O2）を出力するようにしてある。

ＮＯＲ信号（O2）は第三のＲＳフリップフロップ回路１５６のセット端子に入力するようにしてある。一方、第三のＲＳフリップフロップ回路１５６のリセット端子には第一及び第二のフリップフロップ回路１５１，１５３のリセット端子と同様に、起動時を知らせる信号（STOP_A）を入力するようにしてある。

第三のＲＳフリップフロップ回路１５６の出力端子はＯＲ回路１５７の一方の入力端子を接続してあり、このＯＲ回路１５７の他方の入力端子はＮＯＴ回路１５４の出力端子に接続してあり、ＮＯＴ信号又は第三のフリップフロップ信号がハイレベルの場合にハイレベルの出力信号（VGL_2PULSE）を出力するようにしてある。カウンタ１５は以上のように構成してある。

本実施例におけるスイッチング電源装置は、以上のような構成を有し、以下のような作用をする。先ず、定常時における動作は以下の通りである。
先ず、スイッチング素子ＳＷ１，ＳＷ２の各ゲート−ソース間には、ゲートソース間電圧Ｖgs(Q1),Ｖgs(Q2)が生じており、これらの波形は、駆動回路１１からスイッチング素子ＳＷ１，ＳＷ２の各ゲートに対して印加されるドライブ信号ＳG1，ＳG2の波形に対応する。つまり、ゲートソース間電圧Ｖgs(Q1),Ｖgs(Q2)の各々について、正極性のパルスが立ち上がっている期間が、スイッチング素子がオンとなるオン期間となり、０レベルの期間はスイッチング素子がオフとなるオフ期間となる。

スイッチング素子ＳＷ１,ＳＷ２は、交互にオン・オフするタイミングでスイッチングを行う。また、スイッチング素子ＳＷ１,ＳＷ２がターンオン・ターンオフする際において、スイッチング素子ＳＷ１,ＳＷ２が共にオフとなるデッドタイム期間（Ｔｄ）を形成してスイッチング動作を行っている。また、このようにしてスイッチングを行うスイッチング素子ＳＷ１，ＳＷ２のうち、スイッチング素子ＳＷ１のドレイン−ソース間電圧Ｖds(Q1)は、オンとなる期間においては０レベルで、オフとなる期間においては一定レベルでクランプされ、デッドタイムにおいてレベル遷移する（第一のスイッチング素子ＳＷ１と第二のスイッチング素子ＳＷ２のオン・オフが切り替わる）。なお、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２のドレイン−ソース間電圧とは、１８０°の位相差を有する。

スイッチング電流Ｉd1は、先ず、スイッチング素子ＳＷ１のターンオン時において、一次側直列共振コンデンサＣｒ→励磁インダクタンス→漏洩インダクタンスからボディダイオードＤ１を介して、負極性の方向で流れる。このボディダイオードＤ１の順方向を流れる期間のスイッチング電流Ｉd1は、ＭＯＳＦＥＴのスイッチング素子のドレイン−ソース方向である正方向に対しては逆方向に流れる電流であり、波形的には負極性となり、そして、この負極性によりボディダイオードＤ１に流れるスイッチング電流は、スイッチング素子ＳＷ１がターンオンする直前まで、コンデンサＣｐに充電するようにして流れていた電流が転移して流れたものとしてみることができる。つまり、スイッチング電流としては、転流電流である。

この転流電流としての期間が経過するとスイッチング電流Ｉd1は反転して、スイッチング素子ＳＷ１（ドレイン−ソース）→漏洩インダクタンス→励磁インダクタンス→一次側直列共振コンデンサＣｒの経路で正極性により流れ、この後、スイッチング素子ＳＷ１がターンオフするタイミングで０レベルとなる。このスイッチング素子ＳＷ１のターンオフ直後の期間（デッドタイム期間Ｔｄ）においては、コンデンサＣｐ１，Ｃｐ２においてＺＶＳ動作が生じる期間が得られる。

そして、前記スイッチング素子ＳＷ１のターンオフ直後のデッドタイム期間Ｔｄが経過した後は、スイッチング素子ＳＷ２がターンオンすることになり、前述のスイッチング素子ＳＷ１と同様の波形になる。

そして、このスイッチング素子ＳＷ２のターンオフ時（デッドタイム期間Ｔｄ）においても、ＳＷ１でのＺＶＳと同様の作用が得られる。

この一次側直列共振電流は、スイッチング電流Ｉd1，Ｉd2と、前記のようにしてスイッチング素子ＳＷ１，ＳＷ２のターンオフ時（デッドタイム期間Ｔｄ）においてコンデンサＣｐ１，Ｃｐ２に流れる充放電電流（部分電圧共振電流）とが合成されたものとなる。

スイッチング素子ＳＷ１がオンとなる期間に対応しては、二次巻線Ｎs１に励起される順方向の電圧により、整流ダイオードＤ３が導通して、整流電流ＩD3により、平滑コンデンサＣｏへの充電が行われる。また、スイッチング素子ＳＷ２がオンとなる期間に対応しては、二次巻線Ｎs２に励起される順方向の電圧により、整流ダイオードＤ４が導通して、整流電流ＩD4により、平滑コンデンサＣｏへの充電が行われる。このようにして両波整流動作が二次側で行われることで、平滑コンデンサＣｏの両端電圧として二次側直流電圧が生成されることになる。

続いて、電源動作開始時又は瞬時停電による再起動時等においてカウンタ１５が動作を開始する。この際、カウンタ１５は以下のように作用する。
先ず、発振器１０には時定数コンデンサＣｔが内蔵されており、この時定数コンデンサＣｔの充放電により、発振信号（クロック信号）（OSC_CLK）を出力する。

電源動作開始時又は瞬時停電による再起動時等以前の状態においては、起動時を知らせる信号（STOP_A）がハイレベルにあるため、全てのＲＳフリップフロップ回路１５１，１５３，１５６にリセットがかかる。よって、ＯＲ回路１５７には、第二のＲＳフリップフロップ回路１５３からリセット信号、即ち、ローレベルのフリップフロップ信号（Q2）がＮＯＴ回路１５４に入力され、ＮＯＴ回路１５４でこの信号が反転してハイレベルの信号を出力し、このハイレベルの信号と、第三のフリップフロップ回路１５６から出力されるローレベルのフリップフロップ信号（Q3）とが入力され、ＯＲ回路はハイレベルの出力信号（VGL_2PULSE）を出力する。この結果、カウンタ１５は発振器１０に対してハイレベルの出力信号を出力する。

一方、発振器１０ではハイレベルの出力信号（VGL_2PULSE）を入力するとＮＯＴ回路１０１で反転されて、ローレベルの信号を出力する。このローレベルの信号は前述したスイッチング素子Ｑ１０ｃの制御端子に入力され、スイッチング素子Ｑ１０ｃはオンする。このスイッチング素子Ｑ１０ｃがオンすると、このスイッチング素子Ｑ１０ｃに接続する電流源から時定数コンデンサＣｔは充電する。

電源動作開始時又は瞬時停電による再起動時と同時に起動時を知らせる信号（STOP_A）が反転してローレベルになる。続いて、スイッチング素子ＳＷ２が１回目のオンすなわち発振信号（CLK_L）が１回目のハイレベル信号の時、ＡＮＤ回路１５２にハイレベルの発振信号（CLK_L）が入力されるが、第一のＲＳフリップフロップ回路１５１からローレベルのフリップフロップ信号（Q１）が入力されるため、ＡＮＤ回路１５２からローレベルのＡＮＤ信号（A1）が出力され、第二のＲＳフリップフロップ回路１５３からローレベルのフリップフロップ信号（Q2）が出力される。ＯＲ回路１５７には、第二のＲＳフリップフロップ回路１５３からローレベルのフリップフロップ信号（Q2）がＮＯＴ回路１５４に入力され、ＮＯＴ回路１５４でこの信号が反転してハイレベルの信号を出力し、このハイレベルの信号と、第三のフリップフロップ回路１５６から出力されるローレベルのフリップフロップ信号（Q3）とが入力され、ＯＲ回路はハイレベルの出力信号（VGL_2PULSE）を出力する。この結果、カウンタ１５は発振器１０に対してハイレベルの出力信号を出力する。

続いて、スイッチング素子ＳＷ１が１回目のオンすなわち発振信号（CLK_H）が１回目のハイレベル信号の時、第一のＲＳフリップフロップ回路１５１からハイレベルのフリップフロップ信号（Q1）が出力される。この時、ＡＮＤ回路１５２にローレベルの発振信号（CLK_L）が入力されるので、ＡＮＤ回路１５２からローレベルのＡＮＤ信号（A1）が出力される。これにより、発振信号（CLK_L）が１回目のハイレベル信号の時と同様に、第二のＲＳフリップフロップ回路１５３からローレベルのフリップフロップ信号（Q2）がＮＯＴ回路１５４に出力される。ＮＯＴ回路１５４でこの信号が反転してハイレベルの信号となり、このハイレベルの信号と、第三のＲＳフリップフロップ回路１５６から出力されるローレベルのフリップフロップ信号（Q3）とが入力され、ＯＲ回路１５７はハイレベルの出力信号（VGL_2PULSE）を出力する。この結果、カウンタ１５は駆動回路１１に対してハイレベルの出力信号を出力する。

続いて、スイッチング素子ＳＷ２が２回目のオンすなわち発振信号（CLK_L）が２回目のハイレベル信号の時、ＡＮＤ回路１５２にハイレベルの発振信号（CLK_L）が入力されることとなり、ＡＮＤ回路１５２からハイレベルのＡＮＤ信号（A1）が出力される。これにより、第二のＲＳフリップフロップ回路１５３からハイレベルのフリップフロップ信号（Q2）が出力される。この信号（Q2）はＮＯＴ回路１５４で反転し、この信号がＮＯＲ回路１５５及びＯＲ回路１５７に入力される。

ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）を入力する。この信号は、スイッチング素子ＳＷ２が１回目のオン時にハイレベルの信号を出力し、スイッチング素子ＳＷ１が１回目のオン時にローレベル信号を交互に出力する。今回はスイッチング素子ＳＷ２の２回目のオン信号が出力されるため、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）はハイレベルの信号を出力する。以上より、ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフするハイレベルの信号（TFF_OUT）が入力されるが、ＮＯＴ回路１５４からローレベル信号が出力されるため、ＮＯＲ回路１５５は、ローレベルの信号（O2）が出力される。第三のＲＳフリップフロップ回路１５６のセット端子にはローレベルの信号（O2）が入力されるため、カウンタ１５は駆動回路１１に対してローレベルの出力信号（VGL_2PULSE）を出力する。

一方、発振器１０ではローレベルの出力信号（VGL_2PULSE）を入力するとＮＯＴ回路１０１で反転されて、ハイレベルの信号を出力する。このハイレベルの信号は前述したスイッチング素子Ｑ１０ｃの制御端子に入力され、スイッチング素子Ｑ１０ｃはオフする。このスイッチング素子Ｑ１０ｃがオフすると、このスイッチング素子Ｑ１０ｃに接続する電流源から時定数コンデンサＣｔは充電しないため、時定数コンデンサＣｔはスイッチング素子Ｑ１０ｃがオンした場合に比べて、遅い速度で充電動作をする。

続いて、スイッチング素子ＳＷ１が２回目のオンすなわち発振信号（CLK_H）が２回目のハイレベル信号の時、第一のＲＳフリップフロップ回路１５１からハイレベルのフリップフロップ信号（Q1）が出力される。この後、ＡＮＤ回路１５２にローレベルの発振信号（CLK_L）が入力されるため、ＡＮＤ回路１５２からローレベルのＡＮＤ信号（A1）が出力される。但し、第二のＲＳフリップフロップ回路１５３にはリセットがかからないため、全体の３回目のオン信号を発振した場合と同様に、第二のＲＳフリップフロップ回路１５３からハイレベルのフリップフロップ信号（Q2）が出力される。この信号（Q2）はＮＯＴ回路１５４で反転し、この信号がＮＯＲ回路１５５及びＯＲ回路１５７に入力される。

ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）を入力する。この信号は、スイッチング素子ＳＷ２が１回目のオン時にハイレベルの信号を出力し、スイッチング素子ＳＷ１が１回目のオン時にローレベル信号を出力する。今回はスイッチング素子ＳＷ１の２回目のオン信号が出力されるため、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号(TFF_OUT）はローレベルの信号を出力する。以上より、ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフするローレベルの信号（TFF_OUT）が入力される。また、ＮＯＴ回路１５４からローレベル信号が出力されるため、ＮＯＲ回路１５５はローレベルの信号が反転して、ハイレベルの信号（O2）が出力される。第三のフリップフロップ回路１５６のセット端子にはハイレベルの信号（O2）が入力されるため、カウンタ１５は駆動回路１１に対してハイレベルの出力信号（VGL_2PULSE）を出力する。

一般的な従来型電流共振電源等においては、電源動作開始時や瞬時停電再起動時等に図６の(a)部に示すような、いわゆるdi/dtモードによる貫通電流が発生しうるが、本発明に係るスイッチング電源装置においては、特開２００５−５１９１８号公報の発明とは異なり、電流検出等を行うことなく、上記貫通電流の発生が未然に防止される。そのメカニズムは、以下の通りである。

Vin入力等による電源動作開始時は、図７に示したように、発振器１０が発振信号（OSC_CLK）を出力し、カウンタ１５が、発振信号（OSC_CLK）のハイレベルをカウントする。このカウントが所定回（例えば、図７では３回）なされると、所定時間以上のCLK L信号（図７中（３））を発生する。ここでいう所定時間とは、一方のスイッチング素子のドレイン電流（例えば、スイッチング素子ＳＷ２のドレイン電流Id2）がマイナスからプラスに切替る時間以上に設定されていることが望ましい。これにより、一方のスイッチング素子のドレイン電流（例えば、スイッチング素子ＳＷ２のドレイン電流Id2）がマイナスの期間中に、他方のスイッチング素子（例えば、スイッチング素子ＳＷ１）がオンすることは防止され、di/dtモードによる貫通電流が発生することはない。

なお、電源起動時等にスイッチング素子ＳＷ２が最初にオンするような回路構成においては、上記カウント数を3回とすることで電源動作開始時や瞬時停電再起動時等において、全く貫通電流が発生することはない。また、ローレベルの発振信号（CLK_L）の所定時間（図７中ｔｌ３）を、２回目のカウント直後のＳＷ１のオン時間（図７中ｔｈ１）の１．５倍程度に設定しておくと、その後の電源発振動作においても、貫通電流を一層防止するという効果を奏する。但し、上記カウント回数及びローレベルの発振信号（CLK_L）の時間は、本発明において限定するものではない。

カウンタ１５は以上のような作用をする。このような作用により、トランスＴ１の一次巻線Ｎｐの漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサＣｒの電圧の大きさに関係なく、電源動作開始時や瞬時停電再起動時等に貫通電流がスイッチング素子ＳＷ１，ＳＷ２に流出することを防止することができる。この動作は、電源動作開始時や瞬時停電再起動時等においてなされ、定常動作時は働かない機能であり、従来技術と異なり電流検出によるものではないので、誤検出により上述のアンバランス状態になりえない。したがって、出力電圧の精度を高めることができるという効果を奏する。更に、軽負荷時においても、上記アンバランス状態が起こりにくく、出力電圧精度低下を防ぐことができ、電源動作開始時点、或いは、瞬時停電再起動時点等にも貫通電流を防止することができる。

なお、本発明は、スイッチング手段、駆動手段、トランス、共振コンデンサ、二次側直流電圧生成手段、発振手段、並びに、カウント手段を有しておればよく、そのうち、駆動手段、二次側直流電圧生成手段、及び、発振手段の構成については限定されない。

また、スイッチング手段について、実施例では２つのスイッチング素子ＳＷ１，ＳＷ２で構成するハーフブリッジ結合方式のスイッチングコンバータを採用しているが、カウント手段が一定のカウント数をカウントした時点で、直前にカウントした際のスイッチング素子のオン時間より長くオンさせるように制御することが可能なスイッチングコンバータ、例えば、４つのスイッチング素子で構成するフルブリッジ結合方式のスイッチングコンバータにおいても、本発明を構成することができる。

本発明に係るスイッチング電源装置の実施例を示す回路図である。図１図示実施例における要部を示す回路図である。同じく図１図示実施例における要部を示す回路図である。図１図示実施例における要部の動作を示す波形図である。従来のスイッチング電源装置の実施例を示す回路図である。本発明を実施しない例を示す波形図である。図１図示実施例における波形図である。

符号の説明

ＳＷ１，ＳＷ２スイッチング素子
Ｖin 直流入力電圧
Ｃｐ１，Ｃｐ２部分電圧共振コンデンサ
Ｃｒ直列共振コンデンサ
Ｔ１トランス
Ｎｐ一次巻線
Ｎｓ１，Ｎｓ２二次巻線
Ｄ３，Ｄ４整流ダイオード
Ｃｏ平滑コンデンサ
１０発振器
１１駆動回路
１２誤差増幅器
１４フォトカプラ
１５カウンタ

Claims

２つのスイッチング素子を直列に接続した回路を少なくとも一つ含むスイッチング手段と、
前記スイッチング手段にてスイッチング動作が得られるように、前記２つのスイッチング素子を交互にスイッチング駆動するための駆動信号を生成して出力する駆動手段と、
一次巻線と二次巻線とを備え、前記一次巻線に得られる前記スイッチング回路のスイッチング出力により、二次巻線に電圧が励起されるトランスと、
前記一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサと、
前記二次巻線に励起された電圧を入力して整流平滑動作を行うことで二次側直流電圧を生成する二次側直流電圧生成手段と、
前記二次側直流電圧生成手段からの出力電圧信号に基づいて所定の周波数による発振信号を発生させる発振手段と、
前記発振手段から発生する発振信号を監視して発振数をカウントするカウント手段とを有し、
前記カウント手段が一定のカウント数をカウントし、直前にカウントした際の前記発振信号のオン時間より、一方の前記スイッチング素子のドレイン電流がマイナスからプラスに切り替わる時間以上長い時間オンするように制御することを特徴とするスイッチング電源装置。
前記一定のカウント数のカウント開始時点が、電源動作開始時や瞬時停電再起動時等であることを特徴とする請求項１記載のスイッチング電源装置。
前記一定のカウント数が３であることを特徴とする請求項１又は２記載のスイッチング電源装置。