JP2003224973A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2003224973A JP2003224973A JP2002017397A JP2002017397A JP2003224973A JP 2003224973 A JP2003224973 A JP 2003224973A JP 2002017397 A JP2002017397 A JP 2002017397A JP 2002017397 A JP2002017397 A JP 2002017397A JP 2003224973 A JP2003224973 A JP 2003224973A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- time
- switching
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】自励発振式の共振型スイッチング電源において
少ない部品数にて軽負荷時に間欠発振動作を行わせ、軽
負荷時の高効率化を図ることのできるスイッチング電源
装置を提供する。 【解決手段】第１のスイッチング制御回路は、軽負荷時
に、第１の駆動巻線に発生する電圧によって第１のスイ
ッチ素子Ｑ１がターンオンする前に第１の制御トランジ
スタを導通させて第１のスイッチ素子Ｑ１のターンオン
を阻止して発振動作を停止させるように第１のスイッチ
素子Ｑ１のオン時間を制御する第１のオン時間制御回路
を備え、第２のスイッチング制御回路は、軽負荷時に、
第２のスイッチ素子Ｑ２のオン時間終了後に２次巻線か
らのエネルギー放出が終了するように第２のスイッチ素
子Ｑ２のオン時間を制御する第２のオン時間制御回路を
備える。
少ない部品数にて軽負荷時に間欠発振動作を行わせ、軽
負荷時の高効率化を図ることのできるスイッチング電源
装置を提供する。 【解決手段】第１のスイッチング制御回路は、軽負荷時
に、第１の駆動巻線に発生する電圧によって第１のスイ
ッチ素子Ｑ１がターンオンする前に第１の制御トランジ
スタを導通させて第１のスイッチ素子Ｑ１のターンオン
を阻止して発振動作を停止させるように第１のスイッチ
素子Ｑ１のオン時間を制御する第１のオン時間制御回路
を備え、第２のスイッチング制御回路は、軽負荷時に、
第２のスイッチ素子Ｑ２のオン時間終了後に２次巻線か
らのエネルギー放出が終了するように第２のスイッチ素
子Ｑ２のオン時間を制御する第２のオン時間制御回路を
備える。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置、特に、軽負荷時（待機時）に省電力化を図ることの
出来る自励発振式の共振型スイッチング電源装置に関す
る。
置、特に、軽負荷時（待機時）に省電力化を図ることの
出来る自励発振式の共振型スイッチング電源装置に関す
る。
【０００２】
【従来の技術】共振型のスイッチング電源装置として
は、例えば、特開平１１−１８７６６４号公報に示され
るものがある。
は、例えば、特開平１１−１８７６６４号公報に示され
るものがある。
【０００３】この電源装置は、ソフトスイッチング動作
をし、２石のスイッチ素子を交互にオンオフさせて、零
電圧スイッチング動作をさせることによりスイッチング
損失を大幅に低減し、定格負荷時の高効率化を図ること
が出来る。図１０に、この形態の従来の回路図を示す。
をし、２石のスイッチ素子を交互にオンオフさせて、零
電圧スイッチング動作をさせることによりスイッチング
損失を大幅に低減し、定格負荷時の高効率化を図ること
が出来る。図１０に、この形態の従来の回路図を示す。
【０００４】この電源装置では、スイッチ素子Ｑ１およ
びＱ２は零電圧でターンオンし、スイッチ素子Ｑ２は零
電流付近でターンオフするため、スイッチング損失が大
幅に低減される。また、２次側の整流素子Ｄｓは零電流
でターンオンし、且つその電流波形は零電流から比較的
急峻に立ち上がり、電流の変化率が零となるピーク点に
達した後、再び零電流となってターンオフする波形とな
るため、整流素子に流れる電流波形が方形波的となって
ピーク電流値が低く抑えられ、実効電流値が低減されて
導通損が低減される。これらにより、高効率化を図るこ
とができる。
びＱ２は零電圧でターンオンし、スイッチ素子Ｑ２は零
電流付近でターンオフするため、スイッチング損失が大
幅に低減される。また、２次側の整流素子Ｄｓは零電流
でターンオンし、且つその電流波形は零電流から比較的
急峻に立ち上がり、電流の変化率が零となるピーク点に
達した後、再び零電流となってターンオフする波形とな
るため、整流素子に流れる電流波形が方形波的となって
ピーク電流値が低く抑えられ、実効電流値が低減されて
導通損が低減される。これらにより、高効率化を図るこ
とができる。
【０００５】また、軽負荷時に間欠発振動作をさせるよ
うにしたものとして、特開２０００−３５０４４９号公
報に示されるものがある。
うにしたものとして、特開２０００−３５０４４９号公
報に示されるものがある。
【０００６】この電源装置は、一般にリンギングチョー
クコンバータと呼ばれる１石式のスイッチング電源で、
軽負荷時に間欠発振動作をさせることにより軽負荷時の
高効率化を図ることができる。図１３に、この形態の従
来の回路図を示す。
クコンバータと呼ばれる１石式のスイッチング電源で、
軽負荷時に間欠発振動作をさせることにより軽負荷時の
高効率化を図ることができる。図１３に、この形態の従
来の回路図を示す。
【０００７】
【発明が解決しようとする課題】上記の各従来技術で
は、以下に示す問題があった。
は、以下に示す問題があった。
【０００８】特開平１１−１８７６６４号公報
（ア）図１１は、軽負荷時の動作波形図を示す。図１１
において、Ｓ１，Ｓ２はスイッチ素子Ｑ１，Ｑ２のオン
オフを表す信号、Ｖｄｓ１は、キャパシタＣ１の両端電
圧波形、Ｉｄ１は、スイッチ素子Ｑ１の電流波形であ
る。
において、Ｓ１，Ｓ２はスイッチ素子Ｑ１，Ｑ２のオン
オフを表す信号、Ｖｄｓ１は、キャパシタＣ１の両端電
圧波形、Ｉｄ１は、スイッチ素子Ｑ１の電流波形であ
る。
【０００９】同図に示すように、スイッチ素子Ｑ２のオ
ン時間が負荷によらずほぼ一定の場合、軽負荷時にはト
ランスに蓄えたエネルギーの一部を入力電源に回生させ
るため、循環電流が増加し、導通損失により効率が低下
するという課題があった。図の斜線で示す領域が回生電
流に相当する。
ン時間が負荷によらずほぼ一定の場合、軽負荷時にはト
ランスに蓄えたエネルギーの一部を入力電源に回生させ
るため、循環電流が増加し、導通損失により効率が低下
するという課題があった。図の斜線で示す領域が回生電
流に相当する。
【００１０】（イ）図１２は、軽負荷時にスイッチ素子
Ｑ２のオン時間を短くして、循環電流を低減するように
工夫をしたときの動作波形図である。しかし、この場
合、スイッチ素子Ｑ１およびＱ２は零電圧スイッチング
動作を行っているものの、スイッチング周波数が上昇す
るために駆動回路におけるスイッチング損失等が増加
し、効率が低下するという課題があった。
Ｑ２のオン時間を短くして、循環電流を低減するように
工夫をしたときの動作波形図である。しかし、この場
合、スイッチ素子Ｑ１およびＱ２は零電圧スイッチング
動作を行っているものの、スイッチング周波数が上昇す
るために駆動回路におけるスイッチング損失等が増加
し、効率が低下するという課題があった。
【００１１】特開２０００−３５０４４９号公報
図１４は、軽負荷時の動作波形図を示す。図１４におい
て、Ｓ１はスイッチ素子Ｑ１のオンオフを表す信号、Ｖ
ｄｓ１は、スイッチ素子Ｑ１の両端電圧波形、Ｉｄ１
は、スイッチ素子Ｑ１の電流波形である。
て、Ｓ１はスイッチ素子Ｑ１のオンオフを表す信号、Ｖ
ｄｓ１は、スイッチ素子Ｑ１の両端電圧波形、Ｉｄ１
は、スイッチ素子Ｑ１の電流波形である。
【００１２】同図に示すように、軽負荷時に間欠発振を
行うが、間欠発振時に大きなスイッチングサージ電圧が
発生し、高耐圧のスイッチング素子が必要となり、高効
率化の妨げとなる。また、出力電圧リップルが大きく、
接続された電子機器が誤動作するという問題点を有して
おり、出力電圧リップルを除去するフィルタ回路が必要
であった。
行うが、間欠発振時に大きなスイッチングサージ電圧が
発生し、高耐圧のスイッチング素子が必要となり、高効
率化の妨げとなる。また、出力電圧リップルが大きく、
接続された電子機器が誤動作するという問題点を有して
おり、出力電圧リップルを除去するフィルタ回路が必要
であった。
【００１３】さらにスイッチング損失のため、ソフトス
イッチング電源と比較し高効率化を図ることが困難であ
った。
イッチング電源と比較し高効率化を図ることが困難であ
った。
【００１４】本発明の目的は、スイッチ素子をオンオフ
制御するスイッチング制御回路におけるオン時間制御回
路のオン時間を決める時定数を軽負荷時と定格負荷もし
くは重負荷時とで適正に変化させることで動作モードを
変更し、軽負荷時に間欠発振動作を行わせて、軽負荷時
の高効率化を図ることのできる少ない部品数でシンプル
に構成された自励発振式のスイッチング電源装置を提供
することにある。
制御するスイッチング制御回路におけるオン時間制御回
路のオン時間を決める時定数を軽負荷時と定格負荷もし
くは重負荷時とで適正に変化させることで動作モードを
変更し、軽負荷時に間欠発振動作を行わせて、軽負荷時
の高効率化を図ることのできる少ない部品数でシンプル
に構成された自励発振式のスイッチング電源装置を提供
することにある。
【００１５】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、以下のように構成したものである。本
発明は、自励発振する２石式のスイッチング電源装置に
おいて、第１のスイッチング制御回路と第２のスイッチ
ング制御回路それぞれに工夫を施している。
解決するために、以下のように構成したものである。本
発明は、自励発振する２石式のスイッチング電源装置に
おいて、第１のスイッチング制御回路と第２のスイッチ
ング制御回路それぞれに工夫を施している。
【００１６】すなわち、第２のスイッチング制御回路に
おいては次のように構成する。
おいては次のように構成する。
【００１７】軽負荷時に、前記第２のスイッチ素子のオ
ン時間が定格負荷時よりも短くなって前記第２のスイッ
チ素子のオン時間終了後に前記２次巻線からのエネルギ
ー放出が終了するように第２のスイッチ素子のオン時間
を制御する第２のオン時間制御回路を備える。
ン時間が定格負荷時よりも短くなって前記第２のスイッ
チ素子のオン時間終了後に前記２次巻線からのエネルギ
ー放出が終了するように第２のスイッチ素子のオン時間
を制御する第２のオン時間制御回路を備える。
【００１８】従来の特開平１１−１８７６６４号公報に
示される電源装置では、軽負荷時に、導通損失を低減す
るために第２のスイッチ素子のオン時間が定格負荷時よ
りも短く制御することは出来ているが（図１２参照）、
第２のスイッチ素子のオン時間終了タイミング（ターン
オフタイミング）は、２次巻線からのエネルギー放出が
終了するタイミング以下には設定されていない。つま
り、２次巻線からのエネルギー放出が終了しても、ま
だ、第２のスイッチ素子のオン時間が持続している。こ
のため、第２のスイッチ素子がターンオフすると、第１
のスイッチ素子に並列に接続されているダイオードに電
流が流れる。この状態は、第１のスイッチ素子が見かけ
上導通していることと同等となり、第１のスイッチ素子
をオフすることができないことを意味し、次に述べる第
１のスイッチング制御回路の動作による間欠発振モード
に移行することを妨げる。これに対し、本発明は、２次
巻線からのエネルギー放出が終了する前に第２のスイッ
チ素子がターンオフする。
示される電源装置では、軽負荷時に、導通損失を低減す
るために第２のスイッチ素子のオン時間が定格負荷時よ
りも短く制御することは出来ているが（図１２参照）、
第２のスイッチ素子のオン時間終了タイミング（ターン
オフタイミング）は、２次巻線からのエネルギー放出が
終了するタイミング以下には設定されていない。つま
り、２次巻線からのエネルギー放出が終了しても、ま
だ、第２のスイッチ素子のオン時間が持続している。こ
のため、第２のスイッチ素子がターンオフすると、第１
のスイッチ素子に並列に接続されているダイオードに電
流が流れる。この状態は、第１のスイッチ素子が見かけ
上導通していることと同等となり、第１のスイッチ素子
をオフすることができないことを意味し、次に述べる第
１のスイッチング制御回路の動作による間欠発振モード
に移行することを妨げる。これに対し、本発明は、２次
巻線からのエネルギー放出が終了する前に第２のスイッ
チ素子がターンオフする。
【００１９】また、第１のスイッチング制御回路におい
ては次のように構成する。
ては次のように構成する。
【００２０】前記第１のスイッチング制御回路は、軽負
荷時に出力電圧が所定の電圧に達すると前記第１の駆動
巻線に発生する電圧によって前記第１のスイッチ素子Ｑ
１がターンオンするのを阻止して発振を停止させ、定格
負荷もしくは重負荷時には、前記第１の駆動巻線に発生
する電圧によって前記第１のスイッチ素子Ｑ１がターン
オンし、前記第１のスイッチ素子Ｑ１のオン時間を制御
する第１のオン時間制御回路を備えている。
荷時に出力電圧が所定の電圧に達すると前記第１の駆動
巻線に発生する電圧によって前記第１のスイッチ素子Ｑ
１がターンオンするのを阻止して発振を停止させ、定格
負荷もしくは重負荷時には、前記第１の駆動巻線に発生
する電圧によって前記第１のスイッチ素子Ｑ１がターン
オンし、前記第１のスイッチ素子Ｑ１のオン時間を制御
する第１のオン時間制御回路を備えている。
【００２１】定格負荷時もしくは重負荷時には、第１の
駆動巻線に発生する電圧によって第１のスイッチ素子Ｑ
１がターンオンした後に第１の制御トランジスタを駆動
して第１のスイッチ素子Ｑ１をターンオフさせる動作を
行う。この動作は、従来の回路の動作と同様である。
駆動巻線に発生する電圧によって第１のスイッチ素子Ｑ
１がターンオンした後に第１の制御トランジスタを駆動
して第１のスイッチ素子Ｑ１をターンオフさせる動作を
行う。この動作は、従来の回路の動作と同様である。
【００２２】軽負荷時には、第２のオン時間制御回路に
より、第２のスイッチ素子Ｑ２のオン時間が変更される
ことにより、上記第２のスイッチ素子のターンオフタイ
ミングにおいて、上記エネルギー放出が続いている。ま
た、上記エネルギー放出が終わって２次側巻線の整流素
子に電流が流れなくなり、トランスに逆電圧が発生した
ときには、第１のスイッチ素子Ｑ１に並列に接続されて
いるダイオードには電流が流れない。このとき、第１の
スイッチ素子Ｑ１をオフ状態とすることにより第１のス
イッチ回路を非導通とすることが出来、第１のスイッチ
ング制御回路による間欠発振動作の制御が可能になる。
従来回路では、第２のスイッチ素子Ｑ２がターンオフし
てトランスに逆電圧が発生したとき、第１のスイッチ素
子Ｑ１に並列に接続されているダイオードが導通するた
め、第１のスイッチ回路を非導通とすることができな
い。このため、間欠発振動作の制御が出来なかった。
より、第２のスイッチ素子Ｑ２のオン時間が変更される
ことにより、上記第２のスイッチ素子のターンオフタイ
ミングにおいて、上記エネルギー放出が続いている。ま
た、上記エネルギー放出が終わって２次側巻線の整流素
子に電流が流れなくなり、トランスに逆電圧が発生した
ときには、第１のスイッチ素子Ｑ１に並列に接続されて
いるダイオードには電流が流れない。このとき、第１の
スイッチ素子Ｑ１をオフ状態とすることにより第１のス
イッチ回路を非導通とすることが出来、第１のスイッチ
ング制御回路による間欠発振動作の制御が可能になる。
従来回路では、第２のスイッチ素子Ｑ２がターンオフし
てトランスに逆電圧が発生したとき、第１のスイッチ素
子Ｑ１に並列に接続されているダイオードが導通するた
め、第１のスイッチ回路を非導通とすることができな
い。このため、間欠発振動作の制御が出来なかった。
【００２３】間欠発振動作は、次のような動作となる。
【００２４】発振動作により出力電圧が所定の電圧にな
ると、第１の駆動巻線に発生する電圧によって第１のス
イッチ素子Ｑ１がターンオンする前に第１の制御トラン
ジスタを導通させて第１のスイッチ素子Ｑ１のターンオ
ンを阻止して発振を停止させる。発振停止により出力電
圧が低下し、該出力電圧が所定の電圧以下になると、起
動抵抗を介して第１のスイッチ素子Ｑ１の制御端子に電
圧が供給され発振が開始する。この動作を周期的に繰り
返すことで間欠発振動作となる。第１のスイッチング制
御回路は、軽負荷時にこのような動作が行われる第１の
オン時間制御回路を備える。
ると、第１の駆動巻線に発生する電圧によって第１のス
イッチ素子Ｑ１がターンオンする前に第１の制御トラン
ジスタを導通させて第１のスイッチ素子Ｑ１のターンオ
ンを阻止して発振を停止させる。発振停止により出力電
圧が低下し、該出力電圧が所定の電圧以下になると、起
動抵抗を介して第１のスイッチ素子Ｑ１の制御端子に電
圧が供給され発振が開始する。この動作を周期的に繰り
返すことで間欠発振動作となる。第１のスイッチング制
御回路は、軽負荷時にこのような動作が行われる第１の
オン時間制御回路を備える。
【００２５】以上の動作により、２石式の自励発振式の
スイッチング電源装置において、軽負荷時に間欠発振動
作を行わせることが可能となる。
スイッチング電源装置において、軽負荷時に間欠発振動
作を行わせることが可能となる。
【００２６】本発明は、また、次のように構成する。
【００２７】出力電圧を検出し、その検出電圧に応じて
前記フォトカプラにより前記第１のインピーダンス回路
のインピーダンスを変化させる信号を前記第１のスイッ
チング制御回路に帰還させ、これにより出力電圧を安定
化する出力電圧安定化回路を備え、前記出力電圧安定化
回路は、間欠発振時に、前記フォトカプラを構成するフ
ォトダイオードに直列に接続された抵抗値を小さくし
て、該フォトカプラによる帰還の利得を大きくするゲイ
ン調整回路を備える。
前記フォトカプラにより前記第１のインピーダンス回路
のインピーダンスを変化させる信号を前記第１のスイッ
チング制御回路に帰還させ、これにより出力電圧を安定
化する出力電圧安定化回路を備え、前記出力電圧安定化
回路は、間欠発振時に、前記フォトカプラを構成するフ
ォトダイオードに直列に接続された抵抗値を小さくし
て、該フォトカプラによる帰還の利得を大きくするゲイ
ン調整回路を備える。
【００２８】スイッチング電源回路の連続発振時は停止
期間がないため出力リップル電圧は小さいが、間欠スイ
ッチング動作時は、発振期間で出力電圧が上昇し、停止
期間で出力電圧が低下するため、間欠発振の周期にて出
力電圧のリップルが大きくなるという問題がある。
期間がないため出力リップル電圧は小さいが、間欠スイ
ッチング動作時は、発振期間で出力電圧が上昇し、停止
期間で出力電圧が低下するため、間欠発振の周期にて出
力電圧のリップルが大きくなるという問題がある。
【００２９】そこで、本発明では、間欠発振時にフォト
ダイオードに流れる電流変化を大きくして、ゲインを高
くするようにした。これにより、小さな電圧変動にも敏
感に反応するためリップル電圧を低減できる。
ダイオードに流れる電流変化を大きくして、ゲインを高
くするようにした。これにより、小さな電圧変動にも敏
感に反応するためリップル電圧を低減できる。
【００３０】本発明は、さらに、次のように構成するこ
とも出来る。
とも出来る。
【００３１】前記第１のスイッチ素子に直列に接続され
る電流検出手段を介して該第１のスイッチ素子に流れる
１次巻線電流を検出し、該電流が所定の電流ピーク値に
達すると前記第１のスイッチ素子をターンオフさせるピ
ーク電流制限回路を設ける。
る電流検出手段を介して該第１のスイッチ素子に流れる
１次巻線電流を検出し、該電流が所定の電流ピーク値に
達すると前記第１のスイッチ素子をターンオフさせるピ
ーク電流制限回路を設ける。
【００３２】上記構成により、１次巻線電流が増大した
場合でもピーク電流値を制限し、トランスの飽和を抑制
する。また、電流ピーク値を低減することによりスイッ
チ素子Ｑ１のターンオフ時のスイッチング損失を低減す
るとともに、発振期間での発振パルス数を増加させて間
欠発振の周期を短くし、リップル電圧を低減することが
できる。
場合でもピーク電流値を制限し、トランスの飽和を抑制
する。また、電流ピーク値を低減することによりスイッ
チ素子Ｑ１のターンオフ時のスイッチング損失を低減す
るとともに、発振期間での発振パルス数を増加させて間
欠発振の周期を短くし、リップル電圧を低減することが
できる。
【００３３】
【発明の実施の形態】図１は、この発明の第１の実施形
態のスイッチング電源装置の回路図である。
態のスイッチング電源装置の回路図である。
【００３４】第１のスイッチ回路Ｓ１は、第１のスイッ
チ素子Ｑ１、第１のダイオードＤ１、および第１のキャ
パシタＣ１の並列接続回路で構成され、第２のスイッチ
回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオー
ドＤ２、および第２のキャパシタＣ２の並列接続回路で
構成される。第１のスイッチ回路Ｓ１とトランスＴの１
次巻線Ｔ１と入力電源Ｖｉｎとは直列に接続されてい
る。また、第２のスイッチ回路Ｓ２とキャパシタＣとの
直列回路はトランスＴの１次巻線Ｔ１と並列に接続され
ている。
チ素子Ｑ１、第１のダイオードＤ１、および第１のキャ
パシタＣ１の並列接続回路で構成され、第２のスイッチ
回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオー
ドＤ２、および第２のキャパシタＣ２の並列接続回路で
構成される。第１のスイッチ回路Ｓ１とトランスＴの１
次巻線Ｔ１と入力電源Ｖｉｎとは直列に接続されてい
る。また、第２のスイッチ回路Ｓ２とキャパシタＣとの
直列回路はトランスＴの１次巻線Ｔ１と並列に接続され
ている。
【００３５】第１のスイッチ素子Ｑ１と第２のスイッチ
素子Ｑ２には、この実施形態の装置では電界効果型トラ
ンジスタ（以下、ＦＥＴと称する）が使用される。
素子Ｑ２には、この実施形態の装置では電界効果型トラ
ンジスタ（以下、ＦＥＴと称する）が使用される。
【００３６】トランスＴの第１の駆動巻線Ｔ３は、１次
巻線Ｔ１の電圧に略比例した電圧を発生し、この駆動巻
線電圧は第１のスイッチング制御回路に入力される。こ
の第１のスイッチング制御回路は、第１の駆動巻線Ｔ３
と第１のスイッチング素子Ｑ１の制御端子（ゲート）と
の間に接続されたコンデンサＣ３と抵抗Ｒ３の直列回路
からなる第１の遅延回路３と、第１のスイッチ素子Ｑ１
をターンオフさせるための第１の制御トランジスタＴｒ
１と、出力安定化回路５からのフィードバック信号を受
けるフォトトランジスタＰＣ１と抵抗Ｒ４の直列回路
と、抵抗Ｒ２およびコンデンサＣ４からなる時定数回路
とで構成され、この時定数回路は、トランジスタＴｒ１
の制御端子（ベース）に接続されている。また、トラン
ジスタＴｒ１と、フォトトランジスタＰＣ１および抵抗
Ｒ４と、抵抗Ｒ２およびコンデンサＣ４からなる時定数
回路とは、第１のオン時間制御回路１を構成している。
上記時定数回路の抵抗Ｒ２、抵抗Ｒ４、フォトトランジ
スタＰＣ１は第１のインピーダンス回路１０を構成して
いる。
巻線Ｔ１の電圧に略比例した電圧を発生し、この駆動巻
線電圧は第１のスイッチング制御回路に入力される。こ
の第１のスイッチング制御回路は、第１の駆動巻線Ｔ３
と第１のスイッチング素子Ｑ１の制御端子（ゲート）と
の間に接続されたコンデンサＣ３と抵抗Ｒ３の直列回路
からなる第１の遅延回路３と、第１のスイッチ素子Ｑ１
をターンオフさせるための第１の制御トランジスタＴｒ
１と、出力安定化回路５からのフィードバック信号を受
けるフォトトランジスタＰＣ１と抵抗Ｒ４の直列回路
と、抵抗Ｒ２およびコンデンサＣ４からなる時定数回路
とで構成され、この時定数回路は、トランジスタＴｒ１
の制御端子（ベース）に接続されている。また、トラン
ジスタＴｒ１と、フォトトランジスタＰＣ１および抵抗
Ｒ４と、抵抗Ｒ２およびコンデンサＣ４からなる時定数
回路とは、第１のオン時間制御回路１を構成している。
上記時定数回路の抵抗Ｒ２、抵抗Ｒ４、フォトトランジ
スタＰＣ１は第１のインピーダンス回路１０を構成して
いる。
【００３７】トランスＴの第２の駆動巻線Ｔ４は、１次
巻線Ｔ１の電圧に略比例した第１の駆動巻線Ｔ３とは逆
極性の電圧を発生し、この駆動巻線電圧は第２のスイッ
チング制御回路に入力される。この第２のスイッチング
制御回路は、第２の駆動巻線Ｔ４と第２のスイッチング
素子Ｑ２の制御端子（ゲート）との間に接続されたコン
デンサＣ１１と抵抗Ｒ１１の直列回路からなる第２の遅
延回路４と、第２のスイッチ素子Ｑ２をターンオフさせ
るための第２の制御トランジスタＴｒ２と、Ｑ２オン時
間切替回路６からのフィードバック信号を受けるフォト
トランジスタＰＣ２と抵抗Ｒ１４とダイオード１４の直
列回路と、抵抗Ｒ１２およびコンデンサＣ１２からなる
時定数回路とで構成され、この時定数回路は、トランジ
スタＴｒ２の制御端子（ベース）に接続されている。ま
た、トランジスタＴｒ２と、フォトトランジスタＰＣ２
と抵抗Ｒ１４とダイオード１４の直列回路と、抵抗Ｒ１
２およびコンデンサＣ１２からなる時定数回路は、第２
のオン時間制御回路２を構成している。上記時定数回路
の抵抗Ｒ１２、抵抗Ｒ１４、フォトトランジスタＰＣ
２、ダイオードＤ１４は第２のインピーダンス回路２０
を構成している。
巻線Ｔ１の電圧に略比例した第１の駆動巻線Ｔ３とは逆
極性の電圧を発生し、この駆動巻線電圧は第２のスイッ
チング制御回路に入力される。この第２のスイッチング
制御回路は、第２の駆動巻線Ｔ４と第２のスイッチング
素子Ｑ２の制御端子（ゲート）との間に接続されたコン
デンサＣ１１と抵抗Ｒ１１の直列回路からなる第２の遅
延回路４と、第２のスイッチ素子Ｑ２をターンオフさせ
るための第２の制御トランジスタＴｒ２と、Ｑ２オン時
間切替回路６からのフィードバック信号を受けるフォト
トランジスタＰＣ２と抵抗Ｒ１４とダイオード１４の直
列回路と、抵抗Ｒ１２およびコンデンサＣ１２からなる
時定数回路とで構成され、この時定数回路は、トランジ
スタＴｒ２の制御端子（ベース）に接続されている。ま
た、トランジスタＴｒ２と、フォトトランジスタＰＣ２
と抵抗Ｒ１４とダイオード１４の直列回路と、抵抗Ｒ１
２およびコンデンサＣ１２からなる時定数回路は、第２
のオン時間制御回路２を構成している。上記時定数回路
の抵抗Ｒ１２、抵抗Ｒ１４、フォトトランジスタＰＣ
２、ダイオードＤ１４は第２のインピーダンス回路２０
を構成している。
【００３８】入力電源Ｖｉｎと第１のスイッチ素子Ｑ１
の制御端子（ゲート）との間には、起動抵抗Ｒ１が接続
されている。
の制御端子（ゲート）との間には、起動抵抗Ｒ１が接続
されている。
【００３９】トランスＴの２次巻線Ｔ２には、整流素子
Ｄｓが接続され、また、整流素子Ｄｓには、並列にキャ
パシタＣｓが接続されている。また、整流素子Ｄｓの出
力側には、平滑用コンデンサＣｏと出力安定化回路５と
Ｑ２オン時間切替回路６とが接続されている。
Ｄｓが接続され、また、整流素子Ｄｓには、並列にキャ
パシタＣｓが接続されている。また、整流素子Ｄｓの出
力側には、平滑用コンデンサＣｏと出力安定化回路５と
Ｑ２オン時間切替回路６とが接続されている。
【００４０】出力安定化回路５は、出力電圧検出抵抗Ｒ
２０、Ｒ２１と、これらの抵抗の分圧点Ｖａが基準電圧
入力端子Ｖｒに接続されるシャントレギュレータＩＣ１
と、このシャントレギュレータＩＣ１に直列に接続され
るフォトダイオードＰＣ１と、抵抗Ｒ２２ｊを備えてい
る。シャントレギュレータＩＣ１は、基準電圧入力端子
Ｖｒの電圧が一定になるようにカソード−アノード間の
電流を制御し、この電流の変化は、フォトダイオードＰ
Ｃ１の光の強弱に変換され、第１のインピーダンス回路
を構成するフォトトランジスタＰＣ１に入光する。この
回路では、フォトダイオードＰＣ１に流れる電流の大小
によってフォトトランジスタＰＣ１を介して第１の制御
トランジスタＴｒ１のオンタイミングを制御し、結果と
して第１のスイッチ素子Ｑ１のオン時間の制御を行う。
すなわち、出力電圧が高くなってフォトダイオードＰＣ
１の電流が大きくなろうとすると、第１のスイッチ素子
Ｑ１のオン時間が短くなり、出力電圧を下げようとし、
反対に、出力電圧が低くなってフォトダイオードＰＣ１
に流れる電流が小さくなろうとすると、第１のスイッチ
素子Ｑ１のオン時間が長くなって出力電圧を上げようと
する。この動作によって、出力電圧の安定化が図られ
る。
２０、Ｒ２１と、これらの抵抗の分圧点Ｖａが基準電圧
入力端子Ｖｒに接続されるシャントレギュレータＩＣ１
と、このシャントレギュレータＩＣ１に直列に接続され
るフォトダイオードＰＣ１と、抵抗Ｒ２２ｊを備えてい
る。シャントレギュレータＩＣ１は、基準電圧入力端子
Ｖｒの電圧が一定になるようにカソード−アノード間の
電流を制御し、この電流の変化は、フォトダイオードＰ
Ｃ１の光の強弱に変換され、第１のインピーダンス回路
を構成するフォトトランジスタＰＣ１に入光する。この
回路では、フォトダイオードＰＣ１に流れる電流の大小
によってフォトトランジスタＰＣ１を介して第１の制御
トランジスタＴｒ１のオンタイミングを制御し、結果と
して第１のスイッチ素子Ｑ１のオン時間の制御を行う。
すなわち、出力電圧が高くなってフォトダイオードＰＣ
１の電流が大きくなろうとすると、第１のスイッチ素子
Ｑ１のオン時間が短くなり、出力電圧を下げようとし、
反対に、出力電圧が低くなってフォトダイオードＰＣ１
に流れる電流が小さくなろうとすると、第１のスイッチ
素子Ｑ１のオン時間が長くなって出力電圧を上げようと
する。この動作によって、出力電圧の安定化が図られ
る。
【００４１】Ｑ２オン時間切替回路６は、フォトダイオ
ードＰＣ２と、該フォトダイオードＰＣ２に直列に接続
されている抵抗Ｒ３０とトランジスタＴｒ３０と、該ト
ランジスタＴｒ３０の制御端子（ベース）に接続されて
いる抵抗Ｒ３１とで構成されている。抵抗Ｒ３１には、
軽負荷時信号入力端子Ｓが接続されている。この端子Ｓ
には、外部から、軽負荷時に信号が入力する。
ードＰＣ２と、該フォトダイオードＰＣ２に直列に接続
されている抵抗Ｒ３０とトランジスタＴｒ３０と、該ト
ランジスタＴｒ３０の制御端子（ベース）に接続されて
いる抵抗Ｒ３１とで構成されている。抵抗Ｒ３１には、
軽負荷時信号入力端子Ｓが接続されている。この端子Ｓ
には、外部から、軽負荷時に信号が入力する。
【００４２】軽負荷時に端子Ｓに信号が入力すると、ト
ランジスタＴｒ３０がオンして、フォトダイオードＰＣ
２の電流が増大し、これに光結合している第２のインピ
ーダンス回路２０内のフォトトランジスタＰＣ２の電流
も増大してトランジスタＴｒ２のオンタイミングが早く
なる。後述のように、この回路により、軽負荷時に、第
２のスイッチ素子Ｑ２のオン時間が定格負荷時よりも短
くなって第２のスイッチ素子Ｑ２のオン時間終了後に前
記２次巻線からのエネルギー放出が終了する。すなわ
ち、第２のインピーダンス回路２０は、このように動作
するよう、軽負荷時と定格負荷または重負荷時に、その
時定数が変更される。
ランジスタＴｒ３０がオンして、フォトダイオードＰＣ
２の電流が増大し、これに光結合している第２のインピ
ーダンス回路２０内のフォトトランジスタＰＣ２の電流
も増大してトランジスタＴｒ２のオンタイミングが早く
なる。後述のように、この回路により、軽負荷時に、第
２のスイッチ素子Ｑ２のオン時間が定格負荷時よりも短
くなって第２のスイッチ素子Ｑ２のオン時間終了後に前
記２次巻線からのエネルギー放出が終了する。すなわ
ち、第２のインピーダンス回路２０は、このように動作
するよう、軽負荷時と定格負荷または重負荷時に、その
時定数が変更される。
【００４３】次に上記のスイッチング電源装置の動作を
説明する。
説明する。
【００４４】（１）定格負荷時または重負荷時
図２は、定格負荷時の動作波形図である。
【００４５】図２において、Ｑ１、Ｑ２はスイッチ素子
Ｑ１、Ｑ２のオンオフを表す信号、Ｖｄｓ１、Ｖｄｓ
２、Ｖｓは、それぞれキャパシタＣ１、Ｃ２、Ｃｓの両
端電圧波形信号、ｉｄ１、ｉｄ２、ｉｓは、それぞれス
イッチ回路Ｓ１、Ｓ２、制御素子Ｄｓの電流波形信号で
ある。
Ｑ１、Ｑ２のオンオフを表す信号、Ｖｄｓ１、Ｖｄｓ
２、Ｖｓは、それぞれキャパシタＣ１、Ｃ２、Ｃｓの両
端電圧波形信号、ｉｄ１、ｉｄ２、ｉｓは、それぞれス
イッチ回路Ｓ１、Ｓ２、制御素子Ｄｓの電流波形信号で
ある。
【００４６】本回路の起動後のスイッチング動作は、１
スイッチング周期Ｔにおいて、主に時間ｔ１〜ｔ５の４
つの動作状態に分けることができる。まず、起動時（発
振開始時）について説明し、次に各状態における動作を
示す。
スイッチング周期Ｔにおいて、主に時間ｔ１〜ｔ５の４
つの動作状態に分けることができる。まず、起動時（発
振開始時）について説明し、次に各状態における動作を
示す。
【００４７】（起動時）入力電源Ｖｉｎが印加される
と、起動抵抗Ｒ１によってスイッチ素子Ｑ１がオン状態
となる。
と、起動抵抗Ｒ１によってスイッチ素子Ｑ１がオン状態
となる。
【００４８】スイッチ素子Ｑ１がオン状態からの最適な
定格条件での１スイッチング周期Ｔにおける時間ｔ１〜
ｔ５の４つの動作状態は次に示す通りである。
定格条件での１スイッチング周期Ｔにおける時間ｔ１〜
ｔ５の４つの動作状態は次に示す通りである。
【００４９】＜状態１＞ｔ１〜ｔ２
駆動巻線Ｔ３に発生した電圧が第１のスイッチ素子Ｑ１
の制御端子に印加され、第１のスイッチ素子Ｑ１はオン
しており、トランスＴの１次巻線に入力電圧が印加さ
れ、トランスＴの１次巻線電流が直線的に増加し、トラ
ンスＴに励磁エネルギーが蓄えられる。このときフォト
トランジスタと抵抗Ｒ４を介してコンデンサＣ４が充電
され、時間ｔ２でコンデンサＣ４の電圧がトランジスタ
Ｔｒ１のしきい電圧（約０．６Ｖ）に達して、トランジ
スタＴｒ１がオンして、第１のスイッチ素子Ｑ１がター
ンオフすると、状態２に遷移する。
の制御端子に印加され、第１のスイッチ素子Ｑ１はオン
しており、トランスＴの１次巻線に入力電圧が印加さ
れ、トランスＴの１次巻線電流が直線的に増加し、トラ
ンスＴに励磁エネルギーが蓄えられる。このときフォト
トランジスタと抵抗Ｒ４を介してコンデンサＣ４が充電
され、時間ｔ２でコンデンサＣ４の電圧がトランジスタ
Ｔｒ１のしきい電圧（約０．６Ｖ）に達して、トランジ
スタＴｒ１がオンして、第１のスイッチ素子Ｑ１がター
ンオフすると、状態２に遷移する。
【００５０】＜状態２＞ｔ２〜ｔ３
スイッチ素子Ｑ１がターンオフすると、トランスＴの１
次巻線Ｔ１とインダクタＬは、キャパシタＣ１およびＣ
２と共振し、キャパシタＣｌを充電し、キャパシタＣ２
を放電する。また、２次側ではトランスＴの２次巻線Ｔ
２とキャパシタＣｓが共振し、キャパシタＣｓを放電す
る。Ｖｄｓｌの立ち上がり部分の曲線は、キャパシタＣ
１とキャパシタＣ２とインダクタＬおよび１次巻線Ｔ１
のインダクタとの共振による正弦波の一部である。ｉｄ
ｌの立ち下がり部分は、Ｖｄｓｌの９０度位相進みの波
形である。Ｖｄｓ２の立ち下がり部分の曲線は、キャパ
シタＣ１とキャパシタＣ２とインダクタＬおよび１次巻
線Ｔ１のインダクタとの共振による正弦波の一部であ
る。ｉｄ２の立ち下がり部分は、Ｖｄｓ２の９０度位相
進みの波形である。このとき、２次側ではキャパシタＣ
ｓの両端電圧Ｖｓが零電圧まで下降し、整流素子Ｄｓが
導通し、零電圧ターンオン動作となる。このＶｓの立ち
下がり部分の曲線は、Ｃｓと２次巻線Ｔ２のインダクタ
との共振による正弦波の一部である。キャパシタＣ２の
両端電圧Ｖｄｓ２が下降し零電圧となると、ダイオード
Ｄ２が導通する。このときコンデンサＣ１１と抵抗Ｒ１
１による第２の遅延回路４により、駆動巻線Ｔ４に発生
した電圧が電圧発生から少し遅れてスイッチ素子Ｑ２の
制御端子に印加され、スイッチ素子Ｑ２がターンオンさ
れる。これにより零電圧スイッチング動作し、状態３に
遷移する。
次巻線Ｔ１とインダクタＬは、キャパシタＣ１およびＣ
２と共振し、キャパシタＣｌを充電し、キャパシタＣ２
を放電する。また、２次側ではトランスＴの２次巻線Ｔ
２とキャパシタＣｓが共振し、キャパシタＣｓを放電す
る。Ｖｄｓｌの立ち上がり部分の曲線は、キャパシタＣ
１とキャパシタＣ２とインダクタＬおよび１次巻線Ｔ１
のインダクタとの共振による正弦波の一部である。ｉｄ
ｌの立ち下がり部分は、Ｖｄｓｌの９０度位相進みの波
形である。Ｖｄｓ２の立ち下がり部分の曲線は、キャパ
シタＣ１とキャパシタＣ２とインダクタＬおよび１次巻
線Ｔ１のインダクタとの共振による正弦波の一部であ
る。ｉｄ２の立ち下がり部分は、Ｖｄｓ２の９０度位相
進みの波形である。このとき、２次側ではキャパシタＣ
ｓの両端電圧Ｖｓが零電圧まで下降し、整流素子Ｄｓが
導通し、零電圧ターンオン動作となる。このＶｓの立ち
下がり部分の曲線は、Ｃｓと２次巻線Ｔ２のインダクタ
との共振による正弦波の一部である。キャパシタＣ２の
両端電圧Ｖｄｓ２が下降し零電圧となると、ダイオード
Ｄ２が導通する。このときコンデンサＣ１１と抵抗Ｒ１
１による第２の遅延回路４により、駆動巻線Ｔ４に発生
した電圧が電圧発生から少し遅れてスイッチ素子Ｑ２の
制御端子に印加され、スイッチ素子Ｑ２がターンオンさ
れる。これにより零電圧スイッチング動作し、状態３に
遷移する。
【００５１】＜状態３＞ｔ３〜ｔ４
状態３では、ダイオードＤ２またはスイッチ素子Ｑ２が
導通し、インダクタＬとキャパシタＣは共振する。この
とき、２次側では整流素子Ｄｓは導通し、トランスＴに
蓄えられた励磁エネルギーを２次巻線Ｔ２から放出し、
整流平滑回路を介して出力される。このとき整流素子Ｄ
ｓに流れる電流ｉｓは、１次側のインダクタＬとキャパ
シタＣによる共振電流ｉｄ２に対し、直線的に減少する
励磁電流ｉｍを加えた値と相似形となる。このため、電
流ｉｓは、キャパシタＣｓの作用により零電流から急峻
に立ち上がり、正弦波状の曲線を有する波形となる。ま
た、電流ｉｓは電流変化率が零となるピーク点に達した
後、零電流に向かって下降する。時間ｔ４でトランスの
励磁電流ｉｍと電流ｉｄ２の関係が−ｉｍ＝ｉｄ２とな
り、２次側電流ｉｓが０となると、整流素子Ｄｓはター
ンオフし、整流素子Ｄｓの零電流ターンオフ動作が実現
され、状態３は終了する。
導通し、インダクタＬとキャパシタＣは共振する。この
とき、２次側では整流素子Ｄｓは導通し、トランスＴに
蓄えられた励磁エネルギーを２次巻線Ｔ２から放出し、
整流平滑回路を介して出力される。このとき整流素子Ｄ
ｓに流れる電流ｉｓは、１次側のインダクタＬとキャパ
シタＣによる共振電流ｉｄ２に対し、直線的に減少する
励磁電流ｉｍを加えた値と相似形となる。このため、電
流ｉｓは、キャパシタＣｓの作用により零電流から急峻
に立ち上がり、正弦波状の曲線を有する波形となる。ま
た、電流ｉｓは電流変化率が零となるピーク点に達した
後、零電流に向かって下降する。時間ｔ４でトランスの
励磁電流ｉｍと電流ｉｄ２の関係が−ｉｍ＝ｉｄ２とな
り、２次側電流ｉｓが０となると、整流素子Ｄｓはター
ンオフし、整流素子Ｄｓの零電流ターンオフ動作が実現
され、状態３は終了する。
【００５２】＜状態４＞ｔ４〜ｔ５
整流素子Ｄｓがオフすると、１次側ではキャパシタＣと
インダクタＬとの共振が終了し、キャパシタＩＣの放電
により励磁電流ｉｍのみが流れ、状態１とは逆方向にト
ランスＴを励磁する。ｔ４からｔ５にかけての直線的に
上昇する電流ｉｄ２がその励磁電流一ｉｍである。
インダクタＬとの共振が終了し、キャパシタＩＣの放電
により励磁電流ｉｍのみが流れ、状態１とは逆方向にト
ランスＴを励磁する。ｔ４からｔ５にかけての直線的に
上昇する電流ｉｄ２がその励磁電流一ｉｍである。
【００５３】＜状態５＞ｔ５〜ｔ６
駆動巻線Ｔ４に発生した電圧により、抵抗Ｒ１２を介し
てコンデンサＣ１２が充電され、コンデンサＣ１２の電
圧がトランジスタＴｒ２のしきい電圧（約０．６Ｖ）に
達して、トランジスタＴｒ２がオンして、時間ｔ５でス
イッチ素子Ｑ２がターンオフすると、２次側の整流素子
Ｄｓに逆電圧が印加され、トランスＴの２次巻線Ｔ２と
キャパシタＣｓとが共振し、キャパシタＣｓが充電され
る。また、１次側では、トランスＴの１次巻線Ｔ１とイ
ンダクタＬがキャパシタＣ１およびＣ２と共振し、キャ
パシタＣｌを放電し、キャパシタＣ２を充電する。キャ
パシタＣ１の両端電圧Ｖｄｓｌが下降し、零電圧になる
と、ダイオードＤ１が導通する。このときコンデンサＣ
３と抵抗Ｒ３による第１の遅延回路３により、駆動巻線
Ｔ３に発生した電圧が電圧発生してから少し遅れてスイ
ッチ素子Ｑ１の制御端子に印加され、時間ｔ６でスイッ
チ素子Ｑ１がターンオンされ零電圧スイッチング動作を
実現し、状態５が終了する。このとき、２次側ではキャ
パシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻
線電圧と出力電圧との和の電圧にクランプされる。
てコンデンサＣ１２が充電され、コンデンサＣ１２の電
圧がトランジスタＴｒ２のしきい電圧（約０．６Ｖ）に
達して、トランジスタＴｒ２がオンして、時間ｔ５でス
イッチ素子Ｑ２がターンオフすると、２次側の整流素子
Ｄｓに逆電圧が印加され、トランスＴの２次巻線Ｔ２と
キャパシタＣｓとが共振し、キャパシタＣｓが充電され
る。また、１次側では、トランスＴの１次巻線Ｔ１とイ
ンダクタＬがキャパシタＣ１およびＣ２と共振し、キャ
パシタＣｌを放電し、キャパシタＣ２を充電する。キャ
パシタＣ１の両端電圧Ｖｄｓｌが下降し、零電圧になる
と、ダイオードＤ１が導通する。このときコンデンサＣ
３と抵抗Ｒ３による第１の遅延回路３により、駆動巻線
Ｔ３に発生した電圧が電圧発生してから少し遅れてスイ
ッチ素子Ｑ１の制御端子に印加され、時間ｔ６でスイッ
チ素子Ｑ１がターンオンされ零電圧スイッチング動作を
実現し、状態５が終了する。このとき、２次側ではキャ
パシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻
線電圧と出力電圧との和の電圧にクランプされる。
【００５４】定格負荷時には、１スイッチング周期あた
り以上のような動作を行い、次のスイッチング周期も同
様の動作を行い、以降この動作を繰り返す。
り以上のような動作を行い、次のスイッチング周期も同
様の動作を行い、以降この動作を繰り返す。
【００５５】上述したスイッチング電源回路では、スイ
ッチ素子Ｑ１およびＱ２は零電圧でターンオンし、スイ
ッチ素子Ｑ２は零電流付近でターンオフするため、スイ
ッチング損失が大幅に低減される。また、２次側の整流
素子Ｄｓは零電流でターンオンし、且つその電流波形は
零電流から比較的急峻に立ち上がり、電流の変化率が零
となるピーク点に達した後、再び零電流となってターン
オフする波形となるため、整流素子に流れる電流波形が
方形波的となってピーク電流値が低く抑えられ、実効電
流値が低減されて導通損が低減される。これらにより、
高効率化を図ることができる。なお、定格負荷時には、
軽負荷信号入力端子Ｓに信号入力がない。このため、ト
ランジスタＴｒ３０はオフしていて、第２のインピーダ
ンス回路２０では、フォトトランジスタＰＣ２はオフ状
態である。
ッチ素子Ｑ１およびＱ２は零電圧でターンオンし、スイ
ッチ素子Ｑ２は零電流付近でターンオフするため、スイ
ッチング損失が大幅に低減される。また、２次側の整流
素子Ｄｓは零電流でターンオンし、且つその電流波形は
零電流から比較的急峻に立ち上がり、電流の変化率が零
となるピーク点に達した後、再び零電流となってターン
オフする波形となるため、整流素子に流れる電流波形が
方形波的となってピーク電流値が低く抑えられ、実効電
流値が低減されて導通損が低減される。これらにより、
高効率化を図ることができる。なお、定格負荷時には、
軽負荷信号入力端子Ｓに信号入力がない。このため、ト
ランジスタＴｒ３０はオフしていて、第２のインピーダ
ンス回路２０では、フォトトランジスタＰＣ２はオフ状
態である。
【００５６】（２）軽負荷時
次に軽負荷検出時の動作を説明する。図３は、軽負荷検
出時の動作波形図である。
出時の動作波形図である。
【００５７】軽負荷検出時に端子Ｓに信号電圧（軽負荷
検出信号）が印加されると、トランジスタＴｒ３０がオ
ンしてフォトダイオードＰＣ２が導通し、フオトトラン
ジスタＰＣ２がオンする。これにより、フォトトランジ
スタＰＣ２、抵抗Ｒ１４、ダイオードＤ１４を通り電流
が流れるため、コンデンサＣ１２の充電時間が短くなり
第２のスイッチＱ２のオン時間が短くなる。ここで、オ
ン時間に蓄えられた励磁エネルギーを２次側から放出す
る時間であるリセット時間Ｔｒに対し、スイッチ素子Ｑ
２のオン時間が短くなるように、第２のインピーダンス
回路２０の時定数が設定されている。
検出信号）が印加されると、トランジスタＴｒ３０がオ
ンしてフォトダイオードＰＣ２が導通し、フオトトラン
ジスタＰＣ２がオンする。これにより、フォトトランジ
スタＰＣ２、抵抗Ｒ１４、ダイオードＤ１４を通り電流
が流れるため、コンデンサＣ１２の充電時間が短くなり
第２のスイッチＱ２のオン時間が短くなる。ここで、オ
ン時間に蓄えられた励磁エネルギーを２次側から放出す
る時間であるリセット時間Ｔｒに対し、スイッチ素子Ｑ
２のオン時間が短くなるように、第２のインピーダンス
回路２０の時定数が設定されている。
【００５８】時間ｔｌ〜ｔ４までの動作は、図２の定格
負荷時の動作と同様で、時間ｔ４となるタイミングが従
来と異なるため状態４から説明する。
負荷時の動作と同様で、時間ｔ４となるタイミングが従
来と異なるため状態４から説明する。
【００５９】＜状態４＞ｔ４〜ｔ５
スイッチ素子Ｑ２のオン時間はリセット時間Ｔｒよりも
短くなるように設定している。このため、駆動巻線Ｔ４
に発生した電圧により、抵抗Ｒ１２およびＲ１４を介し
てコンデンサＣ１２が充電され、コンデンサＣ１２の電
圧がトランジスタＴｒ２のしきい電圧（約０．６Ｖ）に
達して、トランジスタＴｒ２がオンして、時間ｔ４でス
イッチ素子Ｑ２がターンオフする。このとき、２次側か
らのエネルギー放出が終了していないため、整流素子Ｄ
ｓの導通状態が続き、トランスの電圧は反転しない。時
間ｔ５で２次側からのエネルギー放出が終了すると状態
５に移行する。
短くなるように設定している。このため、駆動巻線Ｔ４
に発生した電圧により、抵抗Ｒ１２およびＲ１４を介し
てコンデンサＣ１２が充電され、コンデンサＣ１２の電
圧がトランジスタＴｒ２のしきい電圧（約０．６Ｖ）に
達して、トランジスタＴｒ２がオンして、時間ｔ４でス
イッチ素子Ｑ２がターンオフする。このとき、２次側か
らのエネルギー放出が終了していないため、整流素子Ｄ
ｓの導通状態が続き、トランスの電圧は反転しない。時
間ｔ５で２次側からのエネルギー放出が終了すると状態
５に移行する。
【００６０】＜状態５＞ｔ５〜ｔ６
時間ｔ５で２次側からのエネルギー放出が終了し、２次
側の整流素子Ｄｓに逆電圧が印加されるとトランスの電
圧は反転を始め、トランスＴの２次巻線Ｔ２とキャパシ
タＣｓとが共振してキャパシタＣｓが充電される。ま
た、１次側では、トランスＴの１次巻線Ｔ１とインダク
タＬがキャパシタＣ１およびＣ２と共振し、キャパシタ
Ｃ１を放電し、キャパシタＣ２を充電する。キャパシタ
Ｃｌの両端電圧Ｖｄｓｌが零電圧付近まで下降する。こ
のときコンデンサＣ３と抵抗Ｒ３による第１の遅延回路
３により、駆動巻線Ｔ３に発生した電圧が電圧発生して
から少し遅れて第１のスイッチ素子Ｑ１の制御端子に印
加され、時間ｔ６で第１のスイッチ素子Ｑ１がターンオ
ンされ、状態５が終了する。このとき、２次側ではキャ
パシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻
線電圧と出力電圧との和の電圧にクランプされる。
側の整流素子Ｄｓに逆電圧が印加されるとトランスの電
圧は反転を始め、トランスＴの２次巻線Ｔ２とキャパシ
タＣｓとが共振してキャパシタＣｓが充電される。ま
た、１次側では、トランスＴの１次巻線Ｔ１とインダク
タＬがキャパシタＣ１およびＣ２と共振し、キャパシタ
Ｃ１を放電し、キャパシタＣ２を充電する。キャパシタ
Ｃｌの両端電圧Ｖｄｓｌが零電圧付近まで下降する。こ
のときコンデンサＣ３と抵抗Ｒ３による第１の遅延回路
３により、駆動巻線Ｔ３に発生した電圧が電圧発生して
から少し遅れて第１のスイッチ素子Ｑ１の制御端子に印
加され、時間ｔ６で第１のスイッチ素子Ｑ１がターンオ
ンされ、状態５が終了する。このとき、２次側ではキャ
パシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻
線電圧と出力電圧との和の電圧にクランプされる。
【００６１】１スイッチング周期あたり以上のような動
作を行い、次のスイッチング周期も同様の動作を行い、
以降この動作を繰り返す。
作を行い、次のスイッチング周期も同様の動作を行い、
以降この動作を繰り返す。
【００６２】（３）軽負荷時の間欠発振動作
間欠発振動作は、上記第２のインピーダンス回路２０の
時定数の変動とともに、第１のインピーダンス回路１０
の時定数の変更によって行われる。
時定数の変動とともに、第１のインピーダンス回路１０
の時定数の変更によって行われる。
【００６３】この第１のインピーダンス回路１０は、以
下のように構成されている。
下のように構成されている。
【００６４】定格負荷もしくは重負荷時においては、第
１の駆動巻線Ｔ２に発生する電圧によって第１のスイッ
チ素子Ｑ１がターンオンした後に前記トランジスタＴｒ
１を導通させて第１のスイッチ素子Ｑ１をターンオフさ
せる。
１の駆動巻線Ｔ２に発生する電圧によって第１のスイッ
チ素子Ｑ１がターンオンした後に前記トランジスタＴｒ
１を導通させて第１のスイッチ素子Ｑ１をターンオフさ
せる。
【００６５】一方、軽負荷検出時には、第１の駆動巻線
Ｔ３に発生する電圧によって第１のスイッチ素子Ｑ１が
ターンオンする前に第１の制御トランジスタＴｒ１を導
通させて第１のスイッチ素子Ｑ１のターンオンを阻止し
て発振を停止するように時定数が変化する。
Ｔ３に発生する電圧によって第１のスイッチ素子Ｑ１が
ターンオンする前に第１の制御トランジスタＴｒ１を導
通させて第１のスイッチ素子Ｑ１のターンオンを阻止し
て発振を停止するように時定数が変化する。
【００６６】軽負荷時には、第１のインピーダンス回路
１０の時定数と、第２のインピーダンス回路２０の時定
数とが上記のように変更されることにより、次のメカニ
ズムにより、間欠発振動作が行われる。
１０の時定数と、第２のインピーダンス回路２０の時定
数とが上記のように変更されることにより、次のメカニ
ズムにより、間欠発振動作が行われる。
【００６７】図１において、駆動巻線Ｔ３に電圧が発生
してから第１の遅延回路３によりスイッチ素子Ｑ１の制
御端子に電圧が印加され、スレッショルド電圧に達して
スイッチ素子Ｑ１がターンオンするまでの時間を遅延時
間Ｔａとする。また、駆動巻線Ｔ３に電圧が発生してか
ら、フォトトランジスタＰＣ１と抵抗Ｒ４を通って電流
が流れ、コンデンサＣ４を充電して、トランジスタＴｒ
ｌのベース電位がしきい値電圧（約０．６Ｖ）に達する
までの時間をＴｂとする。
してから第１の遅延回路３によりスイッチ素子Ｑ１の制
御端子に電圧が印加され、スレッショルド電圧に達して
スイッチ素子Ｑ１がターンオンするまでの時間を遅延時
間Ｔａとする。また、駆動巻線Ｔ３に電圧が発生してか
ら、フォトトランジスタＰＣ１と抵抗Ｒ４を通って電流
が流れ、コンデンサＣ４を充電して、トランジスタＴｒ
ｌのベース電位がしきい値電圧（約０．６Ｖ）に達する
までの時間をＴｂとする。
【００６８】軽負荷時において、出力電圧Ｖｏが上昇し
て、フォトトランジスタＰＣ１のインピーダンスが小さ
くなると時間Ｔｂが短くなる。遅延時間Ｔａは負荷によ
らずほぼ一定のため、出力電圧が所定の電圧まで上昇す
ると、時間Ｔａより時間Ｔｂが短くなり、スイッチ素子
Ｑ１がターンオンする前にトランジスタＴｒｌが先に導
通する。このため、スイッチ素子Ｑ１のゲート電位が上
昇しないことから、駆動巻線Ｔ３に発生する電圧によっ
てスイッチ素子Ｑ１はターンオンせず、スイッチング動
作が一時的に停止してしまう。そして、トランジスタＴ
ｒｌはコンデンサＣ４に蓄積された電荷が放電されるこ
とによって再びオフになる。コンデンサＣ４に蓄積され
た電荷が放電され、トランジスタＴｒ１がオフとなり、
一定時間後に起動抵抗Ｒ１を介して流れ込む電流によっ
てスイッチ素子Ｑ１がターンオンし再びスイッチング動
作が始まる。そして、起動抵抗Ｒ１を介して流れ込む電
流によってスイッチング動作が始まるときには出力電圧
は一時的に低下しているため、しばらくの期間は連続に
スイッチング動作が行われる。そして、再び出力電圧が
上昇し、所定の電圧となると上記の発振停止動作が再び
繰り返される。ここで、起動抵抗Ｒ１を介した電流によ
ってスイッチ素子Ｑ１がターンオンするまでの起動時間
は、駆動巻線Ｔ３に発生する電圧によってスイッチ素子
Ｑ１がターンオンするまでの時間に比べて十分に長いた
め、結果的にスイッチ素子Ｑ１は連続スイッチング期間
とスイッチング停止期間を周期的に繰り返す間欠的なス
イッチング動作を行うことになる。
て、フォトトランジスタＰＣ１のインピーダンスが小さ
くなると時間Ｔｂが短くなる。遅延時間Ｔａは負荷によ
らずほぼ一定のため、出力電圧が所定の電圧まで上昇す
ると、時間Ｔａより時間Ｔｂが短くなり、スイッチ素子
Ｑ１がターンオンする前にトランジスタＴｒｌが先に導
通する。このため、スイッチ素子Ｑ１のゲート電位が上
昇しないことから、駆動巻線Ｔ３に発生する電圧によっ
てスイッチ素子Ｑ１はターンオンせず、スイッチング動
作が一時的に停止してしまう。そして、トランジスタＴ
ｒｌはコンデンサＣ４に蓄積された電荷が放電されるこ
とによって再びオフになる。コンデンサＣ４に蓄積され
た電荷が放電され、トランジスタＴｒ１がオフとなり、
一定時間後に起動抵抗Ｒ１を介して流れ込む電流によっ
てスイッチ素子Ｑ１がターンオンし再びスイッチング動
作が始まる。そして、起動抵抗Ｒ１を介して流れ込む電
流によってスイッチング動作が始まるときには出力電圧
は一時的に低下しているため、しばらくの期間は連続に
スイッチング動作が行われる。そして、再び出力電圧が
上昇し、所定の電圧となると上記の発振停止動作が再び
繰り返される。ここで、起動抵抗Ｒ１を介した電流によ
ってスイッチ素子Ｑ１がターンオンするまでの起動時間
は、駆動巻線Ｔ３に発生する電圧によってスイッチ素子
Ｑ１がターンオンするまでの時間に比べて十分に長いた
め、結果的にスイッチ素子Ｑ１は連続スイッチング期間
とスイッチング停止期間を周期的に繰り返す間欠的なス
イッチング動作を行うことになる。
【００６９】このように、本発明により、軽負荷時にス
イッチング動作の連続と停止を周期的に繰り返す間欠ス
イッチング動作を少ない部品点数で実現することができ
る。そして、間欠スイッチング動作をさせることによっ
て、スイッチング損失などの電力損失を低減し、スイッ
チング素子の発熱を抑えることができる。そして、それ
を簡単な構成で実現することができるため、スイッチン
グ電源回路の高効率化や小型化、低価格化を図ることが
できる。
イッチング動作の連続と停止を周期的に繰り返す間欠ス
イッチング動作を少ない部品点数で実現することができ
る。そして、間欠スイッチング動作をさせることによっ
て、スイッチング損失などの電力損失を低減し、スイッ
チング素子の発熱を抑えることができる。そして、それ
を簡単な構成で実現することができるため、スイッチン
グ電源回路の高効率化や小型化、低価格化を図ることが
できる。
【００７０】また、従来回路において、スイッチ素子Ｑ
１のターンオフ時に発生していた電圧サージはキャパシ
タＣに吸収されクランプされるため電圧サージは発生せ
ず、スイッチング損失を低減できるとともに、オン抵抗
の小さい低耐圧のスイッチ素子を適用することができ導
通損失を低減でき、電源の高効率化を図ることができ
る。また、第１のオン時間制御回路を適正に設定してお
くことにより、フォトトランジスタＰＣ２のオンオフの
みによって軽負荷時に間欠発振と連続発振を切り替える
ことが出来る。さらに間欠発振の周期もスイッチング電
源回路の起動時間やフォトカプラＰＣ１による帰還の利
得等を調整することによって任意に設定することができ
るため、間欠スイッチングの周期が可聴周波数の範囲に
入って、スイッチング電源回路から音が発生するのを防
止または低減したり、リップル電圧を低減することがで
きる。
１のターンオフ時に発生していた電圧サージはキャパシ
タＣに吸収されクランプされるため電圧サージは発生せ
ず、スイッチング損失を低減できるとともに、オン抵抗
の小さい低耐圧のスイッチ素子を適用することができ導
通損失を低減でき、電源の高効率化を図ることができ
る。また、第１のオン時間制御回路を適正に設定してお
くことにより、フォトトランジスタＰＣ２のオンオフの
みによって軽負荷時に間欠発振と連続発振を切り替える
ことが出来る。さらに間欠発振の周期もスイッチング電
源回路の起動時間やフォトカプラＰＣ１による帰還の利
得等を調整することによって任意に設定することができ
るため、間欠スイッチングの周期が可聴周波数の範囲に
入って、スイッチング電源回路から音が発生するのを防
止または低減したり、リップル電圧を低減することがで
きる。
【００７１】図４は、本発明の第２の実施形態を示す。
【００７２】この例では、図１の構成に、ゲイン調整回
路７と、ピーク電流制限回路８とを設けている。
路７と、ピーク電流制限回路８とを設けている。
【００７３】ゲイン調整回路７は、出力安定化回路５の
抵抗Ｒ２２に、トランジスタＴｒ６を介して並列に抵抗
Ｒ３２を接続し、このトランジスタＴｒ６の制御端子
（ベース）を抵抗Ｒ３３を介してＱ２オン時間切替回路
６のトランジスタＴｒ３０のコレクタに接続して構成さ
れる。これにより、端子Ｓの軽負荷検出信号により、ト
ランジスタＴｒ６が導通し、フォトトランジスタＰＣ１
に流れる電流変化を大きくする。このことは、出力安定
化回路５からトランス１次側へのフィードバックのゲイ
ンを高くすることを意味する。
抵抗Ｒ２２に、トランジスタＴｒ６を介して並列に抵抗
Ｒ３２を接続し、このトランジスタＴｒ６の制御端子
（ベース）を抵抗Ｒ３３を介してＱ２オン時間切替回路
６のトランジスタＴｒ３０のコレクタに接続して構成さ
れる。これにより、端子Ｓの軽負荷検出信号により、ト
ランジスタＴｒ６が導通し、フォトトランジスタＰＣ１
に流れる電流変化を大きくする。このことは、出力安定
化回路５からトランス１次側へのフィードバックのゲイ
ンを高くすることを意味する。
【００７４】以上の構成では、間欠発振時のリップル電
圧を低減することができる。以下、図５を参照して、こ
のことについて説明する。
圧を低減することができる。以下、図５を参照して、こ
のことについて説明する。
【００７５】スイッチング電源回路の連続発振時は停止
期間がないため出力リップル電圧は小さいが、間欠スイ
ッチング動作時は、発振期間で出力電圧が上昇し、停止
期間で出力電圧が低下するため、間欠発振の周期にて出
力電圧のリップルが大きくなるという問題がある。
期間がないため出力リップル電圧は小さいが、間欠スイ
ッチング動作時は、発振期間で出力電圧が上昇し、停止
期間で出力電圧が低下するため、間欠発振の周期にて出
力電圧のリップルが大きくなるという問題がある。
【００７６】そこで、間欠発振時にフォトダイオードＰ
Ｃ１に流れる電流変化を大きくして、ゲインを高くする
と、小さな出力電圧変動にも敏感に反応するためリップ
ル電圧を低減できる。なお、定格、重負荷時の連続発振
時は流れる電流が大きく、ゲインが高いと異常発振動作
となってしまう場合がある。このため間欠発振時はゲイ
ンが高く、連続発振時はゲインが低いことが望ましい。
Ｃ１に流れる電流変化を大きくして、ゲインを高くする
と、小さな出力電圧変動にも敏感に反応するためリップ
ル電圧を低減できる。なお、定格、重負荷時の連続発振
時は流れる電流が大きく、ゲインが高いと異常発振動作
となってしまう場合がある。このため間欠発振時はゲイ
ンが高く、連続発振時はゲインが低いことが望ましい。
【００７７】本実施形態では、フォトダイオードＰＣ１
と直列に接続されている抵抗値を間欠発振時に小さくし
てゲインを大きくし、連続発振時には抵抗値を大きくし
てゲインが小さくなるように切り替えているため、図５
のように、間欠発振時のリップル電圧を小さくすること
が出来る。
と直列に接続されている抵抗値を間欠発振時に小さくし
てゲインを大きくし、連続発振時には抵抗値を大きくし
てゲインが小さくなるように切り替えているため、図５
のように、間欠発振時のリップル電圧を小さくすること
が出来る。
【００７８】ピーク電流制限回路８は、第１のスイッチ
素子Ｑ１に直列に接続された電流検出手段である抵抗Ｒ
６と、この抵抗Ｒ６の両端電圧（電流Ｉｄ１に比例）を
分圧する抵抗Ｒ７、Ｒ８と、抵抗Ｒ８の両端電圧がベー
ス端子に印加され、コレクタ端子が第１のスイッチ素子
Ｑ１の制御端子（ゲート）に接続されるトランジスタＴ
ｒ３とで構成されている。
素子Ｑ１に直列に接続された電流検出手段である抵抗Ｒ
６と、この抵抗Ｒ６の両端電圧（電流Ｉｄ１に比例）を
分圧する抵抗Ｒ７、Ｒ８と、抵抗Ｒ８の両端電圧がベー
ス端子に印加され、コレクタ端子が第１のスイッチ素子
Ｑ１の制御端子（ゲート）に接続されるトランジスタＴ
ｒ３とで構成されている。
【００７９】ピーク電流制限回路８の動作について説明
する。図６（Ａ）は、ピーク電流制限回路８がある場合
の動作波形図である。比較のため、図６（Ｂ）は、ピー
ク電流制限回路８がない場合の動作波形図を示してい
る。
する。図６（Ａ）は、ピーク電流制限回路８がある場合
の動作波形図である。比較のため、図６（Ｂ）は、ピー
ク電流制限回路８がない場合の動作波形図を示してい
る。
【００８０】スイッチング電源回路の間欠スイッチング
動作時は、停止期間で出力電圧が低下するため、次の発
振期間では出力電圧を上昇させるためオン時間が大きく
広がり、１次巻線電流が増大する。また、入力電圧が低
い場合はさらに１次巻線電流が増大するためトランスの
飽和余裕が小さくなり、場合によっては飽和現象により
スイッチング電源が破壊する場合がある。また、１次巻
線電流が増大するとスイッチング損失は大きくなり、１
パルス当たりのエネルギーが大きくなるため、発振期間
での発振パルス数が少なくなり、間欠の周期が長くなっ
て出力リップル電圧が大きくなるという問題がある。
動作時は、停止期間で出力電圧が低下するため、次の発
振期間では出力電圧を上昇させるためオン時間が大きく
広がり、１次巻線電流が増大する。また、入力電圧が低
い場合はさらに１次巻線電流が増大するためトランスの
飽和余裕が小さくなり、場合によっては飽和現象により
スイッチング電源が破壊する場合がある。また、１次巻
線電流が増大するとスイッチング損失は大きくなり、１
パルス当たりのエネルギーが大きくなるため、発振期間
での発振パルス数が少なくなり、間欠の周期が長くなっ
て出力リップル電圧が大きくなるという問題がある。
【００８１】そこで、１次巻線電流ピーク値を制限する
ピーク電流制限回路８を備えることにより、１次巻線電
流が増大した場合でもピーク電流値を制限し、トランス
の飽和を抑制する。また、電流ピーク値を低減すること
により第１のスイッチ素子Ｑ１のターンオフ時のスイッ
チング損失を低減するとともに、発振期間での発振パル
ス数を増加させて間欠発振の周期を短くし、リップル電
圧を低減することができる。
ピーク電流制限回路８を備えることにより、１次巻線電
流が増大した場合でもピーク電流値を制限し、トランス
の飽和を抑制する。また、電流ピーク値を低減すること
により第１のスイッチ素子Ｑ１のターンオフ時のスイッ
チング損失を低減するとともに、発振期間での発振パル
ス数を増加させて間欠発振の周期を短くし、リップル電
圧を低減することができる。
【００８２】図７は、入力に商用電源を用いた場合の実
施形態を示している。商用電源を整流平滑して直流電圧
Ｖｉｎを形成する。
施形態を示している。商用電源を整流平滑して直流電圧
Ｖｉｎを形成する。
【００８３】図８は、他の実施形態である。この例で
は、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路
を第１のスイッチ回路Ｓ１と並列に接続している。キャ
パシタＣに印加される電圧が第１の実施形態に比較し大
きくなるが、回路動作、効果は同様に考察できる。
は、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路
を第１のスイッチ回路Ｓ１と並列に接続している。キャ
パシタＣに印加される電圧が第１の実施形態に比較し大
きくなるが、回路動作、効果は同様に考察できる。
【００８４】図９は、さらに、他の実施形態である。こ
の例では、キャパシタＣがトランスの１次巻線に対して
直列に接続されており、第１および第２のスイッチ回路
Ｓ１、Ｓ２に印加される電圧が入力電圧と等しくなる。
第１の実施形態に比較し低電圧ストレスとなり、回路動
作、効果は同様に考察できる。
の例では、キャパシタＣがトランスの１次巻線に対して
直列に接続されており、第１および第２のスイッチ回路
Ｓ１、Ｓ２に印加される電圧が入力電圧と等しくなる。
第１の実施形態に比較し低電圧ストレスとなり、回路動
作、効果は同様に考察できる。
【００８５】
【発明の効果】本発明では、軽負荷時に、第２のオン時
間制御回路により、第２のスイッチ素子のオン時間終了
後に前記２次巻線からのエネルギー放出が終了するよう
に動作し、また、同じく軽負荷時に、第１のインピーダ
ンス回路により、第１の駆動巻線に発生する電圧によっ
て第１のスイッチ素子Ｑ１がターンオンする前に第１の
制御トランジスタを導通させて第１のスイッチ素子Ｑ１
のターンオンを阻止してスイッチング動作を停止させ
る。これにより、２石式の従来の自励発振式のスイッチ
ング電源装置で出来なかった軽負荷時の間欠発振を少な
い部品の追加により行わせることが出来る。
間制御回路により、第２のスイッチ素子のオン時間終了
後に前記２次巻線からのエネルギー放出が終了するよう
に動作し、また、同じく軽負荷時に、第１のインピーダ
ンス回路により、第１の駆動巻線に発生する電圧によっ
て第１のスイッチ素子Ｑ１がターンオンする前に第１の
制御トランジスタを導通させて第１のスイッチ素子Ｑ１
のターンオンを阻止してスイッチング動作を停止させ
る。これにより、２石式の従来の自励発振式のスイッチ
ング電源装置で出来なかった軽負荷時の間欠発振を少な
い部品の追加により行わせることが出来る。
【００８６】したがって、軽負荷時に導通損失およびス
イッチング損失を大幅に低減することが出来、高効率動
作を行わせることが出来る。
イッチング損失を大幅に低減することが出来、高効率動
作を行わせることが出来る。
【００８７】また、間欠発振時には、スイッチングサー
ジ電圧がクランプされることにより、低耐圧のスイッチ
ング素子を適用でき、導通損失を低減して低損失化を図
ることが出来る。
ジ電圧がクランプされることにより、低耐圧のスイッチ
ング素子を適用でき、導通損失を低減して低損失化を図
ることが出来る。
【００８８】また、ゲイン調整回路を設けることによ
り、間欠発振時に増大していた出力リップル電圧を大幅
に抑制することが出来る。
り、間欠発振時に増大していた出力リップル電圧を大幅
に抑制することが出来る。
【００８９】また、ピーク電流制限回路を設けることに
より、トランスの飽和を抑制でき、かつ、スイッチング
損失の低減、出力リップル電圧の低減を図ることが出来
る。
より、トランスの飽和を抑制でき、かつ、スイッチング
損失の低減、出力リップル電圧の低減を図ることが出来
る。
【図１】本発明の第１の実施形態の回路構成図
【図２】定格負荷時の動作波形図
【図３】間欠発振動作波形図
【図４】第２の実施形態の回路構成図
【図５】ゲイン調整回路の動作を説明する図
【図６】ピーク電流制限回路の有無による動作波形図の
相違を示す図
相違を示す図
【図７】第３の実施形態の回路構成図
【図８】第４の実施形態の回路構成図
【図９】第５の実施形態の回路構成図
【図１０】従来の回路構成図
【図１１】軽負荷時の動作波形図
【図１２】軽負荷時の動作波形図
【図１３】他の従来の回路構成図
【図１４】間欠発振時の動作波形図
１：Ｑ１オン時間制御回路
２：Ｑ２オン時間制御回路
３：第１の遅延回路
４：第２の遅延回路
５：出力安定化回路
６：Ｑ２オン時間切替回路
１０：第１のインピーダンス回路
２０：第２のインピーダンス回路
Ｓ１：第１のスイッチ回路
Ｓ２：第２のスイッチ回路
Claims (8)
- 【請求項１】１次巻線と２次巻線を有するトランスＴと
第１のスイッチ回路と入力電源とが直列に接続され、第
２のスイッチ回路とキャパシタＣの直列回路が前記第１
のスイッチ回路の一端に接続され、前記トランスＴの２
次巻線に整流平滑回路が設けられ、第１のスイッチ回路
を第１のスイッチ素子Ｑ１、第１のダイオードＤ１、お
よび第１のキャパシタＣ１の並列接続回路で構成し、第
２のスイッチ回路を第２のスイッチ素子Ｑ２、第２のダ
イオードＤ２、および第２のキャパシタＣ２の並列接続
回路で構成し、前記トランスは、前記第１のスイッチ素
子Ｑ１を導通させる電圧を発生する第１の駆動巻線と、
前記第２のスイッチ素子Ｑ２を駆動させる電圧を発生す
る第２の駆動巻線とを有し、第１・第２のスイッチ素子
Ｑ１・Ｑ２を両スイッチ素子が共にオフする期間を挟ん
で交互にオン／オフし、前記第１のスイッチ素子Ｑ１の
オン時間を制御して出力電圧の安定化制御を行うスイッ
チング制御回路を備え、第１のスイッチ素子Ｑ１がオン
している期間にトランスの１次巻線にエネルギーを蓄
え、第１のスイッチ素子Ｑ１がオフしている期間にトラ
ンスの２次巻線からエネルギーを放出して自励発振する
スイッチング電源装置において、 前記スイッチング制御回路は、前記第１のスイッチ素子
Ｑ１の制御端子と前記第１の駆動巻線との間に接続され
る第１のスイッチング制御回路と、前記第２のスイッチ
素子Ｑ２の制御端子と前記第２の駆動巻線との間に接続
される第２のスイッチング制御回路とを備え、 前記第１のスイッチング制御回路は、軽負荷時に出力電
圧が所定の電圧に達すると前記第１の駆動巻線に発生す
る電圧によって前記第１のスイッチ素子Ｑ１がターンオ
ンするのを阻止して発振を停止させ、定格負荷もしくは
重負荷時には、前記第１の駆動巻線に発生する電圧によ
って前記第１のスイッチ素子Ｑ１がターンオンし、前記
第１のスイッチ素子Ｑ１のオン時間を制御する第１のオ
ン時間制御回路を備え、 前記第２のスイッチング制御回路は、軽負荷時に、前記
第２のスイッチ素子のオン時間終了後に前記２次巻線か
らのエネルギー放出が終了するように前記第２のスイッ
チ素子Ｑ２のオン時間を制御する第２のオン時間制御回
路を備え、 軽負荷時に、発振期間と停止期間を交互に繰り返す間欠
発振動作を行わせることを特徴とするスイッチング電源
装置。 - 【請求項２】前記第１のスイッチング制御回路は、前記
第１の駆動巻線に電圧が発生してから、前記第１のスイ
ッチ素子Ｑ１がターンオンするまでの遅延時間を決める
第１の遅延回路を備え、前記第１のオン時間制御回路
は、前記第１のスイッチ素子Ｑ１の制御端子に接続され
た第１の制御トランジスタと該トランジスタの制御端子
に接続された第１のインピーダンス回路とコンデンサと
からなる第１の時定数回路を備え、前記第１のインピー
ダンス回路のインピーダンス値を変化させて、軽負荷時
には、前記遅延回路よりも前記第１の時定数回路の時定
数を短くして、前記第１のスイッチ素子Ｑ１がターンオ
ンする前に前記第１の制御トランジスタを導通させて前
記第１の駆動巻線に発生する電圧によって前記第１のス
イッチ素子Ｑ１がターンオンするのを阻止して発振を停
止させ、定格負荷もしくは重負荷時には、前記遅延回路
よりも前記第１の時定数回路の時定数を長くして、前記
第１のスイッチ素子Ｑ１がターンオンしてから前記第１
の制御トランジスタが導通するまでの前記第１のスイッ
チ素子Ｑ１のオン時間を制御して出力電圧の安定化動作
を行うことを特徴とする請求項１に記載のスイッチング
電源装置。 - 【請求項３】前記第２のオン時間制御回路は、前記第２
のスイッチ素子Ｑ２の制御端子に接続された第２の制御
トランジスタと該トランジスタの制御端子に接続された
第２のインピーダンス回路とコンデンサとからなる第２
の時定数回路を備え、該第２のインピーダンス回路のイ
ンピーダンス値を変化させて、軽負荷時には、前記第２
の時定数回路の時定数を短くして、前記第２のスイッチ
素子Ｑ２のオン時間終了後に前記２次巻線からのエネル
ギー放出が終了し、定格負荷もしくは重負荷時には、前
記第２の時定数回路の時定数を長くして、前記２次巻線
からのエネルギー放出が終了してから前記第２のスイッ
チ素子Ｑ２のオン時間が終了するように、前記第２のス
イッチ素子Ｑ２のオン時間を制御することを特徴とする
請求項１に記載のスイッチング電源装置。 - 【請求項４】１次巻線と２次巻線を有するトランスＴと
第１のスイッチ回路と入力電源とが直列に接続され、第
２のスイッチ回路とキャパシタＣの直列回路が前記第１
のスイッチ回路の一端に接続され、前記トランスＴの２
次巻線に整流平滑回路が設けられ、第１のスイッチ回路
を第１のスイッチ素子Ｑ１、第１のダイオードＤ１、お
よび第１のキャパシタＣ１の並列接続回路で構成し、第
２のスイッチ回路を第２のスイッチ素子Ｑ２、第２のダ
イオードＤ２、および第２のキャパシタＣ２の並列接続
回路で構成し、前記トランスは、前記第１のスイッチ素
子Ｑ１を導通させる電圧を発生する第１の駆動巻線と、
前記第２のスイッチ素子Ｑ２を駆動させる電圧を発生す
る第２の駆動巻線とを有し、第１・第２のスイッチ素子
Ｑ１・Ｑ２を両スイッチ素子が共にオフする期間を挟ん
で交互にオン／オフするスイッチング制御回路を備え、
第１のスイッチ素子Ｑ１がオンしている期間にトランス
の１次巻線にエネルギーを蓄え、第１のスイッチ素子Ｑ
１がオフしている期間にトランスの２次巻線からエネル
ギーを放出して自励発振するスイッチング電源装置にお
いて、 前記スイッチング制御回路は、前記第１のスイッチ素子
Ｑ１と前記第１の駆動巻線との間に接続される第１のス
イッチング制御回路と、前記第２のスイッチ素子Ｑ２と
前記第２の駆動巻線との間に接続される第２のスイッチ
ング制御回路とで構成され、 前記第２のスイッチング制御回路は、軽負荷検出時に、
前記第２のスイッチ素子Ｑ２のオン時間が定格負荷時よ
りも短くなって前記第２のスイッチ素子Ｑ２のオン時間
終了後に前記２次巻線からのエネルギー放出が終了する
ように時定数が変更されるようにインピーダンスが変化
する第２のインピーダンス回路を備え、前記第１のスイ
ッチング制御回路は、 前記第１の駆動巻線に電圧が発生してから、前記第１の
スイッチ素子が前記第１の駆動巻線に発生した電圧によ
ってターンオンするまでの時間を決める第１の遅延回路
と、 駆動することによって前記第１のスイッチ素子Ｑ１を強
制的にターンオフさせるか、もしくは前記第１のスイッ
チ素子Ｑ１のターンオンを阻止することのできる第１の
制御素子と、 軽負荷検出時以外の定格負荷時もしくは重負荷時には前
記第１の駆動巻線に発生する電圧によって前記第１のス
イッチ素子Ｑ１がターンオンした後に前記第１の制御素
子を駆動して前記第１のスイッチ素子Ｑ１をターンオフ
させ、軽負荷検出時に、前記第２のスイッチング制御回
路の前記第２のインピーダンス回路のインピーダンスが
変化して時定数が変更されると同時に、前記第１の駆動
巻線に発生する電圧によって前記第１のスイッチ素子Ｑ
１がターンオンする前に前記第１の制御素子を駆動して
前記第１のスイッチ素子Ｑ１のターンオンを阻止するよ
うに時定数を変更するようにインピーダンスが変化する
第１のインピーダンス回路と、を備え、 軽負荷検出時に、前記第１のインピーダンス回路及び前
記第２のインピーダンス回路のインピーダンス変化によ
る時定数変更により、発振期間と停止期間を交互に繰り
返す間欠発振動作を行わせることを特徴とするスイッチ
ング電源装置。 - 【請求項５】 前記第１、第２のインピーダンス回路の
インピーダンスを変化させるのにフォトカプラを用いた
ことを特徴とする、請求項１〜４のいずれかに記載のス
イッチング電源装置。 - 【請求項６】出力電圧を検出し、その検出電圧に応じて
前記フォトカプラにより前記第１のインピーダンス回路
のインピーダンスを変化させる信号を前記第１のスイッ
チング制御回路に帰還させ、これにより出力電圧を安定
化する出力電圧安定化回路を備え、 前記出力電圧安定化回路は、間欠発振時に、前記フォト
カプラを構成するフォトダイオードに直列に接続された
抵抗値を小さくして、該フォトカプラによる帰還の利得
を大きくするゲイン調整回路を備えたことを特徴とす
る、請求項５に記載のスイッチング電源装置。 - 【請求項７】前記第１のスイッチ素子Ｑ１に直列に接続
される電流検出手段により該第１のスイッチ素子Ｑ１に
流れる１次電流を検出し、該電流が所定の電流ピーク値
に達すると前記第１のスイッチ素子Ｑ１をターンオフさ
せるピーク電流制限回路を備えたことを特徴とする請求
項１〜６のいずれかに記載のスイッチング電源装置。 - 【請求項８】 前記第１および第２のスイッチ素子Ｑ
１、Ｑ２の少なくともいずれか一方を電界効果トランジ
スタで構成したことを特徴とする、請求項１〜７のいず
れかに記載のスイッチング電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017397A JP3627708B2 (ja) | 2002-01-25 | 2002-01-25 | スイッチング電源装置 |
| US10/347,303 US6738266B2 (en) | 2002-01-25 | 2003-01-21 | Switching power supply unit |
| GB0301588A GB2387281B (en) | 2002-01-25 | 2003-01-23 | Switching power supply unit |
| CNB031030122A CN1238958C (zh) | 2002-01-25 | 2003-01-27 | 开关电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017397A JP3627708B2 (ja) | 2002-01-25 | 2002-01-25 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224973A true JP2003224973A (ja) | 2003-08-08 |
| JP3627708B2 JP3627708B2 (ja) | 2005-03-09 |
Family
ID=19192058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017397A Expired - Lifetime JP3627708B2 (ja) | 2002-01-25 | 2002-01-25 | スイッチング電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6738266B2 (ja) |
| JP (1) | JP3627708B2 (ja) |
| CN (1) | CN1238958C (ja) |
| GB (1) | GB2387281B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076448A1 (ja) * | 2004-02-03 | 2005-08-18 | Murata Manufacturing Co., Ltd. | スイッチング電源装置 |
| EP1630939A2 (en) | 2004-08-23 | 2006-03-01 | ORION ELECTRIC CO., Ltd. | Electronic device with switching power circuit and power supply control method |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| JP2014053981A (ja) * | 2012-09-05 | 2014-03-20 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4360326B2 (ja) * | 2005-01-21 | 2009-11-11 | サンケン電気株式会社 | 共振型スイッチング電源装置 |
| JP2006223008A (ja) * | 2005-02-08 | 2006-08-24 | Hitachi Ltd | Ｄｃ−ｄｃコンバータ |
| JP4669306B2 (ja) * | 2005-03-10 | 2011-04-13 | 三洋電機株式会社 | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 |
| JP4830408B2 (ja) * | 2005-09-01 | 2011-12-07 | 富士電機株式会社 | 電力変換装置 |
| US9705325B2 (en) * | 2006-06-01 | 2017-07-11 | Linear Technology Corporation | Controlling switching circuits to balance power or current drawn from multiple power supply inputs |
| JP4775441B2 (ja) * | 2006-06-30 | 2011-09-21 | パナソニック電工株式会社 | スイッチング電源装置 |
| JP2011004550A (ja) * | 2009-06-19 | 2011-01-06 | Panasonic Corp | スイッチング電源装置および半導体装置 |
| EP2525472A1 (en) * | 2010-01-13 | 2012-11-21 | Xi'an Hwell Optic-Electric Tech Co., Ltd. | Electronic current transformer based on complete self-excitation power supply |
| GB2490826B (en) * | 2010-03-09 | 2014-10-22 | Murata Manufacturing Co | Switching power supply device |
| US8933680B2 (en) * | 2011-07-08 | 2015-01-13 | Hewlett-Packard Development Company, L.P. | Output inductor voltage regulation |
| DE102012112391B4 (de) * | 2012-12-17 | 2018-10-04 | Phoenix Contact Gmbh & Co. Kg | Schaltnetzteil mit einer Kaskodenschaltung |
| JP6007935B2 (ja) * | 2014-03-26 | 2016-10-19 | サンケン電気株式会社 | 電流共振型電源装置 |
| JP6843696B2 (ja) * | 2017-04-28 | 2021-03-17 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| US10103633B1 (en) * | 2017-08-31 | 2018-10-16 | Dialog Semiconductor (Uk) Limited | Switching converter with power level selection |
| JP7224888B2 (ja) * | 2018-12-11 | 2023-02-20 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP2022171179A (ja) * | 2021-04-30 | 2022-11-11 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| CN113765406B (zh) * | 2021-09-29 | 2024-02-09 | 阳光电源股份有限公司 | Llc谐振电路的打嗝控制方法、装置 |
| JP2023068535A (ja) * | 2021-11-02 | 2023-05-17 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3201324B2 (ja) | 1997-12-22 | 2001-08-20 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3358588B2 (ja) | 1999-06-04 | 2002-12-24 | 株式会社村田製作所 | スイッチング電源回路 |
| JP3475925B2 (ja) * | 2000-09-27 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3675389B2 (ja) * | 2001-03-26 | 2005-07-27 | 株式会社村田製作所 | スイッチング電源装置およびそれを用いた電子装置 |
| JP3529740B2 (ja) * | 2001-03-29 | 2004-05-24 | シャープ株式会社 | スイッチング電源装置 |
-
2002
- 2002-01-25 JP JP2002017397A patent/JP3627708B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-21 US US10/347,303 patent/US6738266B2/en not_active Expired - Lifetime
- 2003-01-23 GB GB0301588A patent/GB2387281B/en not_active Expired - Lifetime
- 2003-01-27 CN CNB031030122A patent/CN1238958C/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076448A1 (ja) * | 2004-02-03 | 2005-08-18 | Murata Manufacturing Co., Ltd. | スイッチング電源装置 |
| GB2414571A (en) * | 2004-02-03 | 2005-11-30 | Murata Manufacturing Co | Switching power supply device |
| KR100681689B1 (ko) | 2004-02-03 | 2007-02-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 스위칭 전원장치 |
| GB2414571B (en) * | 2004-02-03 | 2007-05-16 | Murata Manufacturing Co | Switching power supply apparatus |
| US7414864B2 (en) | 2004-02-03 | 2008-08-19 | Murata Manufacturing Co., Ltd. | Switching power supply apparatus |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| EP1630939A2 (en) | 2004-08-23 | 2006-03-01 | ORION ELECTRIC CO., Ltd. | Electronic device with switching power circuit and power supply control method |
| JP2014053981A (ja) * | 2012-09-05 | 2014-03-20 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2387281A (en) | 2003-10-08 |
| JP3627708B2 (ja) | 2005-03-09 |
| GB2387281B (en) | 2004-02-18 |
| CN1238958C (zh) | 2006-01-25 |
| CN1434561A (zh) | 2003-08-06 |
| GB0301588D0 (en) | 2003-02-26 |
| US20030142514A1 (en) | 2003-07-31 |
| US6738266B2 (en) | 2004-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707436B2 (ja) | スイッチング電源装置 | |
| JP3707409B2 (ja) | スイッチング電源装置 | |
| JP3627708B2 (ja) | スイッチング電源装置 | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP3475925B2 (ja) | スイッチング電源装置 | |
| US6744649B1 (en) | Zero switching power converter operable as asymmetrical full-bridge converter | |
| EP1130753B1 (en) | Switching power supply apparatus | |
| KR20010080701A (ko) | 공진 모드 전원 장치 | |
| JP3465673B2 (ja) | スイッチング電源装置 | |
| JP2009189170A (ja) | エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法 | |
| JP3358588B2 (ja) | スイッチング電源回路 | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| US6072702A (en) | Ringing choke converter | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| EP0767528B1 (en) | Tuned switch-mode power supply with current mode control | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| KR100426605B1 (ko) | 직렬 커패시턴스를 갖는 스위칭 전원 장치 | |
| JP2001037219A (ja) | 電源装置及びその制御方法 | |
| JP3871213B2 (ja) | 同期整流スイッチング電源装置 | |
| JPH09271167A (ja) | 同期整流回路 | |
| JP2532203Y2 (ja) | スイッチング電源装置 | |
| JP2003333845A (ja) | スイッチング電源装置 | |
| JPH104679A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3627708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |