WO2023042393A1 - スイッチング制御装置、スイッチング電源装置および電力供給システム - Google Patents

スイッチング制御装置、スイッチング電源装置および電力供給システム Download PDF

Info

Publication number
WO2023042393A1
WO2023042393A1 PCT/JP2021/034389 JP2021034389W WO2023042393A1 WO 2023042393 A1 WO2023042393 A1 WO 2023042393A1 JP 2021034389 W JP2021034389 W JP 2021034389W WO 2023042393 A1 WO2023042393 A1 WO 2023042393A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
voltage
delay time
power supply
value
Prior art date
Application number
PCT/JP2021/034389
Other languages
English (en)
French (fr)
Inventor
正彦 広川
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to PCT/JP2021/034389 priority Critical patent/WO2023042393A1/ja
Priority to JP2023548076A priority patent/JPWO2023042393A1/ja
Publication of WO2023042393A1 publication Critical patent/WO2023042393A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching power supply device that performs voltage conversion using switching elements, a switching control device applied to such a switching power supply device, and a power supply system provided with such a switching power supply device.
  • This type of DC-DC converter generally includes an inverter circuit including switching elements, a power conversion transformer (transformer), and a rectifying/smoothing circuit.
  • a switching control device is arranged between a transformer having a primary winding and a secondary winding, an input terminal pair to which an input voltage is input, and the primary winding. and a rectifying/smoothing circuit disposed between an output terminal pair from which an output voltage is output and a secondary winding, the control device being applied to a switching power supply device, the inverter comprising: a voltage detection unit for detecting a voltage across a first switching element of a plurality of switching elements included in at least one of a circuit and a rectifying/smoothing circuit at a time point of switching from an off state to an on state; The delay time from when the second switching element among the switching elements switches from the ON state to the OFF state to when the first switching element switches from the OFF state to the ON state is defined as the delay time in the first switching element.
  • a delay time setting unit that is set as needed according to the result of comparison between the value of the voltage across both terminals and the first threshold voltage and the second threshold voltage that are two different threshold voltages; and this delay time setting unit. and a drive circuit for controlling switching operations of a plurality of switching elements including the first and second switching elements using the delay times set in .
  • a switching power supply device includes the input terminal pair, the output terminal pair, the transformer, the inverter circuit, the rectifying/smoothing circuit, and the and a switching control device.
  • a power supply system includes the switching power supply device according to the embodiment of the present invention, and a power supply that supplies the input voltage to the input terminal pair. be.
  • switching control device switching power supply device, and power supply system according to one embodiment of the present invention.
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a switching power supply device according to an embodiment of the present invention
  • FIG. 2 is a timing chart showing an operation example of the switching power supply device shown in FIG. 1
  • FIG. FIG. 4 is a diagram showing an example of conduction characteristics in a transistor
  • 2 is a timing chart showing an example of waveforms during resonance operation in the switching power supply device shown in FIG. 1
  • FIG. 7 is a flow chart showing an example of processing when setting dead time according to the embodiment
  • 3 is a circuit diagram showing a schematic configuration example of a switching power supply device according to Modification 1
  • FIG. FIG. 11 is a circuit diagram showing a schematic configuration example of a switching power supply device according to Modification 2
  • FIG. 11 is a circuit diagram showing a schematic configuration example of a switching power supply device according to Mod
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a switching power supply (switching power supply 1) according to an embodiment of the present invention.
  • the switching power supply 1 functions as a DC-DC converter that converts a DC input voltage Vin supplied from a DC input power supply 10 (eg, a battery) into a DC output voltage Vout and supplies power to a load 9. .
  • the load 9 may be, for example, an electronic device, a battery, or the like.
  • the switching power supply device 1 is a so-called "(insulated half-bridge) LLC resonant type" DC-DC converter, as will be described below.
  • the mode of voltage conversion in the switching power supply device 1 may be either up-conversion (boosting) or down-conversion (stepping down).
  • the DC input voltage Vin corresponds to a specific example of "input voltage” in the present invention
  • the DC output voltage Vout corresponds to a specific example of "output voltage” in the present invention
  • the DC input power supply 10 corresponds to a specific example of the "power supply” in the present invention
  • a system including the DC input power supply 10 and the switching power supply device 1 is a specific example of the "power supply system” in the present invention. corresponds to the example.
  • the switching power supply device 1 includes two input terminals T1 and T2, two output terminals T3 and T4, an inverter circuit 2, a transformer 3, a rectifying/smoothing circuit 4, and a control circuit 7.
  • a DC input voltage Vin is input between the input terminals T1 and T2, and a DC output voltage Vout is output between the output terminals T3 and T4.
  • the primary low-voltage line L1L is connected to the ground GND.
  • the input terminals T1 and T2 correspond to a specific example of "input terminal pair” in the present invention
  • the output terminals T3 and T4 correspond to a specific example of "output terminal pair” in the present invention.
  • the control circuit 7 corresponds to a specific example of the "switching control device" of the present invention.
  • An input smoothing capacitor may be arranged between the primary side high voltage line L1H connected to the input terminal T1 and the primary side low voltage line L1L connected to the input terminal T2. Specifically, the first end (one end) of the input smoothing capacitor is connected to the primary side high voltage line L1H at a position between the inverter circuit 2 and the input terminals T1 and T2, which will be described later, and the input smoothing capacitor The second end (the other end) may be connected to the primary side low pressure line L1L.
  • Such an input smoothing capacitor is a capacitor for smoothing the DC input voltage Vin input from the input terminals T1 and T2.
  • the inverter circuit 2 is arranged between the input terminals T1, T2 and a primary winding 31 of the transformer 3, which will be described later.
  • the inverter circuit 2 has two switching elements S1 and S2, a resonant inductor Lr, and a resonant capacitor Cr, and is a so-called "half-bridge type" inverter circuit.
  • the resonance inductor Lr may be configured by a leakage inductance in the transformer 3, which will be described later, or may be provided separately from such a leakage inductance.
  • the switching elements S1 and S2 described above each correspond to a specific example of "a plurality of switching elements" in the present invention.
  • the switching element S2 corresponds to a specific example of the "first switching element” in the present invention
  • the switching element S1 corresponds to a specific example of the "second switching element” in the present invention.
  • MOS-FET Metal Oxide Semiconductor-Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • HEMT a GaN (gallium nitride) transistor.
  • the switching elements S1 and S2 are each composed of a transistor made up of a MOS-FET or HEMT.
  • MOS-FETs and HEMTs are used as the switching elements S1 and S2
  • the capacitors and diodes connected in parallel to the switching elements S1 and S2 are respectively replaced by the parasitic capacitances or parasitic capacitances of the MOS-FETs and HEMTs. It can be constructed from a diode.
  • a capacitor Cds1 made up of a parasitic capacitance and a diode D1 made up of a parasitic diode are connected in parallel across the switching element S1 (between the source and the drain).
  • a capacitor Cds2 made up of a parasitic capacitance and a diode D2 made up of a parasitic diode are connected in parallel across the switching element S2 (between the source and the drain).
  • two switching elements S1 and S2 are connected in series in this order between the input terminals T1 and T2 (between the primary high voltage line L1H and the primary low voltage line L1L).
  • the switching element S1 is arranged between the primary side high voltage line L1H and the connection point P1
  • the switching element S2 is arranged between the connection point P1 and the primary side low voltage line L1L.
  • the resonance inductor Lr and the resonance capacitor Cr in the inverter circuit 2 and the primary winding 31 in the transformer 3, which will be described later, are connected in series between the connection point P1 and the primary low-voltage line L1L. It is Specifically, in the example of FIG. 1, the first end (one end) of the resonance capacitor Cr is connected to the connection point P1, and the second end (the other end) of the resonance capacitor Cr is connected to the first end of the resonance inductor Lr. (one end). A second end (the other end) of the resonant inductor Lr is connected to one end of the primary winding 31, and the other end of the primary winding 31 is connected to the primary low-voltage line L1L. ing.
  • the switching elements S1 and S2 perform switching operations (on/off operations) in accordance with drive signals SG1 and SG2 supplied from the drive circuit 5 in the control circuit 7, which will be described later. , becomes: That is, the DC input voltage Vin applied between the input terminals T1 and T2 is converted into AC voltage and output to the transformer 3 (primary winding 31).
  • the transformer 3 has one primary winding 31 and two secondary windings 321 and 322 .
  • the first end (one end) of the primary winding 31 is connected to the second end (other end) of the resonance inductor Lr described above, and the second end of the primary winding 31 (the other end) is connected to the primary side low pressure line L1L described above.
  • a first end of the secondary winding 321 is connected to a cathode of the rectifier diode 41 described later via a connection line L21 described later, and a second end of the secondary winding 321 is connected. is connected to a center tap P6 in a rectifying/smoothing circuit 4 which will be described later.
  • a first end of the secondary winding 322 is connected to a cathode of a rectifier diode 42 described later via a connection line L22 described later, and a second end of the secondary winding 322 is connected. is connected to the center tap P6. That is, the second ends of the secondary windings 321 and 322 are commonly connected to the center tap P6.
  • the transformer 3 converts the voltage generated by the inverter circuit 2 (rectangular pulse wave voltage input to the primary winding 31 of the transformer 3), and the secondary windings 321 and 322 AC voltage is output from the end.
  • the rectifying/smoothing circuit 4 has two rectifying diodes 41 and 42 and one output smoothing capacitor Cout. Specifically, the rectifying/smoothing circuit 4 includes a rectifying circuit having rectifying diodes 41 and 42 and a smoothing circuit having an output smoothing capacitor Cout.
  • the above rectifier circuit is a so-called "center tap type" rectifier circuit. That is, the anodes of the rectifier diodes 41 and 42 are respectively connected to the ground line LG, and the cathode of the rectifier diode 41 is connected to the aforementioned first end of the secondary winding 321 via the connection line L21 to The cathode of diode 42 is connected to the aforementioned first end of secondary winding 322 via connection line L22. Further, as described above, the second ends of the secondary windings 321 and 322 are commonly connected to the center tap P6, and the center tap P6 is connected via the output line LO. It is connected to the output terminal T3.
  • the ground line LG described above is connected to the output terminal T4 described above.
  • an output smoothing capacitor Cout is connected between the output line LO and the ground line LG (between the output terminals T3 and T4). That is, the first end of the output smoothing capacitor Cout is connected to the output line LO, and the second end of the output smoothing capacitor Cout is connected to the ground line LG.
  • the rectifying circuit including the rectifying diodes 41 and 42 rectifies and outputs the AC voltage output from the transformer 3 .
  • a smoothing circuit including an output smoothing capacitor Cout smoothes the voltage rectified by the rectifying circuit to generate a DC output voltage Vout.
  • the DC output voltage Vout generated in this way causes the DC output current Iout (load current) to flow to the load 9, and power is supplied to the load 9 from the output terminals T3 and T4. It's becoming
  • the DC output current Iout (load current) described above corresponds to a specific example of the "output current" in the present invention.
  • the control circuit 7 is a circuit that controls the switching power supply device 1 .
  • the control circuit 7 has a voltage detection section 61, a delay time setting section 62 and a drive circuit 5, as shown in FIG.
  • FIG. 2 is a timing chart showing an operation example (waveform examples of various voltages and currents) of the switching power supply device 1 .
  • FIG. 2A shows the drive signal SG1 (the voltage Vgs1 between the gate and source of the switching element S1), and FIG. Each waveform example is shown for the voltage Vgs2) between the sources.
  • FIG. 2C shows a voltage Vds2 between the drain and source (across both ends) of the switching element S2 (shown in FIG. 1) and a current Ids2 flowing between the drain and source of the switching element S2 (shown in FIG. 1). ) and waveform examples are shown.
  • the horizontal axis indicates time t.
  • the voltage detection unit 61 the delay time setting unit 62, and the driving circuit 5 will be described in detail below with reference to FIGS. 1 and 2.
  • FIG. 1 The voltage detection unit 61, the delay time setting unit 62, and the driving circuit 5 will be described in detail below with reference to FIGS. 1 and 2.
  • FIG. 1 The voltage detection unit 61, the delay time setting unit 62, and the driving circuit 5 will be described in detail below with reference to FIGS. 1 and 2.
  • the delay time setting unit 62 sets the value of the voltage Vds2 output from the voltage detection unit 61 (the voltage Vds2 at the timing tds described above) and two different threshold voltages Vth1, (- Vth2) (see FIG. 2(C)). Further, the delay time setting unit 62 sets the length of the dead time Td as a delay time when switching driving is performed in the drive circuit 5, which will be described later. Vth2) is set at any time according to the result of comparison (see FIG. 1). The dead time Td set in this manner is, as shown in FIG.
  • the dead time Td described above is, for example, as shown in FIG. is switched from the off state to the on state (timing tds).
  • this dead time Td is a period during which both of these two switching elements S1 and S2 are set to the OFF state.
  • this dead time Td corresponds to a specific example of "delay time" in the present invention.
  • the threshold voltage (-Vth2) described above is a value smaller than the threshold voltage Vth1 in the example shown in FIG.
  • the threshold voltage Vth1 is a predetermined positive voltage (eg, about 0.2 V)
  • the threshold voltage (-Vth2) is a predetermined negative voltage (eg, - about 0.2 V). It should be noted that such a threshold voltage Vth1 corresponds to a specific example of the "first threshold voltage” in the present invention. Also, the threshold voltage (-Vth2) corresponds to a specific example of the "second threshold voltage” in the present invention.
  • the delay time setting unit 62 also causes the end timing of the dead time Td (timing tds shown in FIG. 2) to converge (substantially coincide with) the zero crossing point Pzc of the voltage Vds2 described above, although the details will be described later. ), the dead time Td is set as needed. The details of the dead time Td setting method will be described later (FIGS. 4 to 7).
  • the drive circuit 5 is a circuit that performs switching drive for controlling the operations of the switching elements S1 and S2 in the inverter circuit 2, respectively. Specifically, the drive circuit 5 controls switching operations (ON/OFF operations) of the switching elements S1 and S2 by supplying the driving signals SG1 and SG2 to the switching elements S1 and S2, respectively. It is designed to
  • the drive circuit 5 performs switching frequency control when controlling switching operations of the switching elements S1 and S2 (performing switching driving). That is, PFM (Pulse Frequency Modulation) control is performed in the drive signals SG1 and SG2.
  • PFM Pulse Frequency Modulation
  • the drive circuit 5 performs the above-described switching drive so that the switching elements S1 and S2 perform switching operations at fixed duty ratios and the switching frequency fsw varies.
  • Ton1 and Ton2 the on-periods of the switching elements S1 and S2 are represented by Ton1 and Ton2, respectively.
  • the duty ratio of each of the switching elements S1 and S2 is expressed by (Ton1/ Tsw), (Ton2/Tsw). Both of these (Ton1/Tsw) and (Ton2/Tsw) are less than 50%. , a dead time Td described below is provided.
  • the drive circuit 5 also uses the dead time Td output from the delay time setting unit 62 (the dead time Td set at any time by the delay time setting unit 62) when performing the switching drive described above.
  • the switching operations in the elements S1 and S2 are controlled respectively. Specifically, for example, as shown in FIG. 2, the driving circuit 5 performs the next switching operation at the dead time Td (for example, the dead time Td' shown in FIG. 2) set as needed. A switching operation is performed with a period Tsw.
  • the AC voltage (transformed AC voltage described above) output from the transformer 3 is rectified by the rectifying diodes 41 and 42 in the rectifying circuit, and then is rectified by the output smoothing capacitor Cout in the smoothing circuit. smoothed.
  • the DC output voltage Vout is output from the output terminals T3 and T4. This DC output voltage Vout causes a DC output current Iout to flow to the load 9 and power to be supplied to the load 9 .
  • a reverse voltage drop of, for example, 2 V or more occurs between the drain and source of the transistor as the switching element.
  • Such a reverse voltage and the drain current flowing through the transistor cause conduction loss in the switching element.
  • the reverse voltage drop described above increases, as shown in FIG.
  • FIG. 3 shows an example of conduction characteristics in a general transistor (an example of the correspondence relationship between the drain-source voltage Vds and the drain-source current Ids in the case of the GaN transistor described above). is.
  • GaN transistor does not incorporate a body diode in its device structure, it has a pseudo body diode during circuit operation of the GaN transistor.
  • the VF becomes even larger as shown in FIG. 3, for example. Since this VF is large, if the period during which the pseudo body diode is conductive is long and the current Ids is large, a larger conduction loss will occur.
  • the conduction of the body diode or pseudo body diode in the switching element is immediately before or after the switching element turns on when performing synchronous rectification or when performing zero voltage switching (ZVS). Occur. Also, just before the switching element is turned on, it is ideal that the switching element is turned on at the same time as the voltage Vds becomes a negative voltage. If the switching element is turned on too early, the charge accumulated in the output capacitance Coss of the switching element is short-circuited by the turn-on, resulting in power loss. flows. Conversely, if it turns on too late, the conduction period of the body diode or pseudo-body diode will be lengthened.
  • the voltage Vds drops rapidly just before the switching element turns on, current may flow through the gate of the switching element through the feedback capacitance, causing the voltage Vgs to become a negative voltage.
  • the negative voltage of the voltage Vgs increases VF, and the power loss due to conduction of the pseudo-body diode increases.
  • the appropriate turn-on or turn-off timing differs depending on the operating conditions of the switching power supply (input voltage, load, etc.) and variations in constants such as parasitic capacitance and inductance. Therefore, the turn-on timing is set later than ideal and the turn-off timing is set earlier than ideal to avoid fatal increase in power loss, surge and noise caused by turning on too early or turning off too late. It can be said that it is desirable to be
  • the length of the dead time Td during switching drive is determined by the value of the voltage Vds2 described above and two types of threshold voltages Vth1 and (-Vth2). is set by the control circuit 7 at any time according to the result of comparison between .
  • FIG. 4 shows a setting example of the dead time Td according to this embodiment.
  • FIG. 5 is a timing chart showing examples of waveforms during resonance operation in the switching power supply device 1 .
  • FIG. 6 is a flow chart showing an example of processing when setting the dead time Td according to the present embodiment.
  • FIG. 7 shows a setting example of the maximum dead time Tdmax and the minimum dead time Tdmin according to this embodiment.
  • the maximum dead time Tdmax is the maximum value that can be set as the dead time Td, and corresponds to a specific example of the "maximum delay time” in the present invention.
  • the minimum dead time Tdmin is the minimum value that can be set as the dead time Td, and corresponds to a specific example of the "minimum delay time” in the present invention.
  • the delay time setting unit 62 in the control circuit 7 compares the value of the voltage Vds2 described above with the two threshold voltages Vth1 and (-Vth2). Depending on the result, the dead time Td is shortened, extended or maintained.
  • the delay time setting unit 62 sets the initial value T1 of the dead time Td, which corresponds to the ideal value of the dead time Td described above (for example, as shown in FIG. equivalent to the ideal fall time).
  • This initial value T1 is defined, for example, using the following equations (1) to (3) with reference to the waveform example during the resonance operation shown in FIG.
  • equations (1) to (3) along with the DC input voltage Vin, the DC output voltage Vout, the capacitance value of the capacitor Cds2 connected in parallel to the switching element S2, the switching period Tsw, and the turns ratio n of the transformer 3, the primary side of the transformer 3
  • a transformer exciting current Im (see FIG. 5) flowing through the winding 31 and a mutual inductance Lm in the transformer 3 are used.
  • FIG. 5 also shows the variation ⁇ Im of the transformer exciting current Im and the resonant inductor current ILr flowing through the resonant inductor Lr.
  • the delay time setting unit 62 Based on the initial value T1 of the dead time Td thus set, the delay time setting unit 62 compares the value of the voltage Vds2 and the two threshold voltages Vth1 and (-Vth2). Depending on the results, the dead time Td is shortened, extended, or maintained as needed.
  • the delay time setting unit 62 sets the dead time Td be shortened.
  • the delay time setting unit 62 extends the dead time Td when the value of the voltage Vds2 exceeds the threshold voltage Vth1 (Vds2>Vth1). Further, the delay time setting unit 62 maintains the dead time Td when the value of the voltage Vds2 is equal to or higher than the threshold voltage (-Vth2) and equal to or lower than the threshold voltage Vth1 (-Vth2 ⁇ Vds2 ⁇ Vth1).
  • the dead time Td when the value of the dead time Td is greater than the maximum dead time Tdmax (Td>Tdmax), the dead time Td is set to the maximum dead time Tdmax as shown in FIG. 4, for example.
  • the dead time Td is smaller than the minimum dead time Tdmin (Td ⁇ Tdmin), the dead time Td is set to the minimum dead time Tdmin as shown in FIG. 4, for example.
  • the delay time setting unit 62 causes the end timing of the dead time Td (the timing tds shown in FIG. 2) to converge at the zero crossing point Pzc of the voltage Vds2 across the switching element S2, as described above. , the dead time Td is set at any time.
  • the delay time setting unit 62 determines whether or not the value of the voltage Vds2 is less than the threshold voltage Vth1 (Vds2 ⁇ Vth1) (step S12).
  • step S12 determines whether or not the value of the voltage Vds2 is less than the threshold voltage Vth1 (Vds2 ⁇ Vth1) (step S12).
  • step S12 determines whether or not the value of the voltage Vds2 is less than the threshold voltage Vth1 (Vds2 ⁇ Vth1) (step S12).
  • step S12 N
  • the delay time setting unit 62 determines whether or not the current dead time Td exceeds the maximum dead time Tdmax (Td>Tdmax) (step S13).
  • step S13 Y
  • step S16 the delay time setting unit 62 determines whether or not the value of the voltage Vds2 exceeds the threshold voltage (-Vth2) (Vds2 ⁇ -Vth2).
  • the threshold voltage -Vth2
  • step S16: N the threshold voltage
  • the delay time setting unit 62 determines whether or not the value of the current dead time Td is less than the minimum dead time Tdmin (Td ⁇ Tdmin) (step S17).
  • step S17 Y
  • the values of the maximum dead time Tdmax and the minimum dead time Tdmin correspond to the operating state of the switching power supply 1 (for example, the DC output current Iout, the DC input voltage Vin, DC output voltage Vout, etc.).
  • the length of the dead time Td during switching drive is determined according to the result of comparison between the value of the voltage Vds2 and the two types of threshold voltages Vth1 and (-Vth2). are set as needed by the control circuit 7, so that the following is obtained. That is, it is possible to shorten the period in which the above-described reverse voltage is generated in the switching element S2 while ensuring the above-described ZVS in the switching element S2. Specifically, the dead time Td described above can be shortened, and the conduction loss in the switching element S2 (in the body diode described above) can be reduced. As a result, in the present embodiment, power loss in switching power supply 1 can be suppressed.
  • the reverse voltage drop is large as described above. That is, in this case, it can be said that the effect of suppressing the power loss in the switching power supply device 1 is particularly large due to the reduction in the conduction loss in the switching elements S1 and S2.
  • the dead time Td is adjusted so that the end timing of the dead time Td described above (timing tds shown in FIG. 2) converges at the zero crossing point Pzc of the voltage Vds2 across the switching element S2. is set, so it looks like this: That is, as a result of being able to achieve ZVS in the switching element S2 described above more reliably, the power loss in the switching power supply device 1 can be further suppressed.
  • the values of the maximum dead time Tdmax and the minimum dead time Tdmin are changed according to the operating state of the switching power supply 1, so the following is obtained. That is, since the range of the dead time Td can be appropriately adjusted according to the operating state of the switching power supply 1, power loss in the switching power supply 1 can be further suppressed.
  • the value of the minimum dead time Tdmin is changed so as to be relatively large. From the following: That is, since the value of the minimum dead time Tdmin can be appropriately adjusted in response to a sudden change in the operating state of the switching power supply 1, power loss in the switching power supply 1 can be further suppressed.
  • the rectifier circuit in the rectifier/smoothing circuit 4 is a so-called "center tap type" rectifier circuit. Become. That is, the number of rectifying elements is reduced to two (rectifying diodes 41 and 42), and as a result, it is possible to reduce the size, loss, and cost of the rectifying circuit.
  • FIG. 8 is a circuit diagram showing a schematic configuration example of a switching power supply (switching power supply 1A) according to Modification 1. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1A corresponds to a specific example of the "power supply system" of the present invention.
  • the switching power supply 1A of Modification 1 is provided with a transformer 3A and a rectifying/smoothing circuit 4A instead of the transformer 3 and the rectifying/smoothing circuit 4 in the switching power supply 1 (see FIG. 1) of the embodiment. They correspond, and other configurations are the same.
  • the transformer 3A has one primary winding 31 and one secondary winding 32. That is, the transformer 3 is provided with two secondary windings 321 and 322, whereas the transformer 3A is provided with only one secondary winding 32.
  • FIG. The secondary winding 32 has a first end connected to a connection point P7 in the rectification/smoothing circuit 4A, which will be described later, and a second end connected to a connection point P8 in the rectification/smoothing circuit 4A.
  • the transformer 3A also converts the voltage (rectangular pulse wave voltage) generated by the inverter circuit 2 and outputs an AC voltage from the end of the secondary winding 32.
  • the degree of voltage conversion of the DC output voltage Vout with respect to the DC input voltage Vin is determined by the turns ratio n between the primary winding 31 and the secondary winding 32 and the switching frequency fsw described above. determined.
  • the rectifying/smoothing circuit 4A has four rectifying diodes 41 to 44 and one output smoothing capacitor Cout. Specifically, the rectifying/smoothing circuit 4A includes a rectifying circuit having rectifying diodes 41 to 44 and a smoothing circuit having an output smoothing capacitor Cout. In other words, the rectifying/smoothing circuit 4A is obtained by changing the configuration of the rectifying circuit in the rectifying/smoothing circuit 4. FIG.
  • the rectifier circuit of Modification 1 is a so-called “bridge type” rectifier circuit, unlike the rectifier circuit of the embodiment (so-called “center tap type” rectifier circuit). That is, the cathodes of rectifier diodes 41 and 43 are connected to output line LO, respectively, and the anode of rectifier diode 41 is connected to the cathode of rectifier diode 42 and the first end of secondary winding 32 at connection point P7. It is connected.
  • the anodes of the rectifier diodes 42 and 44 are connected to the ground line LG, respectively, and the cathode of the rectifier diode 44 is connected to the anode of the rectifier diode 43 and the second end of the secondary winding 32 at the connection point P8. It is connected.
  • the rectifying circuit 4A having such a configuration, as in the rectifying/smoothing circuit 4, the rectifying circuit including the rectifying diodes 41 to 44 rectifies and outputs the AC voltage output from the transformer 3A. It's becoming
  • the rectifying circuit in the rectifying/smoothing circuit 4A is a bridge-type rectifying circuit. ) becomes one (secondary winding 32), which decreases. As a result, it is possible to reduce the size and loss of the transformer 3A.
  • FIG. 9 is a circuit diagram showing a schematic configuration example of a switching power supply device 1B according to Modification 2. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1B corresponds to a specific example of the "power supply system" of the present invention.
  • the switching power supply device 1B of Modification 2 corresponds to the switching power supply device 1 of the embodiment provided with a rectifying/smoothing circuit 4B and a control circuit 7B instead of the rectifying/smoothing circuit 4 and the control circuit 7, respectively. , and other configurations are the same.
  • synchronous rectification circuit rectification/smoothing circuit 4B
  • Modification 2 the MOS transistors M9 and M10 themselves are controlled to be turned on (perform synchronous rectification) in synchronization with the period during which the parasitic diodes of the MOS transistors M9 and M10 are conducting.
  • a drive circuit 5 in a control circuit 7B which will be described later, uses drive signals SG9 and SG10 to control the on/off operations of the MOS transistors M9 and M10. (See Figure 9).
  • MOS transistors M9 and M10 each correspond to a specific example of a "switching element that performs synchronous rectification" in the present invention.
  • control circuit 7B of the modified example 2 basically has the voltage detection unit 61, the delay time setting unit 62 and the drive circuit 5, similarly to the control circuit 7 of the embodiment and the modified example 1. are doing. However, unlike the control circuit 7, the control circuit 7B is configured as follows.
  • both of the two switching elements S2 and S1 (corresponding to the "first and second switching elements” in the present invention) for which the dead time Td is to be set are included in the inverter circuit 2. It was an arranged switching element.
  • the control circuit 7B at least one of the two switching elements (corresponding to "first and second switching elements” in the present invention) for which the dead time Td is to be set is the rectifying/smoothing circuit described above. 4B is a switching element (at least one of the MOS transistors M9 and M10 described above) that performs synchronous rectification.
  • the two switching elements for which the dead time Td is to be set are as shown in (a) or (b) below.
  • (a) One of the switching elements S1 and S2 and one of the MOS transistors M9 and M10 are the two switching elements for which the dead time Td is set.
  • (b) The MOS transistors M9 and M10. are two switching elements for which the dead time Td is set.
  • the control circuit 7B based on the voltage across one of these two switching elements (corresponding to the "first switching element" in the present invention), is controlled according to the embodiment and modification 1.
  • the dead time Td is set. Specifically, the control circuit 7B controls the dead time during switching drive according to the result of comparison between the voltage value between both ends and the two types of threshold voltages Vth1 and (-Vth2) described above. The length of Td is set at any time. Then, the control circuit 7B uses the dead time Td thus set at any time to perform switching operations in a plurality of switching elements (switching elements S1 and S2 and MOS transistors M9 and M10) including the two switching elements described above. , respectively.
  • control circuit 7B corresponds to a specific example of the "switching control device" of the present invention.
  • switching elements S1 and S2 and the MOS transistors M9 and M10 described above each correspond to a specific example of "a plurality of switching elements” in the present invention.
  • any two of these switching elements S1, S2 and MOS transistors M9, M10 are the “first switching element” and the "second switching element” in the present invention. corresponds to a specific example of
  • FIG. 10 is a circuit diagram showing a schematic configuration example of a switching power supply device 1C according to Modification 3. As shown in FIG.
  • a system including the DC input power supply 10 and the switching power supply device 1C corresponds to a specific example of the "power supply system" of the present invention.
  • the switching power supply 1C of Modification 3 corresponds to the switching power supply 1A of Modification 1 in which a rectifying/smoothing circuit 4C and a control circuit 7C are provided instead of the rectifying/smoothing circuit 4A and the control circuit 7, respectively. , and other configurations are the same.
  • MOS transistors M11 to M14 each correspond to a specific example of a "switching element that performs synchronous rectification" in the present invention.
  • control circuit 7C of Modification 3 basically includes the voltage detection section 61, the delay time setting section 62, and the drive circuit 5, similarly to the control circuit 7 of the embodiment and Modification 1. are doing. However, this control circuit 7C is different from the control circuit 7, and like the control circuit 7B described in the modified example 2, it is configured as follows.
  • At least one of the two switching elements (corresponding to the "first and second switching elements" in the present invention) for which the dead time Td is set is located in the rectifying/smoothing circuit 4C.
  • a switching element (at least one of the MOS transistors M11 to M14 described above) that performs synchronous rectification is arranged in the .
  • the two switching elements for which the dead time Td is to be set are as indicated by (c) or (d) below.
  • (c) One of the switching elements S1 and S2 and one of the MOS transistors M11 to M14 are the two switching elements for which the dead time Td is set.
  • MOS transistors M11 to M14. are two switching elements for which the dead time Td is to be set.
  • the control circuit 7C based on the voltage across one of these two switching elements (corresponding to the "first switching element" in the present invention), is controlled according to the first embodiment and the first modification. , 2, the dead time Td is set. Specifically, the control circuit 7C controls the dead time during switching drive according to the result of comparison between the voltage value between both ends and the two types of threshold voltages Vth1 and (-Vth2) described above. The length of Td is set at any time. Then, the control circuit 7C uses the dead time Td set at any time in this manner to perform the switching operations of the plurality of switching elements (the switching elements S1 and S2 and the MOS transistors M11 to M14) including the two switching elements described above. , respectively.
  • control circuit 7C corresponds to a specific example of the "switching control device" of the present invention.
  • switching elements S1 and S2 and the MOS transistors M11 to M14 described above each correspond to a specific example of "a plurality of switching elements” in the present invention.
  • any two of these switching elements S1, S2 and MOS transistors M11 to M14 are the “first switching element” and the "second switching element” in the present invention. corresponds to a specific example of
  • a plurality of rectifying elements (rectifying diodes) in the rectifying circuit are each composed of a switching element, and the rectifying circuit is a synchronous rectifying circuit. It looks like this: That is, such a synchronous rectification circuit reduces the conduction loss during rectification, so that it is possible to reduce the size and loss of the rectification circuit.
  • switching elements include, for example, the above-described HEMTs, IGBTs with diodes added in parallel, bipolar transistors, and the like.
  • the configuration of the inverter circuit was specifically described, but it is not limited to the examples of the above embodiments and the like. good too.
  • the arrangement relationship between the resonant inductor Lr, the resonant capacitor Cr, and the primary winding 31, which are connected in series with each other is not limited to the arrangement relationship described in the embodiment and the like.
  • the two arrangement positions may be in random order with respect to each other.
  • an example of a so-called "half-bridge type" inverter circuit has been described, but the invention is not limited to this example, and a so-called "full-bridge type” inverter circuit, for example, may be used.
  • transformer primary winding and secondary winding
  • Primary winding and secondary winding may have other configurations.
  • rectifying and smoothing circuit (rectifying circuit and smoothing circuit) was specifically described, but it is not limited to the examples of the above-described embodiments and the like.
  • a rectifying circuit and a smoothing circuit may have other configurations.
  • a DC-DC converter has been described as an example of a switching power supply device according to the present invention, but the present invention is applicable to other types of switching power supply devices such as an AC-DC converter. It can also be applied to

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本発明の一実施の形態に係るスイッチング制御装置は、インバータ回路および整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子のうちの、第１のスイッチング素子におけるオフ状態からオン状態への切り替わり時点での両端間の電圧を検出する電圧検出部と、複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わった時点から、第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの遅れ時間を、第１のスイッチング素子における両端間の電圧の値と、互いに異なる２種類の閾値電圧である第１閾値電圧および第２閾値電圧との間の比較結果に応じて、随時設定する遅れ時間設定部と、この遅れ時間設定部において設定した遅れ時間を用いて、第１および第２のスイッチング素子を含む複数のスイッチング素子におけるスイッチング動作を、それぞれ制御する駆動回路と、を備えている。

Description

スイッチング制御装置、スイッチング電源装置および電力供給システム
　本発明は、スイッチング素子を用いて電圧変換を行うスイッチング電源装置、そのようなスイッチング電源装置に適用されるスイッチング制御装置、および、そのようなスイッチング電源装置を備えた電力供給システムに関する。
　スイッチング電源装置の一例として種々のＤＣ－ＤＣコンバータが提案され、実用に供されている（例えば、特許文献１参照）。この種のＤＣ－ＤＣコンバータは一般に、スイッチング素子を含むインバータ回路と、電力変換トランス（変圧器）と、整流平滑回路とを備えている。
特開２０１５－２０４７１６号公報
　ところで、このようなＤＣ－ＤＣコンバータ等のスイッチング電源装置では一般に、電力損失を抑えることが求められている。電力損失を抑えることが可能なスイッチング制御装置、スイッチング電源装置および電力供給システムを提供することが望ましい。
　本発明の一実施の形態に係るスイッチング制御装置は、１次側巻線および２次側巻線を有するトランスと、入力電圧が入力される入力端子対と１次側巻線との間に配置されたインバータ回路と、出力電圧が出力される出力端子対と２次側巻線との間に配置された整流平滑回路と、を備えたスイッチング電源装置に適用される制御装置であって、インバータ回路および整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子のうちの、第１のスイッチング素子におけるオフ状態からオン状態への切り替わり時点での両端間の電圧を検出する電圧検出部と、複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わった時点から、第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの遅れ時間を、第１のスイッチング素子における両端間の電圧の値と、互いに異なる２種類の閾値電圧である第１閾値電圧および第２閾値電圧との間の比較結果に応じて、随時設定する遅れ時間設定部と、この遅れ時間設定部において設定した遅れ時間を用いて、第１および第２のスイッチング素子を含む複数のスイッチング素子におけるスイッチング動作を、それぞれ制御する駆動回路と、を備えたものである。
　本発明の一実施の形態に係るスイッチング電源装置は、上記入力端子対と、上記出力端子対と、上記トランスと、上記インバータ回路と、上記整流平滑回路と、上記本発明の一実施の形態に係るスイッチング制御装置と、を備えたものである。
　本発明の一実施の形態に係る電力供給システムは、上記本発明の一実施の形態に係るスイッチング電源装置と、上記入力端子対に対して上記入力電圧を供給する電源と、を備えたものである。
　本発明の一実施の形態に係るスイッチング制御装置、スイッチング電源装置および電力供給システムによれば、電力損失を抑えることが可能となる。
本発明の一実施の形態に係るスイッチング電源装置の概略構成例を表す回路図である。 図１に示したスイッチング電源装置の動作例を表すタイミング図である。 トランジスタにおける導通特性例を表す図である。 実施の形態に係るデッドタイムの設定例を表す図である。 図１に示したスイッチング電源装置における共振動作の際の波形例を表すタイミング図である。 実施の形態に係るデッドタイムの設定の際の処理例を表す流れ図である。 実施の形態に係る最大デッドタイムおよび最小デッドタイムの設定例を表す図である。 変形例１に係るスイッチング電源装置の概略構成例を表す回路図である。 変形例２に係るスイッチング電源装置の概略構成例を表す回路図である。 変形例３に係るスイッチング電源装置の概略構成例を表す回路図である。
　以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（センタタップ型の整流回路を用いた場合の例）
２．変形例
　　　変形例１（ブリッジ型の整流回路を用いた場合の例）
　　　変形例２，３（同期整流回路とした場合の例）
３．その他の変形例
＜１．実施の形態＞
［構成］
　図１は、本発明の一実施の形態に係るスイッチング電源装置（スイッチング電源装置１）の概略構成例を、回路図で表したものである。このスイッチング電源装置１は、直流入力電源１０（例えばバッテリ）から供給される直流入力電圧Ｖinを直流出力電圧Ｖoutに電圧変換し、負荷９に電力を供給するＤＣ－ＤＣコンバータとして機能するものである。なお、この負荷９としては、例えば電子機器やバッテリ等が挙げられる。また、このスイッチング電源装置１は、以下説明するように、いわゆる「（絶縁型ハーフブリッジ）ＬＬＣ共振型」のＤＣ－ＤＣコンバータとなっている。なお、スイッチング電源装置１における電圧変換の態様としては、アップコンバート（昇圧）およびダウンコンバート（降圧）のいずれであってもよい。
　ここで、直流入力電圧Ｖinは、本発明における「入力電圧」の一具体例に対応し、直流出力電圧Ｖoutは、本発明における「出力電圧」の一具体例に対応している。また、直流入力電源１０は、本発明における「電源」の一具体例に対応し、この直流入力電源１０とスイッチング電源装置１とを備えたシステムが、本発明における「電力供給システム」の一具体例に対応している。
　スイッチング電源装置１は、２つの入力端子Ｔ１，Ｔ２と、２つの出力端子Ｔ３，Ｔ４と、インバータ回路２と、トランス３と、整流平滑回路４と、制御回路７とを備えている。入力端子Ｔ１，Ｔ２間には直流入力電圧Ｖinが入力され、出力端子Ｔ３，Ｔ４の間からは直流出力電圧Ｖoutが出力されるようになっている。なお、図１に示した例では、１次側低圧ラインＬ１ＬがグランドＧＮＤに接続されている。
　ここで、入力端子Ｔ１，Ｔ２は、本発明における「入力端子対」の一具体例に対応し、出力端子Ｔ３，Ｔ４は、本発明における「出力端子対」の一具体例に対応している。また、制御回路７は、本発明における「スイッチング制御装置」の一具体例に対応している。
　なお、入力端子Ｔ１に接続された１次側高圧ラインＬ１Ｈと、入力端子Ｔ２に接続された１次側低圧ラインＬ１Ｌとの間に、例えば、入力平滑コンデンサが配置されているようにしてもよい。具体的には、後述するインバータ回路２と入力端子Ｔ１，Ｔ２との間の位置において、入力平滑コンデンサの第１端（一端）が１次側高圧ラインＬ１Ｈに接続されると共に、入力平滑コンデンサの第２端（他端）が１次側低圧ラインＬ１Ｌに接続されているようにしてもよい。このような入力平滑コンデンサは、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのコンデンサである。
（Ａ．インバータ回路２）
　インバータ回路２は、入力端子Ｔ１，Ｔ２と、後述するトランス３における１次側巻線３１との間に、配置されている。このインバータ回路２は、２つのスイッチング素子Ｓ１，Ｓ２と、共振インダクタＬｒと、共振コンデンサＣｒとを有しており、いわゆる「ハーフブリッジ型」のインバータ回路となっている。なお、共振インダクタＬｒは、後述するトランス３における漏れインダクタンスにより構成されていてもよいし、あるいは、そのような漏れインダクタンスとは別個に設けられているようにしてもよい。
　ここで、上記したスイッチング素子Ｓ１、Ｓ２はそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。また、スイッチング素子Ｓ２は、本発明における「第１のスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ１は、本発明における「第２のスイッチング素子」の一具体例に対応している。
　なお、スイッチング素子Ｓ１，Ｓ２としては、例えば電界効果型トランジスタ（ＭＯＳ－ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＨＥＭＴ（（High Electron Mobility Transistor）＝ＨＦＥＴ（Heterostructure Field-Effect Transistor））などの、各種のスイッチ素子が用いられる。また、ＨＥＭＴの一例としては、ＧａＮ（窒化ガリウム）トランジスタが挙げられる。
　図１に示した例では、スイッチング素子Ｓ１，Ｓ２がそれぞれ、ＭＯＳ―ＦＥＴまたはＨＥＭＴからなるトランジスタにより構成されている。このようにして、スイッチング素子Ｓ１，Ｓ２としてＭＯＳ―ＦＥＴやＨＥＭＴを用いた場合には、各スイッチング素子Ｓ１，Ｓ２に並列接続されるコンデンサおよびダイオードをそれぞれ、ＭＯＳ―ＦＥＴやＨＥＭＴの寄生容量または寄生ダイオードから構成することが可能である。具体的には、図１に示した例では、スイッチング素子Ｓ１の両端間（ソース・ドレイン間）に、寄生容量からなるコンデンサＣｄｓ１と、寄生ダイオードからなるダイオードＤ１とがそれぞれ、並列接続されている。同様に、図１に示した例では、スイッチング素子Ｓ２の両端間（ソース・ドレイン間）に、寄生容量からなるコンデンサＣｄｓ２と、寄生ダイオードからなるダイオードＤ２とがそれぞれ、並列接続されている。
　このインバータ回路２では、入力端子Ｔ１，Ｔ２の間（１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間）において、２つのスイッチング素子Ｓ１，Ｓ２が、この順序で互いに直列接続されている。具体的には、１次側高圧ラインＬ１Ｈと接続点Ｐ１との間に、スイッチング素子Ｓ１が配置され、接続点Ｐ１と１次側低圧ラインＬ１Ｌとの間に、スイッチング素子Ｓ２が配置されている。
　また、このインバータ回路２における共振インダクタＬｒおよび共振コンデンサＣｒと、後述するトランス３における１次側巻線３１とが、上記した接続点Ｐ１と１次側低圧ラインＬ１Ｌとの間において、互いに直列接続されている。具体的には、図１の例では、共振コンデンサＣｒの第１端（一端）が接続点Ｐ１に接続され、この共振コンデンサＣｒの第２端（他端）が、共振インダクタＬｒの第１端（一端）に接続されている。また、共振インダクタＬｒの第２端（他端）が、上記した１次側巻線３１の一端に接続され、この１次側巻線３１の他端が、１次側低圧ラインＬ１Ｌに接続されている。
　このような構成によりインバータ回路２では、後述する制御回路７内の駆動回路５から供給される駆動信号ＳＧ１，ＳＧ２に従って、各スイッチング素子Ｓ１，Ｓ２がスイッチング動作（オン・オフ動作）を行うことで、以下のようになる。すなわち、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを交流電圧に変換して、トランス３（１次側巻線３１）へと出力するようになっている。
（Ｂ．トランス３）
　トランス３は、１つの１次側巻線３１と、２つの２次側巻線３２１，３２２とを有している。
　１次側巻線３１では、１次側巻線３１の第１端（一端）が、前述した共振インダクタＬｒにおける第２端（他端）に接続され、１次側巻線３１の第２端（他端）が、前述した１次側低圧ラインＬ１Ｌに接続されている。
　２次側巻線３２１では、２次側巻線３２１の第１端が、後述する接続ラインＬ２１を介して、後述する整流ダイオード４１のカソードに接続され、２次側巻線３２１の第２端が、後述する整流平滑回路４内のセンタタップＰ６に接続されている。２次側巻線３２２では、２次側巻線３２２の第１端が、後述する接続ラインＬ２２を介して、後述する整流ダイオード４２のカソードに接続され、２次側巻線３２２の第２端が、上記したセンタタップＰ６に接続されている。つまり、２次側巻線３２１，３２２における第２端同士は、このセンタタップＰ６に対して互いに共通接続されている。
　このトランス３は、インバータ回路２によって生成された電圧（トランス３の１次側巻線３１に入力される、矩形パルス波化した電圧）を電圧変換し、２次側巻線３２１，３２２の各端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧Ｖinに対する直流出力電圧Ｖoutの電圧変換の度合いは、１次側巻線３１と２次側巻線３２１，３２２との巻数比ｎ（＝１次側巻線３１の巻数ｎｐ／２次側巻線３２１，３２２の巻数ｎｓ）、および、後述するスイッチング周期Ｔｓｗ（スイッチング周波数ｆｓｗ＝１／Ｔｓｗ）によって、定まる。
（Ｃ．整流平滑回路４）
　整流平滑回路４は、２個の整流ダイオード４１，４２と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４は、整流ダイオード４１，４２を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。
　上記した整流回路は、いわゆる「センタタップ型」の整流回路となっている。すなわち、整流ダイオード４１，４２のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４１のカソードが、接続ラインＬ２１を介して、２次側巻線３２１における前述した第１端に接続され、整流ダイオード４２のカソードが、接続ラインＬ２２を介して、２次側巻線３２２における前述した第１端に接続されている。また、前述したように、２次側巻線３２１，３２２における第２端同士は、センタタップＰ６に対して互いに共通接続されており、このセンタタップＰ６は、出力ラインＬＯを介して、前述した出力端子Ｔ３に接続されている。なお、上記した接地ラインＬＧは、前述した出力端子Ｔ４に接続されている。
　上記した平滑回路では、上記した出力ラインＬＯと接地ラインＬＧとの間（出力端子Ｔ３，Ｔ４の間）に、出力平滑コンデンサＣoutが接続されている。すなわち、この出力平滑コンデンサＣoutの第１端は、出力ラインＬＯに接続され、出力平滑コンデンサＣoutの第２端は、接地ラインＬＧに接続されている。
　このような構成の整流平滑回路４では、整流ダイオード４１，４２を含んで構成される整流回路において、トランス３から出力される交流電圧を整流して出力するようになっている。また、出力平滑コンデンサＣoutを含んで構成される平滑回路において、上記整流回路によって整流された電圧を平滑化することで、直流出力電圧Ｖoutを生成するようになっている。なお、このようにして生成された直流出力電圧Ｖoutにより、前述した負荷９へと直流出力電流Ｉout（負荷電流）が流れ、出力端子Ｔ３，Ｔ４から負荷９に対して電力が供給されるようになっている。
　ここで、上記した直流出力電流Ｉout（負荷電流）は、本発明における「出力電流」の一具体例に対応している。
（Ｄ．制御回路７）
　制御回路７は、スイッチング電源装置１の制御を行う回路である。この制御回路７は、図１に示したように、電圧検出部６１、遅れ時間設定部６２および駆動回路５を有している。
　ここで、図２は、スイッチング電源装置１の動作例（各種の電圧や電流の波形例）を、タイミング図で表したものである。具体的には、図２（Ａ）は、前述した駆動信号ＳＧ１（スイッチング素子Ｓ１のゲート・ソース間の電圧Ｖｇｓ１）、図２（Ｂ）は、前述した駆動信号ＳＧ２（スイッチング素子Ｓ２のゲート・ソース間の電圧Ｖｇｓ２）について、各波形例を示している。また、図２（Ｃ）は、スイッチング素子Ｓ２のドレイン・ソース間（両端間）の電圧Ｖｄｓ２（図１中に図示）と、スイッチング素子Ｓ２のドレイン・ソース間を流れる電流Ｉｄｓ２（図１中に図示）とについて、各波形例を示している。なお、図２において、横軸は時間ｔを示している。また、この図２中には、スイッチング電源装置１におけるスイッチング周期Ｔｓｗ（＝１／ｆｓｗ）についても、示している。
　以下では図１，図２を参照して、上記した電圧検出部６１、遅れ時間設定部６２および駆動回路５について、詳細に説明する。
（電圧検出部６１）
　電圧検出部６１は、図１に示したように、インバータ回路２に含まれるスイッチング素子Ｓ２の両端間の電圧（接続点Ｐ１にて検出される、上記したドレイン・ソース間の電圧Ｖｄｓ２）を、検出する回路である。具体的には、電圧検出部６１は、このスイッチング素子Ｓ２におけるオフ状態（Ｖｇｓ２＝０Ｖ）からオン状態（Ｖｇｓ２＝例えば５Ｖ）への切り替わり時点（図２中に示したタイミングｔｄｓ）での電圧Ｖｄｓ２を、検出するようになっている。
（遅れ時間設定部６２）
　遅れ時間設定部６２は、図１に示したように、電圧検出部６１から出力される電圧Ｖｄｓ２（上記したタイミングｔｄｓでの電圧Ｖｄｓ２）の値と、互いに異なる２種類の閾値電圧Ｖth1，（－Ｖth2）（図２（Ｃ）参照）とをそれぞれ、比較する回路である。また、遅れ時間設定部６２は、後述する駆動回路５においてスイッチング駆動を行う際の遅れ時間としてのデッドタイムＴｄの長さを、このような電圧Ｖｄｓ２の値と２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、随時設定するようになっている（図１参照）。なお、このようにして設定されたデッドタイムＴｄは、図１に示したように、後述する駆動回路５へと随時出力されるようになっている。
　ここで、上記したデッドタイムＴｄとは、例えば図２に示したように、スイッチング素子Ｓ１がオン状態（Ｖｇｓ１＝例えば５Ｖ）からオフ状態（Ｖｇｓ１＝０Ｖ）へと切り替わった時点から、スイッチング素子Ｓ２がオフ状態からオン状態へと切り替わる時点（タイミングｔｄｓ）までの期間である。つまり、このデッドタイムＴｄでは、これら２つのスイッチング素子Ｓ１，Ｓ２がいずれも、オフ状態に設定されている期間である。
　なお、このデッドタイムＴｄは、本発明における「遅れ時間」の一具体例に対応している。
　また、上記した閾値電圧（－Ｖth2）は、図２に示した例では、閾値電圧Ｖth1よりも小さな値となっている。具体的には、図２に示した例では、閾値電圧Ｖth1が、所定の正電圧（例えば、０．２Ｖ程度）であると共に、閾値電圧（－Ｖth2）が、所定の負電圧（例えば、－０．２Ｖ程度）となっている。なお、このような閾値電圧Ｖth1は、本発明における「第１閾値電圧」の一具体例に対応している。また、閾値電圧（－Ｖth2）は、本発明における「第２閾値電圧」の一具体例に対応している。
　ここで、遅れ時間設定部６２はまた、詳細は後述するが、デッドタイムＴｄの終了タイミング（図２中に示したタイミングｔｄｓ）が、上記した電圧Ｖｄｓ２におけるゼロクロス点Ｐｚｃに収束する（略一致する）ように、デッドタイムＴｄを随時設定するようになっている。なお、このようなデッドタイムＴｄの設定手法の詳細については、後述する（図４～図７）。
（駆動回路５）
　駆動回路５は、インバータ回路２におけるスイッチング素子Ｓ１，Ｓ２の動作をそれぞれ制御する、スイッチング駆動を行う回路である。具体的には、駆動回路５は、スイッチング素子Ｓ１，Ｓ２に対してそれぞれ、駆動信号ＳＧ１，ＳＧ２を個別に供給することで、各スイッチング素子Ｓ１，Ｓ２におけるスイッチング動作（オン・オフ動作）を制御するようになっている。
　また、駆動回路５は、各スイッチング素子Ｓ１，Ｓ２のスイッチング動作を制御する（スイッチング駆動を行う）際に、スイッチング周波数制御を行うようになっている。すなわち、駆動信号ＳＧ１，ＳＧ２において、ＰＦＭ（Pulse Frequency Modulation：パルス周波数変調）制御を行うようになっている。
　更に、駆動回路５は、スイッチング素子Ｓ１，Ｓ２がそれぞれ、固定された時比率にてスイッチング動作すると共に、スイッチング周波数ｆｓｗが可変動作するように、上記したスイッチング駆動を行うようになっている。ちなみに、スイッチング素子Ｓ１，Ｓ２のオン期間をそれぞれ、Ｔｏｎ１，Ｔｏｎ２として表した場合、上記した各スイッチング素子Ｓ１，Ｓ２の時比率は、スイッチング周期Ｔｓｗ（＝１／ｆｓｗ）を用いて、（Ｔｏｎ１／Ｔｓｗ），（Ｔｏｎ２／Ｔｓｗ）として表される。また、これらの（Ｔｏｎ１／Ｔｓｗ），（Ｔｏｎ２／Ｔｓｗ）はいずれも、５０％未満の値となっており、オン期間Ｔｏｎ１，Ｔｏｎ２の間には、同時のオン期間による短絡破損を防ぐための、以下説明するデッドタイムＴｄが設けられるようになっている。
　ここで、この駆動回路５はまた、上記したスイッチング駆動を行う際に、遅れ時間設定部６２から出力されるデッドタイムＴｄ（遅れ時間設定部６２において随時設定したデッドタイムＴｄ）を用いて、スイッチング素子Ｓ１，Ｓ２におけるスイッチング動作を、それぞれ制御するようになっている。具体的には、例えば図２に示したように、駆動回路５は、このようにして随時設定されたデッドタイムＴｄ（例えば、図２中に示したデッドタイムＴｄ’）にて、次のスイッチング周期Ｔｓｗでのスイッチング動作を行う。
［動作および作用・効果］
（Ａ．基本動作）
　このスイッチング電源装置１では、インバータ回路２において、直流入力電源１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinが、スイッチング素子Ｓ１，Ｓ２によってスイッチングされることで、矩形パルス波化した電圧が生成される。この矩形パルス波化した電圧は、トランス３における１次側巻線３１へと供給され、このトランス３において変圧されることで、２次側巻線３２１，３２２から、変圧された交流電圧が出力される。
　整流平滑回路４では、トランス３から出力された交流電圧（上記した変圧された交流電圧）が、整流回路内の整流ダイオード４１，４２によって整流された後、平滑回路内の出力平滑コンデンサＣoutによって、平滑化される。これにより、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutが出力される。そして、この直流出力電圧Ｖoutにより、負荷９へと直流出力電流Ｉoutが流れるとともに、負荷９に対して電力が供給される。
（Ｂ．トランジスタの導通特性について）
　ところで、トランジスタをスイッチング素子として用いている、従来の一般的なスイッチング電源装置では、以下のようなおそれがある。
　すなわち、前述したデッドタイムＴｄにおいて、スイッチング素子としてのトランジスタのドレイン・ソース間に、例えば２Ｖ以上の逆方向電圧降下が生じる。そして、このような逆方向電圧と、そのトランジスタを流れるドレイン電流とにより、スイッチング素子での導通損失が発生してしまうことになる。特に、スイッチング素子として、前述したＧａＮトランジスタを用いるようにした場合、例えば以下の図３に示したように、上記した逆方向電圧降下が大きくなることから、上記した導通損失も大きくなってしまう。
　図３は、一般的なトランジスタにおける導通特性例（上記したＧａＮトランジスタの場合における、ドレイン・ソース間の電圧Ｖｄｓと、ドレイン・ソース間を流れる電流Ｉｄｓとの対応関係の一例）を、表したものである。なお、この図３の例では、ゲート・ソース間の電圧Ｖｇｓ＝－３Ｖ，－２Ｖ，０Ｖ，２Ｖ，６Ｖの各場合について、そのような導通特性例を示している。
　まず、このようなＧａＮトランジスタは、デバイス構造にてボディダイオードを内蔵していないものの、ＧａＮトランジスタの回路動作の際に、疑似ボディダイオードを持つことになる。この疑似ボディダイオードは、ＧａＮトランジスタのゲートがオフ状態の場合において、上記した電圧Ｖｄｓが負電圧になったときに、ゲート・ドレイン間の電圧Ｖｇｄが正電圧となり、所定の閾値を超えてチャネルが導通することで、動作する。このため、このＧａＮトランジスタでは、シリコン型のＭＯＳ－ＦＥＴにおける、ボディダイオードの順方向の降下電圧ＶＦ＝０．７Ｖより高い、２Ｖ程度のＶＦとなる。
　また、ＧａＮトランジスタのゲートがオフ状態において、電圧Ｖｇｓが負電圧の場合には、例えば図３に示したように、更に大きなＶＦとなる。そして、このＶＦが大きいことから、上記した疑似ボディダイオードが導通している期間が長く、上記した電流Ｉｄｓが大きいと、更に大きな導通損失が発生することになる。
　ここで、スイッチング素子におけるボディダイオードや疑似ボディダイオードの導通は、同期整流を行う場合、または、ゼロボルト・スイッチング（ＺＶＳ：Zero Voltage Switching）を行う場合に、そのスイッチング素子がターンオンする直前または直後に、発生する。また、スイッチング素子がターンオンする直前の場合には、上記した電圧Ｖｄｓが負電圧になると同時にターンオンするのが、理想的である。ターンオンするのが早過ぎると、スイッチング素子の出力容量Ｃｏｓｓに蓄積された電荷がターンオンにより短絡して電力損失が発生したり、別のスイッチング素子のオン期間とターンオンのタイミングとが重なって、貫通電流が流れたりする。逆に、ターンオンするのが遅過ぎると、ボディダイオードまたは疑似ボディダイオードの導通期間が、長くなる。
　また、スイッチング素子のターンオンの直前に、電圧Ｖｄｓが急速に低下するため、帰還容量を通してスイッチング素子のゲートに電流が流れ、電圧Ｖｇｓが負電圧になる場合がある。ＧａＮトランジスタでは、電圧Ｖｇｓの負電圧によってＶＦが大きくなり、疑似ボディダイオードの導通による電力損失が、大きくなってしまう。
　更に、適切なターンオンまたはターンオフのタイミングは、スイッチング電源装置の動作条件（入力電圧や負荷など）、寄生容量やインダクタンスなどの定数のばらつきにより、異なる。したがって、ターンオンが早過ぎたりターンオフが遅過ぎたりすることによる致命的な電力損失の増加や、サージやノイズを避けるため、ターンオンのタイミングは理想よりも遅く設定され、ターンオフのタイミングは理想より早く設定されるのが望ましいと言える。
　このようにして、トランジスタをスイッチング素子として用いている、従来の一般的なスイッチング電源装置では、スイッチング素子における逆方向電圧の発生等に起因して、電力損失が増大してしまうおそれがある。したがって、上記したデッドタイムＴｄを最小化することが求められると言える。
（Ｃ．本実施の形態の動作例）
　そこで、本実施の形態のスイッチング電源装置１では、前述したように、スイッチング駆動を行う際のデッドタイムＴｄの長さが、前述した電圧Ｖｄｓ２の値と２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、制御回路７によって随時設定されるようになっている。
　ここで、図４～図７を参照して、このようなデッドタイムＴｄの設定手法の一例について、詳細に説明する。図４は、本実施の形態に係るデッドタイムＴｄの設定例を、表したものである。図５は、スイッチング電源装置１における共振動作の際の波形例を、タイミング図で表したものである。図６は、本実施の形態に係るデッドタイムＴｄの設定の際の処理例を、流れ図で表したものである。また、図７は、本実施の形態に係る最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの設定例を、表したものである。
　なお、最大デッドタイムＴｄmaxは、デッドタイムＴｄとして設定可能な最大値であり、本発明における「最大遅れ時間」の一具体例に対応している。また、最小デッドタイムＴｄminは、デッドタイムＴｄとして設定可能な最小値であり、本発明における「最小遅れ時間」の一具体例に対応している。
　本実施の形態では、例えば図４に示したように、制御回路７内の遅れ時間設定部６２は、前述した電圧Ｖｄｓ２の値と２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、デッドタイムＴｄを短縮、延長または維持させるようになっている。
　具体的には、まず、遅れ時間設定部６２は、上記したデッドタイムＴｄの理想値に相当する、デッドタイムＴｄの初期値Ｔ１（例えば図２（Ｃ）中に示したように、電圧Ｖｄｓ２における理想的な立下り時間に相当）を設定する。
　この初期値Ｔ１は、図５に示した共振動作の際の波形例も参照すると、例えば、以下の（１）～（３）式を用いて規定される。これらの式中では、前述した直流入力電圧Ｖin、直流出力電圧Ｖout、スイッチング素子Ｓ２に並列接続されたコンデンサＣｄｓ２の容量値、スイッチング周期Ｔｓｗおよびトランス３における巻数比ｎとともに、トランス３の１次側巻線３１に流れるトランス励磁電流Ｉｍ（図５参照）、および、トランス３における相互インダクタンスＬｍが、用いられている。なお、図５中には、上記したトランス励磁電流Ｉｍとともに、このトランス励磁電流Ｉｍの変化量ΔＩｍと、共振インダクタＬｒに流れる共振インダクタ電流ＩＬｒとについても、示している。
・Ｔ１＝（２×Ｃｄｓ２×Ｖin）／Ｉｍ
　　　＝（１６×Ｃｄｓ２×Ｌｍ）／Ｔｓｗ　　 ……（１）
・Ｉｍ＝（ｎ×Ｖout×（Ｔｓｗ／４））／Ｌｍ　……（２）
・（ｎ×Ｖout）＝（Ｖin／２）　　　　　　　　……（３）
　そして、遅れ時間設定部６２は、このようにして設定したデッドタイムＴｄの初期値Ｔ１を基にして、前述した電圧Ｖｄｓ２の値と２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、デッドタイムＴｄの短縮、延長または維持を、随時行うようになっている。
　具体的には、例えば図４に示したように、遅れ時間設定部６２は、上記した電圧Ｖｄｓ２の値が閾値電圧（－Ｖth2）未満である場合（Ｖｄｓ２＜－Ｖth2）には、デッドタイムＴｄを短縮させる。一方、遅れ時間設定部６２は、電圧Ｖｄｓ２の値が閾値電圧Ｖth1超過である場合（Ｖｄｓ２＞Ｖth1）には、デッドタイムＴｄを延長させる。また、遅れ時間設定部６２は、電圧Ｖｄｓ２の値が、閾値電圧（－Ｖth2）以上かつ閾値電圧Ｖth1以下である場合（－Ｖth2≦Ｖｄｓ２≦Ｖth1）には、デッドタイムＴｄを維持させる。
　また、デッドタイムＴｄの値が最大デッドタイムＴｄmaxよりも大きくなる場合（Ｔｄ＞Ｔｄmax）には、例えば図４に示したように、デッドタイムＴｄが最大デッドタイムＴｄmaxに設定される。同様に、デッドタイムＴｄの値が最小デッドタイムＴｄminよりも小さくなる場合（Ｔｄ＜Ｔｄmin）には、例えば図４に示したように、デッドタイムＴｄが最小デッドタイムＴｄminに設定される。
　このようにして遅れ時間設定部６２は、前述したように、デッドタイムＴｄの終了タイミング（図２中に示したタイミングｔｄｓ）が、スイッチング素子Ｓ２の両端間の電圧Ｖｄｓ２におけるゼロクロス点Ｐｚｃに収束するように、デッドタイムＴｄを随時設定するようになっている。
　ここで、図６を参照して、このようなデッドタイムＴｄの設定の際の具体的な処理例について、流れ図を用いて詳細に説明する。
　この図６に示した処理例では、まず、遅れ時間設定部６２は、デッドタイムＴｄを前述した初期値Ｔ１に設定する（Ｔｄ＝Ｔ１：ステップＳ１１）。次いで、遅れ時間設定部６２は、上記した電圧Ｖｄｓ２の値が、閾値電圧Ｖth1未満である（Ｖｄｓ２＜Ｖth1）のか否かについて、判定を行う（ステップＳ１２）。ここで、電圧Ｖｄｓ２の値が閾値電圧Ｖth1未満であると判定された場合（ステップＳ１２：Ｙ）には、後述するステップＳ１６へと進むことになる。
　一方、電圧Ｖｄｓ２の値が閾値電圧Ｖth1以上である（Ｖｄｓ２≧Ｖth1）と判定された場合（ステップＳ１２：Ｎ）には、以下のようになる。すなわち、次に遅れ時間設定部６２は、現在のデッドタイムＴｄの値が、前述した最大デッドタイムＴｄmax超過である（Ｔｄ＞Ｔｄmax）であるのか否かについて、判定を行う（ステップＳ１３）。
　ここで、現在のデッドタイムＴｄの値が最大デッドタイムＴｄmax以下である（Ｔｄ≦Ｔｄmax）と判定された場合（ステップＳ１３：Ｎ）には、遅れ時間設定部６２は、デッドタイムＴｄの値を、所定値ΔＴの分だけ増加させる（Ｔｄ＝Ｔｄ＋ΔＴ：ステップＳ１４）。つまり、この場合には、図４を用いて前述したように、遅れ時間設定部６２は、デッドタイムＴｄを延長させる。なお、その後は、前述したステップＳ１２へと戻ることになる。
　一方、現在のデッドタイムＴｄの値が最大デッドタイムＴｄmax超過であると判定された場合（ステップＳ１３：Ｙ）には、以下のようになる。すなわち、この場合には、図４を用いて前述したように、遅れ時間設定部６２は、デッドタイムＴｄの値を、最大デッドタイムＴｄmaxに設定する（Ｔｄ＝Ｔｄmax：ステップＳ１５）。なお、その後は、前述したステップＳ１２へと戻ることになる。
　続いて、前述したステップＳ１６では、遅れ時間設定部６２は、電圧Ｖｄｓ２の値が、閾値電圧（－Ｖth2）超過である（Ｖｄｓ２＜－Ｖth2）のか否かについて、判定を行う。ここで、電圧Ｖｄｓ２の値が閾値電圧（－Ｖth2）以下である（Ｖｄｓ２≦－Ｖth2）と判定された場合（ステップＳ１６：Ｎ）には、以下のようになる。すなわち、次に遅れ時間設定部６２は、現在のデッドタイムＴｄの値が、前述した最小デッドタイムＴｄmin未満である（Ｔｄ＜Ｔｄmin）であるのか否かについて、判定を行う（ステップＳ１７）。
　ここで、現在のデッドタイムＴｄの値が最小デッドタイムＴｄmin以上である（Ｔｄ≧Ｔｄmin）と判定された場合（ステップＳ１７：Ｎ）には、遅れ時間設定部６２は、デッドタイムＴｄの値を、所定値ΔＴの分だけ減少させる（Ｔｄ＝Ｔｄ－ΔＴ：ステップＳ１８）。つまり、この場合には、図４を用いて前述したように、遅れ時間設定部６２は、デッドタイムＴｄを短縮させる。なお、その後は、前述したステップＳ１２へと戻ることになる。
　一方、現在のデッドタイムＴｄの値が最小デッドタイムＴｄmin未満であると判定された場合（ステップＳ１７：Ｙ）には、以下のようになる。すなわち、この場合には、図４を用いて前述したように、遅れ時間設定部６２は、デッドタイムＴｄの値を、最小デッドタイムＴｄminに設定する（Ｔｄ＝Ｔｄmin：ステップＳ１９）。なお、その後は、前述したステップＳ１２へと戻ることになる。
　また、上記したステップＳ１６において、電圧Ｖｄｓ２の値が閾値電圧（－Ｖth2）超過であると判定された場合（ステップＳ１６：Ｙ）には、以下のようになる。すなわち、この場合には、図４を用いて前述したように、遅れ時間設定部６２は、デッドタイムＴｄを維持させる（Ｔｄ＝Ｔｄ：ステップＳ２０）。なお、その後は、前述したステップＳ１２へと戻ることになる。
　以上で、図６に示した一連の処理例についての説明が、終了となる。なお、この図６に示した処理例では、デッドタイムＴｄを延長させる際および短縮させる際の変化量（増加量および減少量）が、互いに一致している場合（上記した所定値ΔＴに相当）について説明したが、この場合には限られない。すなわち、そのようなデッドタイムＴｄの増加量と減少量とが、互いに異なる値に設定されているようにしてもよい。
　また、例えば図７に示したように、本実施の形態では、上記した最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、スイッチング電源装置１の動作状態（例えば、直流出力電流Ｉout、直流入力電圧Ｖin、直流出力電圧Ｖoutの値など）に応じて、随時変更されるようになっている。
　具体的には、例えば図７に示したように、スイッチング電源装置１の動作状態としての直流出力電流Ｉoutの値が、相対的に小さくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に大きくなるように変更される。一方、直流出力電流Ｉoutの値が、相対的に大きくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に小さくなるように変更される。
　また、例えば図７に示したように、スイッチング電源装置１の動作状態としての、直流入力電圧Ｖinまたは直流出力電圧Ｖoutの値が、相対的に小さくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に小さくなるように変更される。一方、直流入力電圧Ｖinまたは直流出力電圧Ｖoutの値が、相対的に大きくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に大きくなるように変更される。
　更に、例えば図７に示したように、上記した直流入力電圧Ｖinの値、または、直流出力電流Ｉoutの値が、急変した場合（急に増加または減少した場合）には、最小デッドタイムＴｄminの値が、相対的に大きくなるように変更される。
（Ｄ．作用・効果）
　このようにして本実施の形態では、スイッチング駆動を行う際のデッドタイムＴｄの長さが、前述した電圧Ｖｄｓ２の値と２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、制御回路７によって随時設定されるようにしたので、以下のようになる。すなわち、スイッチング素子Ｓ２において前述したＺＶＳを確実に行いつつ、スイッチング素子Ｓ２にて前述した逆方向電圧が生じる期間を、短縮することができる。具体的には、上記したデッドタイムＴｄを短縮して、スイッチング素子Ｓ２における（前述したボディダイオードでの）導通損失を、低減することができる。その結果、本実施の形態では、スイッチング電源装置１における電力損失を抑えることが可能となる。
　特に、スイッチング素子Ｓ１，Ｓ２として、ＧａＮトランジスタを用いるようにした場合には、前述したように、逆方向電圧降下が大きいことから、以下のようになる。すなわち、この場合には、上記したスイッチング素子Ｓ１，Ｓ２での導通損失の低減による、スイッチング電源装置１での電力損失の抑制効果が、特に大きいと言える。
　また、上記したように、スイッチング素子Ｓ２における導通損失が低減されることから、スイッチング電源装置１の小型化や低コスト化を図ることも可能となる。
　また、本実施の形態では、前述したデッドタイムＴｄの終了タイミング（図２中に示したタイミングｔｄｓ）が、スイッチング素子Ｓ２の両端間の電圧Ｖｄｓ２におけるゼロクロス点Ｐｚｃに収束するように、デッドタイムＴｄを設定するようにしたので、以下のようになる。すなわち、上記したスイッチング素子Ｓ２におけるＺＶＳを、より確実に実現することができる結果、スイッチング電源装置１における電力損失を、更に抑えることが可能となる。
　更に、本実施の形態では、前述した最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、前述したスイッチング電源装置１の動作状態に応じて変更されるようにしたので、以下のようになる。すなわち、このようなスイッチング電源装置１の動作状態に応じて、デッドタイムＴｄの範囲を適切に調整することができることから、スイッチング電源装置１における電力損失を、更に抑えることが可能となる。
　加えて、本実施の形態では、直流入力電圧Ｖinの値、または、直流出力電流Ｉoutの値が、急変した場合には、最小デッドタイムＴｄminの値が相対的に大きくなるように変更されることから、以下のようになる。すなわち、スイッチング電源装置１の動作状態の急変に対処して、最小デッドタイムＴｄminの値を適切に調整することができることから、スイッチング電源装置１における電力損失を、更に抑えることが可能となる。
　また、本実施の形態では、整流平滑回路４における整流回路を、いわゆる「センタタップ型」の整流回路としたので、例えば、いわゆる「ブリッジ型」の整流回路とした場合と比べ、以下のようになる。すなわち、整流素子の個数が２つ（整流ダイオード４１，４２）となって、少なくなる結果、整流回路の小型化や低損失化、低コスト化を図ることが可能となる。
＜２．変形例＞
　続いて、上記実施の形態の変形例（変形例１～３）について説明する。なお、以下では、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
［変形例１］
（構成）
　図８は、変形例１に係るスイッチング電源装置（スイッチング電源装置１Ａ）の概略構成例を、回路図で表したものである。
　なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ａとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。
　この変形例１のスイッチング電源装置１Ａは、実施の形態のスイッチング電源装置１（図１参照）において、トランス３および整流平滑回路４の代わりに、トランス３Ａおよび整流平滑回路４Ａをそれぞれ設けたものに対応しており、他の構成は同様となっている。
　トランス３Ａは、１つの１次側巻線３１と、１つの２次側巻線３２とを有している。すなわち、トランス３では、２つの２次側巻線３２１，３２２が設けられていたのに対し、トランス３Ａでは、１つの２次側巻線３２のみが設けられている。この２次側巻線３２では、第１端が、後述する整流平滑回路４Ａ内の接続点Ｐ７に接続され、第２端が、この整流平滑回路４Ａ内の接続点Ｐ８に接続されている。
　このトランス３Ａもトランス３と同様に、インバータ回路２によって生成された電圧（矩形パルス波化した電圧）を電圧変換し、２次側巻線３２の端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧Ｖinに対する直流出力電圧Ｖoutの電圧変換の度合いは、１次側巻線３１と２次側巻線３２との巻数比ｎ、および、前述したスイッチング周波数ｆｓｗによって、定まる。
　整流平滑回路４Ａは、４個の整流ダイオード４１～４４と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４Ａは、整流ダイオード４１～４４を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。すなわち、この整流平滑回路４Ａは、整流平滑回路４において、整流回路の構成を変更したものとなっている。
　この変形例１の整流回路は、実施の形態の整流回路（いわゆる「センタタップ型」の整流回路）とは異なり、いわゆる「ブリッジ型」の整流回路となっている。すなわち、整流ダイオード４１，４３のカソードがそれぞれ、出力ラインＬＯに接続され、整流ダイオード４１のアノードが、接続点Ｐ７において、整流ダイオード４２のカソードおよび２次側巻線３２における前述した第１端に接続されている。また、整流ダイオード４２，４４のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４４のカソードが、接続点Ｐ８において、整流ダイオード４３のアノードおよび２次側巻線３２における前述した第２端に接続されている。
　このような構成の整流平滑回路４Ａでは、整流平滑回路４と同様に、整流ダイオード４１～４４を含んで構成される整流回路において、トランス３Ａから出力される交流電圧を整流して出力するようになっている。
（作用・効果）
　このような構成からなる変形例１のスイッチング電源装置１Ａにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。
　また、特にこの変形例１では、整流平滑回路４Ａにおける整流回路を、ブリッジ型の整流回路としたので、例えば実施の形態の場合と比べ、トランス３Ａにおける巻線数（２次側巻線の個数）が１つ（２次側巻線３２）となって、少なくなる。その結果、トランス３Ａの小型化や低損失化を図ることが可能となる。
［変形例２，３］
　変形例２，３に係るスイッチング電源装置（スイッチング電源装置１Ｂ，１Ｃ）はそれぞれ、これまでに説明した、実施の形態および変形例１において、整流平滑回路４，４Ａ内の整流回路をそれぞれ、以下説明するように、いわゆる同期整流回路としたものとなっている。また、そのような同期整流回路が設けられていることに伴い、これらの変形例２，３のスイッチング電源装置１Ｂ，１Ｃではそれぞれ、実施の形態および変形例１の制御回路７の代わりに、後述する制御回路７Ｂ，７Ｃが設けられている。
（変形例２の構成）
　具体的には、図９は、変形例２に係るスイッチング電源装置１Ｂの概略構成例を、回路図で表したものである。
　なお、実施の形態および変形例１と同様に、直流入力電源１０とこのスイッチング電源装置１Ｂとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。
　この変形例２のスイッチング電源装置１Ｂは、実施の形態のスイッチング電源装置１において、整流平滑回路４および制御回路７の代わりに、整流平滑回路４Ｂおよび制御回路７Ｂをそれぞれ設けたものに対応しており、他の構成は同様となっている。
　この変形例２における同期整流回路（整流平滑回路４Ｂ）では、図９に示したように、実施の形態で説明した整流ダイオード４１，４２がそれぞれ、スイッチング素子としてのＭＯＳ－ＦＥＴ（ＭＯＳトランジスタＭ９，Ｍ１０）により構成されている。そして、この同期整流回路では、各ＭＯＳトランジスタＭ９，Ｍ１０の寄生ダイオードが導通する期間と同期して、これらのＭＯＳトランジスタＭ９，Ｍ１０自身もオン状態となる（同期整流を行う）ように、制御される。具体的には、この変形例２では、後述する制御回路７Ｂ内の駆動回路５は、駆動信号ＳＧ９，ＳＧ１０を用いて、各ＭＯＳトランジスタＭ９，Ｍ１０のオン・オフ動作を制御するようになっている（図９参照）。
　なお、このようなＭＯＳトランジスタＭ９，Ｍ１０はそれぞれ、本発明における「同期整流を行うスイッチング素子」の一具体例に対応している。
　また、この変形例２の制御回路７Ｂは、基本的には、実施の形態および変形例１の制御回路７と同様に、前述した電圧検出部６１、遅れ時間設定部６２および駆動回路５を有している。ただし、この制御回路７Ｂは制御回路７とは異なり、以下のようになっている。
　すなわち、まず、制御回路７では、デッドタイムＴｄの設定対象となる２つのスイッチング素子Ｓ２，Ｓ１（本発明における「第１および第２のスイッチング素子」に相当）がいずれも、インバータ回路２内に配置されているスイッチング素子であった。これに対して制御回路７Ｂでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子（本発明における「第１および第２のスイッチング素子」に相当）のうちの少なくとも一方が、上記した整流平滑回路４Ｂ内に配置された、同期整流を行うスイッチング素子（上記したＭＯＳトランジスタＭ９，Ｍ１０のうちの少なくとも一方）となっている。
　具体的には、制御回路７Ｂでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子が、下記の（ａ）または（ｂ）で示したようになっている。
（ａ）スイッチング素子Ｓ１，Ｓ２のうちの一方と、ＭＯＳトランジスタＭ９，Ｍ１０のうちの一方とが、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
（ｂ）ＭＯＳトランジスタＭ９，Ｍ１０がそれぞれ、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
　そして、この制御回路７Ｂは、これらの２つのスイッチング素子のうちの一方のスイッチング素子（本発明における「第１のスイッチング素子」に相当）における両端間の電圧に基づき、実施の形態および変形例１と同様にして、デッドタイムＴｄを設定する。具体的には、制御回路７Ｂは、そのような両端間の電圧値と前述した２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、スイッチング駆動を行う際のデッドタイムＴｄの長さを、随時設定する。そして、制御回路７Ｂは、このようにして随時設定したデッドタイムＴｄを用いて、上記した２つのスイッチング素子を含む複数のスイッチング素子（スイッチング素子Ｓ１，Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０）におけるスイッチング動作を、それぞれ制御する。
　なお、このような制御回路７Ｂは、本発明における「スイッチング制御装置」の一具体例に対応している。また、この変形例２では、上記したスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０がそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。更に、これらのスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０のうちの任意の２つ（上記した２つのスイッチング素子）が、本発明における「第１のスイッチング素子」および「第２のスイッチング素子」の一具体例に対応している。
（変形例３の構成）
　また、図１０は、変形例３に係るスイッチング電源装置１Ｃの概略構成例を、回路図で表したものである。
　なお、実施の形態および変形例１，２と同様に、直流入力電源１０とこのスイッチング電源装置１Ｃとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。
　この変形例３のスイッチング電源装置１Ｃは、変形例１のスイッチング電源装置１Ａにおいて、整流平滑回路４Ａおよび制御回路７の代わりに、整流平滑回路４Ｃおよび制御回路７Ｃをそれぞれ設けたものに対応しており、他の構成は同様となっている。
　この変形例３における同期整流回路（整流平滑回路４Ｃ）では、図１０に示したように、変形例１で説明した整流ダイオード４１～４４がそれぞれ、スイッチング素子としてのＭＯＳ－ＦＥＴ（ＭＯＳトランジスタＭ１１～Ｍ１４）により構成されている。そして、この変形例３の同期整流回路においても、上記した変形例２の同期整流回路と同様に、各ＭＯＳトランジスタＭ１１～Ｍ１４の寄生ダイオードが導通する期間と同期して、これらのＭＯＳトランジスタＭ１１～Ｍ１４自身もオン状態となる（同期整流を行う）ように、制御される。具体的には、この変形例３では、後述する制御回路７Ｃ内の駆動回路５は、駆動信号ＳＧ１１～ＳＧ１４を用いて、各ＭＯＳトランジスタＭ１１～Ｍ１４のオン・オフ動作を制御するようになっている（図１０参照）。
　なお、このようなＭＯＳトランジスタＭ１１～Ｍ１４はそれぞれ、本発明における「同期整流を行うスイッチング素子」の一具体例に対応している。
　また、この変形例３の制御回路７Ｃは、基本的には、実施の形態および変形例１の制御回路７と同様に、前述した電圧検出部６１、遅れ時間設定部６２および駆動回路５を有している。ただし、この制御回路７Ｃは制御回路７とは異なり、変形例２にて説明した制御回路７Ｂと同様に、以下のようになっている。
　すなわち、制御回路７Ｃでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子（本発明における「第１および第２のスイッチング素子」に相当）のうちの少なくとも一方が、上記した整流平滑回路４Ｃ内に配置された、同期整流を行うスイッチング素子（上記したＭＯＳトランジスタＭ１１～Ｍ１４のうちの少なくとも１つ）となっている。
　具体的には、制御回路７Ｃでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子が、下記の（ｃ）または（ｄ）で示したようになっている。
（ｃ）スイッチング素子Ｓ１，Ｓ２のうちの一方と、ＭＯＳトランジスタＭ１１～Ｍ１４のうちの１つとが、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
（ｄ）ＭＯＳトランジスタＭ１１～Ｍ１４のうちの２つがそれぞれ、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
　そして、この制御回路７Ｃは、これらの２つのスイッチング素子のうちの一方のスイッチング素子（本発明における「第１のスイッチング素子」に相当）における両端間の電圧に基づき、実施の形態および変形例１，２と同様にして、デッドタイムＴｄを設定する。具体的には、制御回路７Ｃは、そのような両端間の電圧値と前述した２種類の閾値電圧Ｖth1，（－Ｖth2）との間の比較結果に応じて、スイッチング駆動を行う際のデッドタイムＴｄの長さを、随時設定する。そして、制御回路７Ｃは、このようにして随時設定したデッドタイムＴｄを用いて、上記した２つのスイッチング素子を含む複数のスイッチング素子（スイッチング素子Ｓ１，Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４）におけるスイッチング動作を、それぞれ制御する。
　なお、このような制御回路７Ｃは、本発明における「スイッチング制御装置」の一具体例に対応している。また、この変形例３では、上記したスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４がそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。更に、これらのスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４のうちの任意の２つ（上記した２つのスイッチング素子）が、本発明における「第１のスイッチング素子」および「第２のスイッチング素子」の一具体例に対応している。
（変形例２，３の作用・効果）
　このような構成からなる変形例２，３のスイッチング電源装置１Ｂ，１Ｃにおいても、基本的には、これまでに説明したスイッチング電源装置１，１Ａと同様の作用により、同様の効果を得ることが可能である。
　また、特にこれらの変形例２，３では、整流回路における複数の整流素子（整流ダイオード）がそれぞれ、スイッチング素子によって構成されており、この整流回路が同期整流回路になっているようにしたので、以下のようになる。すなわち、このような同期整流回路によって、整流時の導通損失が低減されることから、整流回路の小型化や低損失化を図ることが可能となる。ちなみに、このようなスイッチング素子としては、上記したＭＯＳ－ＦＥＴの他、例えば、前述したＨＥＭＴや、並列にダイオード付加したＩＧＢＴまたはバイポーラトランジスタ等が、挙げられる。
＜３．その他の変形例＞
　以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
　例えば、上記実施の形態等では、インバータ回路の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、インバータ回路として他の構成のものを用いるようにしてもよい。具体的には、例えば、互いに直列接続されている、共振インダクタＬｒ、共振コンデンサＣｒおよび１次側巻線３１の配置関係については、実施の形態等で説明した配置関係には限られず、これら３つの配置位置が互いに順不同となっていてもよい。また、上記実施の形態等では、いわゆる「ハーフブリッジ型」のインバータ回路の例について説明したが、この例には限られず、例えば、いわゆる「フルブリッジ型」のインバータ回路などであってもよい。
　また、上記実施の形態等では、トランス（１次側巻線および２次側巻線）の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、トランス（１次側巻線および２次側巻線）として他の構成のものを用いるようにしてもよい。
　更に、上記実施の形態等では、整流平滑回路（整流回路および平滑回路）の構成を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、整流平滑回路（整流回路および平滑回路）として他の構成のものを用いるようにしてもよい。
　加えて、上記実施の形態等では、駆動回路による各スイッチング素子の動作制御（スイッチング駆動）の手法を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、スイッチング駆動の手法として、他の手法を用いるようにしてもよい。
　また、上記実施の形態等では、本発明に係るスイッチング電源装置の一例として、ＤＣ－ＤＣコンバータを挙げて説明したが、本発明は、例えばＡＣ－ＤＣコンバータなどの、他の種類のスイッチング電源装置にも適用することが可能である。
　更に、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。

Claims (11)

  1. 　１次側巻線および２次側巻線を有するトランスと、入力電圧が入力される入力端子対と前記１次側巻線との間に配置されたインバータ回路と、出力電圧が出力される出力端子対と前記２次側巻線との間に配置された整流平滑回路と、を備えたスイッチング電源装置に適用される制御装置であって、
    　前記インバータ回路および前記整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子のうちの、第１のスイッチング素子におけるオフ状態からオン状態への切り替わり時点での両端間の電圧を検出する電圧検出部と、
    　前記複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わった時点から、前記第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの遅れ時間を、前記第１のスイッチング素子における前記両端間の電圧の値と、互いに異なる２種類の閾値電圧である第１閾値電圧および第２閾値電圧との間の比較結果に応じて、随時設定する遅れ時間設定部と、
    　前記遅れ時間設定部において設定した前記遅れ時間を用いて、前記第１および第２のスイッチング素子を含む前記複数のスイッチング素子におけるスイッチング動作を、それぞれ制御する駆動回路と
    　を備えたスイッチング制御装置。
  2. 　前記遅れ時間設定部は、前記遅れ時間の終了タイミングが、第１のスイッチング素子の前記両端間の電圧におけるゼロクロス点に収束するように、前記遅れ時間を設定する
    　請求項１に記載のスイッチング制御装置。
  3. 　前記遅れ時間設定部は、
    　前記第１のスイッチング素子における前記両端間の電圧の値が、前記第１閾値電圧よりも小さい前記第２閾値電圧未満である場合には、前記遅れ時間を短縮させ、
    　前記第１のスイッチング素子における前記両端間の電圧の値が、前記第１閾値電圧超過である場合には、前記遅れ時間を延長させ、
    　前記第１のスイッチング素子における前記両端間の電圧の値が、前記第２閾値電圧以上かつ前記第１閾値電圧以下である場合には、前記遅れ時間を維持する
    　請求項２に記載のスイッチング制御装置。
  4. 　前記第１閾値電圧が、所定の正電圧であると共に、
    　前記第２閾値電圧が、所定の負電圧である
    　請求項１ないし請求項３のいずれか１項に記載のスイッチング制御装置。
  5. 　前記遅れ時間として設定可能な最大値である最大遅れ時間と、
    　前記遅れ時間として設定可能な最小値である最小遅れ時間と
    　がそれぞれ、前記スイッチング電源装置の動作状態に応じて、変更されるようになっている
    　請求項１ないし請求項４のいずれか１項に記載のスイッチング制御装置。
  6. 　前記スイッチング電源装置の動作状態としての出力電流の値が、相対的に小さくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に大きくなるように変更されると共に、
    　前記出力電流の値が、相対的に大きくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に小さくなるように変更され、
    　前記スイッチング電源装置の動作状態としての、前記入力電圧または前記出力電圧の値が、相対的に小さくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に小さくなるように変更されると共に、
    　前記入力電圧または前記出力電圧の値が、相対的に大きくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に大きくなるように変更される
    　請求項５に記載のスイッチング制御装置。
  7. 　前記入力電圧の値、または、前記スイッチング電源装置の出力電流の値が、急変した場合には、
    　前記遅れ時間として設定可能な最小値である最小遅れ時間の値が、相対的に大きくなるように変更される
    　請求項１ないし請求項６のいずれか１項に記載のスイッチング制御装置。
  8. 　前記第１および第２のスイッチング素子がいずれも、前記インバータ回路内に配置されているスイッチング素子である
    　請求項１ないし請求項７のいずれか１項に記載のスイッチング制御装置。
  9. 　前記第１および第２のスイッチング素子のうちの少なくとも一方が、前記整流平滑回路内に配置されており、同期整流を行うスイッチング素子である
    　請求項１ないし請求項７のいずれか１項に記載のスイッチング制御装置。
  10. 　請求項１ないし請求項９のいずれか１項に記載のスイッチング制御装置と、
    　前記入力端子対と、前記出力端子対と、前記トランスと、前記インバータ回路と、前記整流平滑回路と、
    　を備えたスイッチング電源装置。
  11. 　請求項１０に記載のスイッチング電源装置と、
    　前記入力端子対に対して前記入力電圧を供給する電源と
    　を備えた電力供給システム。

    　                                                                              
PCT/JP2021/034389 2021-09-17 2021-09-17 スイッチング制御装置、スイッチング電源装置および電力供給システム WO2023042393A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/034389 WO2023042393A1 (ja) 2021-09-17 2021-09-17 スイッチング制御装置、スイッチング電源装置および電力供給システム
JP2023548076A JPWO2023042393A1 (ja) 2021-09-17 2021-09-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/034389 WO2023042393A1 (ja) 2021-09-17 2021-09-17 スイッチング制御装置、スイッチング電源装置および電力供給システム

Publications (1)

Publication Number Publication Date
WO2023042393A1 true WO2023042393A1 (ja) 2023-03-23

Family

ID=85602639

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034389 WO2023042393A1 (ja) 2021-09-17 2021-09-17 スイッチング制御装置、スイッチング電源装置および電力供給システム

Country Status (2)

Country Link
JP (1) JPWO2023042393A1 (ja)
WO (1) WO2023042393A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021758A (ja) * 2011-07-07 2013-01-31 Fuji Electric Co Ltd スイッチング電源装置およびその制御装置
JP2013153620A (ja) * 2012-01-26 2013-08-08 Fuji Electric Co Ltd スイッチング電源装置
WO2018146877A1 (ja) * 2017-02-13 2018-08-16 住友電気工業株式会社 電源装置及び電源装置の制御方法
JP2020127145A (ja) * 2019-02-05 2020-08-20 ローム株式会社 ブリッジ出力回路、電源装置及び半導体装置
WO2020202967A1 (ja) * 2019-04-02 2020-10-08 株式会社オートネットワーク技術研究所 車載用電圧変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021758A (ja) * 2011-07-07 2013-01-31 Fuji Electric Co Ltd スイッチング電源装置およびその制御装置
JP2013153620A (ja) * 2012-01-26 2013-08-08 Fuji Electric Co Ltd スイッチング電源装置
WO2018146877A1 (ja) * 2017-02-13 2018-08-16 住友電気工業株式会社 電源装置及び電源装置の制御方法
JP2020127145A (ja) * 2019-02-05 2020-08-20 ローム株式会社 ブリッジ出力回路、電源装置及び半導体装置
WO2020202967A1 (ja) * 2019-04-02 2020-10-08 株式会社オートネットワーク技術研究所 車載用電圧変換装置

Also Published As

Publication number Publication date
JPWO2023042393A1 (ja) 2023-03-23

Similar Documents

Publication Publication Date Title
US10116222B2 (en) Soft switching flyback converter with primary control
US10637363B2 (en) Converters with hold-up operation
US9787200B2 (en) Resonant converters with synchronous rectifier feedback
US9812977B2 (en) Resonant converters with an improved voltage regulation range
US7023186B2 (en) Two stage boost converter topology
US8520414B2 (en) Controller for a power converter
US7324355B2 (en) Dc-DC converter
US20100220500A1 (en) Power converter and method for controlling power converter
US9991799B2 (en) Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals
US10903748B2 (en) Frequency modulation control for phase-shift full bridge converters
JP7439671B2 (ja) スイッチング電源装置および電力供給システム
US10361624B2 (en) Multi-cell power converter with improved start-up routine
JP7306316B2 (ja) スイッチング電源装置および電力供給システム
US8284573B2 (en) Synchronous rectifier circuit capable of preventing flow-through current
US11075582B2 (en) Switching converter
US10447141B2 (en) Waveform shaping circuit, semiconductor device, and switching power supply device
WO2023042393A1 (ja) スイッチング制御装置、スイッチング電源装置および電力供給システム
WO2023042392A1 (ja) スイッチング制御装置、スイッチング電源装置および電力供給システム
JP7325059B2 (ja) 力率改善回路
WO2023100318A1 (ja) スイッチング制御装置、スイッチング電源装置および電力供給システム
WO2022190162A1 (ja) スイッチング電源装置および電力供給システム
WO2022185404A1 (ja) スイッチング電源装置および電力供給システム
JP2024054576A (ja) スイッチング制御装置、電力変換装置および電力供給システム
JPH07337034A (ja) 零電圧スイッチング電源装置
JP2021132477A (ja) 電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21957574

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023548076

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE