JPH07337034A

JPH07337034A - 零電圧スイッチング電源装置

Info

Publication number: JPH07337034A
Application number: JP6122173A
Authority: JP
Inventors: Isamu Kagaya; 勇加賀谷; Kazuaki Mori; 和章毛利; Hiroyuki Mori; 宏之森; Koji Kishi; 孝治岸
Original assignee: Hitachi Computer Electronics Co Ltd; Hitachi Ltd
Current assignee: Hitachi Computer Electronics Co Ltd; Hitachi Ltd
Priority date: 1994-06-03
Filing date: 1994-06-03
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】共振用コンデンサ、リアクトルを設けること
なく、ＭＯＳＦＥＴの出力容量と変圧器の漏れインダク
タンスを利用して共振させ、零電圧スイッチングを行
い、電源を小型化する。【構成】スイッチ素子としてＭＯＳＦＥＴを使用した
ハーフブリッジまたはフルブリッジコンバータにおい
て、ＭＯＳＦＥＴ４、５の出力容量６、７と、変圧器８
のリーケージインダクタンス９を共振させる。制御回路
１４は、部分共振の間、ＭＯＳＦＥＴ４、５をオフに
し、零電圧でＭＯＳＦＥＴをスイッチングし、ＭＯＳＦ
ＥＴのオン・オフの時比率を一定に制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共振回路を利用して零
電圧でスイッチングを行う零電圧スイッチング電源装置
に関する。

【０００２】

【従来の技術】スイッチング電源は、コンピュータなど
の電子機器に電力を供給する電源装置であり、半導体素
子の高速スイッチングを利用することにより電圧、電流
を制御している。図４は、従来のＰＷＭハーフブリッジ
コンバータを示す（これについては、例えば、「実用電
源回路ハンドブック」ＣＱ出版社１９９２年７月３０
日ｐｐ１７９〜１８３を参照）。図５は、ＭＯＳＦＥ
Ｔ６がオンの時のＭＯＳＦＥＴの等価回路を示し、図６
は、図４の回路の各部の波形を示す。

【０００３】図４において、２１は直流電源、２２、２
３はコンデンサ、２４、２５はｎチャンネルＭＯＳＦＥ
Ｔ、２６、２８はスナバ（snubber）用コンデンサ、２
７、２９はスナバ抵抗、３０は、ＭＯＳＦＥＴ２４、２
５のオン、オフ時間比を変調させるＰＷＭ（パルス幅変
調）制御回路、３１は変圧器、３２、３３は整流ダイオ
ード、３４は平滑リアクトル、３５は平滑コンデンサで
ある。また、コンデンサ２２と２３の中点と、変圧器３
１の１次巻線の一端が接続され、変圧器３１の２次巻線
の中点と平滑コンデンサ３５の一端が接続されている。
なお、コンデンサ２２、２３をｎチャンネルＭＯＳＦＥ
Ｔに置き換えて、ＰＭＷ制御回路によって制御するコン
バータをフルブリッジコンバータという。

【０００４】図４の回路動作を、図５、６を参照しなが
ら説明する。この回路では、ＭＯＳＦＥＴ２４、２５の
オン時間とオフ時間の比率を変えることによって出力電
圧を安定化する。また、この回路は、過電流を検出した
時にＭＯＳＦＥＴの制御信号ＶＰ１、ＶＰ２のオン時間
の比率を小さくすることで出力電圧を下げ、出力電流を
制限する。

【０００５】ＰＷＭ制御回路３０は、ＭＯＳＦＥＴ２４
のゲートに駆動信号ＶＰ１を印加すると、ＭＯＳＦＥＴ
２４がオンし、変圧器３１の１次巻線に１次電流ｉ１が
流れる。これにより、変圧器３１の２次側に電圧Ｖ２が
発生し、整流ダイオード３２が導通し、平滑リアクトル
３４を介して、平滑コンデンサ３５が充電され図示しな
い負荷に電圧が供給される。

【０００６】次いで、ＰＷＭ制御回路３０は、ＭＯＳＦ
ＥＴ２４の駆動信号ＶＰ１をオフにし、ＭＯＳＦＥＴ２
５のゲートに駆動信号ＶＰ２を印加する。ＭＯＳＦＥＴ
２５がオンし、変圧器３１の１次巻線に１次電流ｉ２が
流れ、前述したと同様に変圧器３１の２次側に電圧Ｖ２
が発生し、整流ダイオード３３が導通し、平滑リアクト
ル３４を介して、平滑コンデンサ３５が充電され図示し
ない負荷に電圧が供給される。

【０００７】ところで、ＭＯＳＦＥＴは、各端子間に寄
生容量があり、出力容量Ｃｏｓｓは、ドレイン・ソース
間の寄生容量と、ゲート・ドレイン間の寄生容量の和で
与えられる。図５は、ＭＯＳＦＥＴ２５がオンの時のＭ
ＯＳＦＥＴの等価回路を示す。図において、４３はＭＯ
ＳＦＥＴ２５の等価スイッチ、４４はＭＯＳＦＥＴ２５
のオン抵抗、４２はＭＯＳＦＥＴ２５の出力容量であ
る。

【０００８】ＭＯＳＦＥＴ２５がオンすると（等価スイ
ッチ４３がオン）、ＭＯＳＦＥＴ２５の出力容量４２が
ＭＯＳＦＥＴ２５のオン抵抗４４を通して放電すると共
に、ＭＯＳＦＥＴ２４の出力容量４１がオン抵抗４４を
通して充電される。このため、１回のＭＯＳＦＥＴ２５
のオンによって出力容量２個分（２×Ｃｏｓｓ）の損失
が生じる。同様に、ＭＯＳＦＥＴ２４がオンの時もスイ
ッチング周期の１周期間に２回損失が生じる。

【０００９】従って、ＭＯＳＦＥＴのターンオン損失Ｐ
ｏｎは次式で表される。すなわち、Ｐｏｎ＝２×Ｃｏｓｓ×（Ｖｄｓ）²×ｆ式（１）となる。ここで、ＶｄｓはＭＯＳＦＥＴのドレイン・ソ
ース間電圧である。従って、ＭＯＳＦＥＴのターンオン
損失は周波数に比例して増加することから、スイッチン
グ周波数を高周波化すると、スイッチング損失が増加す
ることになる。

【００１０】また、ＭＯＳＦＥＴ２５のオフ期間中に、
図６のＶｄｓ２（ＭＯＳＦＥＴ２５のドレイン・ソース
間電圧）に示すように振動波形が生じ、ＭＯＳＦＥＴ、
コンデンサ、及び変圧器の内部抵抗でこの振動エネルギ
が消費され、これも損失となる。特に、このような振動
波形が制御回路に悪影響を与える場合には、図４に示す
コンデンサ２６と抵抗２７からなるスナバ回路がＭＯＳ
ＦＥＴ２４に並列に接続され、同様に、コンデンサ２８
と抵抗２９からなるスナバ回路がＭＯＳＦＥＴ２５に並
列に接続される。このようなスナバ回路を用いることに
より振動波形が抑制されるが、この場合、スナバ回路の
抵抗で振動エネルギの大半が消費されるため損失となり
電源の効率が低下する。

【００１１】例えば、スイッチング周波数１００ｋＨｚ
で動作する３Ｖ出力のスイッチング電源では、スナバ回
路の抵抗の損失が、電源全体の損失の５％程度となる。
上記した式（１）から明らかなように、電源を小形化す
るためにスイッチング周波数を高周波化すると、スイッ
チング損失が増大する。この損失により電源の効率が悪
化し、損失により生じた熱を放熱するために、大きな放
熱器が必要となるため電源の小形化に限界がある。更に
スイッチングノイズが増加するためスナバ回路が必要と
なり部品数が増加するため大型化して価格が上昇し、ま
た電源の信頼性が低下するという問題がある。

【００１２】そこで、スイッチング電源の高周波化の対
策として、スイッチング損失を低減させた零電圧スイッ
チング技術が提案されている（二宮保、松本規雄、
他、「ＺＶＳ・ＰＷＭハーフブリッジコンバータの動作
特性解析」信学技報、Ｖol.９０Ｎo.３７１ＰＥ９
０−４８を参照）。

【００１３】図７は、上記論文に記載されたＺＶＳ（Ｚ
ero-Ｖoltage-Ｓwitched）・ＰＷＭハーフブリッジコン
バータ回路を示す。この回路は、図４のハーフブリッジ
コンバータに共振用コンデンサ５６、５７とリアクトル
５８を設けて構成されている。また、６０、６１はそれ
ぞれＭＯＳＦＥＴ５４、５５のドレイン・ソース間の寄
生ダイオードである。この回路は、図８に示すように、
２つのＭＯＳＦＥＴのオン時間を非対称に制御すること
により、零電圧スイッチングを行いながら、出力電圧を
安定化する。

【００１４】図８に示す回路各部の波形を参照して、零
電圧スイッチングの動作を説明する。ゲート電圧ＶＰ２
が印加されて、ＭＯＳＦＥＴ５５がオンしている時、Ｍ
ＯＳＦＥＴ５４、５５に付加された共振用コンデンサ５
６、５７の電圧は、それぞれ入力電圧Ｅｉと、零にな
る。ゲート電圧ＶＰ２がオフすると、ＭＯＳＦＥＴ５５
がターンオフする。これにより、共振用リアクトル５８
と共振用コンデンサ５６、５７の共振により共振用コン
デンサ５６は放電され、共振用コンデンサ５７は充電さ
れる。

【００１５】そして、共振用コンデンサ５６の電圧が零
になるとＭＯＳＦＥＴ５４の寄生ダイオード６０が導通
し、ＭＯＳＦＥＴ５４の零電圧スイッチングを行う。こ
のためＭＯＳＦＥＴ５４がオンになるときのＭＯＳＦＥ
Ｔのソース・ドレイン間電圧（Ｖｄｓ）も零となり、式
（１）で表されるターンオン損失が零となる。この寄生
ダイオード６０は、共振電流が逆方向になるまで導通し
ているので、この間にＭＯＳＦＥＴ５４をオンすればよ
い。

【００１６】この回路の出力電圧Ｖｏは、式（２）で表
される。すなわち、Ｖｏ＝２×Ｅｉ×（Ｎ２／Ｎ１）×（Ｄ−Ｄ²）となる。ここで、Ｎ１、Ｎ２はそれぞれ変圧器の１次
側、２次側の巻数であり、ＤはＭＯＳＦＥＴのオンデュ
ーティである。図９は、式（２）を説明するための整流
後の出力電圧Ｖｏを示す。図９の波形から、Ａ＋Ｂ＝Ｅｉ×（Ｎ２／Ｎ１）Ａ／Ｂ＝Ｄ／（１−Ｄ）となる。従って、平均電圧Ｖｏは、Ｖｏ＝Ｂ×Ｄ＋Ａ（１−Ｄ）＝２Ｂ×Ｄとなる。Ａ、Ｂを消去してＶｏを整理すると、式（２）
が得られる。

【００１７】上記式（２）より、デューティＤが５０％
の時、出力電圧Ｖｏは最大となる。

【００１８】通常、スイッチング電源では入力電圧変
動、負荷電流変動、ドリフト等に対して出力電圧を安定
化するために、一般的に、入力電圧換算で２倍の変動に
対しても出力電圧を安定化する制御範囲が必要となる。
上記式（２）から、この回路で上記制御範囲を持つため
のＭＯＳＦＥＴのオン時間の比は０.１５：０.８５とな
り、この時の各部波形を図８に示す。この波形は電圧共
振する期間がスイッチング周期に対して無視出来るほど
小さい場合の動作波形である。

【００１９】ここで、コンデンサ５２の電圧はオン時間
が１５％と短いが、ピーク電圧は入力電圧の８５％とな
り、オン時間が５０％時のピーク電圧の１.７倍となる
ため、コンデンサ５２、５３、５６、５７は従来のＰＷ
Ｍハーフブリッジコンバータに比べ、１．７倍の耐圧を
持った部品が必要となり、この結果、部品が大きくなり
価格が上昇するという問題がある。

【００２０】また、ＭＯＳＦＥＴ５５のオン時間は８５
％であり、この間ＭＯＳＦＥＴ５５のオン抵抗に電流が
流れ続けるので、オン抵抗による損失がオン時間が５０
％時の１.７倍となる。このためＭＯＳＦＥＴの発熱が
増大し、放熱器を大きくしなければならないという問題
がある。

【００２１】例えば、３Ｖ出力（平均電圧Ｖｏ）におけ
る、図４に示す従来のＰＷＭハーフブリッジコンバータ
の整流回路出力電圧Ｖ２と、図７のＺＶＳ・ＰＷＭハー
フブリッジコンバータの整流回路出力電圧Ｖ２を図１０
に示す。この図からわかるように、ＺＶＳ・ＰＷＭハー
フブリッジコンバータは、従来のＰＷＭハーフブリッジ
コンバータに比べリップル電圧が大きい。従って平滑用
のコンデンサ、リアクトルが大きくなるという問題があ
る。

【００２２】さらに、この回路の変圧器１次電圧Ｖ１
は、図８に示すようになり、２倍の入力電圧変動に対す
る制御範囲をもつために、ＭＯＳＦＥＴのオン時間の比
率が０.１５：０.８５とした時にも零電圧スイッチング
動作させるためには、特に図７に示す容量の大きいコン
デンサ５６、５７、リアクトル５８を付ける必要があ
る。つまり、８５％スイッチのとき共振エネルギをコン
デンサとリアクトルで与えなければならない。この結
果、電源が大型化して、価格が上昇するという問題があ
る。

【００２３】一方、コンデンサ、リアクトルを付けて、
５０％の時比率で零電圧スイッチングを行うと、零電圧
スイッチングに必要なエネルギ以上の共振電流がＭＯＳ
ＦＥＴのボディダイオードを通して流れるため、ＭＯＳ
ＦＥＴの発熱が増え、更に共振用コンデンサ及びリアク
トルも損失が増加する。そのため、電源の変換効率が低
下するという問題がある。

【００２４】

【発明が解決しようとする課題】上記した従来技術の問
題点を整理すると、次のようになる。すなわち、従来の
ＰＷＭハーフブリッジコンバータは、スイッチング周波
数を高周波化すると、スイッチング損失が増加するため
電源の効率が低下し、損失により生じた熱を放熱するた
め大きな放熱器が必要となり、電源の小形化に限界があ
る。また、スイッチングノイズが増加するため、スナバ
回路が必要となって大型化して価格が上昇し、電源の信
頼性も低下する。

【００２５】他方、ＭＯＳＦＥＴを非対称駆動するＺＶ
Ｓ・ＰＷＭハーフブリッジコンバータについても、（１）非対称動作するＭＯＳＦＥＴにおける、オン時間
が長いＭＯＳＦＥＴは、オン抵抗に電流の流れる時間も
長いので、オン抵抗による損失が増大し、熱放出のため
の放熱器が大きくしなければならず、この結果、電源が
大型化する。

【００２６】（２）２倍の入力電圧変動に対する制御範
囲を持つように設計した場合には、ＭＯＳＦＥＴのオン
時間の比率が０.１５：０.８５となるため、一方のコン
デンサのピーク電圧が、オン時間が５０％時のピーク電
圧の１.７倍となる。このために、コンデンサ耐圧が従
来のＰＷＭハーフブリッジコンバータの１.７倍必要と
なり、部品が大きくなり価格が上昇する。

【００２７】（３）ＭＯＳＦＥＴのオン期間の比率が
０.１５：０.８５の場合も、零電圧スイッチングさせる
ためには容量の大きいコンデンサ、リアクトルを付ける
必要があり、このため電源の価格が上昇し、電源装置の
大型化が避けられない。

【００２８】本発明の目的は、共振用コンデンサ、リア
クトルを設けることなく、ＭＯＳＦＥＴの出力容量と変
圧器の漏れインダクタンスを利用して共振させ、零電圧
スイッチングを行い、電源を小型化した零電圧スイッチ
ング電源装置を提供することにある。

【００２９】

【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明では、電源と、該電源間に直列
に接続された第１、第２のＭＯＳＦＥＴと、該電源間に
直列に接続された第１、第２のコンデンサと、該第１の
ＭＯＳＦＥＴと第２のＭＯＳＦＥＴとの第１の接続点
と、該第１のコンデンサと第２のコンデンサとの第２の
接続点との間に接続された１次巻線と、センタータップ
が設けられた２次巻線とを有する変圧器と、該２次巻線
の出力を整流する回路と、前記第１、第２のＭＯＳＦＥ
Ｔのオン・オフの時比率を制御し、零電圧スイッチング
を行う制御手段とを備えたハーフブリッジ型の零電圧ス
イッチング電源装置において、前記第１、第２のＭＯＳ
ＦＥＴの何れか一方のＭＯＳＦＥＴがオンからオフにな
ったとき、前記第１、第２のＭＯＳＦＥＴの出力容量と
前記変圧器のリーケージインダクタンスとを共振させ、
前記制御手段は共振させる時間幅において前記ＭＯＳＦ
ＥＴをオフにし、他方のＭＯＳＦＥＴのドレイン・ソー
ス間電圧が零電圧になったとき該他方のＭＯＳＦＥＴを
ターンオンさせ、前記各ＭＯＳＦＥＴのオン・オフの時
比率を一定に制御することを特徴としている。

【００３０】請求項２記載の発明では、前記第１、第２
の接続点間の電流を検出する手段と、該検出された電流
値と所定の値を比較する手段とを備え、前記制御手段
は、該比較の結果、該電流値が所定値を超えるとき前記
ＭＯＳＦＥＴのオン時間の比率を小さくすることを特徴
としている。

【００３１】請求項３記載の発明では、前記電源は、直
流電源または電圧安定化回路であることを特徴としてい
る。

【００３２】

【作用】ハーフブリッジまたはフルブリッジコンバータ
においてスイッチ素子としてｎチャネルのＭＯＳＦＥＴ
を使用する。一方のＭＯＳＦＥＴスイッチがオン状態か
らターンオフしたとき、ＭＯＳＦＥＴの出力容量と、変
圧器のリーケージインダクタンスを共振させる。部分共
振の間、ＭＯＳＦＥＴをオフにし、他方のＭＯＳＦＥＴ
のドレイン・ソース間電圧が０になったとき、他方のＭ
ＯＳＦＥＴをターンオンさせる。本実施例のＭＯＳＦＥ
Ｔのオン・オフの時比率は一定に制御する。また、過電
流を検出した時には、ＭＯＳＦＥＴをＰＷＭ動作させて
出力電圧を下げ、電源を停止させる。

【００３３】

【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の一実施例の構成を示
す。図１において、１は直流電源、２、３はコンデン
サ、４、５はｎチャンネルのＭＯＳＦＥＴ、６、７はそ
れぞれＭＯＳＦＥＴ４、５の出力容量、８はセンタータ
ップを持つ変圧器、９は変圧器８のリーケージインダク
タンス（漏れインダクタンス）である。コンデンサ２と
３の中点と、変圧器８の１次巻線の一端が接続され、変
圧器８の２次巻線の中点と平滑コンデンサ１３の一端が
接続されている。１０、１１は整流用ダイオード、１２
は平滑用リアクトル、１３は平滑用コンデンサであり、
平滑用コンデンサ１３に直流出力電圧が得られ、図示し
ない負荷に供給される。

【００３４】１４はＭＯＳＦＥＴ４、５のオン、オフを
制御する制御回路である。ＭＯＳＦＥＴ４、５のオン、
オフの時比率（duty ratio）は一定（つまり、ＰＷＭ制
御を行わない）である。ＶＰ１、ＶＰ２はそれぞれＭＯ
ＳＦＥＴ４、５のゲート電圧、Ｖｄｓ１、Ｖｄｓ２はそ
れぞれＭＯＳＦＥＴ４、５のドレイン・ソース間電圧、
Ｉｄ１、Ｉｄ２はそれぞれＭＯＳＦＥＴ４、５がオンの
ときのドレイン電流である。なお、ＭＯＳＦＥＴ４、５
の出力容量Ｃｏｓｓは、前述したようにドレイン・ソー
ス間の容量とゲート・ドレイン間の容量との和である。

【００３５】本発明は、上記したように構成され、ＭＯ
ＳＦＥＴ４、５の出力容量６、７と変圧器８のリーケー
ジインダクタンス（漏れインダクタンス）９を積極的に
利用する。そして、出力容量６、７とリーケージインダ
クタンス９とを共振させ、零電圧でＭＯＳＦＥＴをスイ
ッチングし、スイッチング損失をほぼ零にするものであ
る。

【００３６】以下、本発明の動作を図２の各部の波形を
参照しながら説明する。制御回路１４からＭＯＳＦＥＴ
４のゲートにＶＰ１の電圧が印加されると、ＭＯＳＦＥ
Ｔ４がオンする。電流Ｉｄ１がＭＯＳＦＥＴ４、変圧器
８の１次側、リーケージインダクタンス９、コンデンサ
３を介して流れ、出力容量７はＶｄｓ２の電圧で充電さ
れる。これにより、変圧器８の２次側に電圧が発生し、
整流ダイオード１０が導通し、平滑用リアクトル１２を
介して平滑用コンデンサ１３が充電され、直流出力電圧
が得られる。

【００３７】ＶＰ１が０になると、ＭＯＳＦＥＴ４がオ
フし、出力容量６、７とリーケージインダクタンス９に
共振電流Ｉｄ１が流れる。これにより、出力容量６が充
電され、ＭＯＳＦＥＴ４のドレイン・ソース間電圧Ｖｄ
ｓ１が上昇し、一方、出力容量７は放電して放電電流Ｉ
ｄ２（図２の負の部分）が流れ、ＭＯＳＦＥＴ５のドレ
イン・ソース間電圧Ｖｄｓ２は徐々に零に降下する。Ｖ
ｄｓ２が零になったときに、ＶＰ２を印加してＭＯＳＦ
ＥＴ５をオンさせる（零電圧スイッチング）。ＭＯＳＦ
ＥＴ４がオフし、ＭＯＳＦＥＴ５がオンするまでの期間
をデッドタイムという。このデッドタイムにおいて、共
振電流の一部は変圧器を介して負荷に供給される。

【００３８】ＭＯＳＦＥＴ５がオンすると、変圧器８の
１次側に電流Ｉｄ２が流れ、これにより２次側に電圧が
発生し、整流ダイオード１１が導通し、平滑用リアクト
ル１２を介して平滑用コンデンサ１３が充電され、直流
出力電圧が得られる。ＭＯＳＦＥＴ５がターンオフする
と、出力容量６、７とリーケージインダクタンス９に共
振電流Ｉｄ２が流れる。これにより、前述したと逆に、
出力容量７が充電され、ＭＯＳＦＥＴ５のドレイン・ソ
ース間電圧Ｖｄｓ２が上昇し、これに対して、出力容量
６は放電して放電電流Ｉｄ１が流れ、ＭＯＳＦＥＴ４の
ドレイン・ソース間電圧Ｖｄｓ１は徐々に零に降下し、
Ｖｄｓ１が零になったときに、ＶＰ２を印加してＭＯＳ
ＦＥＴ４をオンさせる。以下、同様に動作する。

【００３９】このように、本発明では外付けの共振用コ
ンデンサ、リアクトルを設ける必要がない。従って、特
に変圧器、リアクトル、コンデンサを小さくすることが
可能となり、電源が小型化する。そして、出力容量とリ
ーケージインダクタンスとを共振させ、零電圧でＭＯＳ
ＦＥＴをスイッチングし、スイッチング損失をほぼ零に
することから、電源の効率が向上する。またスイッチン
グ周波数を上げてもスイッチング損失が増加しないの
で、スイッチング周波数を高くすることができる。さら
に、本発明では、従来スイッチングノイズとなる振動エ
ネルギを、積極的に零電圧スイッチングに利用している
ので、スナバ回路が不要になり、この結果、部品点数が
減り、電源の信頼性が向上する。

【００４０】前述したように、ＭＯＳＦＥＴ４、５を駆
動する信号は、図２に示すように部分共振させる時間の
みをデッドタイムとし（つまり両方のＭＯＳＦＥＴはオ
フ）、ＭＯＳＦＥＴのオン・オフの時比率を一定にして
いるが、出力電圧を安定化する場合には、直流電源１を
電圧安定化回路に置き換えて、該安定化回路によって入
力電圧を調節することことにより出力電圧を安定化す
る。

【００４１】図３は、本発明の他の実施例の構成を示
す。図において、１５は電流Ｉｄ１、Ｉｄ２を検出する
カレントトランス、１６は基準電圧、１７は比較器であ
る。他の構成要素は図１のものと同様である。カレント
トランス１５は、電流を検出して端子Ａ、Ｂに直流電圧
を出力する。比較器１７は直流電圧と基準電圧１６を比
較し、直流電圧が基準電圧１６を超えたとき、つまり、
カレントトランス１５によって過電流が検出されると、
比較器１７は制御回路１４に制御信号を出力する。制御
回路１４は、この制御信号に応じてＰＷＭ動作を開始
し、ＭＯＳＦＥＴ４、５のオン時間を短くすることによ
り、出力電圧を下げ、出力電流を制限する。このとき、
上述したような零電圧スイッチングができなくなるため
にスイッチング損失が生じて、ＭＯＳＦＥＴの発熱が増
加するが、ＭＯＳＦＥＴの温度が定格を超える前に電源
を停止させる。

【００４２】なお、上記した実施例では、ハーフブリッ
ジコンバータの例を示したが、本発明はこれに限定され
るものではなく、図１のコンデンサ２、３をそれぞれＭ
ＯＳＦＥＴ４’、５’に置き換えたフルブリッジコンバ
ータにも適用できる（この場合は、ＭＯＳＦＥＴ４と
５’がペアとなって同時にオンし、次いで、ＭＯＳＦＥ
Ｔ５と４’がペアとなって同時にオンするように制御す
る）。

【００４３】

【発明の効果】以上、説明したように、請求項１記載の
発明によれば、ＭＯＳＦＥＴの出力容量と、変圧器のリ
ーケージインダクタンスを用いて共振させているので、
外付けの共振用コンデンサ、リアクトルを設ける必要が
なくなり、従って構造が簡単になり電源を小型化するこ
とができる。また、零電圧スイッチングしているので、
スイッチング損失がほぼ零になり、このためスイッチン
グ周波数を高くしてもスイッチング損失が増加しない。
さらに、スナバ回路が不要となり部品数が削減される。

【００４４】請求項２記載の発明によれば、過電流を検
出したときにスイッチング電源をＰＷＭ制御してオン時
間の比率を小さくしているので、出力電圧、出力電流を
調整することができる。

【００４５】請求項３記載の発明によれば、電源として
電圧安定化回路を用いていることから入力電圧を調整す
ることができ、出力電圧の安定化が図られる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す。

【図２】図１の各部の波形を示す。

【図３】本発明の他の実施例の構成を示す。

【図４】従来のＰＷＭハーフブリッジコンバータを示
す。

【図５】ＭＯＳＦＥＴがオンのときのＭＯＳＦＥＴの等
価回路を示す。

【図６】図４の回路の各部の波形を示す。

【図７】従来のＺＶＳ・ＰＷＭハーフブリッジコンバー
タ回路を示す。

【図８】図７の回路の各部の波形を示す。

【図９】式（２）を説明するための整流後の出力電圧を
示す。

【図１０】図４のＰＷＭハーフブリッジコンバータの整
流回路出力電圧と、図７のＺＶＳ・ＰＷＭハーフブリッ
ジコンバータの整流回路出力電圧を示す。

【符号の説明】

１直流電源２、３、１３コンデンサ４、５ＭＯＳＦＥＴ６、７出力容量８変圧器９リーケージインダクタンス１０、１１整流用ダイオード１２平滑用リアクトル１４制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者毛利和章神奈川県秦野市堀山下１番地株式会社日立コンピュータエレクトロニクス内 (72)発明者森宏之神奈川県秦野市堀山下１番地株式会社日立コンピュータエレクトロニクス内 (72)発明者岸孝治神奈川県秦野市堀山下１番地株式会社日立コンピュータエレクトロニクス内

Claims

【特許請求の範囲】

【請求項１】電源と、該電源間に直列に接続された第
１、第２のＭＯＳＦＥＴと、該電源間に直列に接続され
た第１、第２のコンデンサと、該第１のＭＯＳＦＥＴと
第２のＭＯＳＦＥＴとの第１の接続点と、該第１のコン
デンサと第２のコンデンサとの第２の接続点との間に接
続された１次巻線と、センタータップが設けられた２次
巻線とを有する変圧器と、該２次巻線の出力を整流する
回路と、前記第１、第２のＭＯＳＦＥＴのオン・オフの
時比率を制御し、零電圧スイッチングを行う制御手段
と、を備えたハーフブリッジ型の零電圧スイッチング電
源装置において、前記第１、第２のＭＯＳＦＥＴの何れ
か一方のＭＯＳＦＥＴがオンからオフになったとき、前
記第１、第２のＭＯＳＦＥＴの出力容量と前記変圧器の
リーケージインダクタンスとを共振させ、前記制御手段
は共振させる時間幅において前記ＭＯＳＦＥＴをオフに
し、他方のＭＯＳＦＥＴのドレイン・ソース間電圧が零
電圧になったとき該他方のＭＯＳＦＥＴをターンオンさ
せ、前記各ＭＯＳＦＥＴのオン・オフの時比率を一定に
制御することを特徴とする零電圧スイッチング電源装
置。
【請求項２】前記第１、第２の接続点間の電流を検出
する手段と、該検出された電流値と所定の値を比較する
手段とを備え、前記制御手段は、該比較の結果、該電流
値が所定値を超えるとき前記ＭＯＳＦＥＴのオン時間の
比率を小さくすることを特徴とする請求項１記載の零電
圧スイッチング電源装置。
【請求項３】前記電源は、直流電源または電圧安定化
回路であることを特徴とする請求項１記載の零電圧スイ
ッチング電源装置。