JP7364506B2 - 電力変換装置 - Google Patents

Description

本明細書中に開示されている発明は、電力変換装置に関する。

ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、絶縁同期整流型ＤＣ／ＤＣコンバータが利用される。絶縁同期整流型ＤＣ／ＤＣコンバータの一種に、ＬＬＣコンバータと呼ばれるものが存在する。ＬＬＣコンバータは、共振コンデンサと共振インダクタによるソフトスイッチング制御を利用したＤＣ／ＤＣコンバータである。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１９－１７６６１１号公報

ＬＬＣ共振電源のスイッチング周波数は一般的に５００ｋＨｚ以下であるが、求められる仕様に応じては、例えばラジオ周波数帯域を避けるために、スイッチング周波数を１ＭＨｚや１．５ＭＨｚ以上にする場合も必要となる。

本明細書中に開示されている発明は、本願の発明者により見出された上記の問題点に鑑み、スイッチング周波数の設定によりＬＬＣ共振電源の電力損失が大幅に増大しない電力変換装置を提供することを目的とする。

本明細書中に開示されている電力変換装置は、絶縁トランスと、前記絶縁トランスの一次側に接続される共振コンデンサと、共振インダクタと、前記共振インダクタ及び前記共振コンデンサを含む共振回路を駆動する駆動回路と、前記駆動回路を所定のスイッチング周波数で制御するコントローラと、前記絶縁トランスの二次側に接続されるＤＣ電圧出力回路とを備え、前記駆動回路は第１トランジスタと第２トランジスタからなるブリッジ回路を少なくとも一つ含み、前記第１トランジスタの出力電荷量と前記スイッチング周波数との積、及び前記第２トランジスタの出力電荷量と前記スイッチング周波数との積がそれぞれ７０ｎＣ×ＭＨｚ以下である構成（第１の構成）とする。

また、上記第１の構成の電力変換装置において、前記コントローラは、前記第１トランジスタと前記第２トランジスタが共にオフの状態であるデッドタイムの設定が可能であって、前記第１トランジスタと前記第２トランジスタのそれぞれの出力電荷量を前記デッドタイムの間に充放電させる構成（第２の構成）にしてもよい。

また、上記第１又は第２の構成の電力変換装置において、前記スイッチング周波数が１ＭＨｚ以上の周波数である構成（第３の構成）にしてもよい。

また、上記第３の構成の電力変換装置において、前記絶縁トランスの一次側に含まれる漏れインダクタンスが前記共振インダクタの５０％以上を占める構成（第４の構成）にしてもよい。

また、上記第１～第４いずれかの構成の電力変換装置において、前記駆動回路は前記ブリッジ回路を一つ含むハーフブリッジ型の駆動回路である構成（第５の構成）にしてもよい。

また、上記第１～第４いずれかの構成の電力変換装置において、前記駆動回路は前記ブリッジ回路を２つ含むフルブリッジ型の駆動回路である構成（第６の構成）にしてもよい。

また、上記第１～第６いずれかの構成の電力変換装置において、前記第１トランジスタと前記第２トランジスタは、同一の出力電荷量を持つ構成（第７の構成）にしてもよい。

また、上記第１～第７いずれかの構成の電力変換装置において、前記第１トランジスタ、及び、前記第２トランジスタは、ＧａＮトランジスタである構成（第８の構成）にしてもよい。

また、上記第１～第８いずれかの構成の電力変換装置において、前記ＤＣ電圧出力回路は、第１スイッチング素子と第２スイッチング素子と平滑コンデンサとを備える整流回路を構成し、前記第１スイッチング素子と前記第２スイッチング素子は、前記コントローラにより同期制御される、または、前記絶縁トランスの二次側と前記平滑コンデンサの間に流れる電流を基に制御される構成（第９の構成）にしてもよい。

また、上記第１～第９いずれかの構成の電力変換装置において、４層以上のプリント配線基板を備え、前記４層以上のプリント配線基板の各層は巻き数が１のコイルを含み、前記絶縁トランスは、前記コイルによって構成される構成（第１０の構成）にしてもよい。

また、上記第１０の構成の電力変換装置において、前記４層以上のプリント配線基板は、前記４層以上のプリント配線基板の最上位層及び最下位層からなる第１多層コイルと、前記４層以上のプリント配線基板の最上位層及び最下位層以外の層からなる第２多層コイルとを備え、前記絶縁トランスの一次側は、前記第１多層コイルから構成され、前記絶縁トランスの二次側は前記第２多層コイルから構成される、または、前記絶縁トランスの一次側は、前記第２多層コイルから構成され、前記絶縁トランスの二次側は前記第１多層コイルから構成される構成（第１１の構成）にしてもよい。

本明細書中に開示されている発明によれば、スイッチング周波数の設定によりＬＬＣ共振電源の電力損失が大幅に増大しない電力変換装置を提供することが可能となる。

電力変換装置の実施形態を示す図 １次側トランジスタの電力損失の計算結果を示す図 １次側トランジスタのドレイン－ソース間電圧波形及びドレイン電流波形を示す図 寄生容量の異なるトランジスタの電源効率に関する実験結果を示す図 寄生容量の異なるトランジスタの各部の電力損失の計算結果を示す図 絶縁同期整流型ＤＣ／ＤＣコンバータ基板の平面図 絶縁トランスを構成するプリント配線基板の断面 絶縁トランスの配線パターンを示す模式図

図１は電力変換装置１の実施形態を示す図である。まず、電力変換装置１の接続について記載する。電力変換装置１はコントローラ１０と駆動回路２０と共振コンデンサＣｒと絶縁トランス３０とＤＣ電圧出力回路４０を有する。

駆動回路２０は第１トランジスタＴｒ１と第２トランジスタＴｒ２からなるブリッジ回路２０１を少なくとも一つ含む。ブリッジ回路２０１は第１トランジスタＴｒ１と第２トランジスタＴｒ２から構成され、第１トランジスタＴｒ１のドレインに入力電圧Ｖｉｎが印加され、第１トランジスタＴｒ１のソースが第１ノードＮ１に接続され、第２トランジスタＴｒ２のドレインが第１ノードＮ１に接続され、第２トランジスタＴｒ２のソースがグランドＧｎｄに接続され、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲートはそれぞれコントローラ１０に接続され、第１ノードＮ１は駆動回路２０の出力として共振コンデンサＣｒの第１端子に接続されている。なお、第１トランジスタＴｒ１と第２トランジスタＴｒ２にはそれぞれに寄生容量として第１出力容量Ｃｏｓｓ１と第２出力容量Ｃｏｓｓ２が付加される。第１トランジスタＴｒ１と第２トランジスタＴｒ２が同じ仕様のトランジスタである場合は、第１出力容量Ｃｏｓｓ１と第２出力容量Ｃｏｓｓ２はそれぞれ同じ値である出力容量Ｃｏｓｓになる。

コントローラ１０は、第１トランジスタＴｒ１と第２トランジスタＴｒ２のスイッチング周波数ｆｓｗ、オンデューティーＤｔ、デッドタイムＴｄ（第１トランジスタＴｒ１と第２トランジスタＴｒ２が共にオフの時間）などを任意に設定することが可能である。例えば、スイッチング周波数ｆｓｗは、ＡＭラジオ帯域（１．０ＭＨｚや、１．５ＭＨｚ以下）を避けて設定してもよい。また、スイッチング時における電力損失の少ない適正なデッドタイムＴｄに設定してもよい。なお、図１では省略しているが、コントローラ１０と第１トランジスタＴｒ１、第２トランジスタＴｒ２の間には、必要に応じて、第１トランジスタＴｒ１と第２トランジスタＴｒ２のゲートに適切な電圧印加が可能な一次側ゲートドライバＧＤＰを備えてもよい。また、コントローラ１０の内部に一次側ゲートドライバＧＤＰを含んでもよい。

絶縁トランス３０は一次側インダクタンスＬｐと二次側インダクタンスＬｓから構成される。一次側インダクタンスＬｐの一部は漏れインダクタンスＬｒとして機能し、残りは励磁インダクタンスＬｍとして機能する。漏れインダクタンスＬｒの第１端子は、共振コンデンサＣｒの第２端子に接続され、漏れインダクタンスＬｒの第２端子は、励磁インダクタンスＬｍの第１端子に接続され、励磁インダクタンスＬｍの第２端子はグランドＧｎｄに接続される。

二次側インダクタンスＬｓは、第１インダクタンスＬ１、および第２インダクタンスＬ２から構成される。第１インダクタンスＬ１の第２端子および第２インダクタンスＬ２の第１端子が第２ノードＮ２に接続されており、第２ノードＮ２、第１インダクタンスＬ１の第１端子、および第２インダクタンスＬ２の第２端子がＤＣ電圧出力回路４０に接続される。なお、ここでは、絶縁トランス３０の一例として、第２ノードＮ２をセンタータップとするセンタータップ型の絶縁トランス３０を示したが、特に限定されるものではない。

ＤＣ電圧出力回路４０は、第３トランジスタＴｒ３、第４トランジスタＴｒ４及平滑コンデンサＣｏから構成される。第３トランジスタＴｒ３の第１端子は第１インダクタンスＬ１の第１端子に接続され、第４トランジスタＴｒ４の第１端子は第２インダクタンスＬ２の第２端子に接続され、第３トランジスタＴｒ３の第２端子、第４トランジスタＴｒ４の第２端子、及び平滑コンデンサＣｏの第２端子は第１出力端子ＯＵＴ１に接続され、第１出力端子ＯＵＴ１から基準電圧Ｖｓｔが出力される。平滑コンデンサＣｏの第１端子、及び第２ノードＮ２は第２出力端子ＯＵＴ２に接続され、第２出力端子ＯＵＴ２から出力電圧Ｖｏｕｔが出力される。

なお、電力変換装置１では、スイッチング周波数ｆｓｗを１ＭＨｚ以上に設定することで、外付けインダクタを不要にしてＬＬＣコンバータを実現している。スイッチング周波数ｆｓｗを１ＭＨｚ以上に設定して外付けインダクタを不要とすることで、電力変換装置１の小型化を図ることができる。

電力変換装置１では、外付けインダクタが設けられていないため、絶縁トランス３０の漏れインダクタンスＬｒが共振インダクタの主たるインダクタとなる。換言すると、電力変換装置１では、漏れインダクタンスＬｒが共振インダクタの５０％以上を占める。図１に示す回路図では、電力変換装置１の共振インダクタが漏れインダクタンスＬｒのみによって構成されているが、漏れインダクタンスＬｒが共振インダクタの５０％以上を占めるのであれば、漏れインダクタンスＬｒ以外に配線による寄生インダクタンス等が共振インダクタに含まれてもよい。

以上が、ＬＬＣコンバータによる電力変換装置１の接続関係に関する説明である。なお、以下の説明では、電力変換装置１の共振インダクタが漏れインダクタンスＬｒのみによって構成されている場合を例に挙げて説明を行う。

次に、電力変換装置１の電力変換動作について説明する。コントローラ１０は第１制御信号Ｓ１、及び第２制御信号Ｓ２を生成する。第１制御信号Ｓ１は、第１トランジスタＴｒ１のゲートを駆動し、第２制御信号Ｓ２は、第２トランジスタＴｒ２のゲートを駆動する。第１制御信号Ｓ１と第２制御信号Ｓ２は相補制御としてもよく、オンデューティーＤｔは、５０％以下、例えば４５％程度に調整される。第１制御信号Ｓ１と第２制御信号Ｓ２は相補制御であり、かつオンデューティーＤｔが５０％以下であるため、第１トランジスタＴｒ１と第２トランジスタＴｒ２が共にオフであるデッドタイムＴｄを生成することができる。また、第３トランジスタＴｒ３、及び第４トランジスタＴｒ４の代わりにトランジスタ以外のスイッチング素子を用いてもよい。第１制御信号Ｓ１は、第１トランジスタＴｒ１のゲート駆動のみならず、第３トランジスタＴｒ３のゲートを駆動してもよい。また、同様に、第２制御信号Ｓ２は、第２トランジスタＴｒ２のゲート駆動のみならず、第４トランジスタＴｒ４のゲートを駆動してもよい。なお以下に第１制御信号Ｓ１と第２制御信号Ｓ２の各状態における、電力変換装置１の内部の電圧、及び電流について簡潔に記載する。

第１制御状態を、第１制御信号Ｓ１がＨｉ、第２制御信号Ｓ２がＬｏｗとする。第１制御状態となることにより、第１トランジスタＴｒ１と第３トランジスタＴｒ３がオン、第２トランジスタＴｒ２、第４トランジスタＴｒ４がオフの状態となる。絶縁トランス３０の一次負荷電流ＩＬｐは、入力電圧Ｖｉｎ、第１トランジスタＴｒ１、共振コンデンサＣｒ、漏れインダクタンスＬｒ、励磁インダクタンスＬｍ、グランドＧｎｄの経路で流れる。この一次負荷電流ＩＬｐは共振コンデンサＣｒと漏れインダクタンスＬｒの共振電流ＩＬＣであり、正弦波状に変化する。また、絶縁トランス３０の二次側には共振電流ＩＬＣにより励起された二次負荷電流ＩＬｓが、第１出力端子ＯＵＴ１、第３トランジスタＴｒ３、第１インダクタンスＬ１、第２ノードＮ２、第２出力端子ＯＵＴ２の経路で流れ、出力電圧Ｖｏｕｔが生成される。なお、第３トランジスタＴｒ３がオンの状態であるため、出力電圧Ｖｏｕｔは第１インダクタンスＬ１の両端に印加され、絶縁トランス３０の一次側と二次側の巻き線比に応じた電圧が励磁インダクタンスＬｍに印加される。これにより励磁電流ＩＬｍが発生し、一次負荷電流ＩＬｐに加算される様に励磁インダクタンスＬｍに流れる。その後、共振コンデンサＣｒと漏れインダクタンスＬｒの共振は終了し、共振電流ＩＬＣはゼロとなり、励磁インダクタンスＬｍには、励磁電流ＩＬｍのみが流れる。

次に、第１制御信号Ｓ１がＬｏｗ、第２制御信号Ｓ２がＬｏｗである第２制御状態へ移行する。第１～第４トランジスタＴｒ１～Ｔｒ４は全てオフの状態となる。しかしながら、励磁電流ＩＬｍは流れ続けるので、第１出力容量Ｃｏｓｓ１は充電され、第２出力容量Ｃｏｓｓ２は放電される。その結果、第１トランジスタＴｒ１のドレインソース間電圧は増加し、第２トランジスタＴｒ２のドレインソース間電圧は減少する。その後、第１出力容量Ｃｏｓｓ１と第２出力容量Ｃｏｓｓ２の充放電が完了し、第２トランジスタＴｒ２のドレインソース間電圧は理想的にはゼロボルトとなる。

次に、第１制御信号Ｓ１がＬｏｗ、第２制御信号Ｓ２がＨｉである第３制御状態へ以降する。第３制御状態となることにより、第１トランジスタＴｒ１と第３トランジスタＴｒ３がオフ、第２トランジスタＴｒ２、第４トランジスタＴｒ４がオンの状態となる。ここで、第２制御状態を経過することにより、第２トランジスタＴｒ２のドレインソース間電圧が理想的にはゼロボルトとなっているため、第２トランジスタＴｒ２はゼロボルトスイッチングが可能となりスイッチング時に放出されるノイズを低減することが可能となる。その後、第１制御状態と同様に、共振コンデンサＣｒと漏れインダクタンスＬｒの共振電流ＩＬＣが生成され、絶縁トランス３０の二次側に共振電流ＩＬＣにより励起された二次負荷電流ＩＬｓが、第１出力端子ＯＵＴ１、第４トランジスタＴｒ４、第２インダクタンスＬ２、第２ノードＮ２、第２出力端子ＯＵＴ２の経路で流れ、出力電圧Ｖｏｕｔが生成される。動作の詳細については、第１制御状態における、絶縁トランス３０の一次負荷電流ＩＬｐと励磁電流ＩＬｍの電流方向、及び二次負荷電流ＩＬｓの流れる経路が異なるのみで基本的な動作は同様であるため省略する。

なお、上記では第３トランジスタＴｒ３のゲート、および第４トランジスタＴｒ４のゲートの制御は、第１制御信号Ｓ１および第２制御信号Ｓ２による同期制御を示したが、第３トランジスタＴｒ３のゲート、および第４トランジスタＴｒ４のゲートは、第２ノードＮ２と平滑コンデンサＣｏの間に流れる電流を基に制御されてもよい。また、第３トランジスタＴｒ３、および第４トランジスタＴｒ４それぞれの代わりに例えば整流ダイオードを用いてもよい。整流ダイオードを使用する場合、各整流ダイオードのアノードはそれぞれ第１出力端子ＯＵＴ１に接続され、第３トランジスタＴｒ３の代わりに用いられる整流ダイオードのカソードは第１インダクタンスＬ１の第１端子に接続され、第４トランジスタＴｒ４の代わりに用いられる整流ダイオードのカソードは第２インダクタンスＬ２の第２端子にそれぞれ接続されてもよい。

ここで、スイッチング周波数ｆｓｗはＡＭラジオ帯域を避けてスイッチング周波数ｆｓｗを高く設定する場合、第１出力容量Ｃｏｓｓ１と第２出力容量Ｃｏｓｓ２のそれぞれに溜った、出力電荷量Ｑｏｓｓの充放電を早く行いスイッチング時の電力損失を削減させる必要がある。

本発明者等は種々検討し、出力電荷量Ｑｏｓｓ×スイッチング周波数ｆｓｗの値を指標とすることで、スイッチング周波数ｆｓｗの設定により、ＬＬＣ共振電源の電力損失が大幅に増大することを回避できることを見出した。具体的には、以下の式（１）を満たすことで、ＬＬＣ共振電源の電力損失が大幅に増大することを回避できることを見出した。
Ｑｏｓｓ×ｆｓｗ ≦ ７０ｎＣ×ＭＨｚ …（１）

式（１）が成立する場合におけるスイッチング時の電力損失の削減について以下に述べる。

図２は、スイッチング周波数ｆｓｗに対する１次側トランジスタ（第１トランジスタＴｒ１及び第２トランジスタＴｒ２）の電力損失Ｐｌｏｓｓをトランジスタの出力電荷量Ｑｏｓｓ毎にシミュレーションしたグラフである。出力電荷量Ｑｏｓｓが６５ｎＣと比較的大きいトランジスタにおいては、スイッチング周波数ｆｓｗが１ＭＨｚ以下において、１次側トランジスタの電力損失Ｐｌｏｓｓが抑制されているが、スイッチング周波数ｆｓｗが２ＭＨｚとなると１次側トランジスタの電力損失Ｐｌｏｓｓが大幅に増大している。つまり、スイッチング周波数ｆｓｗが１ＭＨｚ以下であれば、１次側トランジスタの電力損失Ｐｌｏｓｓは大幅に増大することなく抑制されていることを示している。なお、その際の出力電荷量Ｑｏｓｓとスイッチング周波数ｆｓｗの積は式（２）となり、式（１）で示した、７０ｎＣ×ＭＨｚ以下の条件を満足している。

Ｑｏｓｓ×ｆｓｗ＝６５ｎＣ×１ＭＨｚ＝６５ｎＣ×ＭＨｚ≦７０ｎＣ×ＭＨｚ …（２）

また、出力電荷量Ｑｏｓｓが３１ｎＣと中程度の大きさのトランジスタにおいては、スイッチング周波数ｆｓｗが２ＭＨｚ以下において、１次側トランジスタの電力損失Ｐｌｏｓｓは抑制されているが、スイッチング周波数ｆｓｗが３ＭＨｚとなると１次側トランジスタの電力損失Ｐｌｏｓｓが大幅に増大している。なお、１次側トランジスタの電力損失Ｐｌｏｓｓが抑制されている際の出力電荷量Ｑｏｓｓとスイッチング周波数ｆｓｗの積は式（３）となり式（２）と同様に７０ｎＣ×ＭＨｚ以下の条件を満足している。

Ｑｏｓｓ×ｆｓｗ＝３１ｎＣ×２ＭＨｚ＝ ６２ｎＣ×ＭＨｚ≦７０ｎＣ×ＭＨｚ …（３）

さらに、出力電荷量Ｑｏｓｓが８．３ｎＣと比較的小さいトランジスタにおいては、スイッチング周波数ｆｓｗが３ＭＨｚであっても１次側トランジスタの電力損失Ｐｌｏｓｓが大幅に増大することがないことを示している。

以上から、いずれの出力電荷量Ｑｏｓｓを持ったトランジスタであっても、出力電荷量Ｑｏｓｓとスイッチング周波数ｆｓｗの積が式（１）を満たすことにより１次側トランジスタの電力損失ＰｌｏｓｓひいてはＬＬＣ共振電源の電力損失は大幅に増大することがないことを示している。

次に、デッドタイムＴｄと１次側トランジスタの電力損失Ｐｌｏｓｓ（ソフトスイッチング制御の成否）について図３を参照して考察する。

図３は１次側トランジスタのドレイン－ソース間電圧Ｖｄｓ波形及びドレイン電流Ｉｄ波形を示す図である。１次側トランジスタに対するソフトスイッチング制御とは、デッドタイムＴｄの期間に出力電荷量Ｑｏｓｓの充放電を完了させ、次のオンまたはオフの状態へ遷移する際に、１次側トランジスタのドレイン－ソース間電圧Ｖｄｓをゼロボルト、または入力電圧Ｖｉｎに近い状態にさせてスイッチングさせることにより、１次側トランジスタの電力損失Ｐｌｏｓｓを抑制させる制御である。図３では、特に出力電荷量Ｑｏｓｓの放電時の制御を模式している。出力電荷量Ｑｏｓｓが小さい１次側トランジスタにおいては、デッドタイムＴｄの期間に出力電荷量Ｑｏｓｓの放電が完了しており、オンの状態へ遷移する際の１次側トランジスタの電力損失Ｐｌｏｓｓが発生していない（ソフトスイッチング制御が成立）。一方で出力電荷量Ｑｏｓｓが大きい１次側トランジスタにおいては、デッドタイムＴｄの期間に出力電荷量Ｑｏｓｓの放電が完了しておらず、その状態で、オンの状態へと遷移するため１次側トランジスタの電力損失Ｐｌｏｓｓが発生している（ソフトスイッチング制御が失敗）。つまり、式（１）の条件を満たしながら、さらに、デッドタイムＴｄの期間に出力電荷量Ｑｏｓｓの充放電を完了させることにより、１次側トランジスタの電力損失ＰｌｏｓｓひいてはＬＬＣ共振電源の電力損失をさらに抑制することが可能となる。

ここまでは、シミュレーションおよび机上での計算であるが、次に、実機によるテスト結果について述べる。

図４はトランジスタ特性である出力電荷量Ｑｏｓｓおよびゲート電荷量Ｑｇが異なる３つのタイプのトランジスタを用い、スイッチング周波数ｆｓｗを２ＭＨｚにした場合の電力効率ηに関する実験結果である。まず、トランジスタのタイプについて述べると、トランジスタＴｙｐｅIはＳｉからなる出力電荷量Ｑｏｓｓが比較的大きいトランジスタ（例えばＱｏｓｓは５０ｎＣ程度）であり、トラジスタＴｙｐｅIIはＳｉからなる出力電荷量Ｑｏｓｓが比較的小さいトランジスタであり、トラジスタＴｙｐｅIIIはＧａＮからなる出力電荷量Ｑｏｓｓが比較的小さいトランジスタである。なお、トランジスタＴｙｐｅIIとトランジスタＴｙｐｅIIIの出力電荷量Ｑｏｓｓは同程度の大きさの物（例えばＱｏｓｓは３０ｎＣ程度）を用いている。また、トラジスタＴｙｐｅIIIで用いるＧａＮトランジスタはゲート電荷量ＱｇがＳｉからなるトランジスタＴｙｐｅIIよりも小さい特性をもっている。例えばトランジスタＴｙｐｅIIのＱｇが２０ｎＣ程度に対し、トランジスタＴｙｐｅIIIのＱｇは１０ｎＣ程度である。

図４から明らかな様に出力電荷量Ｑｏｓｓが比較的大きいトランジスタＴｙｐｅIを用いた場合に比べ、出力電荷量Ｑｏｓｓが比較的小さいトランジスタＴｙｐｅII、及びトランジスタＴｙｐｅIIIは電力効率ηが改善している。これは、トランジスタＴｙｐｅII、及びトランジスタＴｙｐｅIIIは式（１）を満たし、一方でトランジスタＴｙｐｅIは式（１）を満たさないためである。また、トランジスタＴｙｐｅII、及びトランジスタＴｙｐｅIIIの出力電荷量Ｑｏｓｓは同程度でありながら、トランジスタＴｙｐｅIIIがトランジスタＴｙｐｅIIより電力効率ηが改善している要因は、トラジスタＴｙｐｅIIIがＧａＮからなるトランジスタであるため、入力容量Ｃｉｓｓが小さく、延いてはゲート電荷量Ｑｇが小さいため、ゲート駆動における損失が少ないためである。

なお、トランジスタＴｙｐｅI～IIIの全てにおいて、出力負荷電流Ｉｏｕｔが少ない場合に電力効率ηが低下しているが、これは、出力負荷電流Ｉｏｕｔに依存しないゲート駆動における損失や絶縁トランス鉄損などが、出力負荷電流Ｉｏｕｔが少ない領域において、相対的に大きくなるためである。

図５はトランジスタＴｙｐｅI～IIIを用いた電力変換装置１の電力損失において各部の損失を分析したグラフである。電力損失のパラメータとしては、トランジスタ導通損失、ゲート駆動損失、絶縁トランス銅線損失、絶縁トランス鉄損、共振コンデンサ損失、外部配線損失、及びその他の損失が含まれている。ここで、トランジスタＴｙｐｅIを用いた電力変換装置１はトランジスタＴｙｐｅII及びトランジスタＴｙｐｅIIIを用いた電力変換装置１と比較して、その他の損失が大きい。これはトランジスタＴｙｐｅIの出力電荷量Ｑｏｓｓが比較的大きいため、式（１）の条件を満たせず、ソフトスイッチング制御が成立していないためである。また、トランジスタＴｙｐｅIIを用いた電力変換装置１とトランジスタＴｙｐｅIIIを用いた電力変換装置１とを比較した場合において、後者の方が、ゲート駆動損失が大幅に抑制できていることは、先に示したトラジスタＴｙｐｅIIIがＧａＮからなるトランジスタであるため、ゲート駆動の損失が少ない効果によるものである。

ここからは、実機テストに使用したプリント配線基板ＰＣＢの構成について説明する。図６は、図１に示した電力変換装置１を含み、さらに、第３トランジスタＴｒ３のゲートを駆動する第１ゲートドライバＧＤ１（不図示）、および第４トランジスタＴｒ４のゲートを駆動する第２ゲートドライバＧＤ２（不図示）を含む、絶縁同期整流型ＤＣ／ＤＣコンバータ基板１０００の平面図である。絶縁同期整流型ＤＣ／ＤＣコンバータ基板１０００は、一次側回路搭載部Ｐ１と二次側回路搭載部Ｐ２と絶縁トランス搭載部Ｐ３を備えており、一次側回路搭載部Ｐ１の表面には、駆動回路２０、および共振コンデンサＣｒの一部分Ｃｒ１（不図示）が実装され、一次側回路搭載部Ｐ１の裏面には、入力電圧Ｖｉｎが印加される端子、グランドＧｎｄが印加される端子、コントローラ１０（不図示）、および共振コンデンサＣｒの残り部分Ｃｒ２（不図示）が実装されている。また、二次側回路搭載部Ｐ２の表面には、第４トランジスタＴｒ４、および、第１ゲートドライバＧＤ１（不図示）が実装され、二次側回路搭載部Ｐ２の裏面には、第１出力端子ＯＵＴ１を外部へ出力するための端子、第２出力端子ＯＵＴ２を外部へ出力するための端子、平滑コンデンサＣｏ、第３トランジスタＴｒ３、および、第２ゲートドライバＧＤ２（不図示）が実装されている。また、絶縁トランス搭載部Ｐ３の表面には、第２インダクタンスＬ２の第２端子（不図示）が実装され、絶縁トランス搭載部Ｐ３の裏面には、第１インダクタンスＬ１の第１端子（不図示）、および、第２ノードＮ２（不図示）と接続する端子が実装されている。ここで、第２インダクタンスＬ２の第２端子と第４トランジスタＴｒ４を絶縁同期整流型ＤＣ／ＤＣコンバータ基板１０００の表面とし、また、第１インダクタンスの第１端子と第３トランジスタＴｒ３を絶縁同期整流型ＤＣ／ＤＣコンバータ基板１０００の裏面に配置することにより、絶縁トランス３０とＤＣ電圧出力回路４０との間のレイアウト的な接続を容易にし、寄生容量や寄生インダクタなどによる影響を抑制させている。なお、駆動回路２０の制御として、一次側回路搭載部Ｐ１には、コントローラ１０のみを実装したが、駆動回路２０の制御に必要な電圧に応じて、一次側ゲートドライバＧＤＰをコントローラ１０と駆動回路２０との間に追加してもよいし、コントローラ１０の内に一次側ゲートドライバＧＤＰを含んでもよい。

実機テストによる評価の結果においては、図６の絶縁同期整流型ＤＣ／ＤＣコンバータ基板１０００を用い、駆動回路２０をハーフブリッジ型とし、例えば、コントローラ１０の設定において、スイッチング周波数ｆｓｗを２ＭＨｚ、オンデューティーＤｔを４２％、デッドタイムＴｄを４０ｎｓに制御し、絶縁トランス３０はセンタータップ型のトランスとし、巻き線比を２：１（一次側インダクタンスＬｐの巻き数が２に対して、二次側インダクタンスＬｓを構成する、第１インダクタンスＬ１および第２インダクタンスＬ２の巻き数をそれぞれ１）とすることにより、入力電圧Ｖｉｎが４８Ｖの電圧から出力電圧Ｖｏｕｔが１２Ｖ、最大出力電力１２０Ｗを生成し、図４のＴｙｐｅIIIに示す高い電力効率ηを達成することを可能としている。

図７は、絶縁トランス搭載部Ｐ３を形成するプリント配線基板ＰＣＢの断面を示す模式図である。プリント配線基板ＰＣＢは多層化基板である。プリント配線基板ＰＣＢの各層は、導電性を有する導電層である。導電層は、Ｃｕ配線Ｗ１と、ＣｕメッキＰＬ１と、を含む。プリント配線基板ＰＣＢの法線方向において、隣り合う層同士の間には絶縁層が配置される。プリント配線基板ＰＣＢの各層は巻き数が１のコイルＣｏｉｌ１を生成することが可能である。そして、プリント配線基板ＰＣＢの複数の層が絶縁層を貫通するメッキスルーホールＶＩＡを通じて電気的に接続されることより、絶縁トランス３０が構築される。

絶縁トランス３０は、例えばプリント配線基板ＰＣＢが４層の多層化基板である場合、一次側インダクタンスＬｐはプリント配線基板ＰＣＢの第２層及び第３層から構成され、二次側インダクタンスＬｓは、プリント配線基板ＰＣＢの最下位層である第１層と最上位層である第４層から構成されている。図７では、４層からなる基板を用いて絶縁トランス３０の構成を例示したが、必要に応じて、一次側インダクタンスＬｐと二次側インダクタンスＬｓを構成している各層を入れ換えてもよい。さらに、５層以上のプリント配線基板ＰＣＢとすることで、絶縁トランス３０の巻き線比を任意に設定可能とし、必要な出力電圧Ｖｏｕｔなどを調整可能としてもよい。

図８は、絶縁トランス３０の配線パターンを示す模式図である。一次側インダクタンスＬｐが４層の多層化基板の第２層と第３層から構築され、二次側インダクタンスＬｓが４層の多層化基板の第１層と第４層から構築されている。図８は、図７で示した絶縁トランス搭載部Ｐ３の断面図に対応した模式図である。

＜その他の変形例＞
なお、上記の実施形態では、第１トランジスタＴｒ１、第２トランジスタＴｒ２は出力電荷量Ｑｏｓｓが比較的小さいトランジスタとして、ＧａＮからなるトランジスタを含んだＬＬＣコンバータによる電力変換装置１を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば第１トランジスタＴｒ１、第２トランジスタＴｒ２はＳｉＣからなるトランジスタを含んだＬＬＣコンバータや、極性を全て反転したトランジスタを用いたＬＬＣコンバータにも広く適用することが可能である。

本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

１ 電力変換装置
１０ コントローラ
２０ 駆動回路
３０ 絶縁トランス
４０ ＤＣ電圧出力回路
２０１ ブリッジ回路
１０００ 絶縁同期整流型ＤＣ／ＤＣコンバータ基板
Ｖｉｎ 入力電圧
Ｇｎｄ グランド
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｔｒ３ 第３トランジスタ（第１スイッチング素子の一例）
Ｔｒ４ 第４トランジスタ（第２スイッチング素子の一例）
Ｓ１ 第１制御信号
Ｓ２ 第２制御信号
Ｃｏｓｓ１ 第１出力容量
Ｃｏｓｓ２ 第２出力容量
Ｑｏｓｓ 出力電荷量
Ｃｉｓｓ 入力容量
Ｑｇ ゲート電荷量
Ｃｒ 共振コンデンサ
Ｌｒ 漏れインダクタンス
Ｌｍ 励磁インダクタンス
ＩＬｍ 励磁電流
ＩＬｐ 一次負荷電流
Ｌｐ 一次側インダクタンス
Ｎ１ 第１ノード
Ｎ２ 第２ノード
Ｌ１ 第１インダクタンス
Ｌ２ 第２インダクタンス
ＩＬｓ 二次負荷電流
Ｌｓ 二次側インダクタンス
Ｃｏ 平滑コンデンサ
ＯＵＴ１ 第１出力端子
ＯＵＴ２ 第２出力端子
Ｖｏｕｔ 出力電圧
Ｖｓｔ 基準電圧
ｆｓｗ スイッチング周波数
Ｄｔ オンデューティー
Ｔｄ デッドタイム
Ｐｌｏｓｓ １次側トランジスタの電力損失
η 電力効率
Ｐ１ 一次側回路搭載部
Ｐ２ 二次側回路搭載部
Ｐ３ トランス搭載部
ＧＤＰ 一次側ゲートドライバ
ＧＤ１ 第１ゲートドライバ
ＧＤ２ 第２ゲートドライバ
ＶＩＡ メッキスルーホール
ＰＣＢ プリント配線基板
Ｃｏｉｌ１ コイル
Ｗ１ Ｃｕ配線
ＰＬ１ Ｃｕメッキ

Claims (11)

1. 絶縁トランスと、
   前記絶縁トランスの一次側に接続される共振コンデンサと、
   共振インダクタと、
   前記共振インダクタ及び前記共振コンデンサを含む共振回路を駆動する駆動回路と、
   前記駆動回路を所定のスイッチング周波数で制御するコントローラと、
   前記絶縁トランスの二次側に接続されるＤＣ電圧出力回路と
   を備え、
   前記駆動回路は第１トランジスタと第２トランジスタからなるブリッジ回路を少なくとも一つ含み、前記第１トランジスタの出力電荷量と前記スイッチング周波数との積、及び前記第２トランジスタの出力電荷量と前記スイッチング周波数との積がそれぞれ７０ｎＣ×ＭＨｚ以下である、電力変換装置。
2. 前記コントローラは、前記第１トランジスタと前記第２トランジスタが共にオフの状態であるデッドタイムの設定が可能であって、前記第１トランジスタと前記第２トランジスタのそれぞれの出力電荷量を前記デッドタイムの間に充放電させる、請求項１に記載の電力変換装置。
3. 前記スイッチング周波数が１ＭＨｚ以上の周波数である、請求項１または請求項２に記載の電力変換装置。
4. 前記絶縁トランスの一次側に含まれる漏れインダクタンスが前記共振インダクタの５０％以上を占める、請求項３に記載の電力変換装置。
5. 前記駆動回路は前記ブリッジ回路を一つ含むハーフブリッジ型の駆動回路である、請求項１～４のいずれか一項に記載の電力変換装置。
6. 前記駆動回路は前記ブリッジ回路を２つ含むフルブリッジ型の駆動回路である、請求項１～４のいずれか一項に記載の電力変換装置。
7. 前記第１トランジスタと前記第２トランジスタは、同一の出力電荷量を持つ、請求項１～６のいずれか一項に記載の電力変換装置。
8. 前記第１トランジスタ、及び、前記第２トランジスタは、ＧａＮトランジスタである、請求項１～７のいずれか一項に記載の電力変換装置。
9. 前記ＤＣ電圧出力回路は、第１スイッチング素子と第２スイッチング素子と平滑コンデンサとを備える整流回路を構成し、
   前記第１スイッチング素子と前記第２スイッチング素子は、前記コントローラにより同期制御される、または、前記絶縁トランスの二次側と前記平滑コンデンサの間に流れる電流を基に制御される、請求項１～８のいずれか一項に記載の電力変換装置。
10. ４層以上のプリント配線基板を備え、前記４層以上のプリント配線基板の各層は巻き数が１のコイルを含み、前記絶縁トランスは、前記コイルによって構成される、請求項１～９のいずれか一項に記載の電力変換装置。
11. 前記４層以上のプリント配線基板は、
    前記４層以上のプリント配線基板の最上位層及び最下位層からなる第１多層コイルと、
    前記４層以上のプリント配線基板の最上位層及び最下位層以外の層からなる第２多層コイルと、
    を備え、
    前記絶縁トランスの一次側は、前記第１多層コイルから構成され、前記絶縁トランスの二次側は前記第２多層コイルから構成される、または、前記絶縁トランスの一次側は、前記第２多層コイルから構成され、前記絶縁トランスの二次側は前記第１多層コイルから構成される、請求項１０に記載の電力変換装置。
    

Images