KR101792737B1 - 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치 - Google Patents

펌핑 전압 생성 회로와 그를 이용하는 반도체 장치 Download PDF

Info

Publication number
KR101792737B1
KR101792737B1 KR1020110139430A KR20110139430A KR101792737B1 KR 101792737 B1 KR101792737 B1 KR 101792737B1 KR 1020110139430 A KR1020110139430 A KR 1020110139430A KR 20110139430 A KR20110139430 A KR 20110139430A KR 101792737 B1 KR101792737 B1 KR 101792737B1
Authority
KR
South Korea
Prior art keywords
pumping
activation
voltage
oscillation
signal
Prior art date
Application number
KR1020110139430A
Other languages
English (en)
Other versions
KR20130071937A (ko
Inventor
임희준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110139430A priority Critical patent/KR101792737B1/ko
Publication of KR20130071937A publication Critical patent/KR20130071937A/ko
Application granted granted Critical
Publication of KR101792737B1 publication Critical patent/KR101792737B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

펌핑 전압을 생성하는 펌핑 전압 생성 회로에 관한 것으로, 발진 신호에 활성화 정보를 반영하여 다수의 활성화 발진 신호 중 적어도 하나의 활성화 발진 신호를 출력하기 위한 정보 반영부, 및 상기 다수의 활성화 발진 신호 각각에 응답하여 펌핑 동작을 통해 펌핑 전압을 생성하기 위한 다수의 펌핑부를 구비하는 펌핑 전압 생성 회로가 제공된다.

Description

펌핑 전압 생성 회로와 그를 이용하는 반도체 장치{PUMPING VOLTAGE GENERATOR AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 펌핑 전압을 생성하는 펌핑 전압 생성 회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치 내에는 내부 전압을 생성하기 위한 내부 전압 생성 회로가 탑재되어 있으며, 반도체 장치는 여기서 생성되는 다양한 전압 레벨의 내부 전압을 이용하여 보다 효율적인 전력 소모 및 보다 안정적인 회로 동작을 보장받는다. 이러한 내부 전압에는 외부에서 공급되는 공급 전원 전압을 다운 컨버팅하여 생성하는 내부 전압과 공급 전원 전압 및 접지 전원 전압을 펌핑하여 생성하는 내부 전압이 있다. 여기서, 다운 컨버팅 동작을 통해 생성하는 내부 전압에는 데이터 레벨로 쓰이는 코어 전압과 프리차지 동작시 사용되는 프리차지 전압 등이 있고, 펌핑 동작을 통해 생성하는 내부 전압에는 셀 트랜지스터의 게이트에 인가되는 펌핑 전압과 셀 트랜지스터의 기판에 인가되는 기판 바이어스 전압 등이 있다.
한편, 반도체 장치가 점점 고 집적화됨에 따라 내부 회로를 설계함에 있어서 서브-미크론(sub-micron)급 이하의 디자인-롤(design-rule)이 적용되고 있으며, 이렇게 미세화된 회로를 고속으로 동작시키기 위해서 공급 전원 전압의 전압 레벨은 점점 낮아지고 있다. 요즈음에는 낮은 공급 전원전압을 이용하여 안정적인 내부 전압을 생성하기 위한 노력들이 진행 중이다. 특히, 외부에서 인가되는 전원 전압을 펌핑하여 생성하는 내부 전압의 경우 외부 전원 전압의 미세한 변동에 대하여 크게 변동할 여지가 있기 때문에, 그 내부 전압을 생성하기 위한 회로 설계시 각별한 주의가 요한다.
도 1 은 기존의 펌핑 전압 생성 회로를 설명하기 위한 블록도이다.
도 1 을 참조하면, 펌핑 전압 생성 회로는 코어 영역(110)에 배치되는 스탠바이 전압 생성부(111)와, 액티브 전압 생성부(112)와, 페리 영역(120)에 배치되는 스탠바이 전압 생성부(121)와, 액티브 전압 생성부(122)를 구비한다. 참고로, 반도체 메모리 장치의 경우는 코어 영역과 페리 영역으로 나뉠 수 있는데, 메모리 셀과 비트 라인 센스 엠프 등이 배치되는 영역을 코어 영역이라 하고, 그외의 영역을 페리 영역이라 한다.
코어 영역(110)에 배치되는 스탠바이 전압 생성부(111)와, 액티브 전압 생성부(112)는 파워 업 신호(PWU)가 활성화된 이후 펌핑 전압(VPP)을 생성하고, 페리 영역(120)에 배치되는 스탠바이 전압 생성부(121)와, 액티브 전압 생성부(122)도 파워 업 신호(PWU)가 활성화된 이후 펌핑 전압(VPP)을 생성한다. 여기서, 코어 영역(110)에 배치되는 스탠바이 전압 생성부(111)와 페리 영역(120)에 배치되는 스탠바이 전압 생성부(121)는 스탠바이 구간과 액티브 구간에서 동작하며, 코어 영역(110)에 배치되는 액티브 전압 생성부(112)와 페리 영역(120)에 배치되는 액티브 전압 생성부(122)는 액티브 구간에서 동작한다.
도 2 는 기존의 일반적인 펌핑 전압 새성 회로를 설명하기 위한 블록도이다.
도 2 를 참조하면, 펌핑 전압 생성 회로는 기준 전압(V_REF)과 펌핑 전압(VPP)의 전압 레벨을 비교하여 그 결과를 검출 신호(DET)로 출력하기 위한 전압 검출부(210)와, 검출 신호(DET)에 응답하여 발진 동작을 통해 발진 신호(OSC)를 생성하는 발진부(220), 및 발진 신호(OSC)에 응답하여 펌핑 동작을 통해 펌핑 전압(VPP)을 생성하기 위한 펌핑부(230)를 구비한다. 도 1 의 스탠바이 전압 생성부(111, 121)와 액티브 전압 생성부(112, 122)는 모두 도 2 와 같은 구성을 갖는다.
한편, 요즈음 반도체 메모리 장치는 소비자의 요구에 따라 점점 소형화, 저전력화로 발전하고 있다. 펌핑 전압 생성 회로의 경우 도 2 의 발진부(220)가 필수 구성 요소이다. 하지만, 이와 같은 발진 회로의 경우 비교적 넓은 면적을 차지하기 때문에 펌핑 전압 생성 회로에 구비되는 다수의 발진 회로는 설계시 면적 부담을 가중시킨다. 또한, 액티브 신호(ACT)의 경우 액티브 전압 생성부(112, 122) 각각에 별도의 전송 라인을 통해 입력되는데, 이 전송 라인의 경우 액티브 신호(ACT)를 생성하는 커맨드 디코더에서 시작되는 매우 긴 전송 라인이기 때문에 이 역시도 설계시 면적 부담을 가중시킨다.
본 발명은 발진 신호에 활성화 정보를 반영하고 이를 이용하여 펌핑 전압을 생성하는 펌핑 전압 생성 회로를 제공하고자 한다.
본 발명의 일 측면에 따르면, 발진 신호에 활성화 정보를 반영하여 다수의 활성화 발진 신호 중 적어도 하나의 활성화 발진 신호를 출력하기 위한 정보 반영부; 및 상기 다수의 활성화 발진 신호 각각에 응답하여 펌핑 동작을 통해 펌핑 전압을 생성하기 위한 다수의 펌핑부를 구비하는 펌핑 전압 생성 회로를 제공한다.
바람직하게, 상기 다수의 펌핑부에 대응하고, 상기 발진 신호를 생성하기 위한 공통 발진부를 더 구비한다.
본 발명의 다른 측면에 따르면, 액티브 동작 모드와 스탠바이 동작 모드를 가지는 반도체 장치에 있어서, 상기 액티브 동작 모드와 상기 스탠바이 동작 모드에 대응하는 동작 모드 정보를 발진 신호에 반영하여 다수의 활성화 발진 신호 중 적어도 하나의 활성화 발진 신호를 출력하기 위한 모드 정보 반영부; 및 상기 다수의 활성화 발진 신호 각각에 응답하여 펌핑 동작을 통해 펌핑 전압을 생성하기 위한 다수의 펌핑부를 구비하는 반도체 장치를 제공한다.
바람직하게, 상기 다수의 펌핑부는, 상기 스탠바이 동작 모드에서 스탠바이 펌핑 전압을 생성하기 위한 스탠바이 펌핑부; 및 상기 액티브 동작 모드에서 액티브 펌핑 전압을 생성하기 위한 액티브 펌핑부를 구비하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 제1 영역에 배치되고, 제1 활성화 발진 신호에 응답하여 펌핑 동작을 수행하는 제1 펌핑부; 제2 영역에 배치되고, 제2 활성화 발진 신호에 응답하여 펌핑 동작을 수행하는 제2 펌핑부; 및 상기 제1 및 제2 영역에 대응하는 위치 정보를 발진 신호에 반영하여 상기 제1 및 제2 활성화 발진 신호를 출력하기 위한 위치 정보 반영부를 구비하는 펌핑 전압 생성 회로를 제공한다.
바람직하게, 상기 제1 펌핑부는 제1 펌핑 전압을 생성하고, 상기 제2 펌핑부는 제2 펌핑 전압을 생성하는 것을 특징으로 하고, 상기 제1 펌핑 전압과 제1 기준 전압을 비교하여 제1 검출 신호로 출력하기 위한 제1 전압 검출부; 및 상기 제2 펌핑 전압과 제2 기준 전압을 비교하여 제2 검출 신호로 출력하기 위한 제2 전압 검출부를 더 구비한다.
본 발명의 실시예에 따른 펌핑 전압 생성 회로는 발진 신호에 활성화 정보를 반영하고 이를 이용하여 펌핑 전압을 생성하는 것이 가능하며, 이로 인하여 펌핑 전압 생성 회로의 면적 및 소모 전력을 줄여주는 것이 가능하다.
펌핑 전압 생성 회로의 면적 및 소모 전력을 줄여줌으로써, 이 펌핑 전압 생성 회로를 사용하는 회로로 하여금 소형화, 저전력화로 발전할 수 있는 발판을 마련해 줄 수 있는 효과를 얻을 수 있다.
도 1 은 기존의 펌핑 전압 생성 회로를 설명하기 위한 블록도이다.
도 2 는 기존의 일반적인 펌핑 전압 새성 회로를 설명하기 위한 블록도이다.
도 3 은 본 발명의 제1 실시예에 따른 펌핑 전압 생성 회로를 설명하기 위한 블록도이다.
도 4 은 본 발명의 제2 실시예에 따른 펌핑 전압 생성 회로를 설명하기 위한 블록도이다.
도 5 는 도 4 의 위치 정보 반영부(440)를 설명하기 위한 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3 은 본 발명의 제1 실시예에 따른 펌핑 전압 생성 회로를 설명하기 위한 블록도이다.
도 3 을 참조하면, 펌핑 전압 생성 회로는 공통 발진부(310)와, 모드 정보 반영부(320)와, 코어 영역(330)에 배치되는 스탠바이 펌핑부(331)와 액티브 펌핑부(332), 및 페리 영역(340)에 배치되는 스탠바이 펌핑부(341)와 액티브 펌핑부(342)를 구비한다.
공통 발진부(310)는 발진 신호(OSC)를 생성하고, 모드 정보 반영부(320)는 액티브 신호(ACT)를 발진 신호(OSC)에 반영하여 제1 내지 제4 활성화 발진 신호(OSC_EN1, OSC_EN2, OSC_EN3, OSC_EN4)를 출력한다. 여기서, 액티브 신호(ACT)는 반도체 메모리 장치의 액티브 동작 모드시 활성화되는 신호로서, 액티브 동작 모드와 스탠바이 동작 모드에 대한 정보를 갖는다.
코어 영역(330)에 배치되는 스탠바이 펌핑부(331)는 제1 활성화 발진 신호(OSC_EN1)에 응답하여 펌핑 동작을 통해 펌핑 전압(VPP)을 생성하고, 코어 영역(330)에 배치되는 액티브 펌핑부(332)는 제2 활성화 발진 신호(OSC_EN2)에 응답하여 펌핑 동작을 통해 펌핑 전압(VPP)을 생성하고, 페리 영역(340)에 배치되는 스탠바이 펌핑부(341)는 제3 활성화 발진 신호(OSC_EN3)에 응답하여 펌핑 동작을 통해 펌핑 전압(VPP)을 생성하며, 페리 영역(340)에 배치되는 액티브 펌핑부(342)는 제4 활성화 발진 신호(OSC_EN4)에 응답하여 펌핑 동작을 통해 펌핑 전압(VPP)을 생성한다.
이하, 도 3 의 제1 실시예에 따른 펌핑 전압 생성 회로의 간단한 회로 동작을 살펴보기로 한다.
우선, 스탠바이 동작 모드시 액티브 신호(ACT)는 예컨대, 논리'로우(low)'가 되고, 이에 따라 발진 신호(OSC)는 제1 활성화 발진 신호(OSC_EN1)와 제3 활성화 발진 신호(OSC_EN3)로 출력된다. 따라서, 코어 영역(330)의 스탠바이 펌핑부(331)와 페리 영역(340)의 스탠바이 펌핑부(341)가 펌핑 동작을 수행하고 스탠바이 동작 구간에서 펌핑 전압(VPP)을 생성한다.
이어서, 액티브 동작 모드시 액티브 신호(ACT)는 예컨대, 논리'하이(high)'가 되고, 이에 따라 발진 신호(OSC)는 제1 내지 제4 활성화 발진 신호(OSC_EN1, OSC_EN2, OSC_EN3, OSC_EN4)로 출력된다. 따라서, 코어 영역(330)의 스탠바이 펌핑부(331)와 액티브 펌핑부(332), 및 페리 영역(340)의 스탠바이 펌핑부(341)와 액티브 펌핑부(342)가 펌핑 동작을 수행하고, 액티브 동작 구간에서 펌핑 전압(VPP)을 생성한다.
본 발명의 제1 실시예에 따른 펌핑 전압 생성 회로는 2 개의 스탠바이 펌핑부(331, 341)와 2 개의 액티브 펌핑부(332, 342)에 대응하는 1 개의 공통 발진부(310)를 구비한다. 즉, 4 개의 펌핑부에 대응하여 1 개의 발진 회로가 설계되기 때문에 회로 설계시 면적 부담을 줄이는 것이 가능하다. 또한, 발진 신호(OSC)에 액티브 동작 모드와 스탠바이 동작 모드에 대한 동작 모드 정보를 반영하기 때문에 각각의 펌핑부(331, 332, 341, 342) 각각에 동작 모드 정보에 관한 별도의 신호가 입력되지 않아도 되며, 이는 그 동작 모드 정보를 전달하기 위한 신호 전달 라인을 별도로 설계하지 않아도 됨을 의미한다. 이러한 면적 감소는 곧 전력 소모를 줄일 수 있음을 의미한다.
도 4 은 본 발명의 제2 실시예에 따른 펌핑 전압 생성 회로를 설명하기 위한 블록도이다.
도 4 를 참조하면, 펌핑 전압 생성 회로는 코어 전압 검출부(410)와, 페리 전압 검출부(420)와, 공통 발진부(430)와, 위치 정보 반영부(440)와, 코어 영역(450)에 배치되는 다수의 펌핑부(460), 및 페리 영역(470)에 배치되는 다수의 펌핑부(480)를 구비한다.
코어 전압 검출부(410)는 코어 펌핑 전압(VPP_COR)과 제1 기준 전압(V_REF1)을 비교하고 그 결과를 제1 검출 신호(DET1)로 출력하고, 페리 전압 검출부(420)는 페리 펌핑 전압(VPP_PRI)과 제2 기준 전압(V_REF2)을 비교하고 그 결과를 제2 검출 신호(DET2)로 출력한다. 여기서, 제1 기준 전압(V_REF1)은 코어 펌핑 전압(VPP_COR)이 목표로 하는 전압 레벨에 대응하고, 제2 기준 전압(V_REF2)은 페리 펌핑 전압(VPP_PRI)이 목표로 하는 전압 레벨에 대응한다.
이어서, 공통 발진부(430)는 코어 영역(450)과 페리 영역(470)에 배치되는 다수의 펌핑부(460, 480)에 대응하는 1 개의 발진 회로로서, 제1 및 제2 검출 신호(DET1, DET2)에 응답하여 발진 동작을 통해 발진 신호(OSC)를 생성한다. 위치 정보 반영부(440)는 발진 신호(OSC)에 제1 및 제2 검출 신호(DET1, DET2)를 반영하여 코어 활성화 발진 신호(OSC_COR)와 페리 활성화 발진 신호(OSC_PRI)를 활성화시켜 출력한다. 여기서, 제1 및 제2 검출 신호(DET1, DET2)는 코어 영역(450)과 페리 영역(470)에 배치되는 다수의 펌핑부(460, 480)의 위치 정보로 사용된다. 이와 관련된 내용은 이후 동작 설명에서 보다 자세히 설명하기로 한다.
도 5 는 도 4 의 위치 정보 반영부(440)를 설명하기 위한 회로도이다.
도 5 를 참조하면, 위치 정보 반영부(440)는 제1 검출 신호(DET1)에 응답하여 발진 신호(OSC)를 코어 활성화 발진 신호(OSC_COR)로 출력하기 위한 제1 신호 전달부(TR1)와, 제2 검출 신호(DET2)에 응답하여 발진 신호(OSC)를 페리 활성화 발진 신호(OSC_PRI)로 출력하기 위한 제2 신호 전달부(TR2)를 구비한다. 여기서, 제1 신호 전달부(TR1)와 제2 신호 전달부(TR2)는 설계에 따라 달라질 수 있으며, 여기서는 NMOS 트랜지스터의 구성을 일례로 하였다.
다시 도 4 를 참조하면, 코어 영역(450)에 배치되는 다수의 펌핑부(460)는 코어 활성화 발진 신호(OSC_COR)에 응답하여 코어 펌핑 전압(VPP_COR)을 생성하고, 페리 영역(470)에 배치되는 다수의 펌핑부(480)는 페리 활성화 발진 신호(OSC_PRI)에 응답하여 페리 펌핑 전압(VPP_PRI)을 생성한다.
이하, 도 4 와 도 5 의 제2 실시예에 따른 펌핑 전압 생성 회로의 간단한 회로 동작을 살펴보기로 한다.
우선, 코어 전압 검출부(410)는 제1 기준 전압(V_REF1)과 코어 펌핑 전압(VPP_COR)을 비교하여 코어 펌핑 전압(VPP_COR)이 제1 기준 전압(V_REF1)에 대응하는 목표 전압보다 낮아지는 경우 제1 검출 신호(DET1)를 활성화시켜 출력한다. 페리 전압 검출부(420)는 제2 기준 전압(V_REF2)과 페리 펌핑 전압(VPP_PRI)을 비교하여 페리 펌핑 전압(VPP_PRI)이 제2 기준 전압(V_REF2)에 대응하는 목표 전압보다 낮아지는 경우 제2 검출 신호(DET2)를 활성화시켜 출력한다. 이어서, 공통 발진부(430)는 제1 및 제2 검출 신호(DET1, DET2)에 응답하여 발진 동작을 통해 발진 신호(OSC)를 생성하고, 위치 정보 반영부(440)는 제1 및 제2 검출 신호(DET1, DET2)에 응답하여 발진 신호(OSC)를 코어 활성화 발진 신호(OSC_COR) 및 페리 활성화 발진 신호(OSC_PRI)로 출력한다.
한편, 코어 영역(450)에 배치되는 다수의 펌핑부(460)와, 페리 영역(470)에 배치되는 다수의 펌핑부(470)는 각각에 입력되는 코어 활성화 발진 신호(OSC_COR)와 페리 활성화 발진 신호(OSC_PRI)에 응답하여 펌핑 동작을 수행한다. 이때, 코어 활성화 발진 신호(OSC_COR)와 페리 활성화 발진 신호(OSC_PRI) 각각은 발진 신호(OSC)를 기초하여 생성되며, 이 발진 신호(OSC)는 제1 및 제2 검출 신호(DET1, DET2)에 응답하여 활성화된다. 다시 말하면, 코어 영역(450)에 배치된 다수의 펌핑부(460)는 제1 검출 신호(DET1)에 응답하여 펌핑 동작을 수행하고, 페리 영역(470)에 배치된 다수의 펌핑부(480)는 제2 검출 신호(DET2)에 응답하여 펌핑 동작을 수행한다. 이는 제1 및 제2 검출 신호(DET1, DET2)를 이용하여 해당 영역의 다수의 펌핑부를 제어할 수 있음을 의미하며, 제1 및 제2 검출 신호(DET1, DET2)가 해당 영역의 위치 정보를 가지고 있음을 의미한다.
본 발명의 제2 실시예에 따른 펌핑 전압 생성 회로는 코어 영역(450)에 배치되는 다수의 펌핑부(460)와, 페리 영역(470)에 배치되는 다수의 펌핑부(480)에 대응하는 1 개의 공통 발진부(430)를 구비하고 있으며, 해당 영역에 대응하는 위치 정보를 생성하기 위한 코어 전압 검출부(410)와 페리 전압 검출부(420)를 구비한다. 또한, 발진 신호(OSC)에 코어 영역(450)과 페리 영역(470)에 대한 위치 정보를 반영하기 때문에 해당 영역의 다수의 펌핑부(460, 480) 각각에 코어 활성화 발진 신호(OSC_COR)와 페리 활성화 발진 신호(OSC_PRI) 이외에 별도의 신호를 입력하지 않더라도 펌핑 동작을 제어하는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예에 따른 펌핑 전압 생성 회로는 다수의 펌핑부의 활성화 동작을 제어하는데 있어서 펌핑 동작시 사용되는 발진 신호를 이용하는 것이 가능하다. 따라서, 다수의 펌핑부의 활성화 동작을 제어하기 위한 별도의 신호가 입력되지 않아도 되며, 이는 곧 이를 전달하기 위한 전송 라인을 별도로 설계하지 않아도 됨을 의미한다. 또한, 발진 회로를 공통으로 사용하는 것이 가능하기 때문에, 그에 대응하는 회로 면적을 줄여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
310 : 공통 발진부 320 : 모드 정보 반영부
330 : 코어 영역 331 : 스탠바이 펌핑부
332 : 액티브 펌핑부 340 : 페리 영역
341 : 스탠바이 펌핑부 342 : 액티브 펌핑부

Claims (20)

  1. 발진 신호에 활성화 정보를 반영하여 다수의 활성화 발진 신호 중 적어도 하나의 활성화 발진 신호를 출력하기 위한 정보 반영부; 및
    상기 다수의 활성화 발진 신호 각각에 응답하여 펌핑 동작을 통해 펌핑 전압을 생성하기 위한 다수의 펌핑부를 구비하고,
    상기 다수의 활성화 발진 신호는 상기 활성화 정보에 응답하여 활성화되는 것을 특징으로 하는 펌핑 전압 생성 회로.
  2. [청구항 2은(는) 설정등록료 납부시 포기되었습니다.]
    제1항에 있어서,
    상기 다수의 펌핑부에 대응하고, 상기 발진 신호를 생성하기 위한 공통 발진부를 더 구비하는 펌핑 전압 생성 회로.
  3. [청구항 3은(는) 설정등록료 납부시 포기되었습니다.]
    제1항에 있어서,
    상기 다수의 펌핑부는 각각 서로 다른 위치에 배치되고, 상기 활성화 정보는 상기 다수의 펌핑부 각각의 위치 정보를 포함하는 것을 특징으로 하는 펌핑 전압 생성 회로.
  4. 삭제
  5. 액티브 동작 모드와 스탠바이 동작 모드를 가지는 반도체 장치에 있어서,
    상기 액티브 동작 모드와 상기 스탠바이 동작 모드에 대응하는 동작 모드 정보를 발진 신호에 반영하여 다수의 활성화 발진 신호 중 적어도 하나의 활성화 발진 신호를 출력하기 위한 모드 정보 반영부; 및
    상기 다수의 활성화 발진 신호 각각에 응답하여 펌핑 동작을 통해 펌핑 전압을 생성하기 위한 다수의 펌핑부를 구비하고,
    상기 다수의 활성화 발진 신호는 상기 동작 모드 정보에 응답하여 활성화되는 것을 특징으로 하는 반도체 장치.
  6. [청구항 6은(는) 설정등록료 납부시 포기되었습니다.]
    제5항에 있어서,
    상기 다수의 펌핑부는,
    상기 스탠바이 동작 모드에서 스탠바이 펌핑 전압을 생성하기 위한 스탠바이 펌핑부; 및
    상기 액티브 동작 모드에서 액티브 펌핑 전압을 생성하기 위한 액티브 펌핑부를 구비하는 것을 특징으로 하는 반도체 장치.
  7. [청구항 7은(는) 설정등록료 납부시 포기되었습니다.]
    제5항에 있어서,
    상기 다수의 펌핑부 중 일부 펌핑부는 코어 영역에 배치되고, 나머지 펌핑부는 페리 영역에 배치되는 것을 특징으로 하는 반도체 장치.
  8. [청구항 8은(는) 설정등록료 납부시 포기되었습니다.]
    제5항에 있어서,
    상기 다수의 펌핑부는 동일한 출력단을 가지는 것을 특징으로 하는 반도체 장치.
  9. [청구항 9은(는) 설정등록료 납부시 포기되었습니다.]
    제5항에 있어서,
    상기 다수의 펌핑부에 대응하고, 상기 발진 신호를 생성하기 위한 공통 발진부를 더 구비하는 반도체 장치.
  10. [청구항 10은(는) 설정등록료 납부시 포기되었습니다.]
    제9항에 있어서,
    상기 펌핑 전압과 예정된 목표 전압을 비교하고 그 결과를 상기 공통 발진부로 전달하기 위한 전압 검출부를 더 구비하는 반도체 장치.
  11. 삭제
  12. 제1 영역에 배치되고, 제1 활성화 발진 신호에 응답하여 펌핑 동작을 수행하는 제1 펌핑부;
    제2 영역에 배치되고, 제2 활성화 발진 신호에 응답하여 펌핑 동작을 수행하는 제2 펌핑부; 및
    상기 제1 및 제2 영역에 대응하는 위치 정보를 발진 신호에 반영하여 상기 제1 및 제2 활성화 발진 신호를 출력하기 위한 위치 정보 반영부
    를 구비하는 펌핑 전압 생성 회로.
  13. [청구항 13은(는) 설정등록료 납부시 포기되었습니다.]
    제12항에 있어서,
    상기 제1 및 제2 펌핑부는 서로 다른 출력단을 가지는 것을 특징으로 하는 펌핑 전압 생성 회로.
  14. [청구항 14은(는) 설정등록료 납부시 포기되었습니다.]
    제12항에 있어서,
    상기 제1 및 제2 펌핑부에 대응하고, 상기 발진 신호를 생성하기 위한 공통 발진부를 더 구비하는 펌핑 전압 생성 회로.
  15. [청구항 15은(는) 설정등록료 납부시 포기되었습니다.]
    제12항에 있어서,
    상기 제1 펌핑부는 제1 펌핑 전압을 생성하고, 상기 제2 펌핑부는 제2 펌핑 전압을 생성하는 것을 특징으로 하는 펌핑 전압 생성 회로.
  16. [청구항 16은(는) 설정등록료 납부시 포기되었습니다.]
    제15항에 있어서,
    상기 제1 펌핑 전압과 제1 기준 전압을 비교하여 제1 검출 신호로 출력하기 위한 제1 전압 검출부; 및
    상기 제2 펌핑 전압과 제2 기준 전압을 비교하여 제2 검출 신호로 출력하기 위한 제2 전압 검출부를 더 구비하는 펌핑 전압 생성 회로.
  17. [청구항 17은(는) 설정등록료 납부시 포기되었습니다.]
    제16항에 있어서,
    상기 위치 정보는 상기 제1 및 제2 검출 신호를 포함하는 것을 특징으로 하는 펌핑 전압 생성 회로.
  18. [청구항 18은(는) 설정등록료 납부시 포기되었습니다.]
    제16항에 있어서,
    상기 제1 활성화 발진 신호는 상기 제1 검출 신호에 응답하여 활성화되고, 상기 제2 활성화 발진 신호는 상기 제2 검출 신호에 응답하여 활성화되는 것을 특징으로 하는 펌핑 전압 생성 회로.
  19. [청구항 19은(는) 설정등록료 납부시 포기되었습니다.]
    제12항에 있어서,
    상기 제1 및 제2 활성화 발진 신호는 상기 위치 정보에 응답하여 활성화되는 것을 특징으로 하는 펌핑 전압 생성 회로.
  20. [청구항 20은(는) 설정등록료 납부시 포기되었습니다.]
    제12항에 있어서,
    상기 위치 정보 반영부는,
    상기 위치 정보에 응답하여 상기 발진 신호를 상기 제1 활성화 발진 신호로 출력하기 위한 제1 신호 전달부; 및
    상기 위치 정보에 응답하여 상기 발진 신호를 상기 제2 활성화 발진 신호로 출력하기 위한 제2 신호 전달부를 구비하는 것을 특징으로 하는 펌핑 전압 생성 회로.
KR1020110139430A 2011-12-21 2011-12-21 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치 KR101792737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139430A KR101792737B1 (ko) 2011-12-21 2011-12-21 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139430A KR101792737B1 (ko) 2011-12-21 2011-12-21 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130071937A KR20130071937A (ko) 2013-07-01
KR101792737B1 true KR101792737B1 (ko) 2017-11-03

Family

ID=48986806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139430A KR101792737B1 (ko) 2011-12-21 2011-12-21 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR101792737B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216033B1 (ko) 1994-07-18 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 저소비전력으로 안정되게 낮은 전원전압하에서 동작하는 반도체기억장치
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
US7023754B2 (en) 2002-06-19 2006-04-04 Renesas Technology Corp. Semiconductor device having standby mode and active mode
KR100680503B1 (ko) 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100846392B1 (ko) 2006-08-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 장치
KR100897295B1 (ko) 2007-12-13 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 벌크 바이어스 전압 생성 회로
KR100995664B1 (ko) 2009-02-02 2010-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
US7940094B2 (en) 2008-12-26 2011-05-10 Fujitsu Semiconductor Limited Semiconductor start control device, method, and system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216033B1 (ko) 1994-07-18 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 저소비전력으로 안정되게 낮은 전원전압하에서 동작하는 반도체기억장치
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
US7023754B2 (en) 2002-06-19 2006-04-04 Renesas Technology Corp. Semiconductor device having standby mode and active mode
KR100680503B1 (ko) 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100846392B1 (ko) 2006-08-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 장치
KR100897295B1 (ko) 2007-12-13 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 벌크 바이어스 전압 생성 회로
US7940094B2 (en) 2008-12-26 2011-05-10 Fujitsu Semiconductor Limited Semiconductor start control device, method, and system
KR100995664B1 (ko) 2009-02-02 2010-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로

Also Published As

Publication number Publication date
KR20130071937A (ko) 2013-07-01

Similar Documents

Publication Publication Date Title
US20090016142A1 (en) Semiconductor memory device, and method of controlling the same
US6996023B2 (en) Semiconductor memory device capable of reducing current consumption in active mode
KR100295042B1 (ko) 대기전류감소기능을갖는동기식디램반도체장치
JP2008098774A (ja) 半導体集積回路装置
US7183838B2 (en) Semiconductor device having internal power supply voltage dropping circuit
US6735142B1 (en) Power-up control circuit with a power-saving mode of operation
KR100886628B1 (ko) 반도체 장치의 내부전압 생성회로
US20070086249A1 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
US7154806B2 (en) Circuit for controlling differential amplifiers in semiconductor memory devices
KR20000045395A (ko) 고전압 발생기
KR20160048165A (ko) 전자 시스템의 전력 공급 시퀀스의 경쟁 방지
KR101792737B1 (ko) 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치
KR100870424B1 (ko) 내부 전압 생성 회로
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
KR20110000223A (ko) 구동제어회로 및 내부전압 생성회로
KR100784890B1 (ko) 반도체 메모리 장치의 내부 전압 제어 회로 및 방법
US20220084562A1 (en) Semiconductor device for stable control of power-down mode
KR100612952B1 (ko) 전력소모를 줄인 동기식 반도체메모리소자
KR100623615B1 (ko) 내부전원 공급장치를 구비하는 반도체메모리소자
KR100728555B1 (ko) 반도체 집적 회로의 파워 업 신호 공급 장치
KR100806605B1 (ko) 반도체메모리장치의 내부전원전압발생회로
US20080159047A1 (en) Internal voltage generation circuit
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR20080033017A (ko) 반도체 메모리 장치의 내부전압 발생기
KR100265609B1 (ko) 주기변환형 고전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant