TW201933039A - 資料儲存決定裝置 - Google Patents

Abstract

一種資料儲存決定裝置包含一開關模組、一信號產生模組及一控制模組。當一電源供應模組異常斷電時，該開關模組受一第一控制信號控制而持續於一段預定時間輸出一輸出電力來作為一第一電力，該信號產生模組回應該第一電力及該輸出電力而持續運作，並根據一通知信號及該輸出電力產生一觸發信號及一第二控制信號，該控制模組用來產生該第一控制信號，且回應該第二控制信號而持續運作，並根據其偵測一記憶體模組所得到的一偵測結果及該觸發信號來產生一控制信號輸出來控制該記憶體模組如何儲存其當前所收到的資料。

Description

資料儲存決定裝置

本發明是有關於一種裝置，特別是指一種資料儲存決定裝置。

現有電腦系統包含一電源供應模組、一電連接該電源供應模組的複雜可程式邏輯裝置（Complex Programmable Logic Device，CPLD）、一具有一揮發性記憶體及一非揮發性記憶體的記憶體模組、一電連接在該CPLD與該記憶體模組之間的控制模組及其它必要元件。

該電源供應模組以一可插拔的方式電連接至一供應一輸入電力的電源，並根據該輸入電力供電至該電腦系統中的所有元件。該CPLD用以偵測該電源供應模組是否有接收到該輸入電力，並據以產生一觸發信號，且將該觸發信號傳輸至該控制模組。若該電源供應模組有接收到該輸入電力（即，該電源供應模組電連接至該電源且能夠正常供電），則該觸發信號位於一高邏輯準位（即，高電位）；若該電源供應模組未接收到該輸入電力（即，該電源供應模組未電連接至該電源且該電源供應模組遭異常斷電），則該觸發信號位於一低邏輯準位（即，低電位），此時，該控制模組根據該觸發信號產生一控制信號輸出，且將該控制信號輸出傳輸至該記憶體模組，以致該記憶體模組根據該控制信號輸出而將其該揮發性記憶體當前所收到的資料（如，來自該電腦系統中的一中央處理器）儲存至該非揮發性記憶體中。

在上述結構中，該CPLD是由英特爾（Intel）公司的研發人員將相關程式寫入一個特定晶片內而製成，且該CPLD的成本及販售費用相當昂貴，導致現有電腦系統具有較高成本。因此，現有電腦系統仍有改進的空間。

因此，本發明之目的，即在提供一種能夠克服先前技術缺點之資料儲存決定裝置。

於是，本發明資料儲存決定裝置適用於一電腦系統，該電腦系統包括一包括第一及第二記憶體單元二者其中之一的記憶體模組，及一根據一交流的輸入電力產生一直流的輸出電力的電源供應模組，該電源供應模組還用來產生一指示其自身是否接收到該輸入電力的通知信號，當該電源供應模組遭異常斷電時，該通知信號位於一指示該電源供應模組未接收到該輸入電力的低邏輯準位，且該資料儲存決定裝置根據該輸出電力及該通知信號產生一控制信號輸出來控制該記憶體模組如何儲存其當前所收到的資料。該資料儲存決定裝置包含一開關模組、一信號產生模組及一控制模組。

該開關模組接收一第一控制信號，且用於電連接該電源供應模組以接收該輸出電力，當該電源供應模組異常斷電時，該開關模組受該第一控制信號控制而持續於一段預定時間輸出該輸出電力來作為一第一電力。

該信號產生模組電連接該開關模組及該電源供應模組，以接收來自該開關模組的該第一電力，及來自該電源供應模組的該輸出電力及該通知信號，當該電源供應模組異常斷電時，該信號產生模組回應該第一電力及該輸出電力而持續運作，並根據該通知信號及該輸出電力產生一相關於該通知信號的觸發信號，及產生一第二控制信號。

該控制模組用來產生該第一控制信號，且電連接在該信號產生模組及該記憶體模組間，偵測該記憶體模組是包括該第一記憶體單元還是該第二記憶體單元以得到一偵測結果，並接收來自該信號產生模組的該觸發信號及該第二控制信號，當該電源供應模組異常斷電時，該控制模組回應該第二控制信號而持續運作，並根據該偵測結果及該觸發信號產生該控制信號輸出，並將該控制信號輸出傳輸至該記憶體模組。

本發明之功效在於：該開關模組及該信號產生模組是以硬體電路的架構實施，該電源供應模組、該開關模組及該信號產生模組相配合可取代習知技術所提的一複雜可程式邏輯裝置，且該電源供應模組、該開關模組及該信號產生模組的總製造成本僅為該複雜可程式邏輯裝置的一半，使得根據該資料儲存決定裝置所組成的該電腦系統相較於現有電腦系統具有較低的成本。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

＜第一實施態樣＞

參閱圖1，本發明資料儲存決定裝置1的一實施例適用於一電腦系統2，用以在該電腦系統2斷電時決定資料如何儲存。

該電腦系統2包括一包括一第一記憶體單元211及一第二記憶體單元（圖未示）二者其中之一的記憶體模組21、一電源供應模組22及其它必要元件（圖未示，且其為本技術領域中具有一般知識者所熟知，在此省略不贅述）。在此實施例中，該記憶體模組21包括該第一記憶體單元211，且該第一記憶體單元211為一非揮發性雙列直插式記憶體模組（Non-Volatile Dual In-line Memory Module，NVDIMM）。該第一記憶體單元211具有一揮發性記憶體（圖未示）及一非揮發性記憶體（圖未示）。當該電源供應模組22未遭異常斷電（即，該電源供應模組22電連接至一電源且能夠正常供電）且該電腦系統2正常運作時，該電腦系統2主要是將資料儲存至該第一記憶體單元211的該揮發性記憶體中。該電源供應模組22以一可插拔的方式電連接至該供應一交流的輸入電力Vin的電源（圖未示），並根據該輸入電力Vin產生一直流的輸出電力Vo。該電源供應模組22還用來產生一指示其自身是否接收到該輸入電力Vin的通知信號D1。當該電源供應模組22遭異常斷電時（即，該電源供應模組22未電連接至該電源），該通知信號D1指示該電源供應模組22未接收到該輸入電力Vin（即，該通知信號D1位於一低邏輯準位（即，邏輯〝0〞準位）），此時，該電源供應模組22根據其自身內部電路板上各元件的殘存電力來持續產生該輸出電力Vo，以致該資料儲存決定裝置1得以根據該輸出電力Vo及該通知信號D1產生一控制信號輸出Cout來控制該第一記憶體單元211將其該揮發性記憶體當前所收到的資料儲存至該第一記憶體單元211的該非揮發性記憶體中。

本實施例該資料儲存決定裝置1包含一開關模組4、一信號產生模組5及一控制模組6。

該開關模組4接收一第一控制信號C1，且用於電連接該電源供應模組22以接收該輸出電力Vo。當該第一控制信號C1位於一高邏輯準位時（即，邏輯〝1〞準位），該開關模組4受該第一控制信號C1控制而將該輸出電力Vo輸出並作為一第一電力V1。當該第一控制信號C1位於該低邏輯準位時，該開關模組4受該第一控制信號C1控制而不輸出為該輸出電力Vo的該第一電力V1。在此實施例中，該開關模組4的實施如圖2所示。

該信號產生模組5電連接該控制模組6、該開關模組4、及該電源供應模組22。當該信號產生模組5接收到來自該開關模組4的該第一電力V1，來自該電源供應模組22的該輸出電力Vo及該通知信號D1時，該信號產生模組5回應該第一電力V1及該輸出電力Vo而運作，並至少根據該通知信號D1及該輸出電力Vo，產生一相關於該通知信號D1的觸發信號Ts，及一第二控制信號C2。此外，該信號產生模組5還接收一延遲選擇信號Ds，且該記憶體模組21還受控於該延遲選擇信號Ds。

進一步參閱圖3，在此實施例中，該信號產生模組5包括一信號產生單元51、一切換單元52、一延遲單元53、一邏輯閘單元54及一電力調整單元55。

該信號產生單元51電連接該電源供應模組22及該開關模組4。當該信號產生單元51接收到來自該電源供應模組22的該輸出電力Vo與該通知信號D1，及接收到來自該開關模組4的該第一電力V1時，該信號產生單元51回應該第一電力V1及該輸出電力Vo而運作，並根據該輸出電力Vo及該通知信號D1產生該觸發信號Ts及一切換信號S1。該切換信號S1的相位反相於該通知信號D1的相位。在此實施例中，該信號產生單元51包括第一及第二反相器511、512，與第一及第二正反器513、514。該等第一及第二正反器513、514各自為一D型正反器。

該第一反相器511電連接該電源供應模組22以接收該通知信號D1，並根據該通知信號D1產生一反相信號Rs。該反相信號Rs的相位反相於該通知信號D1的相位。

該第一正反器513具有一接收該輸出電力Vo的資料輸入端D、一電連接該第一反相器511以接收該反相信號Rs的時脈輸入端CLK、一電連接該開關模組4以接收該第一電力V1的電源輸入端VCC及一非反相資料輸出端Q。該第一正反器513根據該輸出電力Vo、該反相信號Rs及該第一電力V1，在其該非反相資料輸出端Q，產生一脈波信號Ps。

該第二反相器512電連接該第一正反器513之該非反相資料輸出端Q以接收該脈波信號Ps，並根據該脈波信號Ps產生該觸發信號Ts，該觸發信號Ts的相位反相於該脈波信號Ps的相位。在此實施例中，該第二反相器512的實施如圖4所示，該觸發信號Ts包括一觸發信號部分Ts1，及一中斷信號部分SMI，該觸發信號部分Ts1的相位與該中斷信號部分SMI的相位相同。

該第二正反器514具有彼此電連接並接收該輸出電力Vo的一資料輸入端D與一電源輸入端VCC、一電連接該第一正反器513之該非反相資料輸出端Q以接收該脈波信號Ps的時脈輸入端CLK及一非反相資料輸出端Q。該第二正反器514根據該輸出電力Vo及該脈波信號Ps，在該非反相資料輸出端Q，產生該切換信號S1。

該延遲單元53接收該延遲選擇信號Ds，且電連接該電源供應模組22以接收該通知信號D1，並根據該通知信號D1及該延遲選擇信號Ds產生一延遲信號輸出Do。進一步參閱圖5，在此實施例中，該延遲單元53包括第一及第二延遲電路531、532，及一切換電路533。

該第一延遲電路531電連接該電源供應模組22以接收該通知信號D1，並將該通知信號D1延遲一第一時間而產生一第一延遲信號De1。該第二延遲電路532電連接該電源供應模組22以接收該通知信號D1，並將該通知信號D1延遲一第二時間而產生一第二延遲信號De2。在此實施例中，該第一時間為600us，該第二時間為15ms。

該切換電路533接收該延遲選擇信號Ds，且電連接該等第一與第二延遲電路531、532以分別接收該等第一與第二延遲信號De1、De2，並據以產生該延遲信號輸出Do。該切換電路533根據該延遲選擇信號Ds來操作，當該延遲選擇信號Ds位於該高邏輯準位時，該第一延遲信號De1作為該延遲信號輸出Do，當該延遲選擇信號Ds位於該低邏輯準位時，該第二延遲信號De2作為該延遲信號輸出Do。

該邏輯閘單元54電連接該延遲單元53及該電源供應模組22以分別接收該延遲信號輸出Do及該通知信號D1，並根據該延遲信號輸出Do及該通知信號D1產生一輸出信號Os。在此實施例中，該邏輯閘單元54為一反閘單元。

該電力調整單元55電連接該電源供應模組22及該邏輯閘單元54，接收分別來自該電源供應模組22及該邏輯閘單元54的該輸出電力Vo及該輸出信號Os，並根據該輸出電力Vo及該輸出信號Os產生該電力調整信號Pa。在此實施例中，該電力調整單元55為一包括多個依序串接的變壓器的現有組件，當該輸出信號Os位於該高邏輯準位時，該等變壓器根據該輸出電力Vo依序於不同時序分別開始產生多個彼此具有不同電位的電壓信號供給該電腦系統2中的相關元件，且最後被產生並輸出的一電壓信號指示電源時序已完成並作為該電力調整信號Pa。當該輸出信號Os位於該低邏輯準位時，該等變壓器依序於不同時序分別停止供應該等電壓信號給該電腦系統2中的相關元件。

該切換單元52電連接該第二正反器514之該非反相資料輸出端Q、該電源供應模組22及該電力調整單元55以分別接收該切換信號S1、該輸出電力Vo及該電力調整信號Pa，並據以產生該第二控制信號C2。該切換單元52根據該切換信號S1來操作，當該切換信號S1位於該高邏輯準位時（即，該電源供應模組22異常斷電），該切換單元52根據該切換信號S1而將該輸出電力Vo輸出並作為該第二控制信號C2，當該切換信號S1位於該低邏輯準位時，該切換單元52根據該切換信號S1而將該電力調整信號Pa輸出並作為該第二控制信號C2。

該控制模組6用來產生並輸出該第一控制信號C1至該開關模組4，且電連接在該信號產生模組5及該記憶體模組21間，偵測該記憶體模組21以得到一指示該記憶體模組21是包括該第一記憶體單元211還是該第二記憶體單元的偵測結果D2，並接收來自該信號產生模組5的該觸發信號Ts及該第二控制信號C2。該控制模組6根據該偵測結果D2產生該延遲選擇信號Ds，並將該延遲選擇信號Ds輸出至該延遲單元53的該切換電路533及該第一記憶體單元211。當該電源供應模組22遭異常斷電時，該控制模組6回應該第二控制信號C2而持續運作，並根據該偵測結果D2及該觸發信號Ts產生該控制信號輸出Cout，且將該控制信號輸出Cout傳輸至該第一記憶體單元211，以致該第一記憶體單元211根據該控制信號輸出Cout及該延遲選擇信號Ds將其內部的該揮發性記憶體當前所收到的資料儲存至其內部的該非揮發性記憶體中。在此實施例中，該控制模組6包括一處理單元61及一控制單元62。該控制單元62是以一平台路徑控制器（Platform Controller Hub，PCH）來實施。

該處理單元61用來電連接該記憶體模組21，且當該電腦系統2被開機時，該處理單元61偵測該記憶體模組21的類型，以產生該偵測結果D2。在此實施例中，該偵測結果D2指示該記憶體模組21包括該第一記憶體單元211。

該控制單元62電連接該處理單元61及該信號產生模組5，且用來產生該第一控制信號C1（在該電腦系統2是進行正常開機時，該控制單元62根據其所接收之一開機訊號（圖未示）產生具有該高邏輯準位的該第一控制信號C1，而當該電腦系統2是進行正常關機時，該處理單元61通知該控制單元62產生具有該低邏輯準位的該第一控制信號C1）。當該控制單元62接收到來自該處理單元61的該偵測結果D2、來自該信號產生模組5的該觸發信號Ts與該第二控制信號C2時，該控制單元62根據該偵測結果D2產生該延遲選擇信號Ds，且當該電源供應模組22遭異常斷電時，該控制單元62回應該第二控制信號C2而持續運作，並根據該偵測結果D2及該觸發信號Ts產生一第一掉電通知信號Pd1及該控制信號輸出Cout，且將該第一掉電通知信號Pd1及該控制信號輸出Cout分別傳輸至該處理單元61及該第一記憶體單元211。當該處理單元61接收到該第一掉電通知信號Pd1時，該處理單元61還根據該第一掉電通知信號Pd1控制該第一記憶體單元211進入一省電模式。

參閱圖6，說明該資料儲存決定裝置1操作時相關信號的時序。參數t0、t1、t2為時間點，參數t3為一段預定時間。

時間點t0~時間點t1：

進一步參閱圖1、圖3及圖5，該電源供應模組22未遭異常斷電且該電腦系統2及該資料儲存決定裝置1被啟動並進行正常開機的相關操作。因正常開機的相關操作為熟悉本技術領域之通常知識者所熟知，故於此不贅述。需說明的是，在此階段，該切換信號S1位於該低邏輯準位，該切換單元52將該電力調整信號Pa作為該第二控制信號C2。該處理單元61偵測該記憶體模組21是包括該第一記憶體單元211還是該第二記憶體單元來得到該偵測結果D2，使得該控制單元62根據該偵測結果D2產生該延遲選擇信號Ds（相關於用來選擇當該電源供應模組22遭異常斷電時，該電力調整單元55會持續輸出該等電壓信號之時間區間的長度），並且該切換電路533根據該延遲選擇信號Ds來操作並產生該延遲信號輸出Do。舉例來說，在此實施例中，該記憶體模組21屬於該第一記憶體單元211，該偵測結果D2及該延遲選擇信號Ds位於該高邏輯準位（當該記憶體模組21不屬於該第一記憶體單元211時，該偵測結果D2及該延遲選擇信號Ds位於該低邏輯準位），因此，固定將該第一延遲信號De1作為該延遲信號輸出Do（即，當該電源供應模組22遭異常斷電時，該電力調整單元55會持續輸出該等電壓信號的時間為600us）

時間點t1：該電源供應模組22遭異常斷電。

該通知信號D1從該高邏輯準位轉換成該低邏輯準位（即，該電源供應模組22未接收到該輸入電力Vin且異常斷電）。

時間點t1~時間點t2：

此時，該電源供應模組22會受其自身內部電路板上具有殘餘電力的至少一元件進行放電而持續輸出該輸出電力Vo。該第一控制信號C1持續於該段預定時間t3位於該高邏輯準位，使得該開關模組4持續於該段預定時間t3輸出該第一電力V1來致能該第一正反器513，以致該第一正反器513產生該脈波信號Ps，且該脈波信號Ps從該低邏輯準位轉換成該高邏輯準位的上緣觸發，會促使該切換信號S1也跟著從該低邏輯準位轉換成該高邏輯準位，以致該切換單元52將該輸出電力Vo作為該第二控制信號C2，而該觸發信號Ts從該高邏輯準位轉換成該低邏輯準位（即，該信號產生模組5回應該第一電力V1及該輸出電力Vo而持續運作）。如此一來，該控制單元62根據該觸發信號Ts而得知該電源供應模組22遭異常斷電，並產生該控制信號輸出Cout及該第一掉電通知信號Pd1，使得該處理單元61根據該第一掉電通知信號Pd1控制該第一記憶體單元211進入該省電模式，且該第一記憶體單元21被該延遲選擇信號Ds致能，並根據該控制信號輸出Cout來將其內部該揮發性記憶體當前所收到的資料儲存至其內部該非揮發性記憶體中。

需說明的是，當該電源供應模組22未遭異常斷電（即，該電源供應模組22所輸出的該通知信號D1位於該高邏輯準位），且該電腦系統2是進行正常關機時，該處理單元61會先接收到一關機指令並通知該控制單元62，使得該控制單元62先將該第一控制信號C1從該高邏輯準位轉換成該低邏輯準位，以致該開關模組4停止輸出該第一電力V1來致能該第一正反器513。如此一來，該信號產生模組5所產生的該觸發信號Ts不會從該高邏輯準位轉換成該低邏輯準位，進而可避免該控制模組6產生該控制信號輸出Cout。

＜第二實施態樣＞

參閱圖7，本發明該資料儲存決定裝置1的第二實施態樣與該第一實施態樣相似，二者不同之處在於：該記憶體模組21包括該第二記憶體單元212；該處理單元61所產生的該偵測結果D2指示該記憶體模組21為該第二記憶體單元212；該控制單元62沒有產生該控制信號輸出Cout；當該電源供應模組22遭異常斷電時，該控制單元62回應該第二控制信號C2而持續運作，並根據該偵測結果D2及該觸發信號Ts產生一第二掉電通知信號Pd2，且將該第二掉電通知信號Pd2傳輸至該處理單元61，以致該處理單元61根據該第二掉電通知信號Pd2產生該控制信號輸出Cout，並將該控制信號輸出Cout傳輸至該第二記憶體單元212，使得該第二記憶體單元212根據該控制信號輸出Cout而將其當前所收到的資料儲存至其內部的一非揮發性記憶體（圖未示）中。在此實施例中，該第二記憶體單元212為一Apache Pass記憶體單元。

綜上所述，該開關模組4及該信號產生模組5是以硬體電路的架構實施，藉由該電源供應模組22所提供的該通知指令D1與本實施例的該開關模組4及該信號產生模組5相配合可取代習知技術所提的一複雜可程式邏輯裝置，且該電源供應模組22、該開關模組4及該信號產生模組5的總製造成本僅為該複雜可程式邏輯裝置的一半，如此一來，根據本實施例的該資料儲存決定裝置1所組成的該電腦系統2相較於現有電腦系統具有較低的成本。

惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

1‧‧‧資料儲存決定裝置

2‧‧‧電腦系統

21‧‧‧記憶體模組

211‧‧‧第一記憶體單元

212‧‧‧第二記憶體單元

22‧‧‧電源供應模組

4‧‧‧開關模組

5‧‧‧信號產生模組

51‧‧‧信號產生單元

511‧‧‧第一反相器

512‧‧‧第二反相器

513‧‧‧第一正反器

514‧‧‧第二正反器

52‧‧‧切換單元

53‧‧‧延遲單元

531‧‧‧第一延遲電路

532‧‧‧第二延遲電路

533‧‧‧切換電路

54‧‧‧邏輯閘單元

55‧‧‧電力調整單元

6‧‧‧控制模組

61‧‧‧處理單元

Ts‧‧‧觸發信號

Ts1‧‧‧觸發信號部分

t0~t2‧‧‧時間點

t3‧‧‧段預定時間

62‧‧‧控制單元

C1‧‧‧第一控制信號

C2‧‧‧第二控制信號

Cout‧‧‧控制信號輸出

CLK‧‧‧時脈輸入端

D‧‧‧資料輸入端

D1‧‧‧通知信號

D2‧‧‧偵測結果

De1‧‧‧第一延遲信號

De2‧‧‧第二延遲信號

Do‧‧‧延遲信號輸出

Ds‧‧‧延遲選擇信號

VCC‧‧‧電源輸入端

Os‧‧‧輸出信號

Pa‧‧‧電力調整信號

Pd1‧‧‧第一掉電通知信號

Pd2‧‧‧第二掉電通知信號

Ps‧‧‧脈波信號

Q‧‧‧非反相資料輸出端

Rs‧‧‧反相信號

S1‧‧‧切換信號

SMI‧‧‧中斷信號部分

V1‧‧‧第一電力

Vo‧‧‧輸出電力

Vin‧‧‧輸入電力

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明本發明資料儲存決定裝置之一實施例的一第一實施態樣； 圖2是一電路圖，說明該實施例之一開關模組； 圖3是一電路方塊圖，說明該實施例之一信號產生模組； 圖4是一電路圖，說明該實施例之該信號產生模組之一第二反相器； 圖5是一方塊圖，說明該實施例之該信號產生模組之一延遲單元； 圖6是一時序圖，說明該實施例的操作；及 圖7是一方塊圖，說明該實施例的一第二實施態樣。

Claims (8)

1. 一種資料儲存決定裝置，適用於一電腦系統，該電腦系統包括一包括第一及第二記憶體單元二者其中之一的記憶體模組，及一根據一交流的輸入電力產生一直流的輸出電力的電源供應模組，該電源供應模組還用來產生一指示其自身是否接收到該輸入電力的通知信號，當該電源供應模組遭異常斷電時，該通知信號位於一指示該電源供應模組未接收到該輸入電力的低邏輯準位，且該資料儲存決定裝置根據該輸出電力及該通知信號產生一控制信號輸出來控制該記憶體模組如何儲存其當前所收到的資料，該資料儲存決定裝置包含： 一開關模組，接收一第一控制信號，且用於電連接該電源供應模組以接收該輸出電力，當該電源供應模組異常斷電時，該開關模組受該第一控制信號控制而持續於一段預定時間輸出該輸出電力來作為一第一電力； 一信號產生模組，電連接該開關模組及該電源供應模組，以接收來自該開關模組的該第一電力，及來自該電源供應模組的該輸出電力及該通知信號，當該電源供應模組異常斷電時，該信號產生模組回應該第一電力及該輸出電力而持續運作，並根據該通知信號及該輸出電力產生一相關於該通知信號的觸發信號，及產生一第二控制信號；及 一控制模組，用來產生該第一控制信號，且電連接在該信號產生模組及該記憶體模組間，偵測該記憶體模組是包括該第一記憶體單元還是該第二記憶體單元以得到一偵測結果，並接收來自該信號產生模組的該觸發信號及該第二控制信號，且根據該偵測結果及該觸發信號產生該控制信號輸出，並將該控制信號輸出傳輸至該記憶體模組。
2. 如請求項1所述的資料儲存決定裝置，該記憶體模組包括該第一記憶體單元，其中，該控制模組包括： 一處理單元，用來電連接並偵測該記憶體模組的類型，以產生該偵測結果，該偵測結果指示該記憶體模組包括該第一記憶體單元；及 一控制單元，用來產生該第一控制信號，且電連接該處理單元及該信號產生模組，接收來自該處理單元的該偵測結果，及來自該信號產生模組的該觸發信號及該第二控制信號，當該電源供應模組異常斷電時，該控制單元回應該第二控制信號而持續運作，並根據該偵測結果及該觸發信號產生一第一掉電通知信號及該控制信號輸出，並將該第一掉電通知信號及該控制信號輸出分別傳輸至該處理單元及該第一記憶體單元； 其中，當該處理單元接收到該第一掉電通知信號時，該處理單元還根據該第一掉電通知信號控制該第一記憶體單元進入一省電模式。
3. 如請求項1所述的資料儲存決定裝置，該記憶體模組包括該第二記憶體單元，其中，該控制模組包括： 一處理單元，用來電連接並偵測該記憶體模組的類型，以產生該偵測結果，該偵測結果指示該記憶體模組包括該第二記憶體單元；及 一控制單元，用來產生該第一控制信號，且電連接該處理單元及該信號產生模組，接收來自該處理單元的該偵測結果，及來自該信號產生模組的該觸發信號及該第二控制信號，當該電源供應模組異常斷電時，該控制單元回應該第二控制信號而持續運作，並根據該偵測結果及該觸發信號產生一第二掉電通知信號，且將該第二掉電通知信號傳輸至該處理單元，以致該處理單元根據該第二掉電通知信號產生該控制信號輸出，並將該控制信號輸出傳輸至該第二記憶體單元。
4. 如請求項1所述的資料儲存決定裝置，其中，該控制模組還根據該偵測結果產生一延遲選擇信號，並將該延遲選擇信號輸出至該信號產生模組，該信號產生模組包括： 一信號產生單元，電連接該電源供應模組及該開關模組，接收來自該電源供應模組的該輸出電力與該通知信號，及接收來自該開關模組的該第一電力，當該電源供應模組異常斷電時，該信號產生單元回應該第一電力及該輸出電力而持續運作，並根據該輸出電力及該通知信號產生該觸發信號及一切換信號，該切換信號的相位反相於該通知信號的相位； 一延遲單元，電連接該控制模組及該電源供應模組以分別接收該延遲選擇信號及該通知信號，並根據該通知信號及該延遲選擇信號產生一延遲信號輸出； 一邏輯閘單元，電連接該延遲單元及該電源供應模組以分別接收該延遲信號輸出及該通知信號，並根據該延遲信號輸出及該通知信號產生一輸出信號； 一電力調整單元，電連接該邏輯閘單元及該電源供應模組以分別接收該輸出信號及該輸出電力，並根據該輸出電力及該輸出信號產生一電力調整信號；及 一切換單元，電連接該電力調整單元、該信號產生單元及該電源供應模組以分別接收該電力調整信號、該切換信號及該輸出電力，並據以產生該第二控制信號，該切換單元根據該切換信號來操作，當該電源供應模組異常斷電時，該輸出電力作為該第二控制信號，當該電源供應模組未異常斷電時，該電力調整信號作為該第二控制信號。
5. 如請求項4所述的資料儲存決定裝置，其中，該延遲單元包括： 一第一延遲電路，電連接該偵測模組以接收該通知信號，並將該通知信號延遲一第一時間而產生一第一延遲信號； 一第二延遲電路，電連接該偵測模組以接收該通知信號，並將該通知信號延遲一第二時間而產生一第二延遲信號；及 一切換電路，電連接該控制模組，及該等第一與第二延遲電路，接收分別來自該控制模組及該等第一與第二延遲電路的該延遲選擇信號及該等第一與第二延遲信號，並據以產生該延遲信號輸出，該切換電路根據該延遲選擇信號來操作，當該延遲選擇信號位於一高邏輯準位時，該第一延遲信號作為該延遲信號輸出，當該延遲選擇信號位於一低邏輯準位時，該第二延遲信號作為該延遲信號輸出。
6. 如請求項4所述的資料儲存決定裝置，其中，該邏輯閘單元為一反閘單元。
7. 如請求項4所述的資料儲存決定裝置，其中，該信號產生單元包括： 一第一反相器，電連接該電源供應模組以接收該通知信號，並根據該通知信號產生一反相信號，該反相信號的相位反相於該通知信號的相位； 一第一正反器，具有一接收該輸出電力的資料輸入端、一電連接該第一反相器以接收該反相信號的時脈輸入端、一電連接該開關模組以接收該第一電力的電源輸入端及一非反相資料輸出端，該第一正反器根據該輸出電力、該反相信號及該第一電力，在其該非反相資料輸出端，產生一脈波信號； 一第二反相器，電連接該第一正反器之該非反相資料輸出端以接收該脈波信號，並根據該脈波信號產生該觸發信號，該觸發信號的相位反相於該脈波信號的相位；及 一第二正反器，具有彼此電連接並接收該輸出電力的一資料輸入端與一電源輸入端、一電連接該第一正反器之該非反相資料輸出端以接收該脈波信號的時脈輸入端及一非反相資料輸出端，該第二正反器根據該輸出電力及該脈波信號，在其該非反相資料輸出端，產生該切換信號。
8. 如請求項7所述的資料儲存決定裝置，其中，該等第一及第二正反器各自為一D型正反器。