CN101246385B

CN101246385B - 组态设定电路及其方法

Info

Publication number: CN101246385B
Application number: CN2007100845116A
Authority: CN
Inventors: 叶明郁
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2007-02-12
Filing date: 2007-02-12
Publication date: 2011-01-26
Anticipated expiration: 2027-02-12
Also published as: CN101246385A

Abstract

一种组态设定电路及其方法，该组态设定电路包括多相位时钟产生器、多个端子及连接端子的相位判断电路。多相位时钟产生器用于产生多个不同相位的时钟信号，并经由端子输出之。该相位判断电路接收参考时钟以及经由该相位判断电路所连接的端子输入的输入信号，该输入信号为所述多个时钟信号其中之一，该相位判断电路检测该参考时钟与该输入信号的相位差以输出组态信号。

Description

组态设定电路及其方法

技术领域

本发明涉及一种电子电路，特别涉及一种组态设定电路及其方法。

背景技术

一般来说，每个集成电路(IC)都可以提供多种运作模式。集成电路的运作模式通常都是在电源开启或重置的时候就设定完成，以确保集成电路能够以正确的运作模式开始运作。一般在初始化时，都是借由提供工作电压或是地电压给集成电路的特定引脚(pin)，来决定集成电路的初始化状态。因此当集成电路所能提供的运作模式增加时，为了应对运作模式的设定，集成电路的引脚也会跟着增加。而集成电路的设计上，集成电路的引脚越多，相对地集成电路的体积也越大。因此，如何减少集成电路初始化所需的引脚数仍是工程师们积极研发的目标。

发明内容

本发明的目的之一在于提供一种组态设定电路及其方法，借以解决现有技术所存在的诸多限制与缺点。

本发明的目的之一在于提供一种组态设定电路及其方法，以减少设定所需的引脚数。

因此，为达到上述目的，本发明所公开的组态设定电路，包括端子及连接端子的相位检测电路。

端子用于接收输入时钟信号，而相位判断电路接收参考时钟信号以及该输入时钟信号，通过检测该参考时钟信号与该输入时钟信号的相位差而借此输出组态信号。相位判断电路包括相位检测器和判断器。相位检测器用于检测参考时钟信号与该输入时钟信号的相位差，借此产生相位差信号。再由判断器根据相位差信号而产生组态数据。其中，判断器可以是计数器，其可依据时钟信号以计数该相位差信号的脉冲宽度，以产生组态数据。

其中，组态设定电路所输出的组态数据包括其中所有相位判断电路所产生的组态数据。

相位判断电路可设置于集成电路(IC)内，而端子可以是集成电路的引脚(pin)或是结合焊盘(bonding pad)。

其中，输入信号可以是多个不同相位的时钟信号其中之一。

并且，可利用多相位时钟产生电路来产生多个不同相位的时钟信号，并通过其它端子以输出这些时钟信号。而此多相位时钟产生电路可同样设置于集成电路内，或者设置于集成电路的外部。并且，用于输出时钟信号的端子可以是集成电路的引脚或是结合焊盘，或者是多相位时钟产生电路的输出端。

多相位时钟产生电路可以包括多相位时钟产生器和相位内插电路。其中，多相位时钟产生器会产生多个时钟信号，而相位内插电路则依据该多个参考时钟信号来产生更多个不同相位的时钟信号。

并且，在集成电路的初始化设定(即，组态设定模式)及正常运作(即，工作模式)下，可以共享端子来进行信号的传递。其中，可利用选择电路(例如是：开关模块或多工器)连接在多相位时钟产生电路或相位检测电路与端子之间，以根据工作模式而控制端子的运作。并且可以设计控制器以产生控制信号来控制选择电路(开关模块或多工器)的运作。

有关本发明的特征与实践，现配合附图对最佳实施例详细说明如下。

附图说明

图1是根据本发明第一实施例的组态设定电路的概要框图；

图2是根据本发明第二实施例的组态设定电路的概要框图；

图3A、3B是根据本发明的实施例的判断器的运作示意图；

图4是根据本发明第三实施例的组态设定电路的概要框图；

图5是根据本发明第四实施例的组态设定电路的概要框图。

主要组件符号说明

100......电路板

102......集成电路

110......多相位时钟产生电路

112......多相位时钟产生器

114......相位内插电路

120_1～120_N......端子

130_1～130_M......端子

140_1～140_M...相位判断电路

142......相位检测器

144......判断器

150......开关模块

150......多工器

160、180......开关模块

170......控制电路

200......电路板

210......连接器

CK₁～CK_N......时钟信号

Sc₁～Sc_M......输入信号

Dc₁～Dc_M......组态数据

Df₁～Df_N......传递信号

Df₁～Df_M......传递信号

EN......控制信号

具体实施方式

下面给出具体实施例以详细说明本发明的内容，并以附图作为辅助说明。说明中提到的符号为参照附图符号。

参照图1，是根据本发明的组态设定电路，其用于产生设定集成电路(IC)的组态所需的组态数据Dc₁～Dc_M，包括多相位时钟产生电路110、多个端子120_1～120_N、130_1～130_M(例如：结合焊盘、电路节点等)及至少一个相位判断电路140_1～140_M。其中，N、M是正整数。

多相位时钟产生电路110用于产生多个相位时钟信号CK₁～CK_N。其中，这些时钟信号CK₁～CK_N可具有不同的相位。多相位时钟产生电路110连接有多个端子120_1～120_N，这些信号端子120_1～120_N分别输出一时钟信号(即，输出时钟信号CK₁～CK_N其中之一)。

相位判断电路140_1～140_M也分别连接到端子130_1～130_M。这些端子130_1～130_M分别接收输入信号Sc₁～Sc_M再由相位判断电路140_1～140_M检测输入信号Sc₁～Sc_M而借此输出组态数据Dc₁～Dc_M。换句话说，第一相位判断电路140_1会检测第一端子130_1所接收到的第一输入信号Sc₁，并借此产生第一组态数据Dc₁；第二检测器140_2会检测第二端子130_2所接收到的第二输入信号Sc₂，并借此产生第二组态数据Dc₂；同理，第M相位判断电路140_M会检测第M端子130_M所接收到的第M输入信号Sc_M，并借此产生第M组态数据Dc_M。

其中，相位判断电路140_1～140_M借由检测所述参考时钟信号CK_REF与输入信号Sc₁～Sc_M的相位差，而借此输出组态数据Dc₁～Dc_M。也就是说，相位判断电路140_M所输出的组态数据Dc_M是对应于所接收到的输入信号Sc_M与该参考时钟信号CK_REF的相位差。

一个实施例，每个输入信号Sc_M可以是四个相位不同的时钟信号CK_N，则所述组态数据Dc₁可以是两位的组态数据；另一个实施例，每个输入信号Sc_M可以是八个相位不同的时钟信号CK_N，则所述组态数据Dc₁可以是三位的组态数据。

此外，若设置两个相位判断电路，则第一相位判断电路130_1和第二相位判断电路130_2可分别根据第一端子130_1和第二端子130_2所接收到的第一输入信号Sc₁和第二输入信号Sc₂，而输出两位的第一和第二组态数据Dc₁、Dc₂，因而组态设定电路输出的总组态数据则是四位数据。实践中，可视电路的需要，设计成输入信号Sc_M是2^K种不同信号的其中之一以及M个相位判断电路，则总组态数据可以是K×M位。

一个实施例，相位判断电路140可以包括相位检测器(phase detector)142和判断器144，如图2所示。相位检测器142用于比较两个输入信号的相位差，借此产生相位差信号。判断器144再根据相位检测器142的相位差信号，而产生组态数据Dc_M。其中，判断器144可以是计数器(counter)、或是定时器(timer)，用于计数该相位差信号的脉冲宽度，用于依据该相位差信号的脉冲宽度以产生组态数据Dc_M。这里，多相位时钟产生电路110的一个实施例是锁相回路(PLL)或是延迟锁定回路(DLL)。另一个实施例，多相位时钟产生电路110可以包括时钟产生单元112和相位内插电路114。时钟产生单元112可以是锁相回路(PLL)或是延迟锁定回路(DLL)

在一个实施例中，在集成电路的组态设定模式及工作模式下，根据本发明的组态设定电路可共享端子120_1～120_N和/或130_1～130_M来进行信号的传递，如图3A、3B、4以及5所示。其中，可通过选择电路(例如：开关模块160、180或多工器150)根据工作模式而控制端子120_1～120_N和/或130_1～130_M的运作。

参照图3A，此开关模块160连接在多相位时钟产生电路110和端子120_1～120_N之间；当集成电路进行初始化设定(即，处于组态设定模式、电路启动)时，此开关模块160可将多相位时钟产生电路110和端子120_1～120_N导通，以使多相位时钟产生电路110所产生的时钟信号CK₁～CK_N，并经由端子120_1～120_N而输出；而当集成电路进行正常运作(即，处于工作模式)时，开关模块160则将相关运作电路(图中未显示)和端子120_1～120_N导通，以使传递信号Df₁～Df_N经由端子120_1～120_N而进行传输。同理，参照图第3B，多工器150的工作原理类似于图第3A的开关模块160。

参照图4，选择电路180(例如：开关模块或多工器)也可以连接在相位判断电路140_1～140_M和端子130_1～130_M之间；当集成电路处于组态设定模式时，选择电路180导通相位判断电路140_1～140_M和端子130_1～130_M，以使输入信号Sc_M经由端子而输出至相位判断电路140_M；而当集成电路处于工作模式时，选择电路180则将相关运作电路(图中未显示)和端子130_1～130_M导通，以经由端子130_1～130_M传输传递信号Df₁～Df_M。

再参照图3A、3B、4以及5，可以利用控制电路170，以产生控制信号EN来控制所述选择电路(例如：开关模块160、180以及多工器150)以及相位判断电路140的运作。当然，在工作模式下，这些端子120_1～120_N/130_1～130_M可以是另一电路的输入端、或是另一电路的输出端、或是另一电路的输入/输出端。借由共享端子120_1～120_N/130_1～130_M、或两者以达到节省引脚(pin)的目的。

在一个实施例中，多相位时钟产生电路和相位判断电路140设置在集成电路(IC)102内，这些端子120_1～120_N/130_1～130_M可以是集成电路102的引脚(pin)或是结合焊盘(bonding pad)，如图5所示。在另一个实施例中，相位判断电路140位于集成电路102内，而多相位时钟产生电路110位于此集成电路102外，也就是说，集成电路102与多相位时钟产生电路设置于电路板200上，如图5所示；此时，信号端子120_1～120_N可以是多相位时钟产生电路110的输出端，而端子130_1～130_M是集成电路102的引脚或是结合焊盘，并利用连接器104的设定以使得输入信号Sc_M是这些时钟信号CK₁～CK_N其中之一。该连接器104可以是可改变连接关系的元件，例如是：指拨开关、跳线器(jumper)。本发明所公开的组态设定方法，其特征与本发明所公开的组态设定电路相似，在此不再赘述。

本发明可以很容易地实现在各种操作频率的电路上，因为多相位时钟产生电路110输出的多相位的时钟信号的频率愈低，则相邻的两个时钟信号的相位差的时间间隔会愈大，即相位判断电路140的电路可以更简单，即，在设计该相位检测器142以及该判断器144时无须非常精确，只须该相位检测器142以及该判断器144可处理相邻的两个时钟信号的相位差的时间间隔。本发明借由相位差的大小来产生相对应的组态数据，特别是操作频率高的电路，该相位判断电路140的电路可以很简单。

虽然本发明的技术内容已经通过优选实施例公开如上，但是其并非用于限定本发明，任何本领域技术人员在不脱离本发明的精神的前提下所做的少许变更与修改，都应该涵盖在本发明的范畴之内，因此本发明的保护范围应当以所附的权利要求书所界定的为准。

Claims

1.一种组态设定电路，包括：

多相位时钟产生器，用于产生多个时钟信号，其中所述多个时钟信号的相位不相同；

多个信号端子，分别用于输出所述多个时钟信号；

第一端子，用于接收第一输入信号，其中所述第一输入信号是所述多个时钟信号其中之一；以及

第一相位判断电路，连接至所述第一端子，用于接收参考信号，检测该参考信号与所述第一输入信号的相位差并借此产生第一组态数据，

其中所述第一相位判断电路包括：

相位检测器，用于检测所述参考信号与所述第一输入信号的相位差，借此产生相位差信号；以及

判断器，用于根据所述相位差信号产生所述第一组态数据。

2.如权利要求1所述的组态设定电路，其中所述多相位时钟产生器包括：

多相位时钟产生单元，用于产生多个多相位时钟信号；以及

相位内插电路，连接至所述多相位时钟产生单元，用于将所述多个多相位时钟信号进行相位内插，产生所述多个时钟信号。

3.如权利要求1所述的组态设定电路，进一步包括：

选择电路，连接在所述信号端子与所述多相位时钟产生器之间，以控制所述第一端子的信号传输；以及

控制电路，连接所述选择电路，以控制该选择电路的操作。

4.如权利要求1所述的组态设定电路，进一步包括：

选择电路，连接在所述第一端子与所述第一相位判断电路之间，以选择性地传递所述第一输入信号和传递信号；以及

控制电路，连接所述选择电路，以控制该选择电路的操作。

5.如权利要求1所述的组态设定电路，其中所述第一组态数据是至少两位的组态数据。

6.一种组态设定电路，包括：

第一端子，用于接收第一输入信号，其中所述第一输入信号是相位不同的多个时钟信号其中之一；以及

第一相位判断电路，连接至所述第一端子，用于接收参考信号，检测该参考信号与所述第一输入信号的相位差，并借此输出第一组态数据，

其中所述第一相位判断电路包括：

判断器，用于根据所述相位差信号产生所述第一组态数据。

7.如权利要求6所述的组态设定电路，进一步包括：

第二端子，用于接收第二输入信号；以及

第二相位判断电路，连接至所述第二端子，用于接收所述参考信号，检测该参考信号与所述第二输入信号的相位差，并借此输出第二组态数据，其中，所述组态设定电路所输出的组态数据包括所述第一组态数据与所述第二组态数据。

8.如权利要求6所述的组态设定电路，进一步包括：

选择电路，连接于所述第一端子与所述第一相位判断电路之间，以选择性地传递所述第一输入信号和传递信号；以及

控制电路，连接所述选择电路，以控制该选择电路的操作。

9.如权利要求6所述的组态设定电路，所述第一组态数据是至少两位的组态数据。

10.如权利要求9所述的组态设定电路，所述第一输入信号是至少四个不同相位的时钟信号其中之一。

11.一种组态设定方法，包括：

提供参考信号；

提供第一端子，该第一端子用于接收第一输入信号，其中所述第一输入信号是相位不同的多个时钟信号其中之一；以及

检测所述参考信号与所述第一输入信号的相位差，借此输出第一组态数据，

其中所述输出第一组态数据的步骤包括：

检测所述参考信号与所述第一输入信号的相位差，借此产生相位差信号；以及

根据所述相位差信号以产生所述第一组态数据。

12.如权利要求11所述的组态设定方法，其中所述第一端子依据控制信号以输入所述第一输入信号或传输传递信号。

13.如权利要求11所述的组态设定方法，所述第一组态数据是至少两位的组态数据。