KR20150143900A - 집적회로 및 반도체 시스템 - Google Patents

집적회로 및 반도체 시스템 Download PDF

Info

Publication number
KR20150143900A
KR20150143900A KR1020140071836A KR20140071836A KR20150143900A KR 20150143900 A KR20150143900 A KR 20150143900A KR 1020140071836 A KR1020140071836 A KR 1020140071836A KR 20140071836 A KR20140071836 A KR 20140071836A KR 20150143900 A KR20150143900 A KR 20150143900A
Authority
KR
South Korea
Prior art keywords
internal clock
internal
signal
clock
buffer
Prior art date
Application number
KR1020140071836A
Other languages
English (en)
Inventor
송근수
김동균
이상권
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140071836A priority Critical patent/KR20150143900A/ko
Priority to US14/548,645 priority patent/US9478264B2/en
Priority to CN201410764255.5A priority patent/CN105306031B/zh
Publication of KR20150143900A publication Critical patent/KR20150143900A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Dram (AREA)

Abstract

집적회로는 버퍼인에이블신호에 응답하여 스트로빙신호를 버퍼링하여 내부스트로빙신호를 생성하는 입력버퍼; 상기 내부스트로빙신호로부터 서로 다른 위상을 갖는 내부클럭들을 생성하는 내부클럭생성부; 및 상기 버퍼인에이블신호에 앞서 인에이블되는 구동제어신호에 응답하여 상기 스트로빙신호를 구동하는 스트로빙신호구동부를 포함한다.

Description

집적회로 및 반도체 시스템{INTEGRATED CIRCUIT AND SEMICONDUCTOR SYSTEM}
본 발명은 다수의 위상을 갖는 내부클럭들을 생성하는 집적회로 및 반도체 시스템에 관한 것이다.
최근 반도체 장치의 고속동작을 위해 다중 위상을 갖는 다수의 내부클럭들을 생성하고, 내부클럭들을 이용하여 데이터를 입출력시키고 있다. 예들 들어, 각각 90°만큼 위상차를 갖는 4개의 내부클럭들을 생성하여 데이터 입출력에 사용함으로써, 스트로빙신호에 따라 데이터 입출력하는 경우보다 고속동작을 구현하는 방법이 있다.
본 발명은 다수의 위상을 갖는 내부클럭들을 생성하는 집적회로 및 반도체 시스템을 제공한다.
이를 위해 본 발명은 버퍼인에이블신호에 응답하여 스트로빙신호를 버퍼링하여 내부스트로빙신호를 생성하는 입력버퍼; 상기 내부스트로빙신호로부터 서로 다른 위상을 갖는 내부클럭들을 생성하는 내부클럭생성부; 및 상기 버퍼인에이블신호에 앞서 인에이블되는 구동제어신호에 응답하여 상기 스트로빙신호를 구동하는 스트로빙신호구동부를 포함하는 집적회로를 제공한다.
또한, 본 발명은 구동제어신호에 응답하여 스트로빙신호를 구동하는 스트로빙신호구동부를 포함하고, 상기 스트로빙신호를 출력하는 컨트롤러; 버퍼인에이블신호에 응답하여 상기 스트로빙신호를 버퍼링하여 내부스트로빙신호를 생성하는 입력버퍼, 및 상기 내부스트로빙신호로부터 서로 다른 위상을 갖는 내부클럭들을 생성하는 내부클럭생성부를 포함하는 반도체 장치를 포함하되, 상기 구동제어신호는 상기 버퍼인에이블신호에 앞서 인에이블되는 반도체 시스템을 제공한다.
본 발명에 의하면 입력버퍼가 활성화되기 전 스트로빙신호를 구동함으로써, 고속동작에 필요한 다수의 위상을 갖는 내부클럭들을 안정적으로 생성할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 집적회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 집적회로에 포함된 내부클럭생성부의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 내부클럭생성부에 포함된 제1 클럭버퍼부의 일 실시예에 따른 회로도이다.
도 4는 도 2에 도시된 내부클럭생성부에 포함된 제2 클럭버퍼부의 일 실시예에 따른 회로도이다.
도 5는 도 1 내지 도 4에 도시된 집적회로의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 집적회로는 구동제어신호 생성부(11), 스트로빙신호 구동부(12), 입력버퍼(13) 및 내부클럭 생성부(14)를 포함한다.
구동제어신호 생성부(11)는 터미네이션제어신호(ODT_ON)를 입력받아, 터미네이션제어신호(ODT_ON)의 인에이블시점보다 기설정된 구간만큼 앞선 시점에서 인에이블되는 구동제어신호(DQS_ON)를 생성한다. 터미네이션제어신호(ODT_ON)는 입력신호의 왜곡을 유발하는 반사파를 제거하기 위해 내부에 구비되는 터미네이션 저항의 활성화를 제어한다. 예를 들어, 터미네이션제어신호(ODT_ON)가 인에이블되는 경우 ODT 회로(미도시) 등에 포함된 터미네이션 저항이 활성화된다. 본 실시예에서는 구동제어신호(DQS_ON)가 터미네이션제어신호(ODT_ON)에 의해 생성되도록 구현되고 있다. 이는 입력버퍼(13)를 활성화시키는 버퍼인에이블신호(BUFF_EN)가 터미네이션제어신호(ODT_ON)에 동기하여 인에이블되기 때문이다. 실시예에 따라서, 구동제어신호(DQS_ON)가 터미네이션제어신호(ODT_ON) 대신 버퍼인에이블신호(BUFF_EN)의 인에이블에 연관된 다른 신호에 의해 생성되도록 구현될 수도 있다. 구동제어신호 생성부(11)는 반도체 시스템에 구비된 컨트롤러(미도시)에 포함되도록 구현될 수 있다.
스트로빙신호 구동부(12)는 구동제어신호(DQS_ON)에 응답하여 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 생성한다. 좀 더 구체적으로, 스트로빙신호 구동부(12)는 구동제어신호(DQS_ON)가 인에이블되는 시점, 즉, 입력버퍼(13)가 활성화되기 전에 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 구동한다. 따라서, 스트로빙신호 구동부(12)에 의해 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 안정적으로 구동된 후 입력버퍼(13)가 활성화된다. 스트로빙신호 구동부(12)는 반도체 시스템에 구비된 컨트롤러(미도시)에 포함되도록 구현될 수 있다.
입력버퍼(13)는 버퍼인에이블신호(BUFF_EN)에 응답하여 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 버퍼링하여 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 생성한다. 입력버퍼(13)는 스트로빙신호 구동부(12)에 의해 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 안정적으로 구동된 후 활성화된다. 따라서, 입력버퍼(13)가 안정적으로 구동된 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 입력받아 버퍼링하여 각각 안정적인 파형을 갖는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 생성한다. 본 실시예에서 버퍼인에이블신호(BUFF_EN)는 터미네이션제어신호(ODT_ON)에 동기하여 인에이블된다. 즉, 버퍼인에이블신호(BUFF_EN)가 터미네이션제어신호(ODT_ON)의 인에이블 시점에 동기하여 인에이블되도록 구현된다. 실시예에 따라서, 버퍼인에이블신호(BUFF_EN)가 터미네이션제어신호(ODT_ON)외의 다른 신호에 동기하여 인에이블되도록 구현될 수 있다.
내부클럭 생성부(14)는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 입력받아 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)을 생성한다. 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)의 위상들은 각각 서로 다르게 구비되며 위상차는 실시예에 따라 다양하게 변경할 수 있다. 내부클럭 생성부(14)의 보다 구제적인 구성은 도 2 내지 도 4를 참고하여 후술한다.
도 2에 도시된 바와 같이, 본 실시예에 따른 내부클럭생성부(14)는 제1 클럭버퍼부(21) 및 제2 클럭버퍼부(22)를 포함한다. 제1 클럭버퍼부(21)는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)에 응답하여 제1 내부클럭(ICLKRA) 및 제2 내부클럭(ICLKRB)을 버퍼링하여 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)을 생성한다. 제2 클럭버퍼부(22)는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)에 응답하여 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)을 버퍼링하여 제1 내부클럭(ICLKRA) 및 제2 내부클럭(ICLKRB)을 생성한다.
좀 더 구체적으로, 제1 클럭버퍼부(21)는 내부스트로빙신호(IDQS)의 폴링에지('내부반전스트로빙신호(IDQSB)의 라이징에지'에 대응)에 동기하여 제1 내부클럭(ICLKRA)을 반전버퍼링하여 제4 내부클럭(ICLKFB)을 생성한다. 또한, 제1 클럭버퍼부(21)는 내부스트로빙신호(IDQS)의 폴링에지('내부반전스트로빙신호(IDQSB)의 라이징에지'에 대응)에 동기하여 제2 내부클럭(ICLKRB)을 반전버퍼링하여 제3 내부클럭(ICLKFA)을 생성한다.
좀 더 구체적으로, 제2 클럭버퍼부(22)는 내부스트로빙신호(IDQS)의 라이징에지('내부반전스트로빙신호(IDQSB)의 폴링에지'에 대응)에 동기하여 제3 내부클럭(ICLKFA)을 반전버퍼링하여 제1 내부클럭(ICLKRA)을 생성한다. 또한, 제2 클럭버퍼부(22)는 내부스트로빙신호(IDQS)의 라이징에지('내부반전스트로빙신호(IDQSB)의 폴링에지'에 대응)에 동기하여 제4 내부클럭(ICLKFB)을 반전버퍼링하여 제2 내부클럭(ICLKRB)을 생성한다.
본 실시예에 따른 내부클럭생성부(14)에서 생성되는 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)은 각각 90°만큼 위상차를 갖도록 생성된다. 예를 들어, 제1 내부클럭(ICLKRA)을 기준으로 제3 내부클럭(ICLKFA)은 90°만큼 지연된 위상을 갖고, 제2 내부클럭(ICLKRB)은 180°만큼 지연된 위상을 갖으며, 제4 내부클럭(ICLKFB)은 270°만큼 지연된 위상을 갖도록 설정된다.
도 3에 도시된 바와 같이, 제1 클럭버퍼부(21)는 제1 버퍼부(31), 제2 버퍼부(32), 제1 래치부(33), 제1 초기화소자(34) 및 제2 초기화소자(35)로 구성된다.
제1 버퍼부(31)는 PMOS 트랜지스터(P31), PMOS 트랜지스터(P32), NMOS 트랜지스터(N31) 및 NMOS 트랜지스터(N32)로 구성된다. PMOS 트랜지스터(P31)는 구동전압(VP)과 노드(nd31) 사이에 연결되어 제1 내부클럭(ICLKRA)에 응답하여 턴온된다. PMOS 트랜지스터(P32)는 노드(nd31)와 노드(nd32) 사이에 연결되어 내부스트로빙신호(IDQS)에 응답하여 턴온된다. NMOS 트랜지스터(N31)는 노드(nd32)와 노드(nd33) 사이에 연결되어 내부반전스트로빙신호(IDQSB)에 응답하여 턴온된다. NMOS 트랜지스터(N32)는 노드(nd33)와 접지전압(VSS) 사이에 연결되어 제1 내부클럭(ICLKRA)에 응답하여 턴온된다. 이와 같은 구성의 제1 버퍼부(31)는 내부스트로빙신호(IDQS)의 폴링에지('내부반전스트로빙신호(IDQSB)의 라이징에지'에 대응)에 동기하여 제1 내부클럭(ICLKRA)을 반전버퍼링하여 제4 내부클럭(ICLKFB)을 생성한다. 여기서, 구동전압(VP)은 반도체 장치 내부에서 생성되는 내부전압이거나 반도체 장치 외부에서 인가되는 외부전압으로 설정될 수 있다.
제2 버퍼부(32)는 PMOS 트랜지스터(P33), PMOS 트랜지스터(P34), NMOS 트랜지스터(N33) 및 NMOS 트랜지스터(N34)로 구성된다. PMOS 트랜지스터(P33)는 구동전압(VP)과 노드(nd34) 사이에 연결되어 제2 내부클럭(ICLKRB)에 응답하여 턴온된다. PMOS 트랜지스터(P34)는 노드(nd34)와 노드(nd35) 사이에 연결되어 내부스트로빙신호(IDQS)에 응답하여 턴온된다. NMOS 트랜지스터(N33)는 노드(nd35)와 노드(nd36) 사이에 연결되어 내부반전스트로빙신호(IDQSB)에 응답하여 턴온된다. NMOS 트랜지스터(N34)는 노드(nd36)와 접지전압(VSS) 사이에 연결되어 제2 내부클럭(ICLKRB)에 응답하여 턴온된다. 이와 같은 구성의 제2 버퍼부(32)는 내부스트로빙신호(IDQS)의 폴링에지('내부반전스트로빙신호(IDQSB)의 라이징에지'에 대응)에 동기하여 제2 내부클럭(ICLKRB)을 반전버퍼링하여 제3 내부클럭(ICLKFA)을 생성한다.
제1 래치부(33)는 노드(nd32) 및 노드(n35) 사이에 연결되어, 노드(nd32) 및 노드(n35)의 전압을 래치한다. 제1 초기화소자(34)는 반전리셋신호(RSTB)에 응답하여 노드(nd32)를 구동전압(VP)으로 구동한다. 제2 초기화소자(35)는 리셋신호(RST)에 응답하여 노드(nd35)를 접지전압(VSS)으로 구동한다. 리셋신호(RST)는 반도체 장치의 초기화 동작 시 로직하이레벨로 인가되고, 반전리셋신호(RSTB)는 반도체 장치의 초기화 동작 시 로직로우레벨로 인가된다.
도 4에 도시된 바와 같이, 제2 클럭버퍼부(22)는 제3 버퍼부(41), 제4 버퍼부(42), 제2 래치부(43), 제3 초기화소자(44) 및 제4 초기화소자(45)로 구성된다.
제3 버퍼부(41)는 PMOS 트랜지스터(P41), PMOS 트랜지스터(P42), NMOS 트랜지스터(N41) 및 NMOS 트랜지스터(N42)로 구성된다. PMOS 트랜지스터(P41)는 구동전압(VP)과 노드(nd41) 사이에 연결되어 제3 내부클럭(ICLKFA)에 응답하여 턴온된다. PMOS 트랜지스터(P42)는 노드(nd41)와 노드(nd42) 사이에 연결되어 내부반전스트로빙신호(IDQSB)에 응답하여 턴온된다. NMOS 트랜지스터(N41)는 노드(nd42)와 노드(nd43) 사이에 연결되어 내부스트로빙신호(IDQS)에 응답하여 턴온된다. NMOS 트랜지스터(N42)는 노드(nd43)와 접지전압(VSS) 사이에 연결되어 제3 내부클럭(ICLKFA)에 응답하여 턴온된다. 이와 같은 구성의 제3 버퍼부(41)는 내부스트로빙신호(IDQS)의 라이징에지('내부반전스트로빙신호(IDQSB)의 폴링에지'에 대응)에 동기하여 제3 내부클럭(ICLKFA)을 반전버퍼링하여 제1 내부클럭(ICLKRA)을 생성한다.
제4 버퍼부(42)는 PMOS 트랜지스터(P41), PMOS 트랜지스터(P42), NMOS 트랜지스터(N41) 및 NMOS 트랜지스터(N42)로 구성된다. PMOS 트랜지스터(P41)는 구동전압(VP)과 노드(nd44) 사이에 연결되어 제4 내부클럭(ICLKFB)에 응답하여 턴온된다. PMOS 트랜지스터(P42)는 노드(nd44)와 노드(nd45) 사이에 연결되어 내부반전스트로빙신호(IDQSB)에 응답하여 턴온된다. NMOS 트랜지스터(N41)는 노드(nd45)와 노드(nd46) 사이에 연결되어 내부스트로빙신호(IDQS)에 응답하여 턴온된다. NMOS 트랜지스터(N42)는 노드(nd46)와 접지전압(VSS) 사이에 연결되어 제4 내부클럭(ICLKFB)에 응답하여 턴온된다. 이와 같은 구성의 제4 버퍼부(42)는 내부스트로빙신호(IDQS)의 라이징에지('내부반전스트로빙신호(IDQSB)의 폴링에지'에 대응)에 동기하여 제4 내부클럭(ICLKFB)을 반전버퍼링하여 제2 내부클럭(ICLKRB)을 생성한다.
제2 래치부(43)는 노드(nd42) 및 노드(nd45) 사이에 연결되어, 노드(nd42) 및 노드(nd45)의 전압을 래치한다. 제3 초기화소자(44)는 리셋신호(RST)에 응답하여 노드(nd42)를 접지전압(VSS)으로 구동한다. 제4 초기화소자(45)는 반전리셋신호(RSTB)에 응답하여 노드(nd45)를 구동전압(VP)으로 구동한다.
앞서, 도 1 내지 도 4에 도시된 집적회로의 동작을 도 5를 참고하여 살펴보면 다음과 같다.
우선, t51 시점에서 구동제어신호(DQS_ON)가 로직하이레벨로 인에이블된다. 본 실시예에서 구동제어신호(DQS_ON)는 터미네이션제어신호(ODT_ON) 및 버퍼인에이블신호(BUFF_EN)가 인에이블되는 t52 시점보다 앞선 t51 시점에서 인에이블된다. 따라서, t51 시점부터 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 구동되므로, 입력버퍼(13)가 활성화되는 t52 시점에서는 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 완전한 파형으로 안정적으로 생성된다. t52 시점에서 버퍼인에이블신호(BUFF_EN)는 터미네이션제어신호(ODT_ON)에 동기하여 로직하이레벨로 인에이블된다.
다음으로, 초기화동작을 위해 t51 내지 t52 구간에서 리셋신호(RST)가 로직하이레벨로 인가되고, 반전리셋신호(RSTB)가 로직로우레벨로 인가되면, 제1 내부클럭(ICLKRA) 및 제3 내부클럭(ICLKFA)은 로직로우레벨로 초기화되고, 제2 내부클럭(ICLKRB) 및 제4 내부클럭(ICLKFB)은 로직하이레벨로 초기화된다.
다음으로, t52 시점에서 내부스트로빙신호(IDQS)의 라이징에지('내부반전스트로빙신호(IDQSB)의 폴링에지'에 대응)에 동기하여 제3 내부클럭(ICLKFA)이 반전버퍼링되어 제1 내부클럭(ICLKRA)으로 전달되고, 제4 내부클럭(ICLKFB)이 반전버퍼링되어 제2 내부클럭(ICLKRB)으로 전달된다. 따라서, t52 시점에서, 제1 내부클럭(ICLKRA)은 로직로우레벨에서 로직하이레벨로 천이하고, 제2 내부클럭(ICLKRB)은 로직하이레벨에서 로직로우레벨로 천이한다.
다음으로, t53 시점에서 내부스트로빙신호(IDQS)의 폴링에지('내부반전스트로빙신호(IDQSB)의 라이징에지'에 대응)에 동기하여 제1 내부클럭(ICLKRA)이 반전버퍼링되어 제4 내부클럭(ICLKFB)으로 전달되고, 제2 내부클럭(ICLKRB)을 반전버퍼링되어 제3 내부클럭(ICLKFA)으로 전달된다. 따라서, t53 시점에서, 제4 내부클럭(ICLKFB)은 로직하이레벨에서 로직로우레벨로 천이하고, 제3 내부클럭(ICLKFA)은 로직로우레벨에서 로직하이레벨로 천이한다.
이상 살펴본 바와 같이, 내부스트로빙신호(IDQS)의 라이징에지('내부반전스트로빙신호(IDQSB)의 폴링에지'에 대응)에서는 제1 내부클럭(ICLKRA) 및 제2 내부클럭(ICLKRB)이 동시에 레벨천이하고, 내부스트로빙신호(IDQS)의 폴링에지('내부반전스트로빙신호(IDQSB)의 라이징에지'에 대응)에서는 제4 내부클럭(ICLKFB) 및 제3 내부클럭(ICLKFA)이 동시에 레벨천이한다. 이와 같은 동작 결과 본 실시예에 따른 내부클럭생성부(14)에서 생성되는 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)은 각각 90°만큼 위상차를 갖도록 생성된다. 좀 더 구체적으로, 제1 내부클럭(ICLKRA)을 기준으로 제3 내부클럭(ICLKFA)은 90°만큼 지연된 위상을 갖고, 제2 내부클럭(ICLKRB)은 180°만큼 지연된 위상을 갖으며, 제4 내부클럭(ICLKFB)은 270°만큼 지연된 위상을 갖도록 설정된다.
이상을 정리하면 본 실시예에 따른 집적회로는 입력버퍼(13)를 활성화되기 전에 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 구동시켜, 입력버퍼(13)가 활성화되는 시점에서는 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 안정적으로 구동되도록 한다. 따라서, 입력버퍼(13)가 안정적으로 구동된 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 입력받아 버퍼링하여 각각 안정적인 파형을 갖는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 생성할 수 있다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 시스템은 컨트롤러(61) 및 반도체 장치(62)를 포함한다. 컨트롤러(61)는 구동제어신호 생성부(611) 및 스트로빙신호 구동부(612)로 구성된다. 반도체 장치(62)는 ODT부(621), 버퍼제어부(622), 입력버퍼(623), 내부클럭 생성부(624) 및 데이터입출력부(625)를 포함한다.
구동제어신호 생성부(611)는 터미네이션제어신호(ODT_ON)를 입력받아, 터미네이션제어신호(ODT_ON)의 인에이블시점보다 기설정된 구간만큼 앞선 시점에서 인에이블되는 구동제어신호(DQS_ON)를 생성한다. 본 실시예에서는 구동제어신호(DQS_ON)가 터미네이션제어신호(ODT_ON)에 의해 생성되도록 구현되고 있다. 이는 입력버퍼(623)를 활성화시키는 버퍼인에이블신호(BUFF_EN)가 터미네이션제어신호(ODT_ON)에 동기하여 인에이블되기 때문이다. 실시예에 따라서, 구동제어신호(DQS_ON)가 터미네이션제어신호(ODT_ON) 대신 버퍼인에이블신호(BUFF_EN)의 인에이블에 연관된 다른 신호에 의해 생성되도록 구현될 수도 있다.
스트로빙신호 구동부(612)는 구동제어신호(DQS_ON)에 응답하여 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 생성한다. 좀 더 구체적으로, 스트로빙신호 구동부(612)는 구동제어신호(DQS_ON)가 인에이블되는 시점, 즉, 입력버퍼(623)가 활성화되기 전에 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 구동한다. 따라서, 스트로빙신호 구동부(612)에 의해 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 안정적으로 구동된 후 입력버퍼(623)가 활성화된다.
ODT부(621)는 터미네이션제어신호(ODT_ON)에 동기하여 활성화된다. 좀 더 구체적으로, ODT부(621)는 반도체 장치(62)에 입력되는 신호들의 왜곡을 유발하는 반사파를 제거하기 위해 내부에 다수의 터미네이션 저항들을 구비한다. ODT부(621)에 포함된 터미네이션 저항들은 터미네이션제어신호(ODT_ON)가 인에이블되는 경우 활성화된다.
버퍼제어부(622)는 터미네이션제어신호(ODT_ON)에 동기하여 버퍼인에이블신호(BUFF_EN)를 생성한다. 본 실시예에서 버퍼제어부(622)는 터미네이션제어신호(ODT_ON)가 인에이블되는 시점에 동기하여 인에이블되는 버퍼인에이블신호(BUFF_EN)를 생성하도록 구현될 수 있다.
입력버퍼(623)는 버퍼인에이블신호(BUFF_EN)에 응답하여 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 버퍼링하여 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 생성한다. 입력버퍼(623)는 스트로빙신호 구동부(612)에 의해 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 안정적으로 구동된 후 활성화된다. 따라서, 입력버퍼(623)가 안정적으로 구동된 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 입력받아 버퍼링하여 각각 안정적인 파형을 갖는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 생성한다. 본 실시예에서 버퍼인에이블신호(BUFF_EN)는 터미네이션제어신호(ODT_ON)에 동기하여 인에이블된다. 즉, 버퍼인에이블신호(BUFF_EN)가 터미네이션제어신호(ODT_ON)의 인에이블 시점에 동기하여 인에이블되도록 구현된다. 실시예에 따라서, 버퍼인에이블신호(BUFF_EN)가 터미네이션제어신호(ODT_ON)외의 다른 신호에 동기하여 인에이블되도록 구현될 수 있다.
내부클럭 생성부(624)는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 입력받아 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)을 생성한다. 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)의 위상들은 각각 서로 다르게 구비되며 위상차는 실시예에 따라 다양하게 변경할 수 있다. 내부클럭 생성부(624)는 앞서 도 2 내지 도 4를 통해 설명한 구성을 통해 구현될 수 있다.
데이터입출력부(625)는 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)에 동기하여 데이터(DATA)를 입출력한다. 좀 더 구체적으로, 데이터입출력부(625)는 제1 내부클럭(ICLKRA), 제2 내부클럭(ICLKRB), 제3 내부클럭(ICLKFA) 및 제4 내부클럭(ICLKFB)에 동기하여 데이터(DATA)를 컨트롤러(61)로 출력하거나 컨트롤러(61)로부터 입력받는다.
이상 살펴본 바와 같이 구성된 본 실시예에 따른 반도체 시스템은 입력버퍼(623)를 활성화되기 전에 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 구동시켜, 입력버퍼(623)가 활성화되는 시점에서는 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)가 안정적으로 구동되도록 한다. 따라서, 입력버퍼(623)가 안정적으로 구동된 스트로빙신호(DQS) 및 반전스트로빙신호(DQSB)를 입력받아 버퍼링하여 각각 안정적인 파형을 갖는 내부스트로빙신호(IDQS) 및 내부반전스트로빙신호(IDQSB)를 생성할 수 있다.
11: 구동제어신호 생성부 12: 스트로빙신호 구동부
13: 입력버퍼 14: 내부클럭 생성부
21: 제1 클럭버퍼부 22: 제2 클럭버퍼부
31: 제1 버퍼부 32: 제2 버퍼부
33: 제1 래치부 34: 제1 초기화소자
35: 제2 초기화소자 41: 제3 버퍼부
42: 제4 버퍼부 43: 제2 래치부
44: 제3 초기화소자 45: 제4 초기화소자

Claims (20)

  1. 버퍼인에이블신호에 응답하여 스트로빙신호를 버퍼링하여 내부스트로빙신호를 생성하는 입력버퍼;
    상기 내부스트로빙신호로부터 서로 다른 위상을 갖는 내부클럭들을 생성하는 내부클럭생성부; 및
    상기 버퍼인에이블신호에 앞서 인에이블되는 구동제어신호에 응답하여 상기 스트로빙신호를 구동하는 스트로빙신호구동부를 포함하는 집적회로.
  2. 제 1 항에 있어서,
    터미네이션제어신호의 인에이블시점보다 기설정된 구간만큼 앞선 시점에서 인에이블되는 상기 구동제어신호를 생성하는 구동제어신호생성부를 더 포함하는 집적회로.
  3. 제 2 항에 있어서, 상기 버퍼인에이블신호는 터미네이션 저항의 활성화를 제어하는 상기 터미네이션제어신호에 동기하여 인에이블되는 집적회로.
  4. 제 1 항에 있어서, 상기 내부클럭생성부는
    상기 내부스트로빙신호에 응답하여 제1 내부클럭 및 제2 내부클럭을 반전버퍼링하여 제3 내부클럭 및 제4 내부클럭을 생성하는 제1 클럭버퍼부; 및
    상기 내부스트로빙신호에 응답하여 상기 제3 내부클럭 및 상기 제4 내부클럭을 반전버퍼링하여 상기 제1 내부클럭 및 제2 내부클럭을 생성하는 제2 클럭버퍼부를 포함하는 집적회로.
  5. 제 4 항에 있어서, 상기 제4 내부클럭은 상기 제1 내부클럭보다 90°만큼 지연된 위상을 갖고, 상기 제3 내부클럭은 상기 제1 내부클럭보다 180°만큼 지연된 위상을 갖으며, 상기 제2 내부클럭은 상기 제1 내부클럭보다 270°만큼 지연된 위상을 갖는 집적회로.
  6. 제 4 항에 있어서, 상기 제1 클럭버퍼부는 상기 내부스트로빙신호의 제1 에지에 동기하여 상기 제1 내부클럭을 반전버퍼링하여 상기 제4 내부클럭을 생성하는 집적회로.
  7. 제 6 항에 있어서, 상기 제1 클럭버퍼부는 상기 내부스트로빙신호의 상기 제1 에지에 동기하여 상기 제2 내부클럭을 반전버퍼링하여 상기 제3 내부클럭을 생성하는 집적회로.
  8. 제 7 항에 있어서, 상기 제2 클럭버퍼부는 상기 내부스트로빙신호의 제2 에지에 동기하여 상기 제3 내부클럭을 반전버퍼링하여 상기 제1 내부클럭을 생성하는 집적회로.
  9. 제 8 항에 있어서, 상기 제2 클럭버퍼부는 상기 내부스트로빙신호의 상기 제2 에지에 동기하여 상기 제4 내부클럭을 반전버퍼링하여 상기 제2 내부클럭을 생성하는 집적회로.
  10. 제 9 항에 있어서, 상기 제1 에지는 상기 내부스트로빙신호의 폴링에지이고, 상기 제2 에지는 상기 내부스트로빙신호의 라이징에지인 집적회로.
  11. 제 4 항에 있어서, 상기 제1 클럭버퍼부는
    상기 내부스트로빙신호의 제1 에지에 동기하여 상기 제1 내부클럭을 반전버퍼링하여 상기 제4 내부클럭을 제1 노드로 출력하는 제1 버퍼부; 및
    상기 내부스트로빙신호의 상기 제1 에지에 동기하여 상기 제2 내부클럭을 반전버퍼링하여 상기 제3 내부클럭을 제2 노드로 출력하는 제2 버퍼부를 포함하는 집적회로.
  12. 제 11 항에 있어서, 상기 제1 클럭버퍼부는
    상기 제1 노드와 상기 제2 노드 사이에 연결되어, 상기 제1 노드 및 상기 제2 노드의 전압을 래치하는 래치부;
    초기화동작 시 상기 제1 노드의 전압을 초기화하는 제1 초기화소자; 및
    상기 초기화동작 시 상기 제2 노드의 전압을 초기화하는 제2 초기화소자를 더 포함하는 집적회로.
  13. 제 11 항에 있어서, 상기 제2 클럭버퍼부는
    상기 내부스트로빙신호의 제2 에지에 동기하여 상기 제3 내부클럭을 반전버퍼링하여 상기 제1 내부클럭을 제3 노드로 출력하는 제3 버퍼부; 및
    상기 내부스트로빙신호의 상기 제2 에지에 동기하여 상기 제4 내부클럭을 반전버퍼링하여 상기 제2 내부클럭을 제4 노드로 출력하는 제4 버퍼부를 포함하는 집적회로.
  14. 구동제어신호에 응답하여 스트로빙신호를 구동하는 스트로빙신호구동부를 포함하고, 상기 스트로빙신호를 출력하는 컨트롤러;
    버퍼인에이블신호에 응답하여 상기 스트로빙신호를 버퍼링하여 내부스트로빙신호를 생성하는 입력버퍼, 및 상기 내부스트로빙신호로부터 서로 다른 위상을 갖는 내부클럭들을 생성하는 내부클럭생성부를 포함하는 반도체 장치를 포함하되, 상기 구동제어신호는 상기 버퍼인에이블신호에 앞서 인에이블되는 반도체 시스템.
  15. 제 13 항에 있어서, 상기 컨트롤러는
    터미네이션제어신호의 인에이블시점보다 기설정된 구간만큼 앞선 시점에서 인에이블되는 상기 구동제어신호를 생성하는 구동제어신호생성부를 더 포함하는 반도체 시스템.
  16. 제 14 항에 있어서, 상기 버퍼인에이블신호는 터미네이션 저항의 활성화를 제어하는 상기 터미네이션제어신호에 동기하여 인에이블되는 반도체 시스템.
  17. 제 14 항에 있어서, 상기 내부클럭생성부는
    상기 내부스트로빙신호에 응답하여 제1 내부클럭 및 제2 내부클럭을 반전버퍼링하여 제3 내부클럭 및 제4 내부클럭을 생성하는 제1 클럭버퍼부; 및
    상기 내부스트로빙신호에 응답하여 상기 제3 내부클럭 및 상기 제4 내부클럭을 반전버퍼링하여 상기 제1 내부클럭 및 제2 내부클럭을 생성하는 제2 클럭버퍼부를 포함하는 반도체 시스템.
  18. 제 17 항에 있어서, 상기 제4 내부클럭은 상기 제1 내부클럭보다 90°만큼 지연된 위상을 갖고, 상기 제3 내부클럭은 상기 제1 내부클럭보다 180°만큼 지연된 위상을 갖으며, 상기 제2 내부클럭은 상기 제1 내부클럭보다 270°만큼 지연된 위상을 갖는 반도체 시스템.
  19. 제 17 항에 있어서, 상기 제1 클럭버퍼부는 상기 내부스트로빙신호의 제1 에지에 동기하여 상기 제1 내부클럭을 반전버퍼링하여 상기 제4 내부클럭을 생성하고, 상기 내부스트로빙신호의 상기 제1 에지에 동기하여 상기 제2 내부클럭을 반전버퍼링하여 상기 제3 내부클럭을 생성하는 반도체 시스템.
  20. 제 19 항에 있어서, 상기 제2 클럭버퍼부는 상기 내부스트로빙신호의 제2 에지에 동기하여 상기 제3 내부클럭을 반전버퍼링하여 상기 제1 내부클럭을 생성하고, 상기 내부스트로빙신호의 상기 제2 에지에 동기하여 상기 제4 내부클럭을 반전버퍼링하여 상기 제2 내부클럭을 생성하는 반도체 시스템.
KR1020140071836A 2014-06-13 2014-06-13 집적회로 및 반도체 시스템 KR20150143900A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140071836A KR20150143900A (ko) 2014-06-13 2014-06-13 집적회로 및 반도체 시스템
US14/548,645 US9478264B2 (en) 2014-06-13 2014-11-20 Integrated circuits and semiconductor systems including the same
CN201410764255.5A CN105306031B (zh) 2014-06-13 2014-12-11 集成电路和包括集成电路的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140071836A KR20150143900A (ko) 2014-06-13 2014-06-13 집적회로 및 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20150143900A true KR20150143900A (ko) 2015-12-24

Family

ID=54836677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140071836A KR20150143900A (ko) 2014-06-13 2014-06-13 집적회로 및 반도체 시스템

Country Status (3)

Country Link
US (1) US9478264B2 (ko)
KR (1) KR20150143900A (ko)
CN (1) CN105306031B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337043B1 (ko) * 2015-06-16 2021-12-09 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20170083920A (ko) 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
TWI601155B (zh) * 2016-06-08 2017-10-01 群聯電子股份有限公司 記憶體的介面、控制電路單元、儲存裝置及時脈產生方法
US10522206B2 (en) 2017-04-06 2019-12-31 SK Hynix Inc. Semiconductor device and system
FR3066033B1 (fr) * 2017-05-05 2019-06-21 Stmicroelectronics (Rousset) Sas Dispositif d'etage tampon, en particulier apte a etre connecte sur un bus du type interface de peripherique serie
KR102441423B1 (ko) * 2017-12-21 2022-09-07 에스케이하이닉스 주식회사 스트로브 신호 생성 회로 및 이를 포함하는 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684019B (zh) * 2004-04-16 2012-11-07 瑞昱半导体股份有限公司 具有可调整操作频率的处理单元及相关方法
CN101246385B (zh) * 2007-02-12 2011-01-26 瑞昱半导体股份有限公司 组态设定电路及其方法
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
US7642827B2 (en) * 2008-05-28 2010-01-05 Micron Technology, Inc. Apparatus and method for multi-phase clock generation
US8482332B2 (en) * 2011-04-18 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-phase clock generator and data transmission lines
KR101905894B1 (ko) 2012-08-23 2018-10-08 에스케이하이닉스 주식회사 반도체칩 및 반도체시스템

Also Published As

Publication number Publication date
CN105306031B (zh) 2020-02-28
US20150364163A1 (en) 2015-12-17
US9478264B2 (en) 2016-10-25
CN105306031A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
KR20150143900A (ko) 집적회로 및 반도체 시스템
KR102143654B1 (ko) 반도체장치
US8624647B2 (en) Duty cycle correction circuit for memory interfaces in integrated circuits
KR20130080730A (ko) 반도체시스템 및 커맨드어드레스 셋업/홀드 타임 조절방법
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
KR20190020390A (ko) 반도체장치
KR20160148788A (ko) 반도체장치 및 반도체시스템
KR100902047B1 (ko) 클럭 조절 회로 및 이를 이용한 반도체 메모리 장치
KR102337043B1 (ko) 반도체장치 및 반도체시스템
US9537477B2 (en) Semiconductor apparatus capable of converting a frequency of an input clock
KR101943087B1 (ko) 다중위상클럭생성회로
US10985742B2 (en) Operation method of signal receiver, pulse width controller, and electronic device including the same
KR102196708B1 (ko) 입력 장치 및 입력 시스템
KR102192543B1 (ko) 신호 전달회로 및 그의 동작방법
KR101046996B1 (ko) 뱅크프리차지신호 생성회로
KR20150014611A (ko) 데이터 출력회로
KR20160133073A (ko) 초기화 동작을 수행하는 반도체장치 및 반도체시스템
KR101632711B1 (ko) 반도체 메모리 장치
KR102424450B1 (ko) 입출력회로 및 이를 이용한 집적회로
KR20170068720A (ko) 인버터회로
KR102033786B1 (ko) 반도체 장치와 이를 이용한 반도체 시스템
US7349290B2 (en) Semiconductor memory device
KR100738958B1 (ko) 반도체 메모리 장치의 데이터 출력 프리드라이버
KR20180038796A (ko) 반도체 장치
KR102164751B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination