KR20170068720A - 인버터회로 - Google Patents

인버터회로 Download PDF

Info

Publication number
KR20170068720A
KR20170068720A KR1020150175455A KR20150175455A KR20170068720A KR 20170068720 A KR20170068720 A KR 20170068720A KR 1020150175455 A KR1020150175455 A KR 1020150175455A KR 20150175455 A KR20150175455 A KR 20150175455A KR 20170068720 A KR20170068720 A KR 20170068720A
Authority
KR
South Korea
Prior art keywords
pull
output signal
driving
signal
drive
Prior art date
Application number
KR1020150175455A
Other languages
English (en)
Inventor
임중호
지정환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150175455A priority Critical patent/KR20170068720A/ko
Priority to US15/086,669 priority patent/US9800244B2/en
Publication of KR20170068720A publication Critical patent/KR20170068720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H02M2001/0006—

Abstract

반도체장치는 입력신호 및 출력신호에 응답하여 제1 구간동안 인에이블되는 구동신호를 생성하는 풀업제어부 및 상기 입력신호 및 상기 구동신호에 응답하여 상기 출력신호를 전원전압으로 구동하는 풀업구동부를 포함하되, 상기 풀업구동부는 상기 제1 구간동안 상기 출력신호를 제1 구동력으로 구동하고, 제2 구간동안 상기 출력신호를 제2 구동력으로 구동하는 인버터회로를 포함한다.

Description

인버터회로{INVERTER CIRCUIT}
본 발명은 열화를 방지할 수 있는 인버터회로에 관한 것이다.
일반적으로, 반도체 장치는 지속적으로 동작함에 따라 스트레스에 따른 성능 저하 및 신뢰성 문제가 나타나고 있다. 특히, 반도체 장치에 포함된 PMOS 트랜지스터는 NBTI(negative bias temperature instability) 현상에 의해 열화되고, 이는 반도체 장치의 성능 저하 요인이 된다.
참고로, NBTI는 PMOS 트랜지스터가 지속적으로 턴온(turn on) 상태를 유지하는 경우 스트레스로 인하여 PMOS 트랜지스터의 문턱전압이 높아지고 PMOS 트랜지스터의 채널 형성이 방해되는 현상을 말한다. 다시 말해, PMOS 트랜지스터가 NBTI에 노출되는 경우 PMOS 트랜지스터의 동작 타이밍이 변동된다. 이는 반도체 장치의 내부에 설정된 타이밍 관계가 틀어지게 되는 요인이 되며, 결국 반도체 장치의 성능 저하 및 신뢰성 문제를 야기한다.
본 발명은 PMOS트랜지스터의 열화를 방지할 수 있는 인버터회로를 제공한다.
이를 위해 본 발명은 입력신호 및 출력신호에 응답하여 제1 구간동안 인에이블되는 구동신호를 생성하는 풀업제어부 및 상기 입력신호 및 상기 구동신호에 응답하여 상기 출력신호를 전원전압으로 구동하는 풀업구동부를 포함하되, 상기 풀업구동부는 상기 제1 구간동안 상기 출력신호를 제1 구동력으로 구동하고, 제2 구간동안 상기 출력신호를 제2 구동력으로 구동하는 인버터회로를 제공한다.
또한, 본 발명은 입력신호 및 구동신호에 응답하여 출력신호를 전원전압으로 구동하는 풀업구동부 및 상기 입력신호에 응답하여 출력신호를 접지전압으로 구동하는 풀다운구동부를 포함하되, 상기 풀업구동부는 제1 구간에서 상기 출력신호를 제1 구동력으로 구동하고, 제2 구간에서 상기 출력신호를 제2 구동력으로 구동하는 인버터회로를 제공한다.
본 발명에 의하면 인버터회로에서 출력신호를 풀업구동하는 PMOS트랜지스터 및 출력신호를 풀업상태로 유지하는 PMOS트랜지스터를 별도로 구비하여 PMOS트랜지스터들의 역할을 분담하는 것으로 열화를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 인버터회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 인버터회로에 포함된 풀업제어부의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 인버터회로에 포함된 풀업구동부의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 인버터회로에 포함된 풀업구동부의 다른 실시예에 따른 회로도이다.
도 5는 도 1에 도시된 인버터회로에 포함된 풀다운구동부의 일 실시예에 따른 회로도이다.
도 6는 도 1 내지 도 5에 도시된 인버터회로의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 인버터회로의 구성을 도시한 블럭도이다.
도 8은 도 7에 도시된 인버터회로에 포함된 풀업제어부의 일 실시예에 따른 회로도이다.
도 9는 도 7에 도시된 인버터회로에 포함된 풀업구동부의 일 실시예에 따른 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1을 참고하면, 본 발명의 일실시예에 따른 인버터회로는 풀업제어부(11), 풀업구동부(12) 및 풀다운구동부(13)를 포함할 수 있다.
풀업제어부(11)는 입력신호(IN) 및 출력신호(OUT)에 응답하여 제1 구간동안 인에이블되는 구동신호(DRV)를 생성할 수 있다. 제1 구간은 입력신호(IN)가 로직하이레벨에서 로직로우레벨로 레벨천이하는 시점에서 시작되고, 출력신호(OUT)가 로직로우레벨에서 로직하이레벨로 레벨천이하는 시점에 종료되도록 설정될 수 있다. 풀업제어부(11)는 제1 구간에서 로직로우레벨의 입력신호(IN)를 구동신호(DRV)로 전달할 수 있다. 풀업제어부(11)는 제1 구간이 종료되는 시점에 입력신호(IN)를 구동신호(DRV)로 전달하는 동작을 차단하고, 구동신호(DRV)를 로직하이레벨로 디스에이블 시킬 수 있다.
풀업구동부(12)는 입력신호(IN) 및 구동신호(DRV)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. 풀업구동부(12)는 제1 구간에서 제1 구동력으로 출력신호(OUT)를 구동하고, 제2 구간에서 출력신호(OUT)를 제2 구동력으로 구동할 수 있다. 제2 구간은 제1 구간이 종료된 시점에서 시작되고, 입력신호(IN)가 로직로우레벨에서 로직하이레벨로 레벨천이하는 시점에 종료될 수 있다.
풀다운구동부(13)는 입력신호(IN)에 응답하여 출력신호(OUT)를 접지전압(VSS)으로 구동할 수 있다. 풀다운구동부(13)는 입력신호(IN)가 로직하이레벨인 구간에서 출력신호(OUT)를 접지전압(VSS)으로 구동할 수 있다.
도 2를 참고하면, 풀업제어부(11)는 전달부(21), 구동종료제어부(22) 및 구동제어소자(23)을 포함할 수 있다.
전달부(21)는 인버터(IV21) 및 전달게이트(T21)를 포함할 수 있다. 인버터(IV21)는 출력신호(OUT)를 반전버퍼링하여 출력할 수 있다. 전달게이트(T21)는 출력신호(OUT)에 응답하여 입력신호(IN)를 구동신호(DRV)로 전달할 수 있다. 전달부(21)는 출력신호(OUT)에 응답하여 제1 구간에서 입력신호(IN)를 구동신호(DRV)로 전달할 수 있다. 전달부(21)는 제1 구간에서 로직로우레벨의 입력신호(IN)를 구동신호(DRV)로 전달하여 로직로우레벨로 인에이블되는 구동신호(DRV)를 출력할 수 있다. 전달부(21)는 출력신호(OUT)가 로직하이레벨인 제2 구간에서 입력신호(IN)를 구동신호(DRV)로 전달하는 동작을 차단할 수 있다.
구동종료제어부(22)는 지연부(221) 및 논리부(222)를 포함할 수 있다. 지연부(221)는 출력신호(OUT)를 입력받아 기설정된 구간만큼 지연시켜 지연출력신호(OUTD)를 생성할 수 있다. 논리부(222)는 노어게이트(NR21) 및 인버터(IV22)를 포함할 수 있다. 노어게이트(NR21)는 입력신호(IN) 및 지연출력신호(OUTD)를 입력받아 부정논리합연산을 수행한 후 출력할 수 있다. 인버터(IV22)는 노어게이트(NR21)의 출력을 반전버퍼링하여 구동종료신호(DIS)를 출력할 수 있다. 좀 더 구체적으로, 구동종료제어부(22)는 제1 구간 이전에 로직하이레벨의 입력신호(IN) 및 로직로우레벨의 출력신호(OUT)를 입력받아 로직하이레벨로 디스에이블되는 구동종료신호(DIS)를 생성할 수 있다. 구동종료제어부(22)는 제1 구간에서 로직하이레벨의 입력신호(IN)를 입력받아 논리부(222)에서 지연시켜 제2 구간에서 인에이블되는 구동종료신호(DIS)를 생성할 수 있다. 실시예에 따라 논리부(222)는 내부에 포함된 인버터의 갯수 또는 구동력을 조절하여 구동종료신호(DIS)가 생성되는 시점을 조절할 수 있다.
구동제어소자(23)는 PMOS트랜지스터(P21)를 포함할 수 있다. 구동제어소자(23)는 구동종료신호(DIS)에 응답하여 구동신호(DRV)를 디스에이블 시킬 수 있다. 좀 더 구체적으로, 구동제어소자(23)는 구동종료신호(DIS)가 인에이블 되는 경우 구동신호(DIV)를 전원전압(VDD)으로 구동하여 로직하이레벨로 디스에이블 시킬 수 있다.
도 3을 참고하면, 풀업구동부(12)는 PMOS트랜지스터들(P31, P32)을 포함할 수 있다. PMOS트랜지스터들(P31, P32)은 출력신호(OUT)를 풀업구동하는 풀업소자로 동작할 수 있다. PMOS트랜지스터(P31)는 구동신호(DRV)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P31)는 제1 구간동안 구동신호(DRV)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P32)는 입력신호(IN)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P32)는 제1 구간 및 제2 구간에서 로직로우레벨을 갖는 입력신호(IN)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P31)는 PMOS트랜지스터(P32)보다 높은 구동력을 가질 수 있다. 제1 구간에서 PMOS트랜지스터들(P31, P32)은 동시에 턴온될 수 있다. 제1 구간에서 PMOS트랜지스터(P31)는 PMOS트랜지스터(P32)보다 높은 구동력을 갖기 때문에 출력신호(OUT)는 PMOS트랜지스터(P31)에 의해 전원전압(VDD)으로 구동될 수 있다. 제2 구간에서 PMOS트랜지스터(P32)만 턴온될 수 있다. 제2 구간에서 PMOS트랜지스터(P32)는 출력신호(OUT)를 전원전압(VDD)으로 유지하는 동작을 수행할 수 있다. 따라서, PMOS트랜지스터(P31)는 출력신호(OUT)를 전원전압(VDD)으로 구동하는 역할만 수행하고, PMOS트랜지스터(P32)는 출력신호(OUT)를 전원전압(VDD)으로 유지하는 역할만 수행할 수 있다.
도 4를 참고하면, 다른 실시예에 의한 풀업구동부(12)는 PMOS트랜지스터들(P41, P42, P43)을 포함할 수 있다. PMOS트랜지스터들(P41, P42, P43)은 출력신호(OUT)를 풀업구동하는 풀업소자로 동작할 수 있다. PMOS트랜지스터들(P41, P42)은 구동신호(DRV)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터들(P41, P42)는 제1 구간동안 구동신호(DRV)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P43)는 입력신호(IN)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P43)는 제1 구간 및 제2 구간에서 로직로우레벨을 갖는 입력신호(IN)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터들(P41, P42, P43)은 모두 같은 구동력을 가질 수 있다. 제1 구간에서 PMOS트랜지스터들(P41, P42, P43)은 동시에 턴온될 수 있다. 제1 구간에서 PMOS트랜지스터들(P41, P42, P43)이 동시에 턴온되기 때문에 출력신호(OUT)는 높은 구동력으로 PMOS트랜지스터들(P41, P42, P43)에 의해 구동될 수 있다. 제2 구간에서 PMOS트랜지스터(P43)만 턴온될 수 있다. 제2 구간에서 PMOS트랜지스터(P43)는 출력신호(OUT)를 전원전압(VDD)으로 유지하는 동작을 수행할 수 있다. 따라서, PMOS트랜지스터들(P41, P42, P43)이 동시에 출력신호(OUT)를 전원전압(VDD)으로 구동하고, PMOS트랜지스터(P43)가 출력신호(OUT)를 전원전압(VDD)으로 유지하는 역할만 수행할 수 있다.
도 5를 참고하면, 풀다운구동부(13)는 NMOS트랜지스터(N51)를 포함할 수 있다. NMOS트랜지스터(N51)는 출력신호(OUT)를 접지전압(VSS)으로 구동하는 풀다운소자로 동작할 수 있다. NMOS트랜지스터(N51)는 입력신호(IN)에 응답하여 출력신호(OUT)를 접지전압(VSS)으로 구동할 수 있다.
도 6을 참고하면, 입력신호(IN)가 로직하이레벨에서 로직로우레벨로 레벨천이하는 T1시점부터 T2시점까지의 제1 구간(TD1)동안 구동신호(DRV)는 로직로우레벨로 인에이블될 수 있다. T2시점은 출력신호(OUT)가 로직로우레벨에서 로직하이레벨로 레벨천이되는 시점으로 설정될 수 있다. 제1 구간(TD1)에서 PMOS트랜지스터들(P31, P32)은 로직로우레벨의 구동신호(DRV) 및 입력신호(IN)에 의해 동시에 턴온되고, 구동력이 높은 PMOS트랜지스터(P31)에 의해 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. T2시점부터 입력신호(IN)가 로직로우레벨에서 로직하이레벨로 레벨천이하는 T3시점까지의 제2 구간(TD2)동안 구동신호(DRV)는 로직하이레벨로 디스에이블될 수 있다. 제2 구간(TD2)에서 PMOS트랜지스터(P32)는 로직로우레벨의 입력신호(IN)에 응답하여 턴온되고, PMOS트랜지스터(P32)는 출력신호(OUT)를 로직하이레벨로 유지하는 동작을 수행할 수 있다.
이상 살펴본 바와 같이, 본 실시예에 따른 인버터회로는 풀업동작을 수행하는 경우 출력신호(OUT)를 로직로우레벨에서 로직하이레벨로 풀업구동하는 PMOS트랜지스터(P31) 및 출력신호(OUT)를 로직하이레벨로 유지시키는 PMOS트랜지스터(P32)를 구비할 수 있다. PMOS트랜지스터(P31)는 구동력이 높지만 면적이 작아 NBTI열화에 취약할 수 있다. PMOS트랜지스터(P31)는 출력신호(OUT)를 풀업구동하는 제1 구간(TD1)동안만 턴온되기 때문에 지속적으로 턴온되어 발생하는 NBTI열화를 방지할 수 있다. PMOS트랜지스터(P32)는 구동력은 낮지만 NBTI열화에 상대적으로 둔하여 출력신호(OUT)를 로직하이레벨로 유지시키는 제2 구간(TD2)동안 턴온될 수 있다. 따라서, 본 실시예에 따른 인버터회로는 구동력이 높지만 열화에 취약한 PMOS트랜지스터(P31)로 출력신호(OUT)를 풀업구동하는 역할을 수행하고, 구동력은 낮지만 열화에 둔감한 PMOS트랜지스터(P32)를 사용하여 출력신호(OUT)를 로직하이레벨로 유지하는 동작을 수행함으로써, PMOS트랜지스터들(P31, P32)의 역할을 분담하는 것으로 열화를 방지할 수 있는 효과가 있다. 또한, 구동력은 낮지만 NBTI열화에 둔감한 다수의 PMOS트랜지스터들(P41, P42, P43)을 사용하여 출력신호(OUT)를 풀업시키는 제1 구간(TD1)에서는 PMOS트랜지스터들(P41, P42, P43)을 모두 턴온시키고, 제2 구간(TD2)에서는 일부 PMOS트랜지스터(P43)만 턴온시켜 PMOS트랜지스터들(P41, P42, P43)의 열화를 방지할 수 있는 효과가 있다.
도 7을 참고하면, 본 발명의 다른 실시예에 따른 인버터회로는 풀업제어부(71), 풀업구동부(72) 및 풀다운구동부(73)를 포함할 수 있다.
풀업제어부(71)는 입력신호(IN) 및 출력신호(OUT)에 응답하여 제1 구간에서 인에이블되는 구동신호(DRV) 및 제2 구간에서 인에이블되는 지연출력신호(OUTD)를 생성할 수 있다. 제1 구간은 입력신호(IN)가 로직하이레벨에서 로직로우레벨로 레벨천이하는 시점에서 시작되고, 출력신호(OUT)가 로직로우레벨에서 로직하이레벨로 레벨천이하는 시점에 종료되도록 설정될 수 있다. 제2 구간은 제1 구간이 종료된 시점에서 시작되고, 입력신호(IN)가 로직로우레벨에서 로직하이레벨로 레벨천이하는 시점에 종료될 수 있다. 풀업제어부(71)는 제1 구간에서 로직로우레벨의 입력신호(IN)를 구동신호(DRV)로 전달할 수 있다. 풀업제어부(71)는 제1 구간이 종료되는 시점에 입력신호(IN)를 구동신호(DRV)로 전달하는 동작을 차단하고, 구동신호(DRV)를 로직하이레벨로 디스에이블 시킬 수 있다. 풀업제어부(71)는 출력신호(OUT)를 지연시켜 제2 구간의 시작시점부터 기설정된 구간 후에 인에이블 되는 지연출력신호(OUTD)를 생성할 수 있다.
풀업구동부(72)는 입력신호(IN), 구동신호(DRV) 및 지연출력신호(OUTD)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. 풀업구동부(72)는 제1 구간에서 제1 구동력으로 출력신호(OUT)를 구동하고, 제2 구간에서 출력신호(OUT)를 제2 구동력으로 구동할 수 있다.
풀다운구동부(73)는 입력신호(IN)에 응답하여 출력신호(OUT)를 접지전압(VSS)으로 구동할 수 있다. 풀다운구동부(73)는 입력신호(IN)가 로직하이레벨인 구간에서 출력신호(OUT)를 접지전압(VSS)으로 구동할 수 있다.
도 8를 참고하면, 풀업제어부(71)는 전달부(81), 구동종료제어부(82) 및 구동제어소자(83)를 포함할 수 있다.
전달부(81)는 인버터(IV81) 및 전달게이트(T81)를 포함할 수 있다. 인버터(IV81)는 출력신호(OUT)를 반전버퍼링하여 출력할 수 있다. 전달게이트(T81)는 출력신호(OUT)에 응답하여 입력신호(IN)를 구동신호(DRV)로 전달할 수 있다. 전달부(81)는 출력신호(OUT)에 응답하여 제1 구간에서 입력신호(IN)를 구동신호(DRV)로 전달할 수 있다. 전달부(81)는 제1 구간에서 로직로우레벨의 입력신호(IN)를 구동신호(DRV)로 전달하여 로직로우레벨로 인에이블되는 구동신호(DRV)를 출력할 수 있다. 전달부(81)는 출력신호(OUT)가 로직하이레벨인 제2 구간에서 입력신호(IN)를 구동신호(DRV)로 전달하는 동작을 차단할 수 있다.
구동종료제어부(82)는 지연부(821) 및 논리부(822)를 포함할 수 있다. 지연부(821)는 출력신호(OUT)를 입력받아 기설정된 구간만큼 지연시켜 지연출력신호(OUTD)를 생성할 수 있다. 논리부(822)는 노어게이트(NR81) 및 인버터(IV82)를 포함할 수 있다. 노어게이트(NR81)는 입력신호(IN) 및 지연출력신호(OUTD)를 입력받아 부정논리합연산을 수행한 후 출력할 수 있다. 인버터(IV82)는 노어게이트(NR81)의 출력을 반전버퍼링하여 구동종료신호(DIS)를 출력할 수 있다. 좀 더 구체적으로, 구동종료제어부(82)는 제1 구간 이전에 로직하이레벨의 입력신호(IN) 및 로직로우레벨의 출력신호(OUT)를 입력받아 로직하이레벨로 디스에이블된 구동종료신호(DIS)를 생성할 수 있다. 구동종료제어부(82)는 제1 구간에서 로직하이레벨의 입력신호를 입력받아 논리부(822)에서 지연시켜 제2 구간에서 인에이블되는 구동종료신호(DIS)를 생성할 수 있다. 실시예에 따라 논리부(822)는 내부에 포함된 인버터의 갯수 또는 구동력을 조절하여 구동종료신호(DIS)가 생성되는 시점을 조절할 수 있다.
구동제어소자(83)는 PMOS트랜지스터(P81)를 포함할 수 있다. 구동제어소자(83)는 구동종료신호(DIS)에 응답하여 구동신호(DRV)를 로직하이레벨로 디스에이블 시킬 수 있다. 좀 더 구체적으로, 구동제어소자(83)는 구동종료신호(DIS)가 인에이블 되는 경우 구동신호(DIV)를 전원전압(VDD)으로 구동하여 로직하이레벨로 디스에이블 시킬 수 있다.
도 9을 참고하면, 풀업구동부(72)는 전원제어부(91) 및 PMOS트랜지스터들(P91, P92)를 포함할 수 있다.
전원제어부(91)는 PMOS트랜지스터(P93) 및 NMOS트랜지스터(N91)를 포함할 수 있다. PMOS트랜지스터(P93)는 제1 구간동안 인에이블되는 구동신호(DRV)에 응답하여 노드(ND91)를 전원전압(VDD)으로 구동할 수 있다. NMOS트랜지스터(N91)는 제2 구간의 시작시점부터 기설정된 구간 후에 인에이블 되는 지연출력신호(OUTD)에 응답하여 노드(ND91)를 접지전압(VSS)으로 구동할 수 있다.
PMOS트랜지스터들(P91, P92)은 출력신호(OUT)를 풀업구동하는 풀업소자로 동작할 수 있다. PMOS트랜지스터(P91)는 구동신호(DRV)에 응답하여 출력신호(OUT)를 노드(ND91)의 전압으로 구동할 수 있다. PMOS트랜지스터(P91)는 제1 구간동안 인에이블되는 구동신호(DRV)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동된 노드(ND91)의 전압으로 구동할 수 있다. PMOS트랜지스터(P92)는 입력신호(IN)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P92)는 제1 구간 및 제2 구간에서 로직로우레벨을 갖는 입력신호(IN)에 응답하여 출력신호(OUT)를 전원전압(VDD)으로 구동할 수 있다. PMOS트랜지스터(P91)는 PMOS트랜지스터(P92)보다 높은 구동력을 가질 수 있다. 제1 구간에서 PMOS트랜지스터들(P91, P92)은 동시에 턴온될 수 있다. 제1 구간에서 PMOS트랜지스터(P91)는 PMOS트랜지스터(P92)보다 높은 구동력을 갖기 때문에 출력신호(OUT)는 PMOS트랜지스터(P91)에 의해 전원전압(VDD)으로 구동될 수 있다. 제2 구간에서 PMOS트랜지스터(P92)만 턴온될 수 있다. 제2 구간에서 PMOS트랜지스터(P92)는 출력신호(OUT)를 전원전압(VDD)으로 유지하는 동작을 수행할 수 있다. 따라서, PMOS트랜지스터(P91)는 출력신호(OUT)를 전원전압(VDD)으로 구동하는 역할만 수행하고, PMOS트랜지스터(P92)는 출력신호(OUT)를 전원전압(VDD)으로 유지하는 역할만 수행하여 반복적으로 출력신호(OUT)를 전원전압(VDD)으로 구동하는 경우에 PMOS트랜지스터들(P91, P92)의 역할을 분담하는 것으로 PMOS트랜지스터들(P91, P92)의 열화를 방지할 수 있다.
이상 살펴본 바와 같이 본 실시예에 따른 인버터회로는 제1 구간이 종료되어 PMOS트랜지스터(P91)가 턴오프된 후 기설정된 구간 후에 지연출력신호(OUTD)에 응답하여 PMOS트랜지스터(P91)에 공급되는 전원을 차단할 수 있다. 따라서, PMOS트랜지스터(P91)가 턴온되며 발행하는 열화뿐만 아니라 전원전압(VDD)이 지속적으로 공급되며 발생하는 열화를 방지할 수 있는 효과가 있다.
11: 풀업제어부 12: 풀업구동부
13: 풀다운구동부 21: 전달부
22: 구동종료제어부 23: 구동제어소자
221: 지연부 222: 논리부
71: 풀업제어부 72: 풀업구동부
73: 풀다운구동부 81: 전달부
82: 구동종료제어부 83: 구동제어소자
821: 지연부 822: 논리부
91: 전원제어부

Claims (20)

  1. 입력신호 및 출력신호에 응답하여 제1 구간동안 인에이블되는 구동신호를 생성하는 풀업제어부; 및
    상기 입력신호 및 상기 구동신호에 응답하여 상기 출력신호를 전원전압으로 구동하는 풀업구동부를 포함하되, 상기 풀업구동부는 상기 제1 구간동안 상기 출력신호를 제1 구동력으로 구동하고, 제2 구간동안 상기 출력신호를 제2 구동력으로 구동하는 인버터회로.
  2. 제 1 항에 있어서, 상기 제1 구간은 상기 입력신호가 제1 레벨에서 제2 레벨로 레벨천이하는 시점에서 시작되는 인버터회로.
  3. 제 1 항에 있어서, 상기 제1 구간은 상기 출력신호가 제2 레벨에서 제1 레벨로 레벨천이하는 시점에서 종료되는 인버터회로.
  4. 제 1 항에 있어서, 상기 제2 구간은 상기 제1 구간이 종료되는 시점부터 시작되고, 상기 입력신호가 제2 레벨에서 제1 레벨로 레벨천이하는 시점에 종료되는 인버터회로.
  5. 제 1 항에 있어서, 상기 제1 구동력은 상기 제2 구동력보다 높은 구동력을 갖는 인버터회로.
  6. 제 1 항에 있어서, 상기 풀업제어부는
    상기 출력신호에 응답하여 상기 제1 구간에서 상기 입력신호를 상기 구동신호로 전달하는 전달부;
    상기 입력신호 및 상기 출력신호에 응답하여 상기 제2 구간에서 인에이블되는 구동종료신호를 생성하는 구동종료제어부; 및
    상기 구동종료신호에 응답하여 상기 구동신호를 디스에이블 시키는 구동제어소자를 포함하는 인버터회로.
  7. 제 6 항에 있어서, 상기 구동종료제어부는 상기 출력신호를 지연시켜 상기 제2 구간에서 인에이블되는 지연출력신호를 더 생성하는 인버터회로.
  8. 제 1 항에 있어서, 상기 풀업구동부는
    상기 구동신호에 응답하여 상기 출력신호를 상기 전원전압으로 구동하는 제1 풀업소자; 및
    상기 입력신호에 응답하여 상기 출력신호를 상기 전원전압으로 구동하는 제2 풀업소자를 포함하는 인버터회로.
  9. 제 8 항에 있어서, 상기 제1 풀업소자는 상기 제2 풀업소자보다 높은 구동력을 갖는 인버터회로.
  10. 제 8 항에 있어서, 상기 풀업구동부는 상기 제1 구간동안 상기 구동신호에 응답하여 상기 제1 풀업소자에 상기 전원전압을 공급하고, 상기 제2 구간동안 지연출력신호에 응답하여 상기 제1 풀업소자에 접지전압을 공급하는 전원제어부를 더 포함하는 인버터회로.
  11. 제 8 항에 있어서, 상기 풀업구동부는
    상기 구동신호에 응답하여 상기 출력신호를 전원전압으로 구동하는 제3 풀업소자를 더 포함하는 인버터회로.
  12. 제 1 항에 있어서, 상기 입력신호에 응답하여 상기 출력신호를 접지전압으로 구동하는 풀다운구동부를 더 포함하는 인버터회로.
  13. 입력신호 및 구동신호에 응답하여 출력신호를 전원전압으로 구동하는 풀업구동부; 및
    상기 입력신호에 응답하여 출력신호를 접지전압으로 구동하는 풀다운구동부를 포함하되, 상기 풀업구동부는 제1 구간에서 상기 출력신호를 제1 구동력으로 구동하고, 제2 구간에서 상기 출력신호를 제2 구동력으로 구동하는 인버터회로.
  14. 제 13 항에 있어서, 상기 구동신호는 상기 제1 구간에서 인에이블되는 인버터회로.
  15. 제 13 항에 있어서, 상기 제1 구간은 상기 입력신호가 제1 레벨에서 제2 레벨로 레벨천이하는 시점에서 시작되고, 상기 출력신호가 상기 제2 레벨에서 상기 제1 레벨로 레벨천이하는 시점에 종료되는 인버터회로.
  16. 제 13 항에 있어서, 상기 제2 구간은 상기 제1 구간이 종료되는 시점부터 시작되고, 상기 입력신호가 제2 레벨에서 제1 레벨로 레벨천이하는 시점에 종료되는 인버터회로.
  17. 제 13 항에 있어서, 상기 제1 구동력은 상기 제2 구동력보다 높은 구동력을 갖는 인버터회로.
  18. 제 13 항에 있어서, 상기 풀업구동부는
    상기 구동신호에 응답하여 상기 출력신호를 상기 전원전압으로 구동하는 제1 풀업소자; 및
    상기 입력신호에 응답하여 상기 출력신호를 상기 전원전압으로 구동하는 제2 풀업소자를 포함하는 인버터회로.
  19. 제 18 항에 있어서, 상기 제1 풀업소자는 상기 제2 풀업소자보다 높은 구동력을 갖는 인버터회로.
  20. 제 18 항에 있어서, 상기 풀업구동부는 상기 제1 구간동안 상기 구동신호에 응답하여 상기 제1 풀업소자에 상기 전원전압을 공급하고, 상기 제2 구간동안 지연출력신호에 응답하여 상기 제1 풀업소자에 접지전압을 공급하는 전원제어부를 더 포함하는 인버터회로.
KR1020150175455A 2015-12-09 2015-12-09 인버터회로 KR20170068720A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150175455A KR20170068720A (ko) 2015-12-09 2015-12-09 인버터회로
US15/086,669 US9800244B2 (en) 2015-12-09 2016-03-31 Inverter circuits with first and second drivability dependent on first or second time period

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150175455A KR20170068720A (ko) 2015-12-09 2015-12-09 인버터회로

Publications (1)

Publication Number Publication Date
KR20170068720A true KR20170068720A (ko) 2017-06-20

Family

ID=59020221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150175455A KR20170068720A (ko) 2015-12-09 2015-12-09 인버터회로

Country Status (2)

Country Link
US (1) US9800244B2 (ko)
KR (1) KR20170068720A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485192B1 (ko) * 2016-03-18 2023-01-09 에스케이하이닉스 주식회사 반도체 집적 회로 장치
US9948300B1 (en) * 2017-03-20 2018-04-17 Micron Technology, Inc. Apparatuses and methods for partial bit de-emphasis

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616142B2 (ja) * 1990-05-31 1997-06-04 日本電気株式会社 出力回路
US5486782A (en) * 1994-09-27 1996-01-23 International Business Machines Corporation Transmission line output driver
US6281706B1 (en) * 1998-03-30 2001-08-28 National Semiconductor Corp. Programmable high speed quiet I/O cell
US6924669B2 (en) * 2000-03-30 2005-08-02 Fujitsu Limited Output buffer circuit and control method therefor
US7142015B2 (en) * 2004-09-23 2006-11-28 International Business Machines Corporation Fast turn-off circuit for controlling leakage
US7138830B2 (en) * 2004-12-29 2006-11-21 Texas Instrument Incorporated Supply enabled optimization output buffer
US7388404B1 (en) * 2006-07-26 2008-06-17 National Semiconductor Corporation Driver circuit that limits the voltage of a wave front launched onto a transmission line
US7714617B2 (en) * 2008-09-11 2010-05-11 Micron Technology, Inc. Signal driver circuit having an adjustable output voltage
US20100102872A1 (en) 2008-10-29 2010-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic Substrate Bias for PMOS Transistors to Alleviate NBTI Degradation
US9171842B2 (en) 2012-07-30 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
US9229465B2 (en) * 2014-03-26 2016-01-05 Freescale Semiconductor, Inc. Current-starved inverter circuit

Also Published As

Publication number Publication date
US9800244B2 (en) 2017-10-24
US20170170831A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
KR101815657B1 (ko) 반도체 장치 및 그 출력 회로
KR101879394B1 (ko) 반도체시스템 및 커맨드어드레스 셋업/홀드 타임 조절방법
US8018245B2 (en) Semiconductor device
KR102340550B1 (ko) 전원 제어장치
US8780646B2 (en) Semiconductor memory device
KR20140146330A (ko) 구동 장치
KR20170068720A (ko) 인버터회로
KR101020294B1 (ko) 내부전압 생성회로
US8754688B2 (en) Signal output circuit and semiconductor device including the same
US9424894B2 (en) Signal transfer circuit and operating method thereof
KR101020297B1 (ko) 워드라인 구동회로
KR20160133073A (ko) 초기화 동작을 수행하는 반도체장치 및 반도체시스템
US9158317B2 (en) Internal voltage generation circuits
KR102248931B1 (ko) 반도체시스템
KR20090113711A (ko) 클럭제어회로 및 이를 이용한 반도체 메모리 장치
JP2009110568A (ja) 半導体装置及びそのタイミング制御方法
KR20140086675A (ko) 데이터 출력 회로
US20120126874A1 (en) Integrated circuit
US7349290B2 (en) Semiconductor memory device
KR100930392B1 (ko) 반도체 메모리의 전원 제어 장치
KR100955685B1 (ko) 신호입력회로
US8451036B2 (en) Pulse signal generation circuit and method for operating the same
KR20130061547A (ko) 반도체 메모리 장치
US7616033B2 (en) Apparatus and method for supplying voltage in semiconductor device
KR20150037034A (ko) 반도체 장치