KR102340550B1 - 전원 제어장치 - Google Patents

전원 제어장치 Download PDF

Info

Publication number
KR102340550B1
KR102340550B1 KR1020150050989A KR20150050989A KR102340550B1 KR 102340550 B1 KR102340550 B1 KR 102340550B1 KR 1020150050989 A KR1020150050989 A KR 1020150050989A KR 20150050989 A KR20150050989 A KR 20150050989A KR 102340550 B1 KR102340550 B1 KR 102340550B1
Authority
KR
South Korea
Prior art keywords
power
power voltage
level
abandoned
registration fee
Prior art date
Application number
KR1020150050989A
Other languages
English (en)
Other versions
KR20160121246A (ko
Inventor
이형욱
김승찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150050989A priority Critical patent/KR102340550B1/ko
Priority to US14/818,744 priority patent/US9461648B1/en
Publication of KR20160121246A publication Critical patent/KR20160121246A/ko
Application granted granted Critical
Publication of KR102340550B1 publication Critical patent/KR102340550B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Abstract

본 발명은 전원 제어장치에 관한 것으로, 이종 파워를 가진 집적회로에 있어서 파워 업 동작시 전원의 램프 업(Ramp-up) 동작을 안정적으로 수행할 수 있도록 하는 기술이다. 이러한 본 발명은 초기 파워업 구간 동안 입력신호에 대응하여 제 2전원전압을 제 1전원전압 레벨로 쉬프팅한 출력신호를 출력하는 증폭부, 제어신호에 대응하여 초기 파워업 구간 동안 증폭부의 출력신호를 제 1전원전압 레벨로 세팅하여 출력하는 초기화부 및 제 2전원전압 레벨에 대응하여 초기 파워업 구간 동안 초기화부의 출력신호를 래치하는 래치부를 포함한다.

Description

전원 제어장치 {Power control device}
본 발명은 전원 제어장치에 관한 것으로, 이종 파워를 가진 집적회로에 있어서 파워 업 동작시 전원의 램프 업(Ramp-up) 동작을 안정적으로 수행할 수 있도록 하는 기술이다.
일반적으로, 반도체 장치에서 파워 업 신호 생성회로는 반도체 장치의 초기화를 담당하는 회로를 의미한다. 한편, 반도체 장치를 동작시키기 위해서는 외부에서 외부전압(VDD)을 공급받는데, 외부전압(VDD)의 전압레벨은 0V로부터 시작하여 일정한 기울기를 가지고 목표 전압 레벨까지 상승하게 된다.
이때, 반도체 장치의 모든 회로는 이러한 외부전압(VDD)을 직접 인가받았을 때 특정 노드 초기화 및 안정적인 파워를 공급하는 것이 필요하다. 이에, 반도체 장치는 파워 업 신호 생성회로를 구비하여 파워 업 신호(Powerup signal)를 인에이블시킴으로써, 외부전압(VDD)이 안정적인 전압레벨이 된 이후에 각 회로에 공급되도록 하고 있다. 이와 같은 파워업 동작에 의해 반도체 장치는 초기화된다.
도 1은 종래의 집적회로에서 외부전압(VDD)의 램프 업(Ramp-up) 동작을 설명하기 위한 도면이다.
종래의 집적회로는 외부 전원전압 VDD1, VDD2의 이종 전원을 사용한다. 여기서, 외부 전원전압 VDD1은 외부 전원전압 VDD2 보다 높은 전압 레벨을 갖는다.
먼저, 램프 업 동작시 T1 구간 동안 전원전압 VDD1이 일정 기울기를 가지며 상승하다가 목표 레벨에 도달한 후 일정한 전압 레벨을 유지하게 된다. 그리고, T1 구간이 지나면 전원전압 VDD2이 일정 기울기를 가지며 상승하게 된다. 이후에, T2 구간이 지나면 전원전압 VDD2가 목표 레벨에 도달한 후 일정한 전압 레벨을 유지하게 된다.
그런데, 전원전압 VDD1이 램프 업 되고 전원전압 VDD2가 램프 업 되기 이전까지 원하지 않는 누설전류가 발생하게 된다. 즉, 전원전압 VDD1과 전원전압 VDD2가 램프 업 되어 세팅되는 타이밍이 서로 다르면 불필요한 누설 전류가 발생하게 된다. 이와 같이, 전원전압 VDD1이 램프 업 되고 전원전압 VDD2가 램프 업 되기 이전 구간 동안 전원전압 VDD2가 0V를 유지하게 되어 내부 누설 전류가 흐르게 된다.
본 발명의 실시예는 이종 파워를 가진 집적회로에 있어서 전원의 램프 업(Ramp-up) 시 불필요한 누설 전류의 경로를 차단하고 레벨 쉬프터의 동작을 안정적으로 제어할 수 있도록 하는데 그 특징이 있다.
본 발명의 일실시예에 따른 전원 제어장치는, 초기 파워업 구간 동안 입력신호에 대응하여 제 2전원전압을 제 1전원전압 레벨로 쉬프팅한 출력신호를 출력하는 증폭부; 제어신호에 대응하여 초기 파워업 구간 동안 증폭부의 출력신호를 제 1전원전압 레벨로 세팅하여 출력하는 초기화부; 및 제 2전원전압 레벨에 대응하여 초기 파워업 구간 동안 초기화부의 출력신호를 래치하는 래치부를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 다음과 같은 효과를 제공한다.
첫째, 파워 업 동작 구간 동안 디바이스의 안정적인 동작을 제어하고 파워 업 업 이후에 레벨 쉬프터의 동작 열화 요인을 제거할 수 있도록 한다.
둘째, 이종 파워를 가진 집적회로에 있어서 전원의 램프 업(Ramp-up) 시 불필요한 누설 전류의 경로를 차단하여 전력 소비를 감소시키고 부팅 패일을 방지할 수 있도록 하는 효과를 제공한다.
도 1은 종래의 집적회로에서 외부전압(VDD)의 램프 업(Ramp-up) 동작을 설명하기 위한 도면.
도 2는 본 발명의 실시예에 따른 전원 제어장치의 구성도.
도 3 및 도 4는 본 발명의 실시예에 따른 전원 제어장치의 동작을 설명하기 위한 도면.
도 5는 도 2의 제어신호를 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
반도체 장치가 고집적화, 고속화됨에 따라, 외부에서 인가되는 외부전원전압의 레벨이나 종류, 그리고 반도체 장치의 내부 사용처에 필요한 사용전압을 정확히 생성하고 효율적으로 분배하는 것은 매우 중요한 이슈이다.
더구나, 노트북 컴퓨터, PMP 등과 같은 모바일 전자 시스템에서 채용되어 지는 다이나믹 랜덤 액세스 메모리 등과 같은 반도체 메모리 장치의 경우에 멀티 외부전원전압이 사용되고 있다.
즉, 워드라인 등의 구동을 위해 필요한 고전압을 제 1외부 전원전압을 이용하여 생성한다. 그리고, 주변회로 또는 코어 회로의 DC 파워용 전압을 제 1외부 전원전압보다 상대적으로 낮게 외부에서 인가되는 제 2외부 전원전압을 이용하여 생성한다. 이러한 경우 파워 분배 상의 효율성과 다양한 이점이 제공될 수 있다.
반도체 메모리 장치는 상대적으로 높은 레벨의 전압을 일정 레벨로 강하하여 반도체 메모리 장치의 동작에 필요한 내부 전원전압을 발생하는 내부 전원전압 발생기, 내부 전원전압 발생기 등의 동작에 필요한 기준전압을 생성하는 기준전압 발생기(reference voltage generator), 메모리 셀의 워드라인에 부스팅된 전압을 인가하기 위해 필요한 승압전압(VPP) 발생기, 및 제 1레벨의 전압을 제 2레벨의 전압으로 레벨 쉬프팅 하기 위한 레벨 시프터 등을 포함할 수 있다.
이러한 반도체 메모리 장치에서, 멀티 전원전압을 공급받아 장치의 내부 사용처에 필요한 사용전압을 생성하게 된다. 그런데, 멀티 전원전압의 파워 업 스피드 차이에 의해 바람직하지 않은 누설 전류 경로가 생성될 수 있는데, 이에 대한 대책이 필요한 실정이다. 그러한 누설 전류 경로의 생성을 방지할 경우에 장치 내의 전압 발생회로의 신뢰성이 확보되어 보다 효율적으로 전원 분배가 행하여 질 수 있게 된다.
도 2는 본 발명의 실시예에 따른 전원 제어장치의 구성도이다.
본 발명의 실시예에 따른 전원 제어장치는 레벨 쉬프터로 이루어질 수 있다. 여기서, 레벨 쉬프터는 크로스 커플 타입의 차동 증폭기로 구현될 수 있다. 이러한 본 발명의 실시예는 증폭부(100)와, 초기화부(110) 및 래치부(120)를 포함한다.
증폭부(100)는 복수의 PMOS 트랜지스터 P1~P4와, 복수의 NMOS 트랜지스터 N1~N4, 인버터 IV1 및 누설전류 차단부(110)를 포함한다. 여기서, 누설전류 차단부(110)는 인버터 IV2와 노아게이트 NOR1를 포함한다.
PMOS 트랜지스터 P1, P2의 소스 단자와 인버터 IV2에는 전원전압 VDD1이 동작 전압으로 인가된다. 그리고, NMOS 트랜지스터 N1, N2와, 인버터 IV1 및 노아게이트 NOR2에는 전원전압 VDD2가 동작 전압으로 인가된다.
PMOS 트랜지스터 P1, P3와 NMOS 트랜지스터 N1, N3는 전원전압 VDD1 인가단과 접지전압 VSS 단 사이에 직렬 연결된다. 그리고, PMOS 트랜지스터 P2, P4와 NMOS 트랜지스터 N2, N4는 전원전압 VDD1 인가단과 접지전압 VSS 단 사이에 직렬 연결된다.
PMOS 트랜지스터 P1~P4는 서로 크로스 커플드 연결된다. PMOS 트랜지스터 P3와 NMOS 트랜지스터 N3는 게이트 단자를 통해 입력신호 INB가 인가된다. 인버터 IV1는 입력신호 IN를 반전 구동하여 입력신호 INB를 출력한다.
PMOS 트랜지스터 P4와 NMOS 트랜지스터 N4는 게이트 단자를 구동 제어신호 IND가 인가된다. 그리고, NMOS 트랜지스터 N1와 NMOS 트랜지스터 N2는 게이트 단자를 통해 전원전압 VDD2가 인가된다.
그리고, 인버터 IV는 제어신호 PWR_VDD1를 반전하여 출력한다. 그리고, 노아게이트 NOR1는 입력신호 INB와 인버터 IV2의 출력을 반전하여 구동 제어신호 IND를 출력한다.
이러한 구성을 갖는 증폭부(100)는 서로 다른 전압 레벨을 갖는 전원전압 VDD1과 전원전압 VDD2이 사용될 수 있다. 증폭부(100)는 파워 업 초기 동작시 전원전압을 레벨 쉬프팅하여 레벨 쉬프팅된 신호를 초기화부(110)에 출력한다. 여기서, 증폭부(100)는 전원전압 VDD2을 레벨 쉬프팅하여 전원전압 VDD1 레벨로 쉬프팅된 신호를 출력한다.
이때, 전원전압 VDD1은 제 1전원전압 소스로부터 공급되는 전원을 의미하며, 전원전압 VDD2는 제 2전원전압 소스로부터 공급되는 전원을 의미한다. 그리고, 전원전압 VDD1은 전원전압 VDD2 보다 높은 전압 레벨을 갖는다.
이와 같이, 본 발명의 실시예는 전원전압 VDD2, 접지전압 VSS의 레벨을 갖는 입력신호 IN를 전원전압 VDD1, 접지전압 VSS의 레벨을 갖는 출력신호 OUT로 레벨 쉬프팅하게 된다.
그리고, 초기화부(110)는 풀업 소자인 PMOS 트랜지스터 P5를 포함한다. 여기서, PMOS 트랜지스터 P5는 전원전압 VDD1 인가단과 증폭부(100)의 출력신호 A 인가단 사이에 연결되어 게이트 단자를 통해 제어신호 PWR_VDD1가 인가된다. 여기서, 제어신호 PWR_VDD1는 전원전압 VDD1의 레벨을 검출하여 생성되는 신호이다.
또한, 래치부(120)는 풀업 소자인 P6, P7와, 인버터 IV3를 포함한다. PMOS 트랜지스터 P6, P7는 전원전압 VDD1 인가단과 출력신호 OUT의 출력단 사이에 직렬 연결된다.
그리고, PMOS 트랜지스터 P6는 게이트 단자를 통해 출력신호 OUT가 인가되고, PMOS 트랜지스터 P7는 게이트 단자를 통해 전원전압 VDD2가 인가된다. 인버터 IV3는 출력신호 A를 반전하여 출력신호 OUT를 출력한다. 여기서, 인버터 IV3는 동작전압으로 전원전압 VDD1이 인가된다.
도 3 및 도 4는 본 발명의 실시예에 따른 전원 제어장치의 동작을 설명하기 위한 도면이다.
먼저, 초기 램프 업 동작시 T3 구간 동안 전원전압 VDD1이 먼저 일정 기울기를 가지며 상승한다. 그리고, 전원전압 VDD1이 목표 레벨에 도달한 후 T4 구간에서는 일정한 전압 레벨을 유지하게 된다. 그리고, T4 구간이 되면 전원전압 VDD2이 일정 기울기를 가지며 상승하게 된다.
T3 구간에서 증폭부(100)는 입력신호 IN가 로우 레벨이고 입력신호 INB가 하이 레벨이 된다. 그러면, NMOS 트랜지스터 N3와 PMOS 트랜지스터 P2가 턴 온 된다. 그리고, 입력신호 INB가 하이 레벨인 경우 제어신호 PWR_VDD1와 무관하게 노아게이트 NOR1의 출력인 구동 제어신호 IND가 로우 레벨이 된다.
그러면, PMOS 트랜지스터 P4에 로직 로우 레벨이 인가되어 PMOS 트랜지스터 P4가 턴 온 된다. 이에 따라, 증폭부(100)의 출력신호 A가 전원전압 VDD1 레벨로 레벨 쉬프팅 되어 초기화부(110)에 출력된다.
증폭부(100)의 출력신호 A가 하이 레벨인 경우 인버터 IV3에 의해 출력신호 OUT가 로우 레벨이 된다. 그리고, 출력신호 OUT에 의해 PMOS 트랜지스터 P6가 턴 온 되어 증폭부(100)의 출력이 래치된다.
그런데, 도 3에 도시된 바와 같이 전원전압 VDD2가 램프 업 되기 이전의 T3, T4 구간에서는 전원전압 VDD2가 0V를 유지하게 된다. 즉, 전원전압 VDD1이 램프 업 되고 전원전압 VDD2가 램프 업 되기 이전에 T4 구간 동안 전원전압 VDD2가 0V를 유지한다.
그러면, 전원전압 VDD2에 의해 구동되는 증폭부(100)의 입력신호 INB가 플로팅된다. 그리고, 구동 제어신호 IND도 플로팅되어 불안정한 상태가 유지될 수 있다.
이에 따라, 증폭부(100)의 출력신호 A가 플로팅 상태가 되어 출력신호 OUT의 레벨을 알 수가 없다. 즉, 입력신호 IN가 로우 레벨인 경우 입력신호 INB와 출력신호 A의 레벨은 증폭부(100)의 각 노드에 차징 된 기생 커패시턴스 성분에 의해 결정되므로 초기 레벨을 정의할 수 없는 상태가 된다.
그리고, T4 구간에서는 전원전압 VDD1가 목표 레벨에 도달하게 되므로 증폭부(100)의 출력신호 A와 출력신호 OUT의 레벨은 변할 수 있다. 이러한 경우 내부 코어영역의 내부 전원이 원하는 목표 레벨로 세팅되지 않을 수 있다.
따라서, 본 발명의 실시예에서는 도 4에 도시된 바와 같이 제어신호 PWR_VDD1에 따라 증폭부(100)의 출력을 풀업 구동하여 래치한다. 따라서, 출력신호 OUT를 로우 레벨로 구동하도록 하여 불필요한 누설 전류가 발생하는 것을 방지할 수 있도록 한다. 또한, 입력신호 INB가 플로팅 상태인 경우 구동 제어신호 IND를 로우 레벨로 제어하여 증폭부(100)에서 발생하는 누설 전류를 차단할 수 있도록 한다.
즉, 초기 파워업 동작 구간인 T3 구간에서 제어신호 PWR_VDD1가 로우 레벨인 경우 PMOS 트랜지스터 P5가 턴 온 되어 증폭부(200)의 출력신호 A가 전원전압 VDD1 레벨로 풀업된다. 입력신호 INB가 플로팅 상태인 경우 증폭부(100)의 출력신호 A가 불안정해질 수 있다.
하지만, 본 발명의 실시예에서는 제어신호 PWR_VDD1가 로우 레벨인 구간 동안 초기화부(110)를 턴 온 시켜 출력신호 A가 전원전압 VDD1 레벨로 충분히 구동될 수 있도록 한다. 즉, 전원전압 VDD1이 목표 레벨에 도달하기 직전 구간까지 출력신호 A를 전원전압 VDD1로 차징시키도록 한다.
이에 따라, PMOS 트랜지스터 P5는 제어신호 PWR_VDD1가 로우 레벨인 구간 동안 래치부(120)에 전원전압 VDD1 레벨을 갖는 출력신호 A를 출력한다. 그러면, 래치부(120)가 하이 레벨의 신호를 일정시간 동안 래치하여 출력신호 OUT를 로우 레벨로 초기화시켜 출력함으로써 누설 전류의 경로를 차단하게 된다. 이때, 래치부(120)가 PMOS 트랜지스터 P5의 출력을 래치하는 시간은 전원전압 VDD2가 램프 업 되기 이전 구간까지일 수 있다.
그리고, 제어신호 PWR_VDD1가 로우 레벨인 경우 구동 제어신호 IND가 무조건 로우 레벨을 유지하게 된다. 이러한 경우 NMOS 트랜지스터 N4가 턴 오프 상태를 유지하게 된다.
그러면, 출력신호 A가 하이 레벨인 경우에도 NMOS 트랜지스터 N2, N4를 통해 접지전압단으로 발생할 수 있는 불필요한 누설전류를 차단할 수 있도록 한다. 그리고, 증폭부(100)와 초기화부(110)의 전류가 레이싱 되는 것을 방지할 수 있도록 한다.
이후에, T4 구간에서 전원전압 VDD2가 아직 로우 레벨인 상태이므로 전원전압 VDD2에 의해 구동되는 입력신호 INB가 플로팅 상태일 수 있다. 하지만, 전원전압 VDD1가 안정화 상태가 되면 제어신호 PWR_VDD1가 하이 레벨로 먼저 천이하게 된다.
이러한 경우 IND가 무조건 로우 레벨 상태를 유지하게 된다. 그러면, NMOS 트랜지스터 N4가 턴 오프 상태를 유지하게 된다. 그러면, 출력신호 A가 하이 레벨인 경우에도 증폭부(100)의 NMOS 트랜지스터 N2, N4를 통해 접지전압단으로 발생할 수 있는 불필요한 누설전류를 차단할 수 있도록 한다.
또한, T4 구간에서 전원전압 VDD2가 로우 레벨인 경우에 PMOS 트랜지스터 P7가 턴 온 되어 래치부(120)를 동작시키게 된다. 그러면, 래치부(120)는 출력신호 A가 전원전압 VDD1 레벨로 충분히 풀업 구동될 수 있도록 한다. 이에 따라, 출력신호 A가 전원전압 VDD1 레벨로 래치되어 출력신호 OUT가 로우 레벨로 출력된다.
이와 같이, 본 발명의 실시예는 파워 업 초기 구간 동안 증폭부(100)의 출력신호 A를 원하는 레벨로 초기화시킨다. 그리고, 파워 업 초기 구간 동안 증폭부(100)의 풀다운 단에서 발생되는 누설전류를 차단시킬 수 있도록 한다.
위에서, 제어신호 PWR_VDD1는 전원전압 VDD1의 레벨을 검출하여 생성되는 신호이다. 즉, 도 5에 도시된 바와 같이, 전원전압 VDD1의 레벨이 특정 레벨 V1 레벨 미만인 경우 제어신호 PWR_VDD1가 로우 레벨이 된다. 반면에, 전원전압 VDD1의 레벨이 특정 레벨 V1 레벨 이상인 경우 제어신호 PWR_VDD1가 하이 레벨이 되어 전원전압 VDD1 레벨을 따라가게 된다.
이후에, T5 구간의 진입시 전원전압 VDD2가 목표 레벨에 도달한 후 일정한 전압 레벨을 유지하게 된다. 그러면, PMOS 트랜지스터 P7가 턴 오프 상태가 되어, 파워 업 동작 이후에는 래치부(120)가 래치 동작을 수행하지 않고 드라이버로 동작할 수 있도록 한다. 이에 따라, 파워 업 동작 이후에는 래치부(120)가 턴 오프 되어 레벨 쉬프터의 스피드 특성에 영향을 주지 않도록 한다.
이어서, T6 구간의 진입시 증폭부(100)의 입력신호 IN가 하이 레벨이 된다. 그리고, 입력신호 INB가 로우 레벨로 천이하면 PMOS 트랜지스터 P3이 턴 온 된다. 이때, 제어신호 PWR_VDD1가 하이 레벨이 되면 구동 제어신호 IND는 하이 레벨로 천이하게 된다. 또한, 구동 제어신호 IND가 하이 레벨인 경우 NMOS 트랜지스터 N4가 턴 온 된다.
이에 따라, 증폭부(100)의 출력신호 A가 로우 레벨이 되고, 출력신호 OUT가 하이 레벨이 된다. 그러면, 증폭부(100)의 출력신호 A와 출력신호 OUT는 전원전압 VDD1 레벨로 레벨 쉬프트 된다. 이때, 본 발명의 실시예는 T4 구간에서 출력신호 A가 하이 레벨을 유지하도록 제어하여 출력신호 OUT의 레벨을 안정적인 하이 레벨로 출력할 수 있도록 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (20)

  1. 초기 파워업 구간 동안 입력신호에 대응하여 제 2전원전압을 제 1전원전압 레벨로 쉬프팅한 출력신호를 출력하는 증폭부;
    제어신호에 대응하여 상기 초기 파워업 구간 동안 상기 증폭부의 출력신호를 상기 제 1전원전압 레벨로 세팅하여 출력하는 초기화부; 및
    상기 제 2전원전압 레벨에 대응하여 상기 초기 파워업 구간 동안 상기 초기화부의 출력신호를 래치하는 래치부를 포함하는 것을 특징으로 하는 전원 제어장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 제어신호는 상기 제 1전원전압이 특정 레벨 미만인 경우 로직 로우 레벨이고 상기 특정 레벨 이상인 경우 로직 하이 레벨로 천이하는 신호인 것을 특징으로 하는 전원 제어장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 초기화부는 상기 제 1전원전압 레벨에 대응하여 변화되는 상기 제어신호에 따라 상기 증폭부의 출력신호를 상기 제 1전원전압 레벨로 구동하는 것을 특징으로 하는 전원 제어장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 초기화부는
    상기 제 1전원전압의 인가단과 상기 증폭부의 출력단 사이에 연결되어 상기 제어신호에 의해 상기 증폭부의 출력단을 풀업 구동하는 제 1풀업 소자를 포함하는 것을 특징으로 하는 전원 제어장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서, 상기 제 1풀업 소자는 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전원 제어장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 래치부는
    상기 출력신호에 의해 제어되어 상기 제 1전원전압을 선택적으로 공급하는 제 2풀업 소자;
    상기 제 2풀업 소자와 상기 초기화부의 출력단 사이에 연결되어 상기 제 1전원전압에 의해 제어되는 제 3풀업소자; 및
    상기 제 3풀업소자의 출력을 반전하여 상기 출력신호를 출력하는 제 1인버터를 포함하는 것을 특징으로 하는 전원 제어장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 래치부는 상기 제 2전원전압이 램프 업 되기 이전까지 래치 상태를 유지하는 것을 특징으로 하는 전원 제어장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 래치부는 상기 제 2전원전압이 기 설정된 목표 레벨에 도달한 경우 턴 오프 되는 것을 특징으로 하는 전원 제어장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 래치부는 상기 초기 파워 업 구간의 종료시 턴 오프 되는 것을 특징으로 하는 전원 제어장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 래치부는 상기 제 2전원전압이 로우 레벨인 경우 상기 초기화부의 출력을 상기 제 1전원전압 레벨로 래치하여 상기 출력신호를 로우 레벨로 출력하는 것을 특징으로 하는 전원 제어장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 제 1전원전압은 상기 제 2전원전압과 서로 다른 레벨을 갖는 특징으로 하는 전원 제어장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 제 1전원전압은 상기 제 2전원전압보다 높은 레벨을 갖는 것을 특징으로 하는 전원 제어장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 초기 파워업 구간 동안 상기 제 1전원전압과 상기 제 2전원전압은 램프 업 되는 시점이 서로 다른 것을 특징으로 하는 전원 제어장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 초기 파워업 구간 동안 상기 제 1전원전압이 램프 업 된 이후에 상기 제 2전원전압이 램프 업 되는 것을 특징으로 하는 전원 제어장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 증폭부는
    상기 초기 파워업 구간 동안 상기 증폭부에 발생되는 누설전류를 차단하는 누설전류 차단부를 더 포함하는 것을 특징으로 하는 전원 제어장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 누설전류 차단부는
    상기 입력신호가 로우 레벨인 경우 상기 제어신호와 무관하게 풀다운 소자를 제어하기 위한 구동 제어신호를 로직 로우 레벨로 출력하는 것을 특징으로 하는 전원 제어장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 누설전류 차단부는
    상기 제 1전원전압의 램프 업 구간 동안 상기 제어신호가 로우 레벨인 경우 풀다운 소자를 제어하기 위한 구동 제어신호를 로직 로우 레벨로 출력하는 것을 특징으로 하는 전원 제어장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 누설전류 차단부는
    상기 제 1전원전압이 기 설정된 목표 레벨에 도달한 이후에 상기 제 2전원전압이 램프 업 되기 이전 구간까지 상기 제어신호가 하이 레벨인 경우 풀다운 소자를 제어하기 위한 구동 제어신호를 로직 로우 레벨로 출력하는 것을 특징으로 하는 전원 제어장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서, 상기 누설전류 차단부는
    상기 제 1전원전압과 상기 제 2전원전압의 램프 업이 완료되면 상기 입력신호의 로직 레벨에 대응하여 상기 증폭부의 출력신호가 제어되는 것을 특징으로 하는 전원 제어장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서, 상기 누설전류 차단부는
    상기 제어신호를 반전하는 제 2인버터; 및
    상기 제 2인버터의 출력과 상기 입력신호의 반전신호를 노아연산하여 상기 풀다운 소자를 구동하기 위한 구동 제어신호를 출력하는 노아게이트를 포함하는 것을 특징으로 하는 전원 제어장치.
KR1020150050989A 2015-04-10 2015-04-10 전원 제어장치 KR102340550B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150050989A KR102340550B1 (ko) 2015-04-10 2015-04-10 전원 제어장치
US14/818,744 US9461648B1 (en) 2015-04-10 2015-08-05 Power control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050989A KR102340550B1 (ko) 2015-04-10 2015-04-10 전원 제어장치

Publications (2)

Publication Number Publication Date
KR20160121246A KR20160121246A (ko) 2016-10-19
KR102340550B1 true KR102340550B1 (ko) 2021-12-21

Family

ID=56995159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050989A KR102340550B1 (ko) 2015-04-10 2015-04-10 전원 제어장치

Country Status (2)

Country Link
US (1) US9461648B1 (ko)
KR (1) KR102340550B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10191086B2 (en) * 2016-03-24 2019-01-29 Apple Inc. Power detection circuit
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
IT201600088225A1 (it) * 2016-08-30 2018-03-02 St Microelectronics Srl Circuito traslatore di livello, in particolare per l'utilizzo in un dispositivo di memoria, e relativo dispositivo di memoria
KR102534821B1 (ko) * 2016-10-31 2023-05-22 에스케이하이닉스 주식회사 전원 제어장치 및 이를 포함하는 반도체 메모리 장치
CN106899288B (zh) * 2017-02-21 2020-05-22 珠海市杰理科技股份有限公司 电平转换电路
KR102347602B1 (ko) * 2017-08-28 2022-01-05 삼성전자주식회사 반도체 장치 및 그 파워 오프 방법
US10561842B2 (en) 2017-12-14 2020-02-18 NeuSpera Medical Inc. Layered midfield transmitter with dielectric tuning
US11596794B2 (en) 2017-12-14 2023-03-07 NeuSpera Medical Inc. Enhanced wireless communication and power transfer between external and implanted devices
CN112673567A (zh) * 2018-04-12 2021-04-16 诺伊斯佩拉医疗有限公司 用于无线植入式装置的中场电源
KR20220080430A (ko) 2020-12-07 2022-06-14 삼성전자주식회사 레벨 시프터 및 레벨 시프팅 방법을 포함하는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751643A (en) 1990-04-06 1998-05-12 Mosaid Technologies Incorporated Dynamic memory word line driver
KR100826647B1 (ko) 2006-11-20 2008-05-06 주식회사 하이닉스반도체 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치
KR100854503B1 (ko) 2007-02-27 2008-08-26 삼성전자주식회사 내부 전압 발생기
US20080238514A1 (en) 2007-04-02 2008-10-02 Min-Su Kim Level-converted and clock-gated latch and sequential logic circuit having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566308B1 (ko) * 2003-12-30 2006-03-30 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전원 초기화 회로 및 그의구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751643A (en) 1990-04-06 1998-05-12 Mosaid Technologies Incorporated Dynamic memory word line driver
KR100826647B1 (ko) 2006-11-20 2008-05-06 주식회사 하이닉스반도체 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치
KR100854503B1 (ko) 2007-02-27 2008-08-26 삼성전자주식회사 내부 전압 발생기
US20080238514A1 (en) 2007-04-02 2008-10-02 Min-Su Kim Level-converted and clock-gated latch and sequential logic circuit having the same

Also Published As

Publication number Publication date
KR20160121246A (ko) 2016-10-19
US20160301412A1 (en) 2016-10-13
US9461648B1 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
KR102340550B1 (ko) 전원 제어장치
US9837131B2 (en) Semiconductor device and output circuit thereof
KR100968152B1 (ko) 레벨 시프터 회로
KR102534821B1 (ko) 전원 제어장치 및 이를 포함하는 반도체 메모리 장치
US9236859B1 (en) Power control device
KR102461866B1 (ko) 전압 생성 회로
US9608615B2 (en) Negative high voltage hot switching circuit
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100294020B1 (ko) 레벨쉬프터및이를이용한반도체메모리장치
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
US8917137B2 (en) Power supply circuit
US8547145B2 (en) Power-up signal generation circuit of semiconductor apparatus
US8456216B2 (en) Level shifter
KR100734306B1 (ko) 딥 파워 다운 모드 탈출 후 전원 레벨을 조기에안정화시키는 메모리 장치
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
US20150249383A1 (en) Charge pump
KR100794991B1 (ko) 반도체 메모리 장치의 초기 전압 제어 회로
CN107437434B (zh) 高压电平位移电路和非易失性存储器
KR100955685B1 (ko) 신호입력회로
KR100999874B1 (ko) 레벨 시프터
KR101043381B1 (ko) 플로우팅을 방지하는 입력 버퍼
KR20160138618A (ko) 내부전압 발생 장치
KR20130042929A (ko) 레벨 쉬프터
KR20120018453A (ko) 반도체 메모리 장치의 입력 버퍼

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant