KR100999874B1 - 레벨 시프터 - Google Patents

레벨 시프터 Download PDF

Info

Publication number
KR100999874B1
KR100999874B1 KR1020080076206A KR20080076206A KR100999874B1 KR 100999874 B1 KR100999874 B1 KR 100999874B1 KR 1020080076206 A KR1020080076206 A KR 1020080076206A KR 20080076206 A KR20080076206 A KR 20080076206A KR 100999874 B1 KR100999874 B1 KR 100999874B1
Authority
KR
South Korea
Prior art keywords
level
pull
node
signal
input signal
Prior art date
Application number
KR1020080076206A
Other languages
English (en)
Other versions
KR20100015250A (ko
Inventor
황미현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080076206A priority Critical patent/KR100999874B1/ko
Publication of KR20100015250A publication Critical patent/KR20100015250A/ko
Application granted granted Critical
Publication of KR100999874B1 publication Critical patent/KR100999874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Abstract

본 발명은 제1 레벨의 입력신호에 응답하여 레벨이 조절되는 풀업신호를 생성하는 구동신호 생성부; 및 상기 입력신호 및 상기 풀업신호를 입력받아 제2 레벨의 출력신호를 구동하는 구동부를 포함하는 레벨 시프터를 제공한다.
레벨시프터, MOS 트랜지스터 사이즈 조절

Description

레벨 시프터{LEVEL SHIFTER}
본 발명은 반도체 장치에 관한 것으로, 더욱 구체적으로는 커플링소자를 이용하여, MOS 트랜지스터의 사이즈를 정밀하게 조절할 필요가 없도록 한 레벨 시프터에 관한 것이다.
일반적으로 레벨 시프터는 서로 다른 전원전압을 사용하는 회로 사이의 인터페이스 역할을 한다. 예를 들어, 반도체 메모리 장치의 워드라인 드라이버(word line driver)는 외부에서 공급되는 외부전압(VDD)보다 높은 레벨의 고전압(VPP)을사용하게 되는데, 워드라인 드라이버를 구동하기 위한 신호는 외부전압(VDD)과 접지전압(VSS) 사이로 스윙(swing)을 하는 반면에 워드라인 드라이버는 고전압(VPP)과 접지전압(VSS)사이로 스윙을 필요로 한다. 그러므로 두 회로 사이에 레벨 시프팅(level shifting) 없이 곧바로 연결할 경우, 고전압(VPP)을 전원전압으로 사용하는 회로에서 누설전류가 흐를 수 있기 때문에 반드시 레벨 쉬프터를 사용하여 두 회로를 연결하게 된다.
도 1 은 종래의 기술에 따른 레벨 시프터의 회로도이다.
도시된 바와 같이, 종래의 레벨시프터 회로는 상대적으로 낮은 레벨(V1)을 갖는 입력신호(IN)를 입력받아, 상대적으로 높은 레벨(V2)로 레벨 시프팅된 출력신호(OUT)를 출력한다. 이하, 레벨 시프팅 동작을 좀 더 구체적으로 살펴본다.
우선, 입력신호(IN)가 레벨(V1)에서 접지전압(VSS)으로 천이하는 경우를 살펴본다. 입력신호(IN)가 레벨(V1)인 상태에서 NMOS 트랜지스터(N10) 및 PMOS 트랜지스터(P12)가 턴온되므로 출력신호(OUT)는 레벨(V2)가 된다. 이와 같은 상태에서, 입력신호(IN)가 접지전압(VSS)으로 천이하면 NMOS 트랜지스터(N12)가 턴온되는데 이때, PMOS 트랜지스터(P12)의 턴온상태는 PMOS 트랜지스터(P10)가 턴온되어 풀업구동을 할 때까지 유지된다. 즉, 입력신호(IN)가 레벨(V1)에서 접지전압(VSS)으로 천이할 때 NMOS 트랜지스터(N12)와 PMOS 트랜지스터(P12)가 동시에 턴온되는 상태가 일정 구간만큼 발생된다. 따라서, NMOS 트랜지스터(N12)의 사이즈를 크게 조절하여 PMOS 트랜지스터(P10)의 턴오프 속도를 증가시키고 있다.
다음으로, 입력신호(IN)가 접지전압(VSS)에서 레벨(V1)으로 천이하는 경우를 살펴본다. 입력신호(IN)가 접지전압(VSS)인 상태에서 NMOS 트랜지스터(N12) 및 PMOS 트랜지스터(P10)가 턴온되므로 출력신호(OUT)는 접지전압(VSS)과 동일한 레벨이 된다. 이와 같은 상태에서, 입력신호(IN)가 레벨(V1)으로 천이하면 NMOS 트랜지스터(N10)가 턴온되는데 이때, PMOS 트랜지스터(P10)의 턴온상태는 PMOS 트랜지스터(P12)가 턴온되어 풀업 구동을 할 때까지 유지된다. 즉, 입력신호(IN)가 접지전압(VSS)에서 레벨(V1)으로 천이할 때 NMOS 트랜지스터(N10)와 PMOS 트랜지스 터(P10)가 동시에 턴온되는 상태가 일정 구간만큼 발생된다. 따라서, NMOS 트랜지스터(N10)의 사이즈를 크게 조절하여 PMOS 트랜지스터(P12)의 턴오프 속도를 증가시키고 있다.
이상 설명한 바와 같이, 종래의 레벨시프터는 입력신호(IN)가 천이할 때 NMOS 트랜지스터와 PMOS 트랜지스터가 동시에 턴온되어 레벨(V1)에서 레벨(V2)로 레벨 시프팅된 신호를 생성하는데 많은 시간을 소모한다.
따라서, 이와 같은 지연시간을 줄이기 위해 종래의 레벨시프터에서는 PMOS 트랜지스터 및 NMOS 트랜지스터의 사이즈를 정밀하게 조절할 필요가 있다.
따라서, 본 발명은 커플링소자를 이용하여, MOS 트랜지스터의 사이즈를 정밀하게 조절할 필요가 없도록 한 레벨 시프터를 개시한다.
이를 위해 본 발명은 제1 레벨의 입력신호에 응답하여 레벨이 조절되는 풀업신호를 생성하는 구동신호 생성부; 및 상기 입력신호 및 상기 풀업신호를 입력받아 제2 레벨의 출력신호를 구동하는 구동부를 포함하는 레벨 시프터를 제공한다.
본 발명에서, 상기 풀업신호는 상기 제1 레벨보다 낮은 레벨부터 상기 제2 레벨보다 높은 레벨까지 갖는 것이 바람직하다.
본 발명에서, 상기 구동신호 생성부는 상기 제1 레벨의 전원전압과 상기 풀업신호의 출력노드 사이에 연결되어, 상기 입력신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및 상기 입력신호의 입력노드와 상기 출력노드 사이에 연 결되어, 입력노드와 상기 출력노드 사이의 전위차를 유지하는 커플링소자를 포함한다.
본 발명에서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 커플링소자는 커패시터인 것이 바람직하다.
본 발명에서, 상기 구동부는 상기 제2 레벨의 전원전압과 출력노드 사이에 연결되어, 상기 풀업신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및 상기 출력노드와 접지전압 사이에 연결되어, 상기 입력신호에 응답하여 상기 출력노드를 풀다운구동하는 풀다운소자를 포함한다.
본 발명에서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것이 바람직하다.
본 발명의 레벨시프터는 상기 출력노드의 신호를 버퍼링하여 상기 출력신호를 생성하는 버퍼를 더 포함한다.
또한, 본 발명은 제1 레벨의 전원전압과 풀업신호가 출력되는 제1 노드 사이에 연결되어, 입력신호에 응답하여 상기 제1 노드를 풀업구동하는 제1 풀업소자와, 상기 입력신호의 입력노드와 상기 제1 노드 사이에 연결되어, 입력노드와 상기 제1 노드 사이의 전위차를 유지하는 커플링소자와, 제2 레벨의 전원전압과 제2 노드 사이에 연결되어, 상기 풀업신호에 응답하여 상기 제2 노드를 풀업구동하는 제2 풀업소자와, 상기 제2 노드와 접지전압 사이에 연결되어, 상기 입력신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 레벨 시프터를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일 실시예에 의한 레벨 시프터의 블럭도이고, 도 3 은 도 2에 도시된 구동신호 생성부의 회로도이며, 도 4는 도 2에 도시된 구동부의 회로도이다.
도 2에 도시된 바와 같이, 본 실시예에 따른 레벨 시프터는 구동신호 생성부(1)와 구동부(2)로 구성된다.
구동신호 생성부(1)는 도 3에 도시된 바와 같이, 제1 레벨(V1)의 전원전압과 노드(nd10) 사이에 연결되어, 입력신호(IN)에 응답하여 풀업신호(PU)가 출력되는 노드(nd10)를 풀업구동하는 PMOS 트랜지스터(P10)와, 입력신호(IN)의 입력노드와 노드(nd10) 사이에 연결되어, 입력노드와 노드(nd10) 사이의 전위차를 유지하는 커플링소자로 동작하는 NMOS 트랜지스터(N10)로 구성된다. 여기서, 입력신호(IN)는 제1 레벨(V1)과 접지전압(VSS) 사이로 스윙하는 신호이다.
구동부(2)는 도 4에 도시된 바와 같이, 제2 레벨(V2)의 전원전압과 노드(nd12) 사이에 연결되어, 풀업신호(PU)에 응답하여 노드(nd12)를 풀업구동하는 PMOS 트랜지스터(P20)와, 노드(nd12)와 접지전압(VSS) 사이에 연결되어, 입력신호(IN)에 응답하여 노드(nd12)를 풀다운구동하는 NMOS 트랜지스터(N12)와, 노드(nd12)의 신호를 반전 버퍼링하여 출력신호(OUT)를 생성하는 인버터(IV20)로 구 성된다. 여기서, 제2 레벨(V2)은 제1 레벨(V1)보다 높은 레벨인 것이 바람직하며, 인버터(IV20)는 제2 레벨(V2)로 구동된다.
이와 같이 구성된 레벨시프터의 동작을 도 5를 참고하여 살펴보면 다음과 같다.
우선, 입력신호(IN)가 접지전압(VSS)에서 제1 레벨(V1)로 천이하는 경우를 살펴본다. 입력신호(IN)가 접지전압(VSS)인 상태에서 PMOS 트랜지스터(P10)가 턴온되므로 노드(nd10)는 제1 레벨(V1)로 풀업구동된다. 이와 같은 상태에서, 입력신호(IN)가 레벨(V1)으로 천이하면 커패시터로 동작하는 NMOS 트랜지스터(N10)의 커플링 동작에 의해 노드(nd10)는 'X'에서 도시된 바와 같이 제2 레벨(V2)보다 높은 레벨로 천이된다. 이는 NMOS 트랜지스터(N10)의 커플링 동작에 의해 입력신호(IN)의 레벨 천이 전후에 입력신호(IN)와 노드(nd10)의 레벨 차이가 일정하게 유지되어야 하기 때문이다.
입력신호(IN)가 접지전압(VSS)에서 제1 레벨(V1)로 천이하는 경우 노드(nd10)에서 출력되는 풀업신호(PU)의 레벨은 제2 레벨(V2)보다 높아지므로, 접지전압(VSS)과 동일한 레벨을 갖는 입력신호(IN)에 의해 NMOS 트랜지스터(N20)가 턴온될 때, PMOS 트랜지스터(P20)는 확실하게 턴오프된다. 따라서, 출력신호(OUT)는 입력신호(IN)가 제1 레벨(V1)로 천이한 시점에서 바로 제2 레벨(V2)로 천이하게 된다.
다음으로, 입력신호(IN)가 제1 레벨(V1)에서 접지전압(VSS)으로 천이하는 경 우를 살펴본다. 입력신호(IN)가 제1 레벨(V1)인 상태에서 PMOS 트랜지스터(P10)가 턴오프되므로 노드(nd10)는 방전된다. 이와 같은 상태에서, 입력신호(IN)가 접지전압(VSS)으로 천이하면 커패시터로 동작하는 NMOS 트랜지스터(N10)의 커플링 동작에 의해 노드(nd10)는 'Y'에서 도시된 바와 같이 제1 레벨(V1)보다 낮은 레벨로 천이된다. 이는 NMOS 트랜지스터(N10)의 커플링 동작에 의해 입력신호(IN)의 레벨 천이 전후에 입력신호(IN)와 노드(nd10)의 레벨 차이가 일정하게 유지되어야 하기 때문이다.
입력신호(IN)가 제1 레벨(V1)에서 접지전압(VSS)로 천이하는 경우 노드(nd10)에서 출력되는 풀업신호(PU)의 레벨은 제1 레벨(V1)보다 낮아지므로, 접지전압(VSS)과 동일한 레벨을 갖는 입력신호(IN)에 의해 NMOS 트랜지스터(N20)가 턴오프될 때, PMOS 트랜지스터(P20)는 확실하게 턴온된다. 따라서, 출력신호(OUT)는 입력신호(IN)가 제1 레벨(V1)로 천이한 시점에서 바로 접지전압(VSS)으로 천이하게 된다.
이상 살펴본 본 실시예의 레벨시프터는 커플링 현상을 이용하여 출력노드를 풀업구동하는 PMOS 트랜지스터(P20)에 인가되는 풀업신호(PU)의 레벨을 입력신호(IN)가 접지전압(VSS)에서 제1 레벨(V1)로 천이하는 경우에는 제2 레벨(V2)보다 높게 형성되도록 하고, 입력신호(IN)가 제1 레벨(V1)에서 접지전압(VSS)으로 천이하는 경우에는 제1 레벨(V1)보다 낮게 형성되도록 하여, 출력신호를 구동하는 PMOS 트랜지스터와 NMOS 트랜지스터가 동시에 턴온되는 현상을 사전에 방지하고 있다.
따라서, PMOS 트랜지스터와 NMOS 트랜지스터가 동시에 턴온되는 현상이 발생 되는 것을 방지하기 위해 MOS 트랜지스터의 사이즈를 정밀하게 조절할 필요가 없어진다.
도 1 은 종래의 기술에 따른 레벨 시프터의 회로도이다.
도 2 는 본 발명의 일 실시예에 의한 레벨 시프터의 블럭도이다.
도 3 은 도 2에 도시된 구동신호 생성부의 회로도이다.
도 4는 도 2에 도시된 구동부의 회로도이다.
도 5는 도 2에 도시된 레벨 시프터의 동작을 설명하기 위한 타이밍도이다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 제1 레벨의 전원전압과 풀업신호의 출력노드 사이에 연결되어, 입력신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자;
    상기 입력신호의 입력노드와 상기 출력노드 사이에 연결되어, 상기 입력노드와 상기 출력노드 사이의 전위차를 유지하는 커플링소자; 및
    상기 입력신호 및 상기 풀업신호를 입력받아 제2 레벨의 출력신호를 구동하는 구동부를 포함하는 레벨 시프터.
  4. 제 3 항에 있어서, 상기 풀업소자는 PMOS 트랜지스터인 레벨 시프터.
  5. 제 3 항에 있어서, 상기 커플링소자는 커패시터인 레벨 시프터.
  6. 제 3 항에 있어서, 상기 구동부는
    상기 제2 레벨의 전원전압과 출력노드 사이에 연결되어, 상기 풀업신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 접지전압 사이에 연결되어, 상기 입력신호에 응답하여 상기 출력노드를 풀다운구동하는 풀다운소자를 포함하는 레벨 시프터.
  7. 제 6 항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 레벨 시프터.
  8. 제 6 항에 있어서, 상기 출력노드의 신호를 버퍼링하여 상기 출력신호를 생성하는 버퍼를 더 포함하는 레벨 시프터.
  9. 제1 레벨의 전원전압과 풀업신호가 출력되는 제1 노드 사이에 연결되어, 입력신호에 응답하여 상기 제1 노드를 풀업구동하는 제1 풀업소자;
    상기 입력신호의 입력노드와 상기 제1 노드 사이에 연결되어, 입력노드와 상기 제1 노드 사이의 전위차를 유지하는 커플링소자;
    제2 레벨의 전원전압과 제2 노드 사이에 연결되어, 상기 풀업신호에 응답하여 상기 제2 노드를 풀업구동하는 제2 풀업소자; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 입력신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 레벨 시프터.
  10. 제 9 항에 있어서, 상기 제2 레벨은 상기 제1 레벨보다 높은 레벨이고, 상기 입력신호가 상기 접지전압에서 상기 제1 레벨로 천이하는 경우 상기 풀업신호는 상기 제2 레벨보다 높게 형성되고, 상기 입력신호가 상기 제1 레벨에서 상기 접지전압으로 천이하는 경우 상기 풀업신호는 상기 제1 레벨보다 낮게 형성되는 레벨 시프터.
  11. 제 9 항에 있어서, 상기 제1 및 제2 풀업소자는 PMOS 트랜지스터인 레벨 시프터.
  12. 제 9 항에 있어서, 상기 커플링소자는 커패시터인 레벨 시프터.
  13. 제 9 항에 있어서, 상기 풀다운소자는 NMOS 트랜지스터인 레벨 시프터.
  14. 제 9 항에 있어서, 상기 제2 노드의 신호를 버퍼링하여 출력신호를 생성하는 버퍼를 더 포함하는 레벨 시프터.
KR1020080076206A 2008-08-04 2008-08-04 레벨 시프터 KR100999874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076206A KR100999874B1 (ko) 2008-08-04 2008-08-04 레벨 시프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076206A KR100999874B1 (ko) 2008-08-04 2008-08-04 레벨 시프터

Publications (2)

Publication Number Publication Date
KR20100015250A KR20100015250A (ko) 2010-02-12
KR100999874B1 true KR100999874B1 (ko) 2010-12-09

Family

ID=42088405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076206A KR100999874B1 (ko) 2008-08-04 2008-08-04 레벨 시프터

Country Status (1)

Country Link
KR (1) KR100999874B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762679B1 (ko) * 2006-02-09 2007-10-01 삼성에스디아이 주식회사 레벨 쉬프터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762679B1 (ko) * 2006-02-09 2007-10-01 삼성에스디아이 주식회사 레벨 쉬프터

Also Published As

Publication number Publication date
KR20100015250A (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
US7248075B2 (en) Level shifter with low leakage current
US7145363B2 (en) Level shifter
US7317335B2 (en) Level shifter with low leakage current
KR101020298B1 (ko) 레벨 시프터 및 반도체 메모리 장치
KR101174846B1 (ko) 레벨 시프터 및 이를 이용한 오프 칩 드라이버를 구비하는반도체 장치
US7795946B2 (en) Level shifter capable of improving current drivability
JP2007221789A (ja) 回路、及び、半導体装置の動作方法
KR20170064842A (ko) 송신 회로 및 반도체 장치
US8754688B2 (en) Signal output circuit and semiconductor device including the same
JP2006146868A (ja) 半導体装置用の内部電圧発生器
US20040145404A1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
KR100999874B1 (ko) 레벨 시프터
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR101204670B1 (ko) 레벨 시프터
KR20150005365A (ko) 주기신호생성회로
US11621705B2 (en) Semiconductor integrated circuit device and level shifter circuit
KR100780769B1 (ko) 듀얼 패스 레벨 시프터회로
KR100427714B1 (ko) 반도체 메모리 소자의 고전압 전달장치
WO2008028012A1 (en) Junction field effect transistor input buffer level shifting circuit
KR100955685B1 (ko) 신호입력회로
KR100732253B1 (ko) 반도체 장치의 부스팅 회로
KR100604658B1 (ko) 전압레벨 쉬프터
US8629696B2 (en) Semiconductor device and level shifting circuit for the same
KR20120036434A (ko) 레벨 시프터
KR20110131709A (ko) 레벨시프터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee