JP2007221789A

JP2007221789A - 回路、及び、半導体装置の動作方法

Info

Publication number: JP2007221789A
Application number: JP2007032610A
Authority: JP
Inventors: Hyun-Jin Kim; 金賢眞; Seong-Jin Jang; 張星珍; Kwang-Il Park; 朴光一; Woo-Jin Lee; 李宇鎭
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-02-13
Filing date: 2007-02-13
Publication date: 2007-08-30
Also published as: US20070188201A1; KR100736396B1; US7463072B2

Abstract

【課題】低電圧環境でも入力信号のデューティー比が維持され、漏れ電流を減少させて電流消耗を減らす信号受信回路及びこれを含む半導体装置を提供する。
【解決手段】第１ノードと第２ノードとの間に接続され、ブースティングされた第１ノード電圧を第２ノードに提供する電圧ブースト回路と第１ノード、第２ノード及び第３ノードに接続され、第１ノード及び第２ノードの信号に応答して第３ノードの信号を発生させるインバータ回路を備える回路。
【選択図】図４

Description

本発明は、回路、及び、半導体装置の動作方法に関する。

半導体装置では、外部から入力される信号のレベルと内部信号のレベルとが異なりうる。この場合、外部から入力される信号を受信してより大きい信号レベル（例えば、ＣＭＯＳレベル）に変換する信号受信器が要求される。また、半導体装置の内部でも、周辺回路からコア回路にあるいはその逆に多様な信号が伝達される必要がある。このとき、フルスイングする信号（ｆｕｌｌ−ｓｗｉｎｇｓｉｇｎａｌ、例えば、グラウンドと電源電圧レベルとの間でスイングする信号）を伝送すると電力消耗が多くなるので、フルスイングよりスイング幅が小さなスモールスイング信号（以下、”小信号”と言う）を伝送する場合が多い。このような小信号を受信するために、小信号受信器が必要である。

ところが、小信号受信器の設計が適切ではない場合、入力信号のデューティー比がそのまま維持されずにデューティー比が変わってしまうなど受信特性が悪くなる。また、信号受信器での電流消耗量は、半導体装置の全体電力消耗に影響を及ぼす。したがって、漏れ電流を減らして電力消耗を減少させ、信号特性を改善する小信号受信器が要求される。

図１及び図２は、それぞれ通常の半導体装置の信号受信器を表わす回路図である。

図１に図示された信号受信器は、バッファ形態の信号受信器である。バッファ型信号受信器１０は、二つのインバータ１１、１２を直列に連結した構成を有する。図１に詳しく図示されていないが、インバータの場合、電源電圧と接地との間にＰＭＯＳトランジスタとＮＭＯＳトランジスタとが直列に繋がれるが、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが同一の入力信号に応答して動作するので、入力信号のレベル遷移（ｌｅｖｅｌｔｒａｎｓｉｔｉｏｎ）区間で二つのトランジスタが同時にターンオンされうる。この場合、電源電圧から接地の間に電流経路が形成されて、漏れ電流（貫通電流）が発生する。したがって、バッファ型信号受信器１０は、漏れ電流による電流消耗量が多い。

図２に図示された信号受信器２０は、レベルシフターであって、一般的に多く使われる信号受信器である。レベルシフター２０は、複数のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、複数のＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４及びバッファ２２を備える。

図５の（ｂ）は、図２に図示されたレベルシフター２０の信号波形図である。図２及び図５の（ｂ）を参照して、レベルシフター２０の動作を説明すれば、次のようである。

Ａ１ノードに入力される入力信号ＩＮは、図５の（ｂ）に図示されたように、約０Ｖ〜１Ｖの間をスイングする小信号である。電源電圧ＶＤＤは、約１．５Ｖである。

入力信号ＩＮがハイレベルである場合には、第１ＮＭＯＳトランジスタＮ１がターンオンされ、これにより第２ＰＭＯＳトランジスタＰ２がターンオンされる。また、第３ＮＭＯＳトランジスタＮ３がターンオンされ、これにより第２ＮＭＯＳトランジスタＮ２はターンオフされる。したがって、Ａ２ノードの電圧レベルが電源電圧ＶＤＤレベルに近いハイレベルになり、出力信号ＯＵＴもハイレベルになる。

入力信号ＩＮがローレベルである場合には、第１及び第３ＮＭＯＳトランジスタＮ１、Ｎ３がターンオフされ、第３ＰＭＯＳトランジスタＰ３がターンオンされるによって第２ＮＭＯＳトランジスタＮ２がターンオンされる。したがって、Ａ２ノードの電圧レベルがローレベルになり、出力信号ＯＵＴもローレベルになる。ところが、電源電圧ＶＤＤが低い場合、例えば、１．５Ｖ以下である場合には、スタックＰＭＯＳトランジスタＰ４が正しく動作できない。特に、入力信号ＩＮがローレベルである時、第２ＮＭＯＳトランジスタＮ２のゲートに入力される信号の電圧レベルが十分にハイレベルになることができなくて、第２ＮＭＯＳトランジスタＮ２が適切な時点にターンオンされることができない。これによって、図５（ｂ）に図示されたように、出力信号ＯＵＴ（図５（ｂ）のＡ３グラフ）のハイレベル区間とローレベル区間とが大きく差が生じうる。

したがって、図２に図示されたレベルシフター２０は、図１に図示された信号受信器１０に比べて、漏れ電流が減って電流消耗が減少されるが、低電圧（ｌｏｗｖｏｌｔａｇｅ）環境でデューティー比（ｄｕｔｙｒａｔｉｏ）が大きくそれる問題点がある。

本発明の目的は、低電圧環境でも入力信号のデューティー比が維持され、漏れ電流を減少させて電流消耗を減らす信号受信回路及びこれを含む半導体装置を提供することである。

前記目的を果たすための本発明の望ましい一側面による回路は、第１ノードと第２ノードとの間に接続され、ブースティングされた第１ノード電圧を前記第２ノードに提供する電圧ブースト回路と、前記第１ノード、前記第２ノード及び第３ノードに接続され、前記第１ノード及び前記第２ノードの信号に応答して前記第３ノードの信号を発生させるインバータ回路と、を備える。

前記目的を果たすための本発明の望ましい他の一側面による回路は、第１ノードと第２ノードとの間に接続され、ブースティングされた第１ノード電圧を前記第２ノードに提供する電圧ブースト回路と、グラウンド、前記第１ノード及び第３ノードに接続された第１トランジスタと、前記第３ノード、前記第２ノード及び電源供給ノードに接続された第２トランジスタと、を備える。

前記電圧ブースト回路は、前記第１ノード及び前記第２ノードに接続されたブースト素子と、前記第１ノード及び前記第２ノードとの間に接続されたダイオードと、を備えられうる。

前記ブースト素子はキャパシタを含み、前記ダイオードはダイオードカップルド（ｄｉｏｄｅｃｏｕｐｌｅｄ）トランジスタを含みうる。

前記目的を果たすための本発明の望ましい一側面による半導体装置の動作方法、入力信号を受信する段階と、前記入力信号の電圧をブースティングしてブースティングされた信号を発生させる段階と、前記ブースティングされた信号に応答して出力ノードをプルアップする段階と、前記入力信号に応答して前記出力ノードをプルダウンする段階と、を備える。

本発明の小信号受信器によれば、信号のデューティー比がそれずに、電流消耗量が減る。特に、信号線の負荷が大きくてデータラインのように多くの信号線が繋がれる場合、本発明による小信号受信器を適用すれば、電流減少效果が大きい。したがって、本発明による小信号受信器を含む半導体装置全体の電力消耗量が減る。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。

以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。各図面に提示された同一の参照符号は同一の構成要素を示す。

図３は、本発明の一実施形態による半導体装置を表わすブロック図である。

図３を参照すれば、本発明の一実施形態による半導体装置３０は、信号送信器３１０、信号線３２０及び信号受信器３３０を備える。信号送信器３１０は、小信号を発生して、信号線３２０を介して受信器３３０に伝送する。

本実施形態では、信号送信器３１０は、第１及び第２ＮＭＯＳトランジスタ３１３、３１４、第１及び第２インバータ３１１、３１２を含む。第１ＮＭＯＳトランジスタ３１３は、第１インバータ３１１の出力信号に応答してターンオン／ターンオフされ、第２ＮＭＯＳトランジスタ３１４は、第２インバータ３１２の出力信号に応答してターンオン／ターンオフされる。信号送信器３１０は、電源電圧ＶＤＤと接地との間にＰＭＯＳトランジスタとＮＭＯＳトランジスタとを直列に連結する代わり、２個のＮＭＯＳトランジスタ３１４、３１３を直列に連結する構成を有する。このようにすることによって、出力信号ＴＯＵＴの電圧レベルは、接地電圧０Ｖと電源電圧ＶＤＤとの間をスイングすることではなく、０Ｖと（ＶＤＤ−Ｖｔｈ）との間をスイングする。すなわち、出力信号ＴＯＵＴは、（０〜ＶＤＤ）のフルスイング信号ではなく、（０〜ＶＤＤ−Ｖｔｈ）のスモールスイング信号である。ここで、Ｖｔｈは、第２ＮＭＯＳトランジスタ３１４のスレショルド電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）である。

信号受信器３３０は、信号線３２０を介して入力される小信号を受信してレベルを変換して出力する。信号線３２０は、伝送される信号の種類によって、データラインあるいはアドレス信号ラインを含む多様なタイプのラインであり得る。例えば、半導体装置３０がメモリ装置である場合、信号送信器３１０及び信号受信器３３０は、外部から入力されるデータ信号をコアメモリまで伝送する経路あるいはその逆の経路に適用されうる。または、アドレス信号（あるいは、デコーディングされたアドレス信号）を伝送する経路に適用されることもできる。

図４は、図３に図示された信号受信器３３０の一実施形態を表わす回路図である。図４を参照すれば、信号受信器３３０は、第１ＮＭＯＳトランジスタＮＴ1及び第１ＰＭＯＳトランジスタＰＴ１を含む変形インバータ回路３４０、電圧ブースター３５０、第２ＰＭＯＳトランジスタＰＴ２及びインバータ３３３を含む。

第１ＮＭＯＳトランジスタＮＴ１は、ノードＢＯと第１電源電圧（ここでは、接地あるいはグラウンド）との間に接続され、受信信号ＲＩＮに応答して動作する。第１ＰＭＯＳトランジスタＰＴ１は、ノードＢＯと第２電源電圧ＶＤＤとに接続され、受信信号ＲＩＮに比べて所定電圧だけブースティングされた信号（Ｂ２ノードの信号）に応答して動作する。

電圧ブースター３５０は、キャパシタ３３１と第２ＮＭＯＳトランジスタＮＴ２とを含み、ノードＢ２の電圧を受信信号ＲＩＮの電圧レベルに比べて所定電圧だけブースティングさせる。

キャパシタ３３１は、受信ノードＢ１とノードＢ２との間に接続され、受信信号ＲＩＮを受信する。キャパシタ３３１は、信号受信器３３０の動作初期にノードＢ２の電圧を受信信号ＲＩＮの電圧に比べてブースティングさせる作用を行う。キャパシタ３３１は、例えば、デプレッションＮＭＯＳトランジスタ（ｄｅｐｌｅｔｉｏｎＮＭＯＳｔｒａｎｓｉｓｔｏｒ）で具現されうる。第２ＮＭＯＳトランジスタＮＴ２のドレーンとゲートとはノードＢ２に共通に接続され、ソースは受信ノードＢ１に接続されて、第２ＮＭＯＳトランジスタＮＴ２はダイオードとして動作する。受信ノードＢ１とノードＢ２との間に接続されたキャパシタ３３１とダイオードＮＴ２とによって、ノードＢ２の電圧レベルが受信信号ＲＩＮに比べて所定電圧だけブースティングされる。このとき、ブースティングレベルは、キャパシタ３３１のサイズと第２ＮＭＯＳトランジスタＮＴ２のスレショルド電圧とによって決定される。

受信信号ＲＩＮをブースティングするためにキャパシタが使われると記述したが、信号の電圧を増加させる他の回路が使われることもできる。そのような回路は、一般にブースト素子と呼ばれる。また、ダイオードカップルドトランジスタ（ダイオード接続されたトランジスタ）を電圧ブースター３５０の一部分として記述されたが、他のダイオード構成や構造が使われることもできる。

第２ＰＭＯＳトランジスタＰＴ２は、そのソースが第２電源電圧ＶＤＤに、そのドレーンはノードＢ２に、そのゲートはノードＢＯにそれぞれ接続される。第２ＰＭＯＳトランジスタＰＴ２は、受信信号ＲＩＮがハイレベルである時、ノードＢ２の電圧レベルを早く上昇させて第１ＰＭＯＳトランジスタＰＴ１が早くターンオフさせることによって、第１ＰＭＯＳトランジスタＰＴ１及び第１ＮＭＯＳトランジスタＮＴ１が同時にターンオン状態にあることを防止する役割を果たす。

図５の（ａ）は、図４に図示された本発明の一実施形態による信号受信器３０の信号波形図である。さらに具体的には、図５の（ａ）に図示された信号波形図は、図３に図示された信号送信器３１０から伝送された信号を信号受信器３３０を用いて受信した場合、Ｂ１、Ｂ２、Ｂ３ノードでの信号波形図である。

図４及び図５（ａ）を参照して、信号受信器３３０の動作を説明すれば、次のようである。

ノードＢ２の信号は、キャパシタ３３１とダイオード３５０とによって受信信号ＲＩＮ（図５（ａ）では、Ｂ１グラフ）に比べて所定電圧（ここでは、約０．４Ｖ）だけブースティングされる。本実施形態では、電源電圧が約１．５Ｖである。受信信号ＲＩＮは、信号送信器３１０から伝送された信号であって、約０Ｖ〜１Ｖの間をスイングする小信号であり、ノードＢ２の信号は受信信号ＲＩＮ、Ｂ１とほぼ類似した波形であるが、約０．４Ｖ程度だけ高いレベルでスイングする信号である。

受信信号ＲＩＮが１Ｖ程度のハイレベルである場合には、第１ＮＭＯＳトランジスタＮＴ１がターンオンされてノードＢＯの電圧がローレベルになり、出力信号ＲＯＵＴはＶＤＤ（１．５Ｖ）に近いハイレベルになる。このとき、ノードＢ２の電圧はハイレベルであるので第１ＰＭＯＳトランジスタＰＴ１はターンオフされ、ノードＢＯ電圧は、ローレベルであるので第２ＰＭＯＳトランジスタＰＴ２はターンオンされる。第２ＰＭＯＳトランジスタＰＴ２は、ノードＢ２電圧を第２電源電圧ＶＤＤレベルになるようにすることによって、第１ＰＭＯＳトランジスタＰＴ１のターンオンを防止する。すなわち、第２ＰＭＯＳトランジスタＰＴ２は、受信信号ＲＩＮがハイレベルである時、変形インバータ３４０の出力信号（ＢＯノードの信号）に応答してターンオンされて、ノードＢ２の電圧レベルを早く上昇させることによって、第１ＰＭＯＳトランジスタＰＴ１を速やかにターンオフさせる。これにより、第１ＰＭＯＳトランジスタＰＴ１及び第１ＮＭＯＳトランジスタＮＴ１が同時にターンオン状態にあることを防止して、漏れ電流が流れないようにする。

一方、受信信号ＲＩＮがローレベルである場合には、第１ＮＭＯＳトランジスタＮＴ１はターンオフされ、ノードＢ２の電圧はグラウンド電圧に比べてブースティングされるが、第１ＰＭＯＳトランジスタＰＴ１をターンオンさせうる低電圧である。したがって、第１ＰＭＯＳトランジスタＰＴ１がターンオンされてノードＢＯの電圧がハイレベルになって出力信号ＲＯＵＴは０Ｖに近いローレベルになる。

前述したように、本発明の一実施形態による小信号受信器３３０では、変形インバータ３４０を構成するＮＭＯＳトランジスタＮＴ１とＰＭＯＳトランジスタＰＴ１とを制御する信号が異なる。すなわち、第１ＮＭＯＳトランジスタＮＴ１のゲートには受信信号ＲＩＮが入力され、第１ＰＭＯＳトランジスタＰＴ１のゲートには受信信号ＲＩＮの電圧レベルより所定電圧だけブースティングされた信号が入力される。したがって、受信信号ＲＩＮのレベル遷移区間であっても第１ＮＭＯＳトランジスタＮＴ１と第１ＰＭＯＳトランジスタＰＴ１とが同時にターンオンされない。したがって、漏れ電流が減少する。

また、図５（ａ）に表われるように出力信号（ＲＯＵＴ、Ｂ３）のハイレベル区間とローレベル区間とがほぼ均衡を成している。図５の（ｂ）に図示された出力信号（ＯＵＴ、Ａ３）と比べると、本発明の一実施形態による信号受信器３３０の出力信号（ＲＯＵＴ、Ｂ３）のデューティー比が優れていることが分かる。

図６は、従来技術による信号受信器と本発明の一実施形態による信号受信器とのデューティー比を比べて表わしたグラフである。図６では、従来技術による信号受信器１０、２０と本発明の一実施形態による信号受信器３３０とに対してＰＶＴ（電力（ｐｏｗｅｒ）、電圧（ｖｏｌｔａｇｅ）、温度（ｔｅｍｐａｒａｔｕｒｅ））条件、特に、電圧と温度（Ｖ／Ｔ）との変化によるデューティー比の変化が図示される。

具体的には、”６１０”は、図１に図示されたバッファ型信号受信器１０を使った場合、出力信号ＯＵＴのデューティー比、”６２０”は、図２に図示されたレベルシフター型信号受信器２０を使った場合の出力信号ＯＵＴのデューティー比、”６３０”は、図４に図示された本発明の一実施形態による信号受信器３３０を使った場合の出力信号ＲＯＵＴのデューティー比を表わす。

”６２０”を参照すれば、図２に図示されたレベルシフター型信号受信器２０の場合、低電圧環境（１．５Ｖ以下）ではデューティー比が５０％から多く外れることが分かる。特定の条件ではデューティー比が８０％近くになることによって、信号を正しく受信できない状況になる。これに対して、グラフ”６３０”を参照すれば、信号受信器３３０の出力信号のデューティー比は、低電力電圧ではっきりしたデューティー比の問題を有さない。

図７は、従来技術による信号受信器と本発明の一実施形態による信号受信器との電流を比べて表わしたグラフである。

具体的には、”７１０”は、図１に図示されたバッファ型信号受信器１０を使った場合の電流量、”７２０”は、図２に図示されたレベルシフター型信号受信器２０を使った場合の電流量、”７３０”は、図４に図示された本発明の一実施形態による信号受信器３３０を使った場合の電流量の変化をＰＶＴ（圧力、電圧、温度）条件、特に、電圧と温度（Ｖ／Ｔ）との変化によって表わしたものである。

図７を参照すれば、図４に図示された本発明の一実施形態による信号受信器３３０を使った場合の電流量が、図１に図示されたバッファ型信号受信器１０を使った場合の電流量よりも顕著に少なく、図２に図示されたレベルシフター型信号受信器２０を使った場合の電流量よりも少ないことが分かる。

本発明の実施形態は、低電圧環境でも入力信号のデューティー比を維持し、漏れ電流を減らすことで電流消耗を減らす小信号受信器を備える。他の実施形態は、前記小信号受信器を含む半導体装置を備える。

本発明は、図面に図示された実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲によって決まるべきである。

低電力消耗のための小信号受信器及びこれを備える半導体装置に適用されうる。

通常の半導体装置の信号受信器を表わす回路図である。通常の半導体装置の信号受信器を表わす回路図である。本発明の一実施形態による半導体装置を表わすブロック図である。図３に図示された信号受信器の一実施形態を表わす回路図である。図２に図示されたレベルシフターと図４に図示された信号受信器の信号波形とを比べて表わした図面である。従来技術による信号受信器と本発明の一実施形態による信号受信器とのデューティー比を比べて表わしたグラフである。従来技術による信号受信器と本発明の一実施形態による信号受信器との電流を比べて表わしたグラフである。

符号の説明

３０：半導体装置３１０：信号送信器
３１１：第１インバータ３１２：第２インバータ
３１３：第１ＮＭＯＳトレンジスト３１４：第２ＮＭＯＳトレンジスト
３２０：信号線３３０：信号受信器
３３１：キャパシタ３３３：インバータ
３４０：変形インバータ回路３５０：電圧ブースター

Claims

第１ノードと第２ノードとの間に接続され、ブースティングされた第１ノード電圧を前記第２ノードに提供する電圧ブースト回路と、
前記第１ノード、前記第２ノード及び第３ノードに接続され、前記第１ノード及び前記第２ノードの信号に応答して前記第３ノードの信号を発生するインバータ回路と、を備えることを特徴とする回路。
前記電圧ブースト回路は、
前記第１ノード及び前記第２ノードに接続されたブースト素子と、
前記第１ノード及び前記第２ノードとの間に接続されたダイオードと、を備えることを特徴とする請求項１に記載の回路。
前記ブースト素子はキャパシタを含み、
前記ダイオードはダイオードカップルドトランジスタを含むことを特徴とする請求項２に記載の回路。
前記インバータ回路は、
グラウンド、前記第１ノード及び前記第３ノードに接続された第１トランジスタと、
前記第３ノード、前記第２ノード及び電源供給ノードに接続された第２トランジスタと、を備えることを特徴とする請求項１に記載の回路。
前記ブースティングされた第１ノード電圧は、
前記第１トランジスタと前記第２トランジスタとが実質的に同時にターンオンされないように前記第１ノードの電圧より高いことを特徴とする請求項４に記載の回路。
前記ブースティングされた第１ノード電圧は、
前記第１ノードの電圧がロジックロー状態である時、前記第２ノードと前記電源供給ノードとの間の電圧差が前記第２トランジスタのスレショルド電圧より高いように前記第１ノードの電圧より高いことを特徴とする請求項５に記載の回路。
前記ブースティングされた第１ノード電圧は、
前記第１ノードの電圧がロジックロー状態である時、前記第２ノードと前記電源供給ノードとの間の電圧差が前記第２トランジスタのスレショルド電圧より高いように前記第１ノードの電圧より高いことを特徴とする請求項４に記載の回路。
前記第１トランジスタは、前記グラウンドに接続されるソース、前記第１ノードに接続されるゲート及び前記第３ノードに接続されるドレーンを含み、
前記第２トランジスタは、前記第３ノードに接続されるドレーン、前記第２ノードに接続されるゲート及び前記電源供給ノードに接続されるソースを含むことを特徴とする請求項４に記載の回路。
前記回路は、
前記第２ノード、前記第３ノード及び電源供給ノードに接続されたトランジスタをさらに備えることを特徴とする請求項４に記載の回路。
前記トランジスタは、前記第２ノードに接続されるドレーン、前記第３ノードに接続されるゲート及び前記電源供給ノードに接続されるソースを含むことを特徴とする請求項９に記載の回路。
第１ノードと第２ノードとの間に接続され、ブースティングされた第１ノード電圧を前記第２ノードに提供する電圧ブースト回路と、
グラウンド、前記第１ノード及び第３ノードに接続された第１トランジスタと、
前記第３ノード、前記第２ノード及び電源供給ノードに接続された第２トランジスタと、を備えることを特徴とする回路。
前記電圧ブースト回路は、
前記第１ノード及び前記第２ノードに接続されたブースト素子と、
前記第１ノード及び前記第２ノードとの間に接続されたダイオードと、を備えることを特徴とする請求項１１に記載の回路。
前記ブースト素子はキャパシタを含み、
前記ダイオードはダイオードカップルドトランジスタを含むことを特徴とする請求項１２に記載の回路。
前記第１トランジスタは、前記グラウンドに接続されるソース、前記第１ノードに接続されるゲート及び前記第３ノードに接続されるドレーンを含み、
前記第２トランジスタは、前記第３ノードに接続されるドレーン、前記第２ノードに接続されるゲート及び前記電源供給ノードに接続されるソースを含むことを特徴とする請求項１３に記載の回路。
前記回路は、
前記第２ノードに接続されるドレーン、前記第３ノードに接続されるゲート及び前記電源供給ノードに接続されるソースを含む第３トランジスタをさらに備えることを特徴とする請求項１４に記載の回路。
半導体装置の動作方法において、
入力信号を受信する段階と、
前記入力信号の電圧をブースティングしてブースティングされた信号を発生させる段階と、
前記ブースティングされた信号に応答して出力ノードをプルアップする段階と、
前記入力信号に応答して前記出力ノードをプルダウンする段階と、を備えることを特徴とする半導体装置の動作方法。
前記入力信号の電圧をブースティングしてブースティングされた信号を発生させる段階は、
前記出力ノードのプルアップ及び前記出力ノードのプルダウンが実質的に同時に発生しないように前記入力信号の電圧を増加させる段階を含むことを特徴とする請求項１６に記載の半導体装置の動作方法。
前記入力信号の電圧をブースティングしてブースティングされた信号を発生させる段階は、
前記入力信号の電圧のブースティング量を制限する段階をさらに含むことを特徴とする請求項１７に記載の半導体装置の動作方法。
前記ブースティングされた信号は、ブーストノードから発生し、
前記方法は、
前記出力ノードの信号に応答して前記ブーストノードをプルアップする段階をさらに備えることを特徴とする請求項１６に記載の半導体装置の動作方法。