JP2005117619A - 半導体素子の高電圧スイッチ回路 - Google Patents

半導体素子の高電圧スイッチ回路 Download PDF

Info

Publication number
JP2005117619A
JP2005117619A JP2004188565A JP2004188565A JP2005117619A JP 2005117619 A JP2005117619 A JP 2005117619A JP 2004188565 A JP2004188565 A JP 2004188565A JP 2004188565 A JP2004188565 A JP 2004188565A JP 2005117619 A JP2005117619 A JP 2005117619A
Authority
JP
Japan
Prior art keywords
pumping
voltage
transistor
high voltage
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004188565A
Other languages
English (en)
Other versions
JP4429096B2 (ja
Inventor
Doe Cook Kim
度局 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005117619A publication Critical patent/JP2005117619A/ja
Application granted granted Critical
Publication of JP4429096B2 publication Critical patent/JP4429096B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Abstract

【課題】
低電圧の電源電圧の下でも高電圧を効果的に伝達できる、半導体回路装置用のスイッチ回路を提供する。
【解決手段】
クロック信号とイネーブル信号の否定論理積によってポンピングクロック信号を出力するＮＡＮＤゲートと、ネイティブトランジスタとトリプルウェルを有するトランジスタとを含み、第１高電圧と前記ポンピングクロック信号によってポンピング電圧を出力するポンピング部と、前記ポンピング電圧によって第２高電圧を伝送するスイッチ部とを備えて、高電圧スイッチ回路を構成する。
【選択図】図１

Description

この発明は、半導体素子の高電圧スイッチ回路に関し、特に、低い電源電圧の下でも高電圧を効果的に伝達できるようにした高電圧スイッチ回路に関する。
半導体素子（半導体回路デバイス）は、電源電圧よりも高いポンピングされた電圧を必要とする場合があり、そのような高い電圧を通過させるためには、高電圧伝達スイッチが必要である。
図２は、従来技術に係る高電圧スイッチ回路の回路図である。
図２を参照すると、従来の高電圧スイッチ回路は、外部のイネーブル信号ＥＮとクロック信号ＣＬＫとを入力としてポンピングクロック信号Ｐ＿ＣＬＫを出力するＮＡＮＤゲートＮＧ１と、外部第１高電圧Ｖｐｐとポンピングクロック信号Ｐ＿ＣＬＫとによってポンピング電圧Ｖｐｕｍｐを出力するポンピング部１０と、イネーブル信号ＥＮによってポンピング部１０の出力をプリチャージするプリチャージ部２０と、ポンピング部１０のポンピング電圧Ｖｐｕｍｐによって第２高電圧Ｖｉｎを伝送するスイッチ部３０とを備えて構成されている。
ポンピング部１０は、ポンピングクロック信号の入力端とポンピング部１０の出力端との間に接続された第１キャパシタＣ１と、ポンピングクロック信号の入力端と第１ノードＱ１との間に直列接続されたインバータＩ１および第２キャパシタＣ２と、第１ノードＱ１とポンピング部１０の出力端との間に接続され、前記第１ノードＱ１によって駆動するネイティブ第１トランジスタＴ１と、第１ノードＱ１と外部高電圧の入力端との間に接続され、前記ポンピング部１０の出力端のポンピング電圧Ｖｐｕｍｐによって駆動する第２トランジスタＴ２とを含んで構成されている。
プリチャージ部２０は、イネーブル信号入力端とポンピング部１０の出力端との間に接続され、電源電圧Ｖｃｃによって駆動される第３トランジスタＴ３を含んで構成されている。スイッチ部３０は、第２高電圧の入力端Ｖｉｎと第２高電圧の出力端Ｖｏｕｔとの間に接続され、ポンピング部１０の出力によって駆動される第４トランジスタＴ４を含んで構成されている。
以下、上述したような構成を有する従来の高電圧スイッチ回路の動作について説明する。イネーブル信号ＥＮがロジック「ハイ」になると、第３トランジスタＴ３によりポンピング部１０の出力端をプリチャージする。このとき、クロック信号ＣＬＫによってＮＡＮＤゲートＮＧ１の出力値が変化し、インバータＩ１によってその値が反転される。第１及び第２キャパシタ(Ｃ１及びＣ２)と、第１及び第２トランジスタ(Ｔ１及びＴ２)とからなる正帰還ループ(Positive Feedback Loop)を通してポンピング電圧Ｖｐｕｍｐを生成する。しかし、従来の回路においては、第１及び第２トランジスタ(Ｔ１及びＴ２)のバックバイアスによりしきい値電圧が上昇し、これにより正帰還ループの損失が増大する。そのため、電源電圧が２.５Ｖ以下の低電圧では、高電圧スイッチが正常に動作しなくなるという問題点が発生した。
この発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、ポンピング部内のトランジスタをネイティブトランジスタとトリプルウェルを有するトランジスタとで構成し、外部に制御トランジスタを設けてバックバイアスによる正帰還ループの損失を減少させることによって、高電圧を効果的に伝達させることにある。
上記目的を達成するために、この発明に係る半導体素子の高電圧スイッチ回路は、クロック信号とイネーブル信号の論理演算によってポンピングクロック信号を出力するＮＡＮＤゲートと、ネイティブトランジスタとトリプルウェルを有するトランジスタとを備え、第１高電圧と前記ポンピングクロック信号とによってポンピング電圧を出力するポンピング部と、前記ポンピング電圧によって第２高電圧を伝送するスイッチ部とを備えて構成されている。
好ましくは、前記ポンピング部は、前記ポンピングクロック信号の電圧を前記ポンピング部の出力にポンピングする第１キャパシタと、前記ポンピングクロック信号を反転するインバータと、前記反転されたポンピングクロック信号の電圧を第１ノードにポンピングする第２キャパシタと、前記第１ノードによって前記第１ノードの電圧を前記ポンピング部の出力端に印加するトリプルウェルを有する第１トランジスタと、前記ポンピング部の出力端によって前記第１高電圧を前記第１ノードに伝送するネイティブ第２トランジスタと、前記ポンピング部の出力端によって前記第１高電圧を前記第１トランジスタのバルクに伝送するネイティブ第３トランジスタとを含んで構成される。
この発明によれば、バックバイアスによるしきい値電圧の上昇を低減させ、約１.４Ｖ以下の低い電源電圧の下でも、フラッシュメモリ回路において必要な約２０Ｖ以上の高電圧を効果的にスイッチングできる、という効果を奏する。
また、この発明のスイッチ回路を通して、低電圧のメモリを開発することができ、ポンピングキャパシタの面積も低減させることができる。
以下、添付の図面を参照しながら、この発明の実施形態をより詳細に説明する。図面において同一要素には同一符号を付している。
図１は、この発明に係る半導体素子の高電圧スイッチ回路図である。図１を参照すると、この発明の高電圧スイッチ回路は、外部のクロック信号ＣＬＫとイネーブル信号ＥＮとの否定論理積によってポンピングクロック信号Ｐ＿ＣＬＫを出力するＮＡＮＤゲートＮＧ１００と、バックバイアス効果を低減できるネイティブトランジスタとトリプルウェルを有するトランジスタとを含み、外部第１高電圧Ｖｐｐとポンピングクロック信号Ｐ＿ＣＬＫによってポンピング電圧Ｖｐｕｍｐを出力するポンピング部１００と、ポンピング電圧Ｖｐｕｍｐによって第２高電圧Ｖｉｎを伝送するスイッチ部２００と、イネーブル信号ＥＮによってポンピング部１００の出力をプリチャージするプリチャージ部３００とを備えて構成されている。
ポンピング部１００は、ポンピングクロック信号Ｐ＿ＣＬＫの電圧をポンピング部１００の出力にポンピングする第１キャパシタＣ１００と、ポンピングクロック信号Ｐ＿ＣＬＫを反転するインバータＩ１００と、反転されたポンピングクロック信号の電圧を第１ノードＱ１００にポンピングする第２キャパシタＣ２００と、第１ノードＱ１００によって第１ノードＱ１００の電圧をポンピング部１００の出力端に印加するトリプルウェルを有する第１トランジスタＴ１００と、ポンピング部１００の出力端によって第１高電圧Ｖｐｐを第１ノードＱ１００に伝送するネイティブ第２トランジスタＴ２００と、ポンピング部１００の出力端によって第１高電圧Ｖｐｐを第１トランジスタＴ１００のバルクに伝送するネイティブ第３トランジスタＴ３００とを含んで構成されている。
スイッチ部２００は、ポンピング電圧Ｖｐｕｍｐによって第２高電圧Ｖｉｎを伝送する第４トランジスタＴ４００を含んで構成されている。プリチャージ部３００は、電源電圧Ｖｃｃによってイネーブル信号ＥＮの電圧にポンピング部１００の出力端をプリチャージする第５トランジスタＴ５００を含んで構成されている。
この実施形態では、バックバイアスによるトランジスタのしきい値電圧の上昇を防止するために、第２トランジスタＴ２００としてネイティブトランジスタを、第１トランジスタＴ１００としてトリプルウェルを有するＬＮＶトランジスタを採用しており、第１トランジスタＴ１００のバルクバイアスを上昇させるためには、ネイティブトランジスタを用いた。これにより、低電圧（約２.５Ｖ以下）の電源電圧の下でも高電圧を効果的に伝達できるようにした。このとき、第１トランジスタＴ１００及び第２トランジスタＴ２００は、正帰還ループを構成している。この実施形態では、約１.４Ｖ以下の低電圧の電源電圧の下でも、高電圧を伝送することができる。
以下、上述したような構成を有するこの発明の一実施形態に係る高電圧スイッチ回路の動作について説明する。
まず、イネーブル信号ＥＮがロジック「ハイ」になると、ポンピング部１００の出力が第５トランジスタＴ５００によりプリチャージされ、クロック信号ＣＬＫによりポンピングクロック信号Ｐ＿ＣＬＫの状態が変化する。変化されたポンピングクロック信号Ｐ＿ＣＬＫの分、ポンピング部１００の出力が上昇し、ポンピング部１００の出力が上昇した分、第１ノードＱ１００が上昇する。もう一度ポンピングクロック信号Ｐ＿ＣＬＫが変化すれば、第１トランジスタＴ１００のしきい値電圧が損失され、ポンピング部１００の出力が再び上昇する。
このような正帰還動作を通してポンピング部１００の出力（ポンピング電圧Ｖｐｕｍｐ）が第２高電圧Ｖｉｎと同じレベルの電圧になるようにする。ポンピング電圧Ｖｐｕｍｐを第４トランジスタＴ４００のゲート電圧として用いて第２高電圧Ｖｉｎを効果的に伝達する。すなわち、ポンピング電圧ＶｐｕｍｐがＶｉｎ+Ｖｔ(Ｔ４００)以上であれば、第２高電圧Ｖｉｎは何らの損失なくＶｏｕｔに伝達される。第２高電圧Ｖｉｎは、約２０Ｖ以上の電圧である。
また、第３トランジスタＴ３００により第１トランジスタＴ１００のしきい値電圧の損失を最小化してポンピング電圧Ｖｐｕｍｐが減少する現象を防止できる。これは、ゲート電圧とバルク電圧間の差が大きいほど、しきい値電圧が高くなる現象を第３トランジスタＴ３００を介して第１トランジスタＴ１００のゲート電圧と同じレベルの電圧を第１トランジスタＴ１００のバルクに印加することによって、解決できる。
なお、この発明は、上記した実施形態に限られるものではなく、この発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
この発明に係る半導体素子の高電圧スイッチ回路の回路図である。 従来技術に係る高電圧スイッチ回路の回路図である。
符号の説明
１０、１００…ポンピング部
２０、３００…プリチャージ部
３０、２００…スイッチ部

Claims (3)

  1. クロック信号とイネーブル信号の論理演算によってポンピングクロック信号を出力するＮＡＮＤゲートと、
    ネイティブトランジスタとトリプルウェルを有するトランジスタとを含み、第１高電圧と前記ポンピングクロック信号とによってポンピング電圧を出力するポンピング部と、
    前記ポンピング電圧によって第２高電圧を伝送するスイッチ部と
    を備えてなる半導体素子の高電圧スイッチ回路。
  2. 請求項１に記載の半導体素子の高電圧スイッチ回路において、
    前記ポンピング部は、
    前記ポンピングクロック信号の電圧を前記ポンピング部の出力にポンピングする第１キャパシタと、
    前記ポンピングクロック信号を反転するインバータと、
    前記反転されたポンピングクロック信号の電圧を第１ノードにポンピングする第２キャパシタと、
    前記第１ノードによって前記第１ノードの電圧を前記ポンピング部の出力端に印加するトリプルウェルを有する第１トランジスタと、
    前記ポンピング部の出力端によって前記第１高電圧を前記第１ノードに伝送するネイティブ第２トランジスタと、
    前記ポンピング部の出力端によって前記第１高電圧を前記第１トランジスタのバルクに伝送するネイティブ第３トランジスタとを含んでなる
    ことを特徴とする回路。
  3. 請求項１に記載の半導体素子の高電圧スイッチ回路であって、
    さらに、前記イネーブル信号によって前記ポンピング部の出力をプリチャージする第５トランジスタを含んでなる
    ことを特徴とする回路。
JP2004188565A 2003-10-10 2004-06-25 半導体素子の高電圧スイッチ回路 Expired - Fee Related JP4429096B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070557A KR100714034B1 (ko) 2003-10-10 2003-10-10 반도체 소자의 고전압 스위치 회로

Publications (2)

Publication Number Publication Date
JP2005117619A true JP2005117619A (ja) 2005-04-28
JP4429096B2 JP4429096B2 (ja) 2010-03-10

Family

ID=34420595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004188565A Expired - Fee Related JP4429096B2 (ja) 2003-10-10 2004-06-25 半導体素子の高電圧スイッチ回路

Country Status (4)

Country Link
US (1) US7030684B2 (ja)
JP (1) JP4429096B2 (ja)
KR (1) KR100714034B1 (ja)
TW (1) TWI277295B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014511619A (ja) * 2011-02-24 2014-05-15 日本テキサス・インスツルメンツ株式会社 高速、高電圧マルチプレクサ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520682B1 (ko) * 2004-02-25 2005-10-11 주식회사 하이닉스반도체 반도체 소자의 고전압 스위치 회로
JP4199765B2 (ja) * 2005-12-02 2008-12-17 マイクロン テクノロジー，インコーポレイテッド 高電圧スイッチング回路
US7599231B2 (en) * 2006-10-11 2009-10-06 Atmel Corporation Adaptive regulator for idle state in a charge pump circuit of a memory device
US7471135B2 (en) * 2006-12-05 2008-12-30 Cypress Semiconductor Corp. Multiplexer circuit
US7821866B1 (en) 2007-11-14 2010-10-26 Cypress Semiconductor Corporation Low impedance column multiplexer circuit and method
EP2245191A1 (en) * 2008-01-17 2010-11-03 Sequenom, Inc. Single molecule nucleic acid sequence analysis processes and compositions
KR101610829B1 (ko) * 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자
US8963630B2 (en) 2012-06-19 2015-02-24 Infineon Technologies Ag System and method for boosted switches
KR101516306B1 (ko) * 2014-06-16 2015-05-04 (주)피델릭스 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃
KR101516316B1 (ko) * 2014-06-24 2015-05-04 (주)피델릭스 플래시 메모리 장치의 고전압 스위칭 회로 및 이에 포함되는 펌핑 모스 트랜지스터의 레이아웃
CN104753511B (zh) * 2015-04-20 2017-11-07 中国电子科技集团公司第二十四研究所 一种低压低功耗线型模拟开关

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756220B1 (en) * 1995-07-28 2000-10-11 STMicroelectronics S.r.l. Charge pump circuit with improved features
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device
US5784326A (en) * 1997-06-04 1998-07-21 Holtek Microelectronics Inc. Voltage raising device
KR100617512B1 (ko) * 1999-07-12 2006-09-01 주식회사 하이닉스반도체 고속 컬럼 동작용 고전압 발생 장치
JP3910765B2 (ja) * 1999-09-08 2007-04-25 株式会社東芝 電圧発生回路及びこれを用いた電圧転送回路
KR100535650B1 (ko) * 2002-07-15 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치의 블럭 선택 회로
US6930536B2 (en) * 2003-11-04 2005-08-16 Micron Technology, Inc. Voltage booster

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014511619A (ja) * 2011-02-24 2014-05-15 日本テキサス・インスツルメンツ株式会社 高速、高電圧マルチプレクサ

Also Published As

Publication number Publication date
TWI277295B (en) 2007-03-21
JP4429096B2 (ja) 2010-03-10
US7030684B2 (en) 2006-04-18
KR20050034847A (ko) 2005-04-15
US20050077951A1 (en) 2005-04-14
TW200524276A (en) 2005-07-16
KR100714034B1 (ko) 2007-05-04

Similar Documents

Publication Publication Date Title
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
JP4429096B2 (ja) 半導体素子の高電圧スイッチ回路
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
JP2005243215A (ja) 半導体素子の高電圧スイッチ回路
JP2007221789A (ja) 回路、及び、半導体装置の動作方法
US8421522B2 (en) High voltage generator and method of generating high voltage
JP2006277916A (ja) 不揮発性メモリ装置の高電圧スイッチ回路
US7053689B2 (en) High voltage switch circuit
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
US7221573B2 (en) Voltage up converter
US7576589B2 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof
KR100567526B1 (ko) 메모리 칩의 파워업 리세트 회로
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR20020005874A (ko) 반도체 메모리 장치의 데이터 출력 드라이버
KR100349349B1 (ko) 승압 전압 발생기
KR101188981B1 (ko) 반도체 소자의 고전압 제어 회로
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
JP2005184671A (ja) 電圧レベルシフタ回路
KR100219493B1 (ko) 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기
KR0152352B1 (ko) 논리 레벨 천이기
KR101043381B1 (ko) 플로우팅을 방지하는 입력 버퍼
JP2011004535A (ja) 昇圧回路
KR20050072201A (ko) 고전압 펌핑 회로
KR980004996A (ko) 네가티브 챠지펌프 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees