KR100520682B1 - 반도체 소자의 고전압 스위치 회로 - Google Patents

반도체 소자의 고전압 스위치 회로 Download PDF

Info

Publication number
KR100520682B1
KR100520682B1 KR10-2004-0012705A KR20040012705A KR100520682B1 KR 100520682 B1 KR100520682 B1 KR 100520682B1 KR 20040012705 A KR20040012705 A KR 20040012705A KR 100520682 B1 KR100520682 B1 KR 100520682B1
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
control
transistor
control node
Prior art date
Application number
KR10-2004-0012705A
Other languages
English (en)
Other versions
KR20050086289A (ko
Inventor
김도국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0012705A priority Critical patent/KR100520682B1/ko
Priority to US11/006,729 priority patent/US7157957B2/en
Priority to TW093138518A priority patent/TWI276287B/zh
Priority to JP2004377088A priority patent/JP2005243215A/ja
Publication of KR20050086289A publication Critical patent/KR20050086289A/ko
Application granted granted Critical
Publication of KR100520682B1 publication Critical patent/KR100520682B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Abstract

본 발명은 반도체 소자의 고전압 스위치 회로에 관한 것으로, 특히 포지티브 피드백 루프를 두어 패스 트랜지스터의 게이트에 충분한 전압을 발생시켜 내부에서 생성된 고전압을 전압 강하 없이 전송할 수 있도록 한 고전압 스위치 회로에, 별도의 디스차지 트랜지스터를 두어 고전압 스위치의 디스에이블 동작시 패스 트랜지스터의 게이트 전압을 빠르게 디스차지함으로써, 내부에서 발생된 고전압이 낮아지는 현상을 방지할 수 있는 반도체 소자의 고전압 스위치 회로를 제공한다.

Description

반도체 소자의 고전압 스위치 회로{High voltage switch circuit for semiconductor device}
본 발명은 반도체 소자의 고전압 스위치 회로에 관한 것으로, 특히 고전압의 디스차지시 고전압을 빠르게 디스차지 할 수 있는 고전압 스위치 회로에 관한 것이다.
반도체 소자에는 입력 전원전압보다 높은 펌핑된 전압이 필요로 하고, 이러한 전압을 통과시키기 위해서는 고전압 전달 스위치가 필요하다. 종래의 낸드 플래시 메모리는 셀 프로그램 및 리드시 워드라인에 목표로 하는 펌핑 바이어스를 전달시키기 위해 패스 트랜지스터의 게이트 바이어스를 플로팅 시켰다가 어느 순간 패스 트랜지스터의 정션에 바이어스를 가하여 플로팅된 게이트 바이어스를 정션의 커플링만큼 더 올려주어 워드라인에 가해지는 전압이 손실 없이 셀의 워드라인에 가해지게 하는 방식을 사용하고 있다.
하지만, 목표로 하는 전압을 전송하고 난 다음, 이를 디스차지 하기 위해서는 패스 트랜지스터의 게이트 전압은 천천히 떨어지게 되고, 이로인해 전송되는 전압의 레벨이 로직 로우가 되면, 내부에서 생성된(패스 트랜지스터에 인가된) 고전압까지 전압이 강하하게 되는 문제가 발생한다. 또한, 소자의 동작이 고속화됨으로 인해 이러한 디스차징 타임이 증가하게 되어 소자의 동작에 악영향을 미치게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 고전압 스위치 회로 내에 별도의 디스차지 트랜지스터를 두어 패스 트랜지스터의 게이트에 연결된 커패시터를 신속하게 디스차지 할 수 있는 반도체 소자의 고전압 스위치 회로를 제공한다.
본 발명에 따른 제어전압이 생성되는 제어노드와, 상기 제어전압에 따라 제 1 고전압을 전송하는 제 1 트랜지스터와, 스위치 제어신호에 따라 소정의 프리차지 전압을 상기 제어노드에 전송하는 입력부와, 상기 제어전압과 제 2 고전압에 따라 상기 제 2 고전압을 상기 제어노드에 전송하는 포지티브 피드백 루프부와, 클럭 신호에 따라 각기 상기 제어노드의 전압 및 상기 포지티브 피드백 루프부 내의 상기 제 2 고전압을 부스팅하는 제 1 및 제 2 커패시터 및 상기 제어노드에 접속되어 상기 스위치 제어신호에 따라 상기 제어전압의 디스차지를 실시하는 제 2 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로를 제공한다.
바람직하게, 상기 입력부는 상기 스위치 제어신호 입력단과 상기 제어노드 사이에 직렬 접속된 제 1 인버터와 제 3 트랜지스터를 포함하되, 상기 제 3 트랜지스터는 전원전압에 따라 구동할 수 있다.
바람직하게, 상기 포지티브 피드백 루프부는 상기 제 2 고전압 입력단과 상기 제어노드 사이에 순차적으로 직렬 접속되어 각기 상기 제어전압과, 상기 제 2 커패시터에 의해 부스팅된 상기 제 2 고전압에 따라 구동하는 제 4 및 제 5 트랜지스터 및 상기 제어노드와 상기 제 2 고전압 입력단자 사이에 접속되어 상기 제어전압의 전압 레벨을 제어하기 위한 제 1 및 제 2 다이오드를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 반도체 소자의 고전압 스위치 회로도이다.
도 1을 참조하면, 제어전압(Vg)이 생성되는 제어노드(Q1)와, 제어전압(Vg)에 따라 제 1 고전압(Vin)을 전송하는 제 1 트랜지스터(T1)와, 스위치 제어신호(ENb)에 따라 소정의 프리차지 전압(Vccp)을 제어노드(Q1)에 전송하는 입력부(10)와, 제어전압(Vg)과 제 2 고전압(Vpp)에 따라 제 2 고전압(Vpp)을 제어노드(Q1)에 전송하는 포지티브 피드백 루프부(20)와, 클럭 신호(CLK)에 따라 각기 제어노드(Q1)의 전압 및 포지티브 피드백 루프부(20) 내의 제 2 고전압(Vpp)을 부스팅하는 제 1 및 제 2 커패시터(C1 및 C2)와, 제어노드(Q1)에 접속되어 스위치 제어신호(ENb)에 따라 상기 제어전압(Vg)의 디스차지를 실시하는 제 2 트랜지스터(T2)를 포함한다.
입력부(10)는 스위치 제어신호(ENb) 입력단과 제어노드(Q1) 사이에 직렬 접속된 제 1 인버터(I1)와 제 3 트랜지스터(T3)를 포함하되, 제 3 트랜지스터(T3)는 전원전압(Vcc)에 따라 구동한다.
포지티브 피드백 루프부(20)는 제 2 고전압(Vpp) 입력단과 제어노드(Q1) 사이에 순차적으로 직렬 접속되어 각기 제어전압(Vg)과, 제 2 커패시터(C2)에 의해 부스팅된 제 2 고전압(Vpp)에 따라 구동하는 제 4 및 제 5 트랜지스터(T4 및 T5)를 포함한다. 또한, 포지티브 패드백 루프부(20)는 제어노드(Q1)와 제 2 고전압(Vpp) 입력단자 사이에 접속되어 제어전압(Vg)의 전압 레벨을 제어하기 위한 제 1 및 제 2 다이오드(D1 및 D2)를 더 포함한다.
또한, 클럭 신호(CLK) 입력단과 제 1 커패시터(C1) 사이에 접속되어 클럭 신호(CLK)를 반전하는 제 2 인버터(I2)와, 상기 제 2 인버터(I2)의 출력단과 제 2 커패시터(C2) 사이에 접속되어 반전된 클럭 신호를 다시 한번 반전하는 제 3 인버터(I3)를 더 포함할 수도 있다.
제 2 트랜지스터(T2)는 제어노드(Q1)의 제어전압(Vg)의 디스차지를 빠르게 드라이빙 할 수 있도록 고전압 NMOS 트랜지스터를 사용하는 것이 바람직하다. 상술한 제 1 고전압(Vin) 및 제 2 고전압(Vpp)을 동일한 레벨의 전압을 사용할 수도 있다.
이하, 상술한 구성을 갖는 본 발명의 고전압 스위치의 동작을 설명한다.
고전압 스위치가 동작하기 위해서는, 로직 로우인 고전압 스위치 제어신호(ENb)와, 제 1 및 제 2 고전압(Vin 및 Vpp)이 고전압 스위치에 인가된다.
이로써, 제 1 인버터(I1) 및 제 3 트랜지스터(T3)에 의해 전원전압 레벨의 프리차지 전압(Vccp)이 제어노드(Q1)에 인가된다. 제어노드(Q1)에 인가된 프리차지 전압(Vccp)에 의해 제 4 트랜지스터(T4)가 턴온되어 제 5 트랜지스터(T5)의 게이트 단자와 드레인 단자에 제 2 고전압(Vpp)을 인가한다. 제 4 트랜지스터(T4)의 문턱 전압 만큼 소정의 전압강하가 발생할 수 있다. 제 5 트랜지스터(T5)의 게이트 단자에 인가된 제 2 고전압(Vpp)은 제 2 커패시터(C2)에 의해 펌핑된다. 따라서, 펌핑된 제 2 고전압(Vpp)을 게이트 단자에 인가받은 제 5 트랜지스터(T5)는 전압 강하 없이 제 4 트랜지스터(T4)로부터 전송받은 제 2 고전압(Vpp)을 제어노드(Q1)에 인가한다. 제어노드(Q1)에 인가된 제 2 고전압(Vpp)을 프리차지 전압(Vccp)과 합하여지고, 제 1 커패시터(C1)에 의해 펌핑된다. 이때 펌핑된 전압은 제 4 트랜지스터(T4)의 게이트 단자에 인가된다. 이로인해 제 4 트랜지스터(T4)의 게이트 단자의 전압이 상승하여 제 2 고전압(Vpp)의 전송시 전압 강하의 발생이 줄어들게 된다. 제 4 트랜지스터(T4)는 전압 강하가 줄어든 제 2 고전압(Vpp)을 제 5 트랜지스터(T5)에 전송하고, 제 5 트랜지스터(T5)는 제어노드(Q1)에 전송하게 되어 계속적인 루프를 형성하게 된다. 이때, 제 1 및 제 2 커패시터(C1 및 C2)는 클럭에 따라 소정의 부스팅 동작을 실시하여 제어노드(Q1)의 전압 및 제 5 트랜지스터(T5)의 게이트 단자에 인가되는 전압을 소정레벨 상승시키게 된다. 상술한 바와 같은 피드백 루프와 부스팅 동작을 통해 제어노드(Q1)의 제어전압(Vg)이 순차적으로 증가하게 되어 Vpp + Vt까지 상승하게 된다. 본 발명의 포지티브 피드백 루프부(20)에서는 제 1 및 제 2 다이오드(D1 및 D2)를 두어 제어노드(Q1)의 제어전압(Vg)이 Vpp + 2Vt까지 상승하는 현상을 방지할 수 있다.
한편, 제어노드(Q1)의 제어전압(Vg)에 따라 구동하는 제 1 트랜지스터(T1)는 제어전압(Vg)이 상승할 동안 점차적으로 제 1 고전압(Vin)을 스위칭하다가 제어전압(Vg)이 Vpp + Vt가 되는 시점에서 제 1 고전압(Vin)을 전압 강하 없이 전송한다.
상술한 바와 같이 고전압을 전송한 다음, 고전압 스위치의 동작을 중시시키기 위해서는 고전압 스위치에 로직 하이인 고전압 스위치 제어신호(ENb)를 인가한다.
이로써, 포지티브 피드백 루프의 동작은 정지하게 되고, 제 2 트랜지스터(T2)가 턴온된다. 턴온된 제 2 트랜지스터(T2)에 의해 제어노드(Q1)에 차징되어 있던 제어전압(Vg)은 신속하게 디스차지된다. 이때 입력부(10)의 제 3 트랜지스터(T3) 및 제 1 인버터(I1)에 의해 소정의 디스차지 형상이 발생할 수도 있다.
이로써, 제 1 트랜지스터(T1)에 의해 전송된 제 1 고전압(Vin)이 그라운드가 되었을 때(Vout = 'GND')에도 내부에서 펌핑된 제 1 고전압(Vin)이 전압 강하되는 현상을 방지할 수 있다. 제 1 고전압(Vin)의 전압 강하 현상은 제 1 및 제 2 커패시터(C1 및 C2)를 비교적 큰 캡의 커패시터를 사용하지만, 이에 비해 제 3 트랜지스터(T3) 및 제 1 인버터(I1)는 소자의 특성상 충분히 크게 할 수 없기 때문에 발생한다. 하지만, 본 발명은 별도의 디스차지 트랜지스터를 두어 고전압 스위치의 디스에이블 시에 패스 트랜지스터의 게이트 전압을 빠르게 디스차지 할 수 있다.
상술한 바와 같이, 본 발명은 포지티브 피드백 루프를 두어 패스 트랜지스터의 게이트 전압에 충분한 제어전압을 인가하여 내부에서 생성된 고전압을 전압 강하 없이 전송할 수 있다.
또한, 별도의 디스차지 트랜지스터를 두어 스위치의 디스에이블 시 패스 트랜지스터의 게이트 전압을 빠르게 디스차지 할 수 있어, 펌핑전압이 낮아지는 현상을 방지할 수 있다.
도 1은 본 발명에 따른 반도체 소자의 고전압 스위치 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 입력부 20 : 포지티브 피드백 루프부

Claims (3)

  1. 제어전압이 생성되는 제어노드;
    상기 제어전압에 따라 제 1 고전압을 전송하는 제 1 트랜지스터;
    스위치 제어신호에 따라 소정의 프리차지 전압을 상기 제어노드에 전송하는 입력부;
    상기 제어전압과 제 2 고전압에 따라 상기 제 2 고전압을 상기 제어노드에 전송하는 포지티브 피드백 루프부;
    클럭 신호에 따라 각기 상기 제어노드의 전압 및 상기 포지티브 피드백 루프부 내의 상기 제 2 고전압을 부스팅하는 제 1 및 제 2 커패시터; 및
    상기 제어노드에 접속되어 상기 스위치 제어신호에 따라 상기 제어전압의 디스차지를 실시하는 제 2 트랜지스터를 포함하는 반도체 소자의 고전압 스위치 회로.
  2. 제 1 항에 있어서,
    상기 입력부는 상기 스위치 제어신호 입력단과 상기 제어노드 사이에 직렬 접속된 제 1 인버터와 제 3 트랜지스터를 포함하되, 상기 제 3 트랜지스터는 전원전압에 따라 구동하는 반도체 소자의 고전압 스위치 회로.
  3. 제 1 항에 있어서,
    상기 포지티브 피드백 루프부는 상기 제 2 고전압 입력단과 상기 제어노드 사이에 순차적으로 직렬 접속되어 각기 상기 제어전압과, 상기 제 2 커패시터에 의해 부스팅된 상기 제 2 고전압에 따라 구동하는 제 4 및 제 5 트랜지스터; 및
    상기 제어노드와 상기 제 2 고전압 입력단자 사이에 접속되어 상기 제어전압의 전압 레벨을 제어하기 위한 제 1 및 제 2 다이오드를 포함하는 반도체 소자의 고전압 스위치 회로.
KR10-2004-0012705A 2004-02-25 2004-02-25 반도체 소자의 고전압 스위치 회로 KR100520682B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2004-0012705A KR100520682B1 (ko) 2004-02-25 2004-02-25 반도체 소자의 고전압 스위치 회로
US11/006,729 US7157957B2 (en) 2004-02-25 2004-12-08 High voltage switch circuit for semiconductor device
TW093138518A TWI276287B (en) 2004-02-25 2004-12-13 High voltage switch circuit for semiconductor device
JP2004377088A JP2005243215A (ja) 2004-02-25 2004-12-27 半導体素子の高電圧スイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0012705A KR100520682B1 (ko) 2004-02-25 2004-02-25 반도체 소자의 고전압 스위치 회로

Publications (2)

Publication Number Publication Date
KR20050086289A KR20050086289A (ko) 2005-08-30
KR100520682B1 true KR100520682B1 (ko) 2005-10-11

Family

ID=34858844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0012705A KR100520682B1 (ko) 2004-02-25 2004-02-25 반도체 소자의 고전압 스위치 회로

Country Status (4)

Country Link
US (1) US7157957B2 (ko)
JP (1) JP2005243215A (ko)
KR (1) KR100520682B1 (ko)
TW (1) TWI276287B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723773B1 (ko) * 2005-03-25 2007-05-30 주식회사 하이닉스반도체 비휘발성 메모리 장치의 고전압 스위치 회로
KR100809337B1 (ko) 2006-09-06 2008-03-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR100903273B1 (ko) * 2007-05-16 2009-06-17 주식회사 동부하이텍 반도체 소자의 전압 스위치 회로
US7746153B1 (en) * 2007-11-09 2010-06-29 National Semiconductor Corporation Power FET gate charge recovery
US20090212845A1 (en) * 2008-02-26 2009-08-27 Honeywell International Inc. High Voltage Control Switch
US8390342B2 (en) 2009-12-31 2013-03-05 SK Hynix Inc. High voltage switch circuit of semiconductor device
US8514008B2 (en) * 2010-07-28 2013-08-20 Qualcomm, Incorporated RF isolation switch circuit
KR101840379B1 (ko) 2011-10-31 2018-03-21 에스케이하이닉스 주식회사 반도체 장치
US8710900B2 (en) * 2012-03-22 2014-04-29 Fairchild Semiconductor Corporation Methods and apparatus for voltage selection for a MOSFET switch device
KR102103544B1 (ko) 2013-01-22 2020-04-23 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9065437B2 (en) * 2013-04-29 2015-06-23 Mediatek Singapore Pte. Ltd. Circuit for driving high-side transistor utilizing voltage boost circuits
US9152497B2 (en) * 2013-08-23 2015-10-06 Sandisk Technologies Inc. Data recovery from blocks with gate shorts
KR20150121288A (ko) * 2014-04-17 2015-10-29 에스케이하이닉스 주식회사 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
US10163521B2 (en) 2016-10-11 2018-12-25 Microchip Technology Incorporated High voltage bootstrap sampling circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294153B2 (ja) * 1997-05-28 2002-06-24 株式会社東芝 半導体メモリ
JP3600461B2 (ja) * 1997-11-13 2004-12-15 株式会社東芝 半導体回路
DE60136321D1 (de) * 2000-09-22 2008-12-11 Samsung Electronics Co Ltd Treiberschaltungen für Speicherzellenmatrix in einer NAND-typ Flash-Speicheranordnung
JP2002151601A (ja) * 2000-11-08 2002-05-24 Toshiba Corp 半導体記憶装置
KR100374640B1 (ko) * 2000-11-18 2003-03-04 삼성전자주식회사 전하펌프를 구비하지 않는 디코더 및 이를 구비하는 비휘발성메모리장치
KR100474201B1 (ko) * 2002-05-17 2005-03-08 주식회사 하이닉스반도체 낸드형 플래시 메모리의 워드 라인 디코더
US6864738B2 (en) * 2003-01-06 2005-03-08 Texas Instruments Incorporated CMOS voltage booster circuits
KR100714034B1 (ko) * 2003-10-10 2007-05-04 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 고전압 스위치 회로
KR100554841B1 (ko) * 2003-12-05 2006-03-03 주식회사 하이닉스반도체 고전압 스위치 회로

Also Published As

Publication number Publication date
KR20050086289A (ko) 2005-08-30
TWI276287B (en) 2007-03-11
JP2005243215A (ja) 2005-09-08
US7157957B2 (en) 2007-01-02
US20050184792A1 (en) 2005-08-25
TW200529540A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
US5422590A (en) High voltage negative charge pump with low voltage CMOS transistors
KR100520682B1 (ko) 반도체 소자의 고전압 스위치 회로
US7282956B2 (en) High voltage switching circuit of nonvolatile memory device
KR100714034B1 (ko) 반도체 소자의 고전압 스위치 회로
US20120139619A1 (en) High voltage generator and method of generating high voltage
US6307399B1 (en) High speed buffer circuit with improved noise immunity
US6147923A (en) Voltage boosting circuit
US7053689B2 (en) High voltage switch circuit
US9025401B2 (en) Semiconductor memory device including bulk voltage generation circuit
US7276959B2 (en) Pumping circuit of semiconductor device
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치
US8456216B2 (en) Level shifter
KR100576812B1 (ko) 전하펌프회로 및 고전압 발생회로
EP0109004B1 (en) Low power clock generator
KR100567526B1 (ko) 메모리 칩의 파워업 리세트 회로
KR100794991B1 (ko) 반도체 메모리 장치의 초기 전압 제어 회로
US11038495B1 (en) Low voltage level shifter for integrated circuit
KR100543918B1 (ko) 전압 방전 회로
KR100715601B1 (ko) 파워온 리셋 회로
KR20180076192A (ko) 차지 펌프 회로 및 그를 포함하는 전압 발생 장치
KR101589349B1 (ko) 스위칭 소자를 이용하는 부트스트랩 회로 및 이의 동작방법
KR100752656B1 (ko) 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
KR101188981B1 (ko) 반도체 소자의 고전압 제어 회로
KR19990060848A (ko) 반도체 메모리 장치용 클럭 발생기
KR20050108132A (ko) 낸드 플래시 소자의 고전압 스위치 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 14