KR20150121288A - 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 - Google Patents

고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 Download PDF

Info

Publication number
KR20150121288A
KR20150121288A KR1020140046145A KR20140046145A KR20150121288A KR 20150121288 A KR20150121288 A KR 20150121288A KR 1020140046145 A KR1020140046145 A KR 1020140046145A KR 20140046145 A KR20140046145 A KR 20140046145A KR 20150121288 A KR20150121288 A KR 20150121288A
Authority
KR
South Korea
Prior art keywords
transistor
high voltage
signal
voltage
activation signal
Prior art date
Application number
KR1020140046145A
Other languages
English (en)
Inventor
권태휘
박진수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140046145A priority Critical patent/KR20150121288A/ko
Priority to US14/523,461 priority patent/US9219482B2/en
Priority to TW103138594A priority patent/TWI615846B/zh
Priority to CN201510005339.5A priority patent/CN105006247B/zh
Publication of KR20150121288A publication Critical patent/KR20150121288A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)

Abstract

고전압 스위치 회로는, 제어 노드의 전압에 응답해 입력단의 전압을 출력단으로 전달하는 고전압 스위치; 반전 활성화 신호에 응답해 제1노드와 상기 제어 노드를 전기적으로 연결하는 제1트랜지스터; 활성화 신호에 응답해 제1고전압을 상기 제1노드로 공급하는 제2트랜지스터; 상기 제2트랜지스터에 병렬로 연결되고, 상기 제어 노드에 의해 제어되는 제3트랜지스터; 상기 제어 노드를 디스차지하는 디스차지 트랜지스터; 및 예비 활성화 신호의 스윙 레벨을 변경해 상기 활성화 신호와 상기 반전 활성화 신호를 생성하는 제1레벨 쉬프터를 포함할 수 있다.

Description

고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 {HIGH-VOLTAGE SWITCH CIRCUIT AND NON-VOLATILE MEMORY INCLUDING THE SAME}
본 발명은 고전압을 전달하는데 사용되는 고전압 스위치 회로에 관한 것이다.
비휘발성 메모리는 전원 공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리이다. 이러한, 비휘발성 메모리 중 현재 주로 사용되고 있는 플로팅 게이트형 비휘발성 메모리는 기판의 채널 영역의 상부에 위치하며, 그로부터 절연되는 플로팅 게이트(floating gate)를 활용하여 구동된다. 특히, 플로팅 게이트의 전도성 밴드에 유지되는 전하의 양을 제어함에 따라, 메모리 셀의 문턱 전압(threshold voltage)이 이동하는 성질을 이용하여 비휘발성 메모리는 구동하게 된다.
비휘발성 메모리는 데이터를 저장하는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 복수의 메모리 블록(memory block)으로 구성된다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 복수의 메모리 셀로 구성된다. 각각의 메모리 셀은 문턱 전압 분포에 따라 온 셀(on cell)과 오프 셀(off cell)로 구분된다. 온 셀은 소거된 셀(erased cell)이고, 오프 셀은 프로그램된 셀(programmed cell)이다. 비휘발성 메모리는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기(program) 또는 읽기 동작을 수행한다.
한편, 비휘발성 메모리는 하나의 메모리 셀에 하나의 비트 데이터를 저장할 수도 있고, 두 비트 이상의 데이터를 저장할 수 있다. 일반적으로, 하나의 비트 데이터를 저장하는 메모리 셀을 싱글 레벨 셀(SLC; Single Level Cell)이라 하고, 두 비트 이상의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC; Multi Level Cell)이라 한다. 싱글 레벨 셀은 문턱 전압에 따라 소거 상태와 프로그램 상태를 갖는다. 멀티 레벨 셀은 문턱 전압에 따라 소거 상태와 복수의 프로그램 상태를 갖는다.
멀티 레벨 셀을 갖는 비휘발성 메모리는 프로그램 상태의 문턱 전압 분포의 폭을 좁혀서, 각 프로그램 상태들 간의 마진을 확보하는 것이 중요하다. 일반적으로 멀티 레벨 셀을 갖는 비휘발성 메모리의 메모리 셀에는 2비트의 데이터 또는 3비트의 데이터를 저장하게 된다. 이때 소거 상태의 전압과 복수의 프로그램 상태 중 일부의 문턱 전압 레벨을 음전압(Negative Voltage)으로 설정하여 멀티 레벨 셀을 갖는 비휘발성 메모리의 성능(performance)과 신뢰성(reliability)을 개선할 수 있다.
한편, 블럭에 포함된 다수의 메모리 셀은 다수의 스위치를 통해 다수의 글로벌 워드라인과 연결된다. 당해 블럭이 선택된 경우 다수의 글로벌 워드라인의 전압이 다수의 고전압 스위치를 통해 다수의 메모리 셀과 연결된 다수의 로컬라인으로 전달되고, 당해 블럭이 선택되지 않는 경우 다수의 고전압 스위치에 의해 다수의 워드라인의 전압은 차단된다. 따라서, 당해 블럭이 선택된 경우에는 글로벌 워드라인의 고전압을 로컬 라인으로 확실히 전달하고, 당해 블럭이 선택되지 않은 경우에는 글로벌 워드라인의 고전압이 로컬 라인으로 전달되지 않도록 확실히 차단하는 좋은 성능을 가지는 고전압 스위치 및 이의 제어 기술이 요구된다.
본 발명의 실시예들은, 고전압을 확실히 전달하고 차단할 수 있는 고전압 스위치 회로를 제공할 수 있다. 특히, 낮은 전원전압을 이용하는 디바이스에서도 신뢰성 있게 동작 가능한 고전압 스위치 회로를 제공할 수 있다.
본 발명의 일실시예에 따른 고전압 스위치 회로는, 제어 노드의 전압에 응답해 입력단의 전압을 출력단으로 전달하는 고전압 스위치; 반전 활성화 신호에 응답해 제1노드와 상기 제어 노드를 전기적으로 연결하는 제1트랜지스터; 활성화 신호에 응답해 제1고전압을 상기 제1노드로 공급하는 제2트랜지스터; 상기 제2트랜지스터에 병렬로 연결되고, 상기 제어 노드에 의해 제어되는 제3트랜지스터; 상기 제어 노드를 디스차지하는 디스차지 트랜지스터; 및 예비 활성화 신호의 스윙 레벨을 변경해 상기 활성화 신호와 상기 반전 활성화 신호를 생성하는 제1레벨 쉬프터를 포함할 수 있다. 그리고, 상기 예비 활성화 신호의 스윙 레벨을 변경해 상기 디스차지 트랜지스터를 제어하는 디스차지 신호를 생성하는 제2레벨 쉬프터를 더 포함할 수 있다.
상기 제1레벨 쉬프터는 접지전압과 전원전압으로 스윙하는 상기 예비 활성화 신호의 스윙 레벨을 변경해, 접지전압과 제2고전압(전원전압보다 높고 상기 제1고전압 보다 낮은 전압임)으로 스윙하는 상기 활성화 신호와 반전 활성화 신호를 생성할 수 있다. 또한, 상기 제2레벨 쉬프터는 접지전압과 전원전압으로 스윙하는 상기 예비 활성화 신호의 스윙 레벨을 변경해, 음전압과 전원전압으로 스윙하는 상기 다스차지 신호를 생성할 수 있다.
상기 고전압 스위치는 고전압(high voltage) NMOS 트랜지스터이고, 상기 제1트랜지스터는 고전압 PMOS 트랜지스터이고, 상기 제2트랜지스터는 공핍 고전압 NMOS 트랜지스터이고, 상기 제3트랜지스터는 공핍 고전압 NMOS 트랜지스터이고, 상기 디스차지 트랜지스터는 고전압 NMOS 트랜지스터일 수 있다.
또한, 본 발명의 일실시예에 따른 비휘발성 메모리는, 다수의 셀을 포함하는 셀블럭; 다수의 글로벌 라인; 제어 노드의 전압에 응답해 상기 다수의 글로벌 라인의 전압을 상기 셀블럭 내의 다수의 로컬 라인에 전달하기 위한 다수의 고전압 스위치; 반전 활성화 신호에 응답해 제1노드와 상기 제어 노드를 전기적으로 연결하는 제1트랜지스터; 활성화 신호에 응답해 제1고전압을 상기 제1노드로 공급하는 제2트랜지스터; 상기 제2트랜지스터에 병렬로 연결되고, 상기 제어 노드에 의해 제어되는 제3트랜지스터; 상기 제어 노드를 디스차지하는 디스차지 트랜지스터; 및 예비 활성화 신호의 스윙 레벨을 변경해 상기 활성화 신호와 상기 반전 활성화 신호를 생성하는 제1레벨 쉬프터를 포함할 수 있다. 상기 예비 활성화 신호는 상기 셀블럭이 억세스되도록 선택된 경우에 활성화될 수 있다.
본 발명의 실시예들에 따르면, 고전압 스위치 회로가 고전압을 확실히 전달 및 차단할 수 있으며, 낮은 전원전압을 이용하는 디바이스에서도 고전압 스위치 회로가 신뢰성있게 동작 가능하다.
도 1은 본 발명의 일실시예에 따른 고전압 스위치 회로의 구성도.
도 2는 본 발명의 다른 실시예에 따른 고전압 스위치 회로의 구성도.
도 3은 도 2의 제1레벨 쉬프터(250)의 일실시예 구성도.
도 4는 도 2의 제2레벨 쉬프터(260)의 일실시예 구성도.
도 5는 본 발명의 일실시예에 따른 비휘발성 메모리의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 고전압 스위치 회로의 구성도이다.
도 1을 참조하면, 고전압 스위치 회로는, 고전압 스위치(101), 고전압 NMOS 트랜지스터들(130, 140), 고전압 PMOS 트랜지스터(120), 공핍 고전압(depletion high voltage) NMOS 트랜지스터(110), 및 레벨 쉬프터(150)를 포함할 수 있다.
고전압 스위치(101)는 제어 노드(SW_GATE)의 전압에 응답해 입력단(HVIN)의 전압을 출력단(HVOUT)으로 전달하거나, 입력단(HVIN)의 전압이 출력단(HVOUT)으로 전달되지 않도록 차단할 수 있다. 고전압 스위치(101)는 고전압 NMOS 트랜지스터로 구성될 수 있다.
레벨 쉬프터(150)는 예비 활성화 신호(EN)와 반전 예비 활성화 신호(EN_N)의 스윙 레벨을 쉬프팅해 프리차지 신호(PRECH)와 디스차지 신호(DISCH)를 생성할 수 있다. 예비 활성화 신호(EN)와 반전 예비 활성화 신호(EN_N)는 접지전압(VSS, 0V)에서 전원전압(VCC, 대략 1.8~2.3V)의 레벨로 스윙하며, 프리차지 신호(PRECH)와 디스차지 신호(DISCH)는 음전압(VNEG, 접지전압보다 낮은 레벨의 전압 대략 -0.1~-2.0V)에서 전원전압(VCC)의 레벨로 스윙할 수 있다. 여기서, 예비 활성화 신호(EN)는 고전압 스위치(101)를 온/오프하기 위한 신호로 예비 활성화 신호(EN)의 활성화시에 고전압 스위치(101)는 턴온될 수 있다.
도 1을 참조하여, 고전압 스위치(101)가 턴온되는 동작과 오프되는 동작에 대해 알아보기로 한다.
고전압 스위치(101)의 턴온
예비 활성화 신호(EN)가 활성화되면, 레벨 쉬프터(150)에 의해 프리차지 신호(PRECH)는 전원전압(VCC)의 레벨로 활성화되고, 디스차지 신호(DISCH)는 음전압(VNEG)의 레벨로 비활성화될 수 있다. 프리차지 신호(PRECH)에 의해 고전압 NMOS 트랜지스터(130)가 턴온되면, 제어 노드((SW_GATE)의 전압이 VCC-Vth(문턱전압)으로 프리차지될 수 있다. 그러면, 포지티브 피드백(positive feedback)에 의해 공핍 고전압 NMOS 트랜지스터(110)가 턴온되고, 고전압 PMOS 트랜지스터(120)가 턴온되어 제어 노드(SW_GATE)에 고전압(VPP, 대략 10V~30V)이 전달되어 고전압 스위치(101)가 턴온될 수 있다.
고전압 스위치(101)의 오프
예비 활성화 신호(EN)가 비활성화되면, 레벨 쉬프터(150)에 의해 프리차지 신호(PRECH)는 음전압(VNEG)의 레벨로 비활성화되고, 디스차지 신호(DISCH)는 전원전압(VCC)의 레벨로 활성화될 수 있다. 디스차지 신호(DISCH)의 활성화에 의해 고전압 NMOS 트랜지스터(140)가 턴온되어 제어 노드(SW_GATE)에 음전압(VNEG)이 전달될 수 있다. 그 결과 제어 노드(SW_GATE)가 음전압(VNEG)의 레벨이 되고, 고전압 스위치(101)가 오프될 수 있다.
도 1과 같은 구조의 고전압 스위치 회로의 원활한 동작을 위해서는 전원전압(VCC)의 레벨이 충분히 높을 것이 전제된다. 전원전압(VCC)의 레벨이 낮은 경우에(예, 1.5V 이하), 고전압 스위치(101)의 턴온 동작시에는, 제어 노드(SW_GATE)의 프리차지 레벨인 VCC-Vth가 지나치게 낮아져 포지티브 피드백에 의해 고전압(VPP)이 제어 노드(SW_GATE_로 전달되기 힘들어질 수 있다. 또한, 전원전압(VCC)의 레벨이 낮은 경우에, 고전압 스위치(101)의 오프 동작시에는, 고전압 PMOS 트랜지스터(120)가 제대로 오프되지 못하는 상황이 발생해 고전압 스위치(101)가 오프되기 힘든 상황이 발생할 수 있다.
고전압 트랜지스터(101, 120, 130, 140)는 고전압이 인가되어도 파괴되지 않도록 설계된 트랜지스터를 의미하며, 이러한 트랜지스터는 트리플 웰(triple well) 구조로 설계될 수 있다. 한편, 고전압 공핍 트랜지스터(110)는 음의 문턱전압을 갖는 고전압 트랜지스터를 의미할 수 있다. 도면에서, 트랜지스터들의 게이트 반대편으로 인가되는 전압은 트랜지스터의 벌크(bulk) 영역에 인가되는 전압의 레벨을 나타낼 수 있다.
도 2는 본 발명의 다른 실시예에 따른 고전압 스위치 회로의 구성도이다.
도 2를 참조하면, 고전압 스위치 회로는, 고전압 스위치(201), 제1트랜지스터(230), 제2트랜지스터(210), 제3트랜지스터(220), 디스차지 트랜지스터(240), 제1레벨 쉬프터(250) 및 제2레벨 쉬프터(260)를 포함할 수 있다.
고전압 스위치(201)는 제어 노드(SW_GATE)의 전압에 응답해 입력단(HVIN)의 전압을 출력단(HVOUT)으로 전달하거나 입력단(HVIN)의 전압이 출력단(HVOUT)으로 전달되지 않도록 차단할 수 있다. 고전압 스위치(201)는 고전압 NMOS 트랜지스터로 구성될 수 있다.
제1레벨 쉬프터(250)는 예비 활성화 신호(EN)와 반전 활성화 신호(EN_N)의 스윙 레벨을 변경해 활성화 신호(ENH)와 반전 활성화 신호(ENH_N)를 생성할 수 있다. 예비 활성화 신호(EN)는 접지전압(VSS, 0V)에서 전원전압(VCC, 대략 1.8~2.3V)의 레벨로 스윙하고, 활성화 신호(ENH)와 반전 활성화 신호(ENH_N)는 접지전압(VSS)에서 제2고전압(VHV)의 레벨로 스윙할 수 있다. 예비 활성화 신호(EN)가 활성화되면 활성화 신호(ENH)가 활성화되고 예비 활성화 신호(EN)가 비활성화되면 반전 활성화 신호(ENH_N)가 활성화될 수 있다. 제2고전압(VHV)은 전원전압(VCC)보다는 높고 제1고전압(VPP, 대략 10~30V) 보다는 낮은 전압일 수 있다. 예를 들어, 제2고전압(VHV)은 약 4.5V 정도의 전압 레벨을 가질 수 있다. 여기서, 예비 활성화 신호(EN)는 고전압 스위치(201)를 온/오프하기 위한 신호로 예비 활성화 신호(EN)의 활성화시에 고전압 스위치(201)는 턴온할 수 있다.
제2레벨 쉬프터(260)는 예비 활성화 신호(EN)와 반전 예비 활성화 신호(EN_N)의 스윙 레벨을 변경해 프리차지 신호(PRECH)와 디스차지 신호(DISCH)를 생성할 수 있다. 예비 활성화 신호(EN)와 반전 예비 활성화 신호(EN_N)는 접지전압(VSS)에서 전원전압(VCC)의 레벨로 스윙하며, 프리차지 신호(PRECH)와 디스차지 신호(DISCH)는 음전압(VNEG, 접지전압보다 낮은 레벨의 전압 대략 -0.1~-2.0V)에서 전원전압(VCC)의 레벨로 스윙할 수 있다.
제1트랜지스터(230)는 반전 활성화 신호(ENH_N)에 응답해 제1노드(A)와 제어 노드(SW_GATE)를 전기적으로 연결할 수 있다. 제1트랜지스터(230)는 고전압 PMOS 트랜지스터일 수 있다.
제2트랜지스터(210)는 활성화 신호(ENH)에 응답해 제1고전압(VPP)을 제1노드(A)로 공급할 수 있다. 제3트랜지스터(220)는 제2트랜지스터(210)에 병렬로 연결되고 제어 노드(SW_GATE)에 의해 제어될 수 있다. 제2트랜지스터(210)와 제3트랜지스터(220) 각각은 음의 문턱 전압(Vth) 값을 가지는 공핍 고전압 NMOS 트랜지스터일 수 있다.
디스차지 트랜지스터(240)는 디스차지 신호(DISCH)에 응답해 제어 노드(SW_GATE)를 디스차지할 수 있다. 디스차지 트랜지스터(240)는 고전압 NMOS 트랜지스터일 수 있다.
도 2를 참조하여, 고전압 스위치(201)가 턴온되는 동작과 오프되는 동작에 대해 알아보기로 한다.
고전압 스위치(201)의 턴온
예비 활성화 신호(EN)가 활성화되면, 제1레벨 쉬프터(250)에 의해 활성화 신호(ENH)가 제2고전압(VHV)의 레벨이 되고 반전 활성화 신호(ENH_N)가 접지전압(VSS)의 레벨이 될 수 있다. 그리고, 제2레벨 쉬프터(260)에 의해 디스차지 신호(DISCH)가 음전압(VNEG)의 레벨이 될 수 있다. 이 상태에서, 활성화 신호(ENH)에 의해 제2트랜지스터(210)가 턴온되고, 반전 활성화 신호(ENH_N)에 의해 제1트랜지스터(230)가 턴온될 수 있다. 그러면, 제어 노드(SW_GATE)의 전압이 제1고전압(VPP)의 레벨로 높아질 수 있으며, 이에 의해 고전압 스위치(201)가 턴온될 수 있다. 한편, 제어 노드(SW_GATE)의 전압이 포지티브 피드백되어 제3트랜지스터(220)도 턴온될 수 있다.
고전압 스위치(201)의 오프
예비 활성화 신호가 비활성화되면, 제1레벨 쉬프터(250)에 의해 활성화 신호(ENH)가 접지전압(VSS)의 레벨이 되고 반전 활성화 신호(ENH_N)가 제2고전압(VHV)의 레벨이 될 수 있다. 그리고, 제2레벨 쉬프터(260)에 의해 디스차지 신호(DISCH)가 전원전압(VCC)의 레벨이 될 수 있다. 이 상태에서, 디스차지 신호(DISCH)에 의해 디스차지 트랜지스터(240)가 턴온되고, 제어 노드(SW_GATE)의 전압이 음전압(VNEG)의 레벨로 낮아져 고전압 스위치(201)가 오프될 수 있다. 이때, 트랜지스터들(210, 220, 230)은 오프될 수 있다.
도 2와 같은 구조의 고전압 스위치 회로에서는, 트랜지스터들(210, 220, 230)의 온/오프에 전원전압(VCCI)이 관여하지 않으므로, 전원전압(VCCI)의 레벨이 낮아지더라도 고전압 스위치(201)가 신뢰성있게 온/오프될 수 있다. 또한, 고전압 스위치(201)의 턴온시에 제어 노드(SW_GATE)가 프리차지되는 동작 없이 바로 제1고전압(VPP)의 레벨로 올라갈 수 있으므로, 고전압 스위치(201)가 더욱 빨리 턴온될 수 있으며, 제어 노드(SW_GATE)의 프리차지를 위한 구성(예, 도 1의 130)을 제거할 수 있다.
도 3은 도 2의 제1레벨 쉬프터(250)의 일실시예 구성도이다.
도 3을 참조하면, 제1레벨 쉬프터(250)는 반전 예비 활성화 신호(EN_N)에 응답해 활성화 신호(ENH)를 풀다운 구동하는 제1NMOS 트랜지스터(N1), 예비 활성화 신호(EN)에 응답해 반전 활성화 신호(ENH_N)를 풀다운 구동하는 제2NMOS 트랜지스터(N2), 반전 활성화 신호(ENH_N)에 응답해 활성화 신호(ENH)를 제2고전압(VHV) 레벨로 구동하는 제1PMOS 트랜지스터(P1), 및 활성화 신호(ENH)에 응답해 반전 활성화 신호(ENH_N)를 제2고전압(VHV) 레벨로 구동하는 제2PMOS 트랜지스터(P2)를 포함할 수 있다.
제1레벨 쉬프터(250)의 동작은 다음의 표 1로 간단히 나타낼 수 있다.
IN OUT
EN EN_N ENH ENH_N
VCC VSS VHV VSS
VSS VCC VSS VHV
도 4는 도 2의 제2레벨 쉬프터(260)의 일실시예 구성도이다.
도 4를 참조하면, 제2레벨 쉬프터(260)는 디스차지 신호(DISCH)에 응답해 프리차지 신호(PRECH)를 음전압(VNEG) 레벨로 구동하는 제3NMOS 트랜지스터(N3), 프리차지 신호(PRECH)에 응답해 디스차지 신호(DISCH)를 음전압(VNEG) 레벨로 구동하는 제4NMOS 트랜지스터(N4), 반전 예비 활성화 신호(EN_N)에 응답해 프리차지 신호(PRECH)를 풀업 구동하는 제3PMOS 트랜지스터(P3), 및 예비 활성화 신호(EN)에 응답해 디스차지 신호(DISCH)를 풀업 구동하는 제4PMOS 트랜지스터(N4)를 포함할 수 있다.
제2레벨 쉬프터(260)의 동작은 다음의 표 2로 간단히 나타낼 수 있다.
IN OUT
EN EN_N PRECH DISCH
VCC VSS VCC VNEG
VSS VCC VNEG VCC
도 5는 본 발명의 일실시예에 따른 비휘발성 메모리의 구성도이다. 도 5에서는 도 2의 고전압 스위치 회로가 비휘발성 메모리에 적용된 예를 도시한다.
도 5를 참조하면, 비휘발성 메모리는 다수의 메모리 셀(MC<0:N>), 드레인 선택 트랜지스터(DST) 및 소스 선택 트랜지스터(SST)를 포함하는 셀블록(510), 다수의 글로벌 라인(GWL<0:N>, GDSL, GSSL)의 전압을 셀블록(510) 내의 다수의 로컬 라인(WL<0:N>, DSL, SSL)에 전달하기 위한 다수의 고전압 스위치(201<0:K>) 및 블록 어드레스 디코더(520)를 포함할 수 있다. 그리고, 다수의 고전압 스위치(201<0:K>)의 온/오프를 제어하기 위한 구성들(210, 220, 230, 240, 250, 260)을 포함할 수 있다.
블록 어드레스 디코더(520)는 어드레스(ADD)를 디코딩해 셀블록(510)이 억세스되도록 선택된 경우에, 즉 셀블록(510)에서 리드 또는 프로그램 동작이 수행되도록 선택된 경우에, 예비 활성화 신호(EN)를 활성화할 수 있다. 예비 활성화 신호(EN)가 활성화되면, 앞서 살펴본 바와 같이, 제어 노드(SW_GATE)의 전압 레벨이 고전압 스위치들(201<0:K>)을 턴온시킬 수 있는 전압 레벨이 되고, 이에 의해 고전압 스위치들(201<0:K>)이 턴온되어 글로벌 라인들(GWL<0:N>, GDSL, GSSL)의 전압 레벨이 로컬 라인들(WL<0:N>, DSL, SSL)로 전달될 수 있다. 물론, 예비 활성화 신호(EN)가 비활성화된 경우에는 고전압 스위치들(201<0:K>)이 오프되고 글로벌 라인들(GWL<0:N>, GDSL, GSSL)의 전압 레벨이 로컬 라인들(WL<0:N>, DSL, SSL)로 전달되는 것을 막을 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
201: 고전압 스위치 230: 제1트랜지스터
210: 제2트랜지스터 220: 제3트랜지스터
240: 디스차지 트랜지스터 250: 제1레벨 쉬프터
260: 제2레벨 쉬프터

Claims (15)

  1. 제어 노드의 전압에 응답해 입력단의 전압을 출력단으로 전달하는 고전압 스위치;
    반전 활성화 신호에 응답해 제1노드와 상기 제어 노드를 전기적으로 연결하는 제1트랜지스터;
    활성화 신호에 응답해 제1고전압을 상기 제1노드로 공급하는 제2트랜지스터;
    상기 제2트랜지스터에 병렬로 연결되고, 상기 제어 노드에 의해 제어되는 제3트랜지스터;
    상기 제어 노드를 디스차지하는 디스차지 트랜지스터; 및
    예비 활성화 신호의 스윙 레벨을 변경해 상기 활성화 신호와 상기 반전 활성화 신호를 생성하는 제1레벨 쉬프터
    를 포함하는 고전압 스위치 회로.
  2. 제 1항에 있어서,
    상기 예비 활성화 신호의 스윙 레벨을 변경해 상기 디스차지 트랜지스터를 제어하는 디스차지 신호를 생성하는 제2레벨 쉬프터
    를 더 포함하는 고전압 스위치 회로.
  3. 제 2항에 있어서,
    상기 제1레벨 쉬프터는
    접지전압과 전원전압으로 스윙하는 상기 예비 활성화 신호의 스윙 레벨을 변경해, 접지전압과 제2고전압(전원전압보다 높고 상기 제1고전압 보다 낮은 전압임)으로 스윙하는 상기 활성화 신호와 반전 활성화 신호를 생성하는
    고전압 스위치 회로.
  4. 제 3항에 있어서,
    상기 제2레벨 쉬프터는
    접지전압과 전원전압으로 스윙하는 상기 예비 활성화 신호의 스윙 레벨을 변경해, 음전압과 전원전압으로 스윙하는 상기 다스차지 신호를 생성하는
    고전압 스위치 회로.
  5. 제 1항에 있어서,
    상기 고전압 스위치는 고전압(high voltage) NMOS 트랜지스터이고,
    상기 제1트랜지스터는 고전압 PMOS 트랜지스터이고
    상기 제2트랜지스터는 공핍 고전압(depletion high voltage) NMOS 트랜지스터이고,
    상기 제3트랜지스터는 공핍 고전압(depletion high voltage) NMOS 트랜지스터이고,
    상기 디스차지 트랜지스터는 고전압 NMOS 트랜지스터인
    고전압 스위치 회로.
  6. 제 4항에 있어서,
    상기 제1레벨 쉬프터는
    반전 예비 활성화 신호에 응답해 상기 활성화 신호를 풀다운 구동하는 제1NMOS 트랜지스터;
    상기 예비 활성화 신호에 응답해 상기 반전 활성화 신호를 풀다운 구동하는 제2NMOS 트랜지스터;
    상기 반전 활성화 신호에 응답해 상기 활성화 신호를 상기 제2고전압 레벨로 구동하는 제1PMOS 트랜지스터; 및
    상기 활성화 신호에 응답해 상기 반전 활성화 신호를 상기 제2고전압 레벨로 구동하는 제2PMOS 트랜지스터를 포함하는
    고전압 스위치 회로.
  7. 제 6항에 있어서,
    상기 제2레벨 쉬프터는
    상기 디스차지 신호에 응답해 프리차지 신호를 상기 음전압 레벨로 구동하는 제3NMOS 트랜지스터;
    상기 프리차지 신호에 응답해 상기 디스차지 신호를 상기 음전압 레벨로 구동하는 제4NMOS 트랜지스터;
    상기 반전 예비 활성화 신호에 응답해 상기 프리차지 신호를 풀업 구동하는 제3PMOS 트랜지스터; 및
    상기 예비 활성화 신호에 응답해 상기 디스차지 신호를 풀업 구동하는 제4PMOS 트랜지스터를 포함하는
    고전압 스위치 회로.
  8. 다수의 셀을 포함하는 셀블럭;
    다수의 글로벌 라인;
    제어 노드의 전압에 응답해 상기 다수의 글로벌 라인의 전압을 상기 셀블럭 내의 다수의 로컬 라인에 전달하기 위한 다수의 고전압 스위치;
    반전 활성화 신호에 응답해 제1노드와 상기 제어 노드를 전기적으로 연결하는 제1트랜지스터;
    활성화 신호에 응답해 제1고전압을 상기 제1노드로 공급하는 제2트랜지스터;
    상기 제2트랜지스터에 병렬로 연결되고, 상기 제어 노드에 의해 제어되는 제3트랜지스터;
    상기 제어 노드를 디스차지하는 디스차지 트랜지스터; 및
    예비 활성화 신호의 스윙 레벨을 변경해 상기 활성화 신호와 상기 반전 활성화 신호를 생성하는 제1레벨 쉬프터
    를 포함하는 비휘발성 메모리.
  9. 제 8항에 있어서,
    상기 예비 활성화 신호는 상기 셀블럭이 억세스되도록 선택된 경우에 활성화되는
    비휘발성 메모리.
  10. 제 8항에 있어서,
    상기 예비 활성화 신호의 스윙 레벨을 변경해 상기 디스차지 트랜지스터를 제어하는 디스차지 신호를 생성하는 제2레벨 쉬프터
    를 더 포함하는 비휘발성 메모리.
  11. 제 10항에 있어서,
    상기 제1레벨 쉬프터는
    접지전압과 전원전압으로 스윙하는 상기 예비 활성화 신호의 스윙 레벨을 변경해, 접지전압과 제2고전압(전원전압보다 높고 상기 제1고전압 보다 낮은 전압임)으로 스윙하는 상기 활성화 신호와 반전 활성화 신호를 생성하는
    비휘발성 메모리.
  12. 제 11항에 있어서,
    상기 제2레벨 쉬프터는
    접지전압과 전원전압으로 스윙하는 상기 예비 활성화 신호의 스윙 레벨을 변경해, 음전압과 전원전압으로 스윙하는 상기 다스차지 신호를 생성하는
    비휘발성 메모리.
  13. 제 8항에 있어서,
    상기 다수의 고전압 스위치 각각은 고전압(high voltage) NMOS 트랜지스터이고,
    상기 고전압 스위치는 고전압(high voltage) NMOS 트랜지스터이고,
    상기 제1트랜지스터는 고전압 PMOS 트랜지스터이고
    상기 제2트랜지스터는 공핍 고전압(depletion high voltage) NMOS 트랜지스터이고,
    상기 제3트랜지스터는 공핍 고전압(depletion high voltage) NMOS 트랜지스터이고,
    상기 디스차지 트랜지스터는 고전압 NMOS 트랜지스터인
    비휘발성 메모리.
  14. 제 12항에 있어서,
    상기 제1레벨 쉬프터는
    반전 예비 활성화 신호에 응답해 상기 활성화 신호를 풀다운 구동하는 제1NMOS 트랜지스터;
    상기 예비 활성화 신호에 응답해 상기 반전 활성화 신호를 풀다운 구동하는 제2NMOS 트랜지스터;
    상기 반전 활성화 신호에 응답해 상기 활성화 신호를 상기 제2고전압 레벨로 구동하는 제1PMOS 트랜지스터; 및
    상기 활성화 신호에 응답해 상기 반전 활성화 신호를 상기 제2고전압 레벨로 구동하는 제2PMOS 트랜지스터를 포함하는
    비휘발성 메모리.
  15. 제 14항에 있어서,
    상기 제2레벨 쉬프터는
    상기 디스차지 신호에 응답해 프리차지 신호를 상기 음전압 레벨로 구동하는 제3NMOS 트랜지스터;
    상기 프리차지 신호에 응답해 상기 디스차지 신호를 상기 음전압 레벨로 구동하는 제4NMOS 트랜지스터;
    상기 반전 예비 활성화 신호에 응답해 상기 프리차지 신호를 풀업 구동하는 제3PMOS 트랜지스터; 및
    상기 예비 활성화 신호에 응답해 상기 디스차지 신호를 풀업 구동하는 제4PMOS 트랜지스터를 포함하는
    비휘발성 메모리.
KR1020140046145A 2014-04-17 2014-04-17 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 KR20150121288A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140046145A KR20150121288A (ko) 2014-04-17 2014-04-17 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
US14/523,461 US9219482B2 (en) 2014-04-17 2014-10-24 High voltage switch circuit and nonvolatile memory including the same
TW103138594A TWI615846B (zh) 2014-04-17 2014-11-06 高電壓開關電路及包括其之非揮發性記憶體
CN201510005339.5A CN105006247B (zh) 2014-04-17 2015-01-06 高压开关电路和包括高压开关电路的非易失性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140046145A KR20150121288A (ko) 2014-04-17 2014-04-17 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리

Publications (1)

Publication Number Publication Date
KR20150121288A true KR20150121288A (ko) 2015-10-29

Family

ID=54322864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140046145A KR20150121288A (ko) 2014-04-17 2014-04-17 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리

Country Status (4)

Country Link
US (1) US9219482B2 (ko)
KR (1) KR20150121288A (ko)
CN (1) CN105006247B (ko)
TW (1) TWI615846B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430519B2 (en) 2020-03-10 2022-08-30 SK Hynix Inc. Switching architecture for a NAND flash memory device and a high voltage switch circuit

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355656B2 (en) * 2017-06-29 2019-07-16 SK Hynix Inc. Amplification circuit with split-length compensation scheme
CN109801653B (zh) * 2017-11-16 2021-03-19 华邦电子股份有限公司 非挥发存储器的区块解码器与位准移位器
KR102465420B1 (ko) * 2018-04-27 2022-11-11 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 메모리 시스템
CN110556133B (zh) * 2018-05-30 2021-07-27 华邦电子股份有限公司 过驱动电压产生器
KR102467312B1 (ko) * 2018-10-15 2022-11-14 삼성전자주식회사 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 장치
JP2020098655A (ja) 2018-12-17 2020-06-25 キオクシア株式会社 半導体記憶装置
US10892022B1 (en) * 2019-08-28 2021-01-12 Micron Technology, Inc. Responding to power loss
KR20220075921A (ko) * 2020-11-30 2022-06-08 에스케이하이닉스 주식회사 고전압 스위치 회로 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257031A (en) * 1984-07-09 1993-10-26 Selenia Industrie Elettroniche Associate S.P.A. Multibeam antenna which can provide different beam positions according to the angular sector of interest
NL8800408A (nl) * 1988-02-18 1989-09-18 Philips Nv Geintegreerde geheugenschakeling met een hoogspanningsschakelaar tussen een programmeerspanningsgenerator en een wisbaar programmeerbaar geheugen, hoogspanningsschakelaar geschikt voor toepassing in een dergelijke geheugenschakeling.
KR940008206B1 (ko) * 1991-12-28 1994-09-08 삼성전자 주식회사 고전압 스위치 회로
JP2001319490A (ja) * 2000-05-12 2001-11-16 Mitsubishi Electric Corp 高電圧スイッチ回路および当該高電圧スイッチ回路を備える半導体記憶装置
JP2004228713A (ja) * 2003-01-20 2004-08-12 Sharp Corp 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末
KR100520682B1 (ko) * 2004-02-25 2005-10-11 주식회사 하이닉스반도체 반도체 소자의 고전압 스위치 회로
KR100694977B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
JP5074223B2 (ja) * 2008-02-06 2012-11-14 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを用いたドライバと表示装置
US8390342B2 (en) * 2009-12-31 2013-03-05 SK Hynix Inc. High voltage switch circuit of semiconductor device
KR101132018B1 (ko) * 2010-07-09 2012-04-02 주식회사 하이닉스반도체 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
KR101149185B1 (ko) 2010-08-04 2012-05-25 에스케이하이닉스 주식회사 반도체 소자의 고전압 스위치 회로
KR20120086481A (ko) 2011-01-26 2012-08-03 에스케이하이닉스 주식회사 제어전압 생성회로 및 이를 포함하는 비휘발성 메모리
CN103166625B (zh) * 2011-12-16 2017-11-21 恩智浦美国有限公司 电压电平移位器
US20130235669A1 (en) * 2012-03-08 2013-09-12 Elpida Memory, Inc. High voltage switch circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430519B2 (en) 2020-03-10 2022-08-30 SK Hynix Inc. Switching architecture for a NAND flash memory device and a high voltage switch circuit

Also Published As

Publication number Publication date
TWI615846B (zh) 2018-02-21
US20150303922A1 (en) 2015-10-22
CN105006247A (zh) 2015-10-28
TW201541458A (zh) 2015-11-01
CN105006247B (zh) 2019-10-08
US9219482B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
KR100559714B1 (ko) 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US7376017B2 (en) Flash memory device and program method thereof
US6587375B2 (en) Row decoder for a nonvolatile memory device
KR20150121288A (ko) 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
US7161837B2 (en) Row decoder circuit of NAND flash memory and method of supplying an operating voltage using the same
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
KR100699852B1 (ko) Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
US20070030737A1 (en) NAND flash memory cell programming
US20050036369A1 (en) Temperature compensated bit-line precharge
KR101132018B1 (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
US6236594B1 (en) Flash memory device including circuitry for selecting a memory block
JP2010073246A (ja) 不揮発性半導体記憶装置
KR100482232B1 (ko) 반도체 기억 장치
KR101618063B1 (ko) 비휘발성 반도체 메모리 장치 및 그것의 독출 방법
KR20030023523A (ko) 데이터 재기입이 고속인 불휘발성 반도체 기억 장치
JP2018121243A (ja) 放電回路及び半導体記憶装置
US8446764B2 (en) Control voltage generation circuit and non-volatile memory device including the same
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
US20130088284A1 (en) Semiconductor device
KR100630752B1 (ko) 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
JPH0917189A (ja) 不揮発性半導体メモリ
JP2018181400A (ja) 不揮発性半導体記憶装置
KR20050110784A (ko) 플래쉬 메모리 소자의 멀티 프로그램 회로
KR20040057576A (ko) 낸드 플래시 메모리의 워드라인 프리차지 제어 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination