TW201541458A - 高電壓開關電路及包括其之非揮發性記憶體 - Google Patents

高電壓開關電路及包括其之非揮發性記憶體 Download PDF

Info

Publication number
TW201541458A
TW201541458A TW103138594A TW103138594A TW201541458A TW 201541458 A TW201541458 A TW 201541458A TW 103138594 A TW103138594 A TW 103138594A TW 103138594 A TW103138594 A TW 103138594A TW 201541458 A TW201541458 A TW 201541458A
Authority
TW
Taiwan
Prior art keywords
high voltage
transistor
signal
level
response
Prior art date
Application number
TW103138594A
Other languages
English (en)
Other versions
TWI615846B (zh
Inventor
Tae-Heui Kwon
Jin-Su Park
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201541458A publication Critical patent/TW201541458A/zh
Application granted granted Critical
Publication of TWI615846B publication Critical patent/TWI615846B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)

Abstract

本發明揭示一種高電壓開關電路，其包含：一高電壓開關，其適合於回應於一控制節點之一電壓而將一輸入端子之一電壓轉移至一輸出端子；一第一電晶體，其適合於回應於一經反相啟動信號而電連接一第一節點與該控制節點；一第二電晶體，其適合於回應於一啟動信號而將一第一高電壓供應至該第一節點；一第三電晶體，其並聯連接至該第二電晶體且可回應於該控制節點而操作；一放電電晶體，其適合於將該控制節點放電；及一第一位準移位器，其適合於改變一初步啟動信號之一擺動位準且產生該啟動信號及該經反相啟動信號。

Description

高電壓開關電路及包括其之非揮發性記憶體 相關申請案之交叉參考
本申請案主張於2014年4月17日提出申請之第10-2014-0046145號韓國專利申請案之優先權，該韓國專利申請案以全文引用方式併入本文中。
本發明之各種例示性實施例係關於一種用於轉移一高電壓之高電壓開關電路。
非揮發性記憶體存留資料，即使其電源供應中斷。在此等非揮發性記憶體當中，當前普遍之一浮動閘極類型非揮發性記憶體利用安置於一基板之通道區域上方並與該通道區域絕緣之一浮動閘極。特定而言，非揮發性記憶體利用取決於浮動閘極之導電帶中所存留之電荷量的一記憶體單元之臨限電壓。
一非揮發性記憶體包含用於儲存資料之一記憶體單元陣列。記憶體單元陣列具有複數個記憶體區塊。每一記憶體區塊具有複數個頁。每一頁具有複數個記憶體單元。各別記憶體單元根據其臨限電壓分佈而分類為接通單元及關斷單元。接通單元係經抹除單元，且關斷單元係經程式化單元。非揮發性記憶體以一記憶體區塊為單位執行一抹除操作，且以一頁為單位執行一程式化或讀取操作。
非揮發性記憶體可將1或多位元資料儲存於一單個記憶體單元中。儲存1位元資料之一記憶體單元稱作一單層單元(SLC)，且儲存2或2以上位元資料之一記憶體單元稱作一多層單元(MLC)。單層單元具有由其臨限電壓判定之一經抹除狀態及一經程式化狀態。多層單元具有由其臨限電壓判定之一經抹除狀態及複數個經程式化狀態。
在具有多層單元之一非揮發性記憶體中，使經程式化狀態之臨限電壓分佈之寬度變窄且藉此使各別經程式化狀態之間的邊限安全係重要的。一般而言，2位元資料或3位元資料儲存於非揮發性記憶體之多層記憶體單元中。在此方面，藉由將一經抹除狀態之電壓及複數個經程式化狀態之部分臨限電壓設定至一負位準，可改良具有多層單元之非揮發性記憶體之效能及可靠性。
同時，包含於一區塊中之複數個記憶體單元透過複數個開關與複數個全域字線連接。在選擇對應區塊時，複數個全域字線之電壓轉移至透過複數個高電壓開關與複數個記憶體單元連接之複數個局域線，且在未選擇對應區塊時，複數個全域字線之電壓被複數個高電壓開關中斷。因此，存在對以下高電壓開關及其一控制技術之需求：該等高電壓開關在選擇一對應區塊時將全域字線之高電壓可靠地轉移至局域線，且在未選擇一對應區塊時可靠地中斷全域字線之高電壓。
各種實施例係關於一種能夠可靠地轉移及中斷一高電壓之高電壓開關電路。特定而言，各種實施例係關於一種能夠在使用一低電源供應電壓之一裝置中可靠地操作之高電壓開關電路。
在一實施例中，一種高電壓開關電路可包含：一高電壓開關，其適合於回應於一控制節點之一電壓而將一輸入端子之一電壓轉移至一輸出端子；一第一電晶體，其適合於回應於一經反相啟動信號而電連接一第一節點與該控制節點；一第二電晶體，其適合於回應於一啟 動信號而將一第一高電壓供應至該第一節點；一第三電晶體，其並聯連接至該第二電晶體且可回應於該控制節點而操作；一放電電晶體，其適合於將該控制節點放電；及一第一位準移位器，其適合於改變一初步啟動信號之一擺動位準且產生該啟動信號及該經反相啟動信號。該高電壓開關電路可進一步包含適合於藉由改變一初步啟動信號之一位準而產生該啟動信號及該經反相啟動信號之一第二位準移位器。
該第一位準移位器可藉由將該初步啟動信號之該位準改變為自一接地電壓至一電源供應電壓之一範圍而產生該啟動信號及該經反相啟動信號，該啟動信號及該經反相啟動信號之位準處於自該接地電壓至一第二高電壓之一範圍內，該第二高電壓高於該電源供應電壓且低於該第一高電壓。此外，該第二位準移位器可藉由將該初步啟動信號之該位準改變為自該接地電壓至該電源供應電壓之該範圍而產生該放電信號，該放電信號之一位準處於自一負電壓至該電源供應電壓之一範圍內。
該高電壓開關可包含一高電壓NMOS電晶體，該第一電晶體可包含一高電壓PMOS電晶體，該第二電晶體可包含一空乏高電壓NMOS電晶體，該第三電晶體可包含一空乏高電壓NMOS電晶體，且該放電電晶體可包含一高電壓NMOS電晶體。
在一實施例中，一種非揮發性記憶體可包含：一單元區塊，其包含複數個單元；複數個全域線；複數個高電壓開關，其適合於回應於一控制節點之一電壓而在該單元區塊中將該複數個全域線之電壓轉移至複數個局域線；一第一電晶體，其適合於回應於一經反相啟動信號而電連接一第一節點與該控制節點；一第二電晶體，其適合於回應於一啟動信號而將一第一高電壓供應至該第一節點；一第三電晶體，其並聯連接至該第二電晶體且可回應於該控制節點而操作；一放電電晶體，其適合於將該控制節點放電；及一第一位準移位器，其適合於 藉由改變一初步啟動信號之一位準而產生該啟動信號及該經反相啟動信號。
101‧‧‧高電壓開關
110‧‧‧空乏高電壓NMOS電晶體/高電壓電晶體/空乏 高電壓電晶體
120‧‧‧高電壓PMOS電晶體/高電壓電晶體
130‧‧‧高電壓NMOS電晶體/高電壓電晶體
140‧‧‧高電壓NMOS電晶體/高電壓電晶體
150‧‧‧位準移位器
201‧‧‧高電壓開關
201<0>‧‧‧高電壓開關
201<1>‧‧‧高電壓開關
201<K>‧‧‧高電壓開關
201<K-1>‧‧‧高電壓開關
210‧‧‧第二電晶體/電晶體
220‧‧‧第三電晶體/電晶體
230‧‧‧第一電晶體/電晶體
240‧‧‧放電電晶體
250‧‧‧第一位準移位器
260‧‧‧第二位準移位器
510‧‧‧單元區塊
520‧‧‧區塊位址解碼器
A‧‧‧第一節點
ADD‧‧‧位址
DISCH‧‧‧放電信號
DSL‧‧‧局域線
DST‧‧‧汲極選擇電晶體
EN‧‧‧初步啟動信號
EN_N‧‧‧經反相初步啟動信號
ENH‧‧‧啟動信號
ENH_N‧‧‧經反相啟動信號
GDSL‧‧‧全域線
GSSL‧‧‧全域線
GWL<0>‧‧‧全域線
GWL<N>‧‧‧全域線
HVIN‧‧‧輸入端子
HVOUT‧‧‧輸出端子
MC<0>‧‧‧記憶體單元
MC<N>‧‧‧記憶體單元
N1‧‧‧第一NMOS電晶體
N2‧‧‧第二NMOS電晶體
N3‧‧‧第三NMOS電晶體
N4‧‧‧第四NMOS電晶體
P1‧‧‧第一PMOS電晶體
P2‧‧‧第二PMOS電晶體
P3‧‧‧第三PMOS電晶體
P4‧‧‧第四PMOS電晶體
PRECH‧‧‧預充電信號
SSL‧‧‧局域線
SST‧‧‧源極選擇電晶體
SW_GATE‧‧‧控制節點
VCC‧‧‧電源供應電壓/電壓
VHV‧‧‧第二高電壓
VNEG‧‧‧負電壓/電壓
VPP‧‧‧高電壓/第一高電壓
VSS‧‧‧接地電壓/電壓
WL<0>‧‧‧局域線
WL<N>‧‧‧局域線
圖1係根據一實施例之一高電壓開關電路之一組態圖。
圖2係根據本發明之一例示性實施例之一高電壓開關電路之一組態圖。
圖3係圖2中所展示之一第一位準移位器之一實例之一組態圖。
圖4係圖2中所展示之一第二位準移位器之一實例之一組態圖。
圖5係根據本發明之一例示性實施例之一非揮發性記憶體之一組態圖。
下文將參考附圖較詳細地闡述各種實施例。然而，本發明可以不同形式體現且不應視為限於本文中所陳述之實施例。而是，提供此等實施例以使得本揭示內容將係透徹且完整的，並將向熟習此項技術者全面傳達本發明之範疇。貫穿本揭示內容，貫穿本發明之各圖及實施例，相似元件符號係指相似部分。
圖1係根據一實施例之一高電壓開關電路之一組態圖。
參考圖1，高電壓開關電路可包含一高電壓開關101、高電壓NMOS電晶體130及140、一高電壓PMOS電晶體120、一空乏高電壓NMOS電晶體110及一位準移位器150。
高電壓開關101可回應於一控制節點SW_GATE之電壓而控制一電壓自一輸入端子HVIN至一輸出端子HVOUT之傳輸。高電壓開關101可由一高電壓NMOS電晶體組態。
位準移位器150可使一初步啟動信號EN及一經反相初步啟動信號EN_N之擺動位準移位，且可產生一預充電信號PRECH及一放電信號DISCH。初步啟動信號EN及經反相初步啟動信號EN_N可自一接地電 壓VSS(0V)擺動至一電源供應電壓VCC之位準(約1.8V至約2.3V)，且預充電信號PRECH及放電信號DISCH可自低於接地電壓VSS之一負電壓VNEG(約-0.1V至約-2.0V)擺動至電源供應電壓VCC之位準。初步啟動信號EN可接通或關斷高電壓開關101。在啟動初步啟動信號EN時，可接通高電壓開關101。
下文將參考圖1闡述高電壓開關101之操作。
接通高電壓開關101
在啟動初步啟動信號EN時，位準移位器150可將預充電信號PRECH啟動至電源供應電壓VCC之位準，且可將放電信號DISCH撤銷啟動至負電壓VNEG之位準。在高電壓NMOS電晶體130藉由預充電信號PRECH之啟動而接通時，控制節點SW_GATE之電壓可預充電至VCC-Vth(一臨限電壓)。然後，空乏高電壓NMOS電晶體110可由一正回饋接通，且可接通高電壓PMOS電晶體120。因此，一高電壓VPP(約10V至約30V)可轉移至控制節點SW_GATE，且可接通高電壓開關101。
關斷高電壓開關101
在撤銷啟動初步啟動信號EN時，位準移位器150可將預充電信號PRECH撤銷啟動至負電壓VNEG之位準，且可將放電信號DISCH啟動至電源供應電壓VCC之位準。高電壓NMOS電晶體140可藉由放電信號DISCH之啟動而接通，且負電壓VNEG可轉移至控制節點SW_GATE。因此，控制節點SW_GATE可變成負電壓VNEG之位準，且可關斷高電壓開關101。
為使如圖1中所展示而組態之高電壓開關電路可靠地操作，應假定電源供應電壓VCC之位準足夠高。若在高電壓開關101之接通操作中電源供應電壓VCC之位準由於控制節點SW_GATE之預充電位準VCC-Vth變得過低而過低(舉例而言，約為1.5V或小於1.5V)，則可難 以藉由正回饋將高電壓VPP轉移至控制節點SW_GATE。此外，若在高電壓開關101之關斷操作中電源供應電壓VCC之位準由於高電壓PMOS電晶體120可能並未關斷而較低，則可發生其中難以關斷高電壓開關101之一情況。
高電壓電晶體110、120、130及140可經設計以耐受一高電壓。此等電晶體可藉助一個三井結構實施。同時，空乏高電壓電晶體110可具有一負臨限電壓。附圖展示施加至電晶體之塊體區域之電壓VNEG、VCC及VSS。
圖2係根據本發明之一例示性實施例之一高電壓開關電路之一組態圖。
參考圖2，高電壓開關電路可包含一高電壓開關201、一第一電晶體230、一第二電晶體210、一第三電晶體220、一放電電晶體240、一第一位準移位器250及一第二位準移位器260。
高電壓開關201可回應於一控制節點SW_GATE之電壓而控制一電壓自一輸入端子HVIN至一輸出端子HVOUT之傳輸。高電壓開關201可由一高電壓NMOS電晶體組態。
第一位準移位器250可使一初步啟動信號EN及一經反相初步啟動信號EN_N之擺動位準移位，且可產生一啟動信號ENH及一經反相啟動信號ENH_N。初步啟動信號EN及經反相初步啟動信號EN_N可自一接地電壓VSS(0V)擺動至一電源供應電壓VCC之位準(約1.8V至約2.3V)，且啟動信號ENH及經反相啟動信號ENH_N可自接地電壓VSS擺動至一第二高電壓VHV之位準。在啟動初步啟動信號EN時，可啟動啟動信號ENH，且在撤銷啟動初步啟動信號EN時，可啟動經反相啟動信號ENH_N。第二高電壓VHV可高於電源供應電壓VCC且低於一第一高電壓VPP(約10V至約30V)。舉例而言，第二高電壓VHV可具有約4.5V之一電壓位準。初步啟動信號EN可接通或關斷高電壓開 關201。在啟動初步啟動信號EN時，可接通高電壓開關201。
第二位準移位器260可改變初步啟動信號EN及經反相初步啟動信號EN_N之擺動位準，且可產生一預充電信號PRECH及一放電信號DISCH。初步啟動信號EN及經反相初步啟動信號EN_N可自接地電壓VSS擺動至電源供應電壓VCC之位準，且預充電信號PRECH及放電信號DISCH可自低於接地電壓VSS之一負電壓VNEG(約-0.1V至約-2.0V)擺動至電源供應電壓VCC之位準。
第一電晶體230可回應於經反相啟動信號ENH_N而電連接一第一節點A與控制節點SW_GATE。第一電晶體230可係一高電壓PMOS電晶體。
第二電晶體210可回應於啟動信號ENH而將第一高電壓VPP供應至第一節點A。第三電晶體220可並聯連接至第二電晶體210，且可由控制節點SW_GATE控制。第二電晶體210及第三電晶體220中之每一者可係具有一負臨限電壓(Vth)之一空乏高電壓NMOS電晶體。
放電電晶體240可回應於放電信號DISCH而將控制節點SW_GATE放電。放電電晶體240可係一高電壓NMOS電晶體。
下文將參考圖2闡述高電壓開關201之操作。
接通高電壓開關201
在啟動初步啟動信號EN時，第一位準移位器250可將啟動信號ENH啟動至第二高電壓VHV之位準，且可將經反相啟動信號ENH_N撤銷啟動至接地電壓VSS之位準。此外，第二位準移位器260可將放電信號DISCH撤銷啟動至負電壓VNEG之位準。第二電晶體210可藉由啟動信號ENH之啟動而接通，且第一電晶體230可藉由經反相啟動信號ENH_N之撤銷啟動而接通。然後，控制節點SW_GATE之電壓可上升至第一高電壓VPP之位準，且因此可接通高電壓開關201。同時，在控制節點SW_GATE之電壓用作一正回饋時，亦可接通第三電晶體 220。
關斷高電壓開關201
在撤銷啟動初步啟動信號EN時，第一位準移位器250可將啟動信號ENH撤銷啟動至接地電壓VSS之位準，且可將經反相啟動信號ENH_N啟動至第二高電壓VHV之位準。此外，第二位準移位器260可將放電信號DISCH啟動至電源供應電壓VCC之位準。放電電晶體240可藉由放電信號DISCH之啟動而接通，且控制節點SW_GATE之電壓可下降至負電壓VNEG之位準，藉此可關斷高電壓開關201。此時，可關斷電晶體210、220及230。
根據本發明之一例示性實施例，電源供應電壓VCC可不涉及如圖2中所展示而組態之高電壓開關電路之電晶體210、220及230之接通及關斷，且因此高電壓開關201可可靠地接通或關斷，即使電源供應電壓VCC之位準下降。此外，控制節點SW_GATE可在不將控制節點SW_GATE預充電之情況下直接上升至第一高電壓VPP，且因此高電壓開關201可在不具有該元件(舉例而言，參考圖1所闡述之用於將控制節點SW_GATE充電之高電壓NMOS電晶體130)之情況下快速地接通。
圖3係如圖2中所展示之第一位準移位器250之一實例之一組態圖。
參考圖3，第一位準移位器250可包含：一第一NMOS電晶體N1，其回應於經反相初步啟動信號EN_N而下拉驅動啟動信號ENH；一第二NMOS電晶體N2，其回應於初步啟動信號EN而下拉驅動經反相啟動信號ENH_N；一第一PMOS電晶體P1，其回應於經反相啟動信號ENH_N而將啟動信號ENH驅動至第二高電壓VHV之位準；及一第二PMOS電晶體P2，其回應於啟動信號ENH將經反相啟動信號ENH_N驅動至第二高電壓VHV之位準。
可如在以下表1中簡單地表達第一位準移位器250之操作。
圖4係圖2中所展示之第二位準移位器260之一實例之一組態圖。
參考圖4，第二位準移位器260可包含：一第三NMOS電晶體N3，其回應於放電信號DISCH將預充電信號PRECH驅動至負電壓VNEG之位準；一第四NMOS電晶體N4，其回應於預充電信號PRECH將放電信號DISCH驅動至負電壓VNEG之位準；一第三PMOS電晶體P3，其回應於經反相初步啟動信號EN_N而下拉驅動預充電信號PRECH；及一第四PMOS電晶體P4，其回應於初步啟動信號EN而下拉驅動放電信號DISCH。
可如在以下表2中簡單地表示第二位準移位器260之操作。
圖5係根據本發明之一例示性實施例之一非揮發性記憶體之一組態圖。圖5展示具有參考圖2闡述為一實例之高電壓開關電路之非揮發性記憶體。
參考圖5，非揮發性記憶體可包含一單元區塊510，該單元區塊包含複數個記憶體單元MC<0：N>、一汲極選擇電晶體DST及一源極選擇電晶體SST、用於在單元區塊510中將複數個全域線GWL<0：N>、GDSL及GSSL之電壓轉移至複數個局域線WL<0：N>、DSL及SSL之複 數個高電壓開關201<0：K>及一區塊位址解碼器520。非揮發性記憶體可進一步包含參考圖2所闡述之用於控制複數個高電壓開關201<0：K>之接通及關斷之高電壓開關電路。
區塊位址解碼器520可解碼一位址ADD，且在選擇存取單元區塊510時啟動一初步啟動信號EN，亦即，做出選擇使得在單元區塊510中執行一讀取或程式化操作。如上文所闡述，在啟動初步啟動信號EN時，一控制節點SW_GATE之電壓位準可變得能夠接通高電壓開關201<0：K>。因此，高電壓開關201<0：K>可接通，且全域線GWL<0：N>、GDSL及GSSL之電壓位準可轉移至局域線WL<0：N>、DSL及SSL。在撤銷啟動初步啟動信號EN時，關斷高電壓開關201<0：K>，且全域線GWL<0：N>、GDSL及GSSL之電壓位準可中斷以使得其並不轉移至局域線WL<0：N>、DSL及SSL。
如自上文說明顯而易見，根據該等實施例，一高電壓開關電路可可靠地轉移及中斷一高電壓。因此，高電壓開關電路可在使用一低電源供應電壓之一裝置中可靠地操作。
儘管已出於說明性目的而闡述了各種實施例，但熟習此項技術者將顯而易見，可在不背離如以下申請專利範圍中所定義之本發明之精神及範疇之情況下做出各種改變及修改。
201‧‧‧高電壓開關
210‧‧‧第二電晶體/電晶體
220‧‧‧第三電晶體/電晶體
230‧‧‧第一電晶體/電晶體
240‧‧‧放電電晶體
250‧‧‧第一位準移位器
260‧‧‧第二位準移位器
DISCH‧‧‧放電信號
EN‧‧‧初步啟動信號
EN_N‧‧‧經反相初步啟動信號
ENH‧‧‧啟動信號
ENH_N‧‧‧經反相啟動信號
HVIN‧‧‧輸入端子
HVOUT‧‧‧輸出端子
PRECH‧‧‧預充電信號
SW_GATE‧‧‧控制節點
VCC‧‧‧電源供應電壓/電壓
VHV‧‧‧第二高電壓
VNEG‧‧‧負電壓/電壓
VPP‧‧‧高電壓/第一高電壓
VSS‧‧‧接地電壓/電壓

Claims (15)

  1. 一種高電壓開關電路，其包括：一高電壓開關，其適合於回應於一控制節點之一電壓而將一輸入端子之一電壓轉移至一輸出端子；一第一電晶體，其適合於回應於一經反相啟動信號而電連接一第一節點與該控制節點；一第二電晶體，其適合於回應於一啟動信號而將一第一高電壓供應至該第一節點；一第三電晶體，其並聯連接至該第二電晶體且可回應於該控制節點而操作；一放電電晶體，其適合於將該控制節點放電；及一第一位準移位器，其適合於藉由改變一初步啟動信號之一位準而產生該啟動信號及該經反相啟動信號。
  2. 如請求項1之高電壓開關電路，其進一步包括適合於藉由改變該初步啟動信號之該位準而產生控制該放電電晶體之一放電信號之一第二位準移位器。
  3. 如請求項2之高電壓開關電路，其中該第一位準移位器藉由將該初步啟動信號之該位準改變為自一接地電壓至一電源供應電壓之一範圍而產生該啟動信號及該經反相啟動信號，該啟動信號及該經反相啟動信號之位準處於自該接地電壓至一第二高電壓之一範圍內，該第二高電壓高於該電源供應電壓且低於該第一高電壓。
  4. 如請求項3之高電壓開關電路，其中該第二位準移位器藉由將該初步啟動信號之該位準改變為自該接地電壓至該電源供應電壓之該範圍而產生該放電信號，該放電信號之一位準處於自一負 電壓至該電源供應電壓之一範圍內。
  5. 如請求項1之高電壓開關電路，其中該高電壓開關包括一高電壓NMOS電晶體，其中該第一電晶體包括一高電壓PMOS電晶體，其中該第二電晶體包括一空乏高電壓NMOS電晶體，其中該第三電晶體包括一空乏高電壓NMOS電晶體，且其中該放電電晶體包括一高電壓NMOS電晶體。
  6. 如請求項4之高電壓開關電路，其中該第一位準移位器包括：一第一NMOS電晶體，其適合於回應於一經反相初步啟動信號而下拉驅動該啟動信號；一第二NMOS電晶體，其適合於回應於該初步啟動信號而下拉驅動該經反相啟動信號；一第一PMOS電晶體，其適合於回應於該經反相啟動信號而將該啟動信號驅動至該第二高電壓之一位準；及一第二PMOS電晶體，其適合於回應於該啟動信號而將該經反相啟動信號驅動至該第二高電壓之該位準。
  7. 如請求項6之高電壓開關電路，其中該第二位準移位器包括：一第三NMOS電晶體，其適合於回應於該放電信號而將一預充電信號驅動至該負電壓之一位準；一第四NMOS電晶體，其適合於回應於該預充電信號而將該放電信號驅動至該負電壓之該位準；一第三PMOS電晶體，其適合於回應於該經反相初步啟動信號而上拉驅動該預充電信號；及一第四PMOS電晶體，其適合於回應於該初步啟動信號而上拉驅動該放電信號。
  8. 一種非揮發性記憶體，其包括： 一單元區塊，其包含複數個單元；複數個全域線；複數個高電壓開關，其適合於回應於一控制節點之一電壓而在該單元區塊中將該複數個全域線之電壓轉移至複數個局域線；一第一電晶體，其適合於回應於一經反相啟動信號而電連接一第一節點與該控制節點；一第二電晶體，其適合於回應於一啟動信號而將一第一高電壓供應至該第一節點；一第三電晶體，其並聯連接至該第二電晶體且可回應於該控制節點而操作；一放電電晶體，其適合於將該控制節點放電；及一第一位準移位器，其適合於藉由改變一初步啟動信號之一位準而產生該啟動信號及該經反相啟動信號。
  9. 如請求項8之非揮發性記憶體，其中在做出選擇時啟動該初步啟動信號使得該單元區塊被存取。
  10. 如請求項8之非揮發性記憶體，其進一步包括適合於藉由改變該初步啟動信號之該位準而產生控制該放電電晶體之一放電信號之一第二位準移位器。
  11. 如請求項10之非揮發性記憶體，其中該第一位準移位器適合於藉由將該初步啟動信號之該位準改變為自一接地電壓至一電源供應電壓之一範圍而產生該啟動信號及該經反相啟動信號，該啟動信號及該經反相啟動信號之位準處於自該接地電壓至一第二高電壓之一範圍內，該第二高電壓高於該電源供應電壓且低於該第一高電壓。
  12. 如請求項11之非揮發性記憶體，其中該第二位準移位器適合於 藉由將該初步啟動信號之該位準改變為自該接地電壓至該電源供應電壓之該範圍而產生該放電信號，該放電信號之一位準處於自一負電壓至該電源供應電壓之一範圍內。
  13. 如請求項8之非揮發性記憶體，其中該等高電壓開關中之每一者包括一高電壓NMOS電晶體，其中該第一電晶體包括一高電壓PMOS電晶體，其中該第二電晶體包括一空乏高電壓NMOS電晶體，其中該第三電晶體包括一空乏高電壓NMOS電晶體，且其中該放電電晶體包括一高電壓NMOS電晶體。
  14. 如請求項12之非揮發性記憶體，其中該第一位準移位器包括：一第一NMOS電晶體，其適合於回應於一經反相初步啟動信號而下拉驅動該啟動信號；一第二NMOS電晶體，其適合於回應於該初步啟動信號而下拉驅動該經反相啟動信號；一第一PMOS電晶體，其適合於回應於該經反相啟動信號而將該啟動信號驅動至該第二高電壓之一位準；及一第二PMOS電晶體，其適合於回應於該啟動信號而將該經反相啟動信號驅動至該第二高電壓之該位準。
  15. 如請求項14之非揮發性記憶體，其中該第二位準移位器包括：一第三NMOS電晶體，其適合於回應於該放電信號而將一預充電信號驅動至該負電壓之一位準；一第四NMOS電晶體，其適合於回應於該預充電信號而將該放電信號驅動至該負電壓之該位準；一第三PMOS電晶體，其適合於回應於該經反相初步啟動信號而上拉驅動該預充電信號；及一第四PMOS電晶體，其適合於回應於該初步啟動信號而上拉驅動該放電信號。
TW103138594A 2014-04-17 2014-11-06 高電壓開關電路及包括其之非揮發性記憶體 TWI615846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140046145A KR20150121288A (ko) 2014-04-17 2014-04-17 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
??10-2014-0046145 2014-04-17

Publications (2)

Publication Number Publication Date
TW201541458A true TW201541458A (zh) 2015-11-01
TWI615846B TWI615846B (zh) 2018-02-21

Family

ID=54322864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138594A TWI615846B (zh) 2014-04-17 2014-11-06 高電壓開關電路及包括其之非揮發性記憶體

Country Status (4)

Country Link
US (1) US9219482B2 (zh)
KR (1) KR20150121288A (zh)
CN (1) CN105006247B (zh)
TW (1) TWI615846B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355656B2 (en) * 2017-06-29 2019-07-16 SK Hynix Inc. Amplification circuit with split-length compensation scheme
CN109801653B (zh) * 2017-11-16 2021-03-19 华邦电子股份有限公司 非挥发存储器的区块解码器与位准移位器
KR102465420B1 (ko) * 2018-04-27 2022-11-11 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 메모리 시스템
CN110556133B (zh) * 2018-05-30 2021-07-27 华邦电子股份有限公司 过驱动电压产生器
KR102467312B1 (ko) * 2018-10-15 2022-11-14 삼성전자주식회사 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 장치
JP2020098655A (ja) 2018-12-17 2020-06-25 キオクシア株式会社 半導体記憶装置
US10892022B1 (en) * 2019-08-28 2021-01-12 Micron Technology, Inc. Responding to power loss
IT202000005104A1 (it) 2020-03-10 2021-09-10 Sk Hynix Inc Architettura di commutazione per un dispositivo di memoria Flash NAND e circuito di commutazione ad alta tensione
KR20220075921A (ko) * 2020-11-30 2022-06-08 에스케이하이닉스 주식회사 고전압 스위치 회로 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257031A (en) * 1984-07-09 1993-10-26 Selenia Industrie Elettroniche Associate S.P.A. Multibeam antenna which can provide different beam positions according to the angular sector of interest
NL8800408A (nl) * 1988-02-18 1989-09-18 Philips Nv Geintegreerde geheugenschakeling met een hoogspanningsschakelaar tussen een programmeerspanningsgenerator en een wisbaar programmeerbaar geheugen, hoogspanningsschakelaar geschikt voor toepassing in een dergelijke geheugenschakeling.
KR940008206B1 (ko) * 1991-12-28 1994-09-08 삼성전자 주식회사 고전압 스위치 회로
JP2001319490A (ja) * 2000-05-12 2001-11-16 Mitsubishi Electric Corp 高電圧スイッチ回路および当該高電圧スイッチ回路を備える半導体記憶装置
JP2004228713A (ja) * 2003-01-20 2004-08-12 Sharp Corp 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末
KR100520682B1 (ko) * 2004-02-25 2005-10-11 주식회사 하이닉스반도체 반도체 소자의 고전압 스위치 회로
KR100694977B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
JP5074223B2 (ja) * 2008-02-06 2012-11-14 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを用いたドライバと表示装置
US8390342B2 (en) * 2009-12-31 2013-03-05 SK Hynix Inc. High voltage switch circuit of semiconductor device
KR101149185B1 (ko) 2010-08-04 2012-05-25 에스케이하이닉스 주식회사 반도체 소자의 고전압 스위치 회로
KR101132018B1 (ko) * 2010-07-09 2012-04-02 주식회사 하이닉스반도체 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
KR20120086481A (ko) 2011-01-26 2012-08-03 에스케이하이닉스 주식회사 제어전압 생성회로 및 이를 포함하는 비휘발성 메모리
CN103166625B (zh) * 2011-12-16 2017-11-21 恩智浦美国有限公司 电压电平移位器
US20130235669A1 (en) * 2012-03-08 2013-09-12 Elpida Memory, Inc. High voltage switch circuit

Also Published As

Publication number Publication date
US20150303922A1 (en) 2015-10-22
TWI615846B (zh) 2018-02-21
US9219482B2 (en) 2015-12-22
KR20150121288A (ko) 2015-10-29
CN105006247B (zh) 2019-10-08
CN105006247A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
TWI615846B (zh) 高電壓開關電路及包括其之非揮發性記憶體
KR100559714B1 (ko) 낸드 플래시 메모리 소자 및 이의 프로그램 방법
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
KR100710807B1 (ko) 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로
JP5041513B2 (ja) レベルシフタ及びこれを含む不揮発性半導体メモリ装置のブロックドライバー
US7245538B2 (en) High voltage generation and regulation circuit in a memory device
US8159883B2 (en) Semiconductor memory device having a block decoder for preventing disturbance from unselected memory blocks
JP2006073168A (ja) フラッシュメモリ素子及びこれを用いたフラッシュメモリセルの消去方法
US9349457B2 (en) High voltage switch, nonvolatile memory device comprising same, and related method of operation
JP2010073246A (ja) 不揮発性半導体記憶装置
KR20070009848A (ko) Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
JP2017228325A (ja) 不揮発性半導体記憶装置
KR20120005815A (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
JP2012133876A (ja) Ｎａｎｄメモリ用デコーダ
JP2006107709A (ja) 読み取り特性を向上させることができる不揮発性メモリ装置の共通ソースライン制御スキーム
JP2021163511A (ja) 半導体記憶装置
JP2020205133A (ja) ダミーセルの制御方法および半導体装置
KR102333241B1 (ko) 반도체 장치 및 이의 동작 방법
US8446764B2 (en) Control voltage generation circuit and non-volatile memory device including the same
US20130088284A1 (en) Semiconductor device
US8335125B2 (en) Semiconductor memory device with a stacked gate including a charge storage layer and a control gate and method of controlling the same
US8456921B2 (en) Nonvolatile memory and operation method of the same
KR102328355B1 (ko) 반도체 기억장치 및 프리차지 방법
JP6744893B2 (ja) 不揮発性半導体記憶装置
US20100027344A1 (en) Semiconductor memory device