KR101618063B1 - 비휘발성 반도체 메모리 장치 및 그것의 독출 방법 - Google Patents
비휘발성 반도체 메모리 장치 및 그것의 독출 방법 Download PDFInfo
- Publication number
- KR101618063B1 KR101618063B1 KR1020090051577A KR20090051577A KR101618063B1 KR 101618063 B1 KR101618063 B1 KR 101618063B1 KR 1020090051577 A KR1020090051577 A KR 1020090051577A KR 20090051577 A KR20090051577 A KR 20090051577A KR 101618063 B1 KR101618063 B1 KR 101618063B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- control signal
- voltage
- unselected
- line control
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000008878 coupling Effects 0.000 abstract description 11
- 238000010168 coupling process Methods 0.000 abstract description 11
- 238000005859 coupling reaction Methods 0.000 abstract description 11
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000001808 coupling effect Effects 0.000 description 5
- 102100026191 Class E basic helix-loop-helix protein 40 Human genes 0.000 description 3
- 101710130550 Class E basic helix-loop-helix protein 40 Proteins 0.000 description 3
- 102100026190 Class E basic helix-loop-helix protein 41 Human genes 0.000 description 3
- 101000765033 Homo sapiens Class E basic helix-loop-helix protein 41 Proteins 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101100393868 Arabidopsis thaliana GT11 gene Proteins 0.000 description 2
- 101100126625 Caenorhabditis elegans itr-1 gene Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100393871 Arabidopsis thaliana GT12 gene Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
워드라인 사이의 용량성 결합을 줄일 수 있는 NAND형 플래쉬 메모리 장치 및 그것의 독출 방법이 개시된다. 비휘발성 반도체 메모리 장치는 로우 디코더 및 메모리 셀 어레이를 포함한다. 로우 디코더는 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생한다. 메모리 셀 어레이는 독출 동작 모드에서, 독출 전압, 제 1 워드라인 구동전압, 제 2 워드라인 구동전압 및 제 3 워드라인 구동전압에 응답하여 동작한다. 따라서, NAND형 플래쉬 메모리 장치는 메모리 셀 어레이에 저장된 데이터를 안정되고 정확하게 독출할 수 있다.
Description
본 발명은 비휘발성 반도체 메모리 장치에 관한 것으로, 특히 NAND형 플래쉬 메모리 장치 및 그것의 독출 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치는 쌍안정 플립플롭의 로직 상태 또는 커패시터의 충전 또는 방전에 의해 데이터가 저장된다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터는 손실된다.
EEPROM(Electrically Erasable Programmable Read Only Memory) 등의 비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 비휘발성 반도체 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용에서 프로그램 및 데이터를 저장하는 데 사용된다. EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍이나 보조 기억장치로서 널리 사용되고 있다. 플래쉬 메모리 장치들 중에서 NAND형 플래쉬 메모리 장치는 NOR형 플래 쉬 메모리 장치에 비해 집적도가 높다.
NAND형 플래쉬 메모리 장치는 데이터를 저장하기 위한 메모리 셀 어레이를 포함하며, 메모리 셀 어레이는 복수 개의 셀 스트링으로 이루어져 있다. 따라서, NAND형 플래쉬 메모리 장치의 메모리 셀은 워드라인들 사이에 용량성 결합(capacitive coupling)이 발생할 수 있다.
본 발명의 목적은 독출 동작 모드에서 워드라인 사이의 용량성 결합 효과를 줄일 수 있는 비휘발성 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 독출 동작 모드에서 워드라인 사이의 용량성 결합 효과를 줄일 수 있는 비휘발성 반도체 메모리 장치의 독출 방법을를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 비휘발성 반도체 메모리 장치는 로우 디코더 및 메모리 셀 어레이를 포함한다.
로우 디코더는 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생한다. 메모리 셀 어레이는 독출 동작 모드에서, 상기 독출 전압이 인가되는 선택 워드라인, 상기 선택 워드라인의 하부에 이웃 하고 상기 제 2 워드라인 구동전압이 인가되는 제 1 이웃(neighbored) 비선택 워드라인, 상기 선택 워드라인의 상부에 이웃하고 상기 제 3 워드라인 구동전압이 인가되는 제 2 이웃 비선택 워드라인, 및 상기 선택 워드라인에 이웃하지 않고 상기 제 1 워드라인 구동전압이 인가되는 비이웃(non-neighbored) 비선택 워드라인을 갖는다.
본 발명의 하나의 실시예에 의하면, 상기 로우 디코더는 독출 동작 모드에서 상기 제 2 이웃 비선택 워드라인에 결합된 메모리 셀의 프로그램 상태에 기초하여 상기 제 3 워드라인 구동전압의 전압 레벨을 설정할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 디코더는 독출 동작 모드에서 비트라인 전압의 전압 레벨에 기초하여 상기 제 3 워드라인 구동전압의 전압 레벨을 설정할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 디코더는 워드라인 디코더 및 워드라인 드라이버를 포함할 수 있다.
워드라인 디코더는 로우 어드레스를 디코딩하여 선택 워드라인 제어신호, 제 1 비선택 워드라인 제어신호, 및 제 2 비선택 워드라인 제어신호를 발생한다. 워드라인 드라이버는 상기 선택 워드라인 제어신호, 상기 제 1 비선택 워드라인 제어신호, 및 상기 제 2 비선택 워드라인 제어신호에 기초하여 상기 제 1 워드라인 구동전압, 상기 제 2 워드라인 구동전압, 및 상기 제 3 워드라인 구동전압을 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 워드라인 디코더는 제 1 디코더, 제 2 디코더 및 제 3 디코더를 포함할 수 있다.
제 1 디코더는 상기 로우 어드레스를 디코딩하여 상기 선택 워드라인 제어신호를 발생하고, 제 2 디코더는 상기 로우 어드레스를 디코딩하여 상기 제 1 비선택 워드라인 제어신호를 발생하고, 제 3 디코더는 상기 로우 어드레스를 디코딩하여 상기 제 2 비선택 워드라인 제어신호를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 워드라인 드라이버는 상기 선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 독출 전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 1 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "하이"상태일 때, 상기 제 2 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 3 워드라인 구동전압을 발생할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 디코더는 워드라인 디코더 및 워드라인 드라이버를 포함할 수 있다.
워드라인 디코더는 로우 어드레스를 디코딩하여 선택 워드라인 제어신호, 제 1 비선택 워드라인 제어신호, 제 2 비선택 워드라인 제어신호, 및 제 3 비선택 워 드라인 제어신호를 발생한다. 워드라인 드라이버는 상기 선택 워드라인 제어신호, 상기 제 1 비선택 워드라인 제어신호, 상기 제 2 비선택 워드라인 제어신호, 및 상기 제 3 비선택 워드라인 제어신호에 기초하여 상기 제 1 워드라인 구동전압, 상기 제 2 워드라인 구동전압, 및 상기 제 3 워드라인 구동전압을 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 워드라인 디코더는 제 1 디코더, 제 2 디코더, 제 3 디코더 및 제 4 디코더를 포함한다.
제 1 디코더는 상기 로우 어드레스를 디코딩하여 상기 선택 워드라인 제어신호를 발생하고, 제 2 디코더는 상기 로우 어드레스를 디코딩하여 상기 제 1 비선택 워드라인 제어신호를 발생하고, 제 3 디코더는 상기 로우 어드레스를 디코딩하여 상기 제 2 비선택 워드라인 제어신호를 발생하고, 제 4 디코더는 상기 로우 어드레스를 디코딩하여 상기 제 3 비선택 워드라인 제어신호를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 워드라인 드라이버는 상기 선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 독출 전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "하이"상태일 때, 상기 제 1 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신 호가 로직 "하이"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 2 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 3 워드라인 구동전압을 발생할 수 있다.
본 발명의 하나의 실시형태에 따른 비활성 반도체 메모리 장치의 독출 방법은 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 단계, 독출 동작 모드에서, 선택 워드라인에 상기 독출 전압을 인가하는 단계, 독출 동작 모드에서, 상기 선택 워드라인의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인에 상기 제 2 워드라인 구동전압을 인가하는 단계, 독출 동작 모드에서, 상기 선택 워드라인의 상부에 이웃하는 제 2 이웃 비선택 워드라인에 상기 제 3 워드라인 구동전압을 인가하는 단계, 및 독출 동작 모드에서, 상기 선택 워드라인에 이웃하지 않는 비이웃(non-neighbored) 비선택 워드라인에 상기 제 1 워드라인 구동전압을 인가하는 단계를 포함한다.
본 발명에 따른 비활성 반도체 메모리 장치는 독출 동작 모드에서, 선택 워드라인에는 독출 전압(VR)을 인가하고, 선택 워드라인에 이웃하지 않는 비이웃(non-neighbored) 비선택 워드라인에는 제 1 워드라인 구동전압을 인가하고, 선 택 워드라인의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인에는 제 1 워드라인 구동전압보다 작거나 동일한 레벨을 갖는 제 2 워드라인 구동전압을 인가하고, 선택 워드라인의 상부에 이웃하는 제 2 이웃 비선택 워드라인에는 제 1 워드라인 구동전압보다 큰 전압 레벨을 갖는 제 3 워드라인 구동전압을 인가한다.
따라서, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 워드라인 사이의 용량성 결합 효과가 줄어들고, 메모리 트랜지스터들의 문턱전압(threshold voltage)의 산포가 균일하게 된다. 따라서, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 메모리 셀 어레이에 저장된 데이터를 안정되고 정확하게 독출(read)할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 NAND형 플래쉬 메모리 장치의 일부를 나타내는 회로도이다.
도 1을 참조하면, NAND형 플래쉬 메모리 장치(100)는 로우 디코더(110) 및 메모리 셀 어레이(150)를 포함한다.
로우 디코더(110)는 저전압과 고전압 사이에서 변화하는 독출 전압(VR), 제 1 워드라인 구동전압(V1), 제 1 워드라인 구동전압(V1)보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압(V2), 및 상기 제 1 워드라인 구동전압(V1)보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압(V3)을 발생한다.
로우 디코더(1300)에는 제 1 선택라인(SSL), 제 2 선택라인(GSL), 워드라인들(WL1~WL16), 및 공통 소스라인(CSL)이 결합되어 있다.
메모리 셀 어레이(150)는 선택 트랜지스터들(ST11~ST1n, GT11~GT1n), 및 메모리 트랜지스터들(M11~M16n)을 포함한다. 비트라인(BL1)에는 선택 트랜지스터(ST11), 메모리 트랜지스터들(M11~M161), 및 선택 트랜지스터(GT11)가 결합되어 있다. 비트라인(BL2)에는 선택 트랜지스터(ST12), 메모리 트랜지스터들(M12~M162), 및 선택 트랜지스터(GT12)가 결합되어 있다. 비트라인(BLn)에는 선택 트랜지스터(ST1n), 메모리 트랜지스터들(M1n~M16n), 및 선택 트랜지스터(GT1n)가 결합되어 있다. 공통 소스라인(CSL)에는 접지전압이 인가될 수 있다.
독출 동작 모드에서, 선택 워드라인(WL2)에는 독출 전압(VR)이 인가되고, 선택 워드라인(WL2)의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인(WL3)에는 제 2 워드라인 구동전압(V2)이 인가되고, 선택 워드라인(WL2)의 상부에 이웃하는 제 2 이웃 비선택 워드라인에는 제 3 워드라인 구동전압(V3)이 인가된다. 또한, 선택 워드라인WL2)에 이웃하지 않는 비이웃(non-neighbored) 비선택 워드라인에는 제 1 워드라인 구동전압(V1)이 인가된다.
NAND형 플래쉬 메모리 장치(100)는 독출 동작 모드에서 제 2 이웃 비선택 워드라인에 결합된 메모리 셀의 프로그램 상태에 기초하여 제 3 워드라인 구동전압(V3)의 전압 레벨을 설정할 수 있다.
또한, NAND형 플래쉬 메모리 장치(100)는 독출 동작 모드에서 비트라인 전압의 전압 레벨에 기초하여 제 3 워드라인 구동전압(V3)의 전압 레벨을 설정할 수 있다.
따라서, NAND형 플래쉬 메모리 장치(100)는 워드라인 사이의 용량성 결 합(capacitive coupling)의 크기를 줄일 수 있다.
도 2는 선택 워드라인과 인접 워드라인 간에 나타날 수 있는 용량성 결합을 설명하기 위한 도면이다. 도 2는 메모리 셀 어레이 내에 있는 3 개의 메모리 트랜지스터들의 수직 구조를 나타낸다. 독출 동작시, 선택 워드라인(WLn)에 결합된 제 1 메모리 트랜지스터, 선택 워드라인(WL2)의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인(WLn-1)에 결합된 제 2 메모리 트랜지스터, 및 선택 워드라인(WL2)의 상부에 이웃하는 제 2 이웃 비선택 워드라인(WLn+1)에 결합된 메모리 트랜지스터들 각각의 제어 게이트(CG) 및 플로팅 게이트(FG)가 채널(CHANNEL)의 상부에 형성되어 있다.
도 2를 참조하면, 용량성 결합은 제 1 메모리 트랜지스터의 제어 게이트와 제 2 메모리 트랜지스터의 플로팅 게이트 사이(C4), 제 1 메모리 트랜지스터의 제어 게이트와 제 3 메모리 트랜지스터의 플로팅 게이트 사이(C3), 제 1 메모리 트랜지스터의 플로팅 게이트와 제 2 메모리 트랜지스터의 플로팅 게이트 사이(C1), 및 제 1 메모리 트랜지스터의 플로팅 게이트와 제 3 메모리 트랜지스터의 플로팅 게이트 사이(C2)에 생길 수 있다. 디자인 룰(design rule: DR)이 감소해짐에 따라, 이들 용량성 커플링 중 제 1 메모리 트랜지스터의 제어 게이트와 제 3 메모리 트랜지스터의 플로팅 게이트 사이(C3)의 용량성 결합의 영향이 증가하고 있다.
도 3은 종래의 독출 방법과 본 발명의 독출 방법에 의한 용량성 결합의 차이를 설명하기 위한 도면이다. 메모리 셀 어레이 내에 있는 5 개의 메모리 트랜지스터들의 수직 구조(151)와 에너지 밴드의 전도대(CONDUCTION BAND)(153)가 도시되어 있다.
독출 동작시, 선택 워드라인을 통해 저전압과 고전압 사이에서 변화하는(sweep) 독출전압(VR)이 인가되는 제 1 메모리 트랜지스터, 선택 워드라인의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인을 통해 제 2 워드라인 구동전압(V2)이 인가되는 제 2 메모리 트랜지스터, 선택 워드라인의 상부에 이웃하는 제 2 이웃 비선택 워드라인을 통해 제 3 워드라인 구동전압(V3)이 인가되는 제 3 메모리 트랜지스터, 선택 워드라인에 이웃하지 않고 제 1 이웃(neighbored) 비선택 워드라인에 이웃한 비선택 워드라인을 통해 제 1 워드라인 구동전압(V1)이 인가되는 제 4 메모리 트랜지스터, 및 선택 워드라인에 이웃하지 않고 제 2 이웃 비선택 워드라인에 이웃한 비선택 워드라인을 통해 제 1 워드라인 구동전압(V1)이 인가되는 제 5 메모리 트랜지스터들 각각의 제어 게이트(CG) 및 플로팅 게이트(FG)가 채널(CHANNEL)의 상부에 형성되어 있다. 제 4 메모리 트랜지스터는 공통 소스 라인(CSL) 방향에 위치하고, 제 5 메모리 트랜지스터는 비트라인 방향에 위치한다.
도 3의 시뮬레이션 예에서, V1은 6V, V2는 5.5V,V3은 7V이고 스윕(sweep) 전압인 VR은 -1V를 사용하였다.
에너지 밴드의 전도대(153)에서, C1은 종래의 독출(read) 스킴을 갖는 NAND형 플래쉬 메모리 장치에 대한 그래프를 나타내고, C2는 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치에 대한 그래프를 나타낸다.
제 3 워드라인 구동전압(V3)이 인가되는 제 3 메모리 트랜지스터가 위치하는 지점(PA)에서 에너지 밴드의 전도대를 비교하면, 종래의 독출(read) 스킴을 갖는 NAND형 플래쉬 메모리 장치에 비해 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 전도대의 훨씬 감소했음을 알 수 있다. 종래에는 독출 동작시 선택 워드라인에 이웃한 워드라인들에도 선택 워드라인에 이웃하지 않는 워드라인들과 동일한 레벨을 갖는 전압을 인가했기 때문이다. 예를 들면, 종래에는 도3의 V2와 V3도 V1과 동일한 전압 레벨을 갖는 전압을 사용하였다.
따라서, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 워드라인 사이의 용량성 결합 효과가 줄어들고, 메모리 트랜지스터들의 문턱전압(threshold voltage)의 산포가 균일하게 된다. 따라서, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 메모리 셀 어레이에 저장된 데이터를 안정되고 정확하게 독출(read)할 수 있다.
도 4는 도 1의 NAND형 플래쉬 메모리 장치에 포함된 로우 디코더(110)의 하나의 예를 나타내는 블록도이다.
도 4를 참조하면, 로우 디코더(110)는 워드라인 디코더(111) 및 워드라인 드라이버(115)를 포함한다.
워드라인 디코더(111)는 로우 어드레스(RADDR)를 디코딩하여 선택 워드라인 제어신호(SWL), 제 1 비선택 워드라인 제어신호(NWLH), 및 제 2 비선택 워드라인 제어신호(NWLL)를 발생한다. 도 4의 예에서, 선택 워드라인 제어신호(SWL), 제 1 비선택 워드라인 제어신호(NWLH), 및 제 2 비선택 워드라인 제어신호(NWLL)는 16비트인 신호들이다.
워드라인 드라이버(115)는 워드라인들(WL1~WL16)에 대응하는 드라이버 들(116, 117, 118, 119)을 포함하며, 선택 워드라인 제어신호(SWL), 제 1 비선택 워드라인 제어신호(NWLH), 및 제 2 비선택 워드라인 제어신호(NWLL)에 기초하여 제 1 워드라인 구동전압(V1), 제 2 워드라인 구동전압(V2), 및 제 3 워드라인 구동전압(V3)을 발생하여 워드라인들(WL1~WL16)에 제공한다.
도 5는 도 4의 로우 디코더(110)에 포함된 워드라인 디코더(111)의 하나의 예를 나타내는 블록도이다.
도 5를 참조하면, 워드라인 디코더(111)는 제 1 디코더(DEC1), 제 2 디코더(DEC2), 및 제 3 디코더(DEC3)를 포함한다.
제 1 디코더(DEC1)는 로우 어드레스(RADDR)를 디코딩하여 선택 워드라인 제어신호(SWL)를 발생한다. 제 2 디코더(DEC2)는 로우 어드레스(RADDR)를 디코딩하여 제 1 비선택 워드라인 제어신호(NWLH)를 발생한다. 제 3 디코더(DEC3)는 로우 어드레스(RADDR)를 디코딩하여 제 2 비선택 워드라인 제어신호(NWLL)를 발생한다.
도 6은 도 4의 로우 디코더(110)에서 선택 워드라인 제어신호(SWL) 및 비선택 워드라인 제어신호들(NWLH, NWLL)의 조건에 따른 각 워드라인들에 제공되는 워드라인 구동신호(VR, V1, V2, V3)의 전압 레벨을 나타내는 표이다.
도 6을 참조하면, 워드라인 드라이버(115)는 선택 워드라인 제어신호(SWL)가 로직 "하이"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "로우"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "로우"상태일 때, 독출 전압(VR)을 발생한다. 또한, 워드라인 드라이버(115)는 선택 워드라인 제어신호(SWL)가 로직 "로우"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "로우"상태, 제 2 비선택 워드 라인 제어신호(NWLL)가 로직 "로우"상태일 때, 제 1 워드라인 구동전압(V1)을 발생한다. 또한, 워드라인 드라이버(115)는 선택 워드라인 제어신호(SWL)가 로직 "로우"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "로우"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "하이"상태일 때, 제 2 워드라인 구동전압(V2)을 발생한다. 또한, 워드라인 드라이버(115)는 선택 워드라인 제어신호(SWL)가 로직 "로우"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "하이"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "로우"상태일 때, 제 3 워드라인 구동전압(V3)을 발생한다.
도 7은 도 4의 로우 디코더에서 각 워드라인들에 제공되는 워드라인 구동신호의 전압 레벨을 나타내는 그래프이다.
도 7에 도시된 바와 같이, 본 발명에 따른 NAND형 플래쉬 메모리 장치에서, 독출 동작시 선택 워드라인(selected WL)에는 독출 전압(VR)이 인가되고, 선택 워드라인(selected WL)의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인(N-1 WL)에는 제 2 워드라인 구동전압(V2)이 인가되고, 선택 워드라인(selected WL)의 상부에 이웃하는 제 2 이웃 비선택 워드라인(N+1 WL)에는 제 3 워드라인 구동전압(V3)이 인가된다. 또한, 선택 워드라인(selected WL)에 이웃하지 않는 비이웃(non-neighbored) 비선택 워드라인(unselected WL)에는 제 1 워드라인 구동전압(V1)이 인가된다.
예를 들면, 독출 전압(VR)은 -3V에서 6V까지 변화(sweep)하는 전압이며, 제 2 워드라인 구동전압(V2)은 제 1 워드라인 구동전압(V1)보다 작거나 같은 크기를 갖는 전압이며, 제 3 워드라인 구동전압(V3)은 제 1 워드라인 구동전압(V1)보다 큰 값을 갖는 전압이다. 예를 들면, V1은 6V, V2는 5.5V, V3은 7V일 수 있다.
도 8은 도 1의 NAND형 플래쉬 메모리 장치(100)에 포함된 로우 디코더(110)의 다른 하나의 예를 나타내는 블록도이다.
도 8을 참조하면, 로우 디코더(110a)는 워드라인 디코더(111a) 및 워드라인 드라이버(115a)를 포함한다.
워드라인 디코더(111a)는 로우 어드레스(RADDR)를 디코딩하여 선택 워드라인 제어신호(SWL), 제 1 비선택 워드라인 제어신호(NWLH), 제 2 비선택 워드라인 제어신호(NWLL), 및 제 3 비선택 워드라인 제어신호(USWL)를 발생한다. 도 4의 예에서, 선택 워드라인 제어신호(SWL), 제 1 비선택 워드라인 제어신호(NWLH), 제 2 비선택 워드라인 제어신호(NWLL), 및 제 3 비선택 워드라인 제어신호(USWL)는 16비트인 신호들이다.
워드라인 드라이버(115a)는 워드라인들(WL1~WL16)에 대응하는 드라이버들(116a, 117a, 118a, 119a)을 포함하며, 선택 워드라인 제어신호(SWL), 제 1 비선택 워드라인 제어신호(NWLH), 제 2 비선택 워드라인 제어신호(NWLL), 및 제 3 비선택 워드라인 제어신호(USWL)에 기초하여 제 1 워드라인 구동전압(V1), 제 2 워드라인 구동전압(V2), 및 제 3 워드라인 구동전압(V3)을 발생하여 워드라인들(WL1~WL16)에 제공한다.
도 9는 도 8의 로우 디코더에 포함된 워드라인 디코더의 하나의 예를 나타내는 블록도이다.
도 9를 참조하면, 워드라인 디코더(111a)는 제 4 디코더(DEC4), 제 5 디코더(DEC5), 제 6 디코더(DEC6), 및 제 7 디코더(DEC7)를 포함한다.
제 1 디코더(DEC1)는 로우 어드레스(RADDR)를 디코딩하여 선택 워드라인 제어신호(SWL)를 발생한다. 제 2 디코더(DEC2)는 로우 어드레스(RADDR)를 디코딩하여 제 1 비선택 워드라인 제어신호(NWLH)를 발생한다. 제 3 디코더(DEC3)는 로우 어드레스(RADDR)를 디코딩하여 제 2 비선택 워드라인 제어신호(NWLL)를 발생한다. 제 4 디코더(DEC4)는 로우 어드레스(RADDR)를 디코딩하여 제 3 비선택 워드라인 제어신호(USWL)를 발생한다.
도 10은 도 8의 로우 디코더(110a)에서 선택 워드라인 제어신호(SWL) 및 비선택 워드라인 제어신호들(NWLH, NWLL, USWL)의 조건에 따른 각 워드라인들에 제공되는 워드라인 구동신호(VR, V1, V2, V3)의 전압 레벨을 나타내는 표이다.
도 10을 참조하면, 워드라인 드라이버(115a)는 선택 워드라인 제어신호(SWL)가 로직 "하이"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "로우"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "로우"상태, 제 3 비선택 워드라인 제어신호(USWL)가 로직 "로우"상태일 때, 독출 전압(VR)을 발생한다. 또한, 워드라인 드라이버(115a)는 선택 워드라인 제어신호(SWL)가 로직 "로우"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "로우"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "로우"상태, 제 3 비선택 워드라인 제어신호(USWL)가 로직 "하이"상태일 때, 제 1 워드라인 구동전압(V1)을 발생한다. 또한, 워드라인 드라이버(115a)는 선택 워드라인 제어신호(SWL)가 로직 "로우"상태, 제 1 비선택 워드라 인 제어신호(NWLH)가 로직 "로우"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "하이"상태, 제 3 비선택 워드라인 제어신호(USWL)가 로직 "로우"상태일 때, 제 2 워드라인 구동전압(V2)을 발생한다. 또한, 워드라인 드라이버(115a)는 선택 워드라인 제어신호(SWL)가 로직 "로우"상태, 제 1 비선택 워드라인 제어신호(NWLH)가 로직 "하이"상태, 제 2 비선택 워드라인 제어신호(NWLL)가 로직 "로우"상태, 제 3 비선택 워드라인 제어신호(USWL)가 로직 "로우"상태일 때, 제 3 워드라인 구동전압(V3)을 발생한다.
상기와 같이, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치(100)는 독출 동작 모드에서, 선택 워드라인(selected WL)에는 독출 전압(VR)을 인가하고, 선택 워드라인(selected WL)에 이웃하지 않는 비이웃(non-neighbored) 비선택 워드라인(unselected WL)에는 제 1 워드라인 구동전압(V1)을 인가하고, 선택 워드라인(selected WL)의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인(N-1 WL)에는 제 1 워드라인 구동전압(V1)보다 작거나 동일한 레벨을 갖는 제 2 워드라인 구동전압(V2)을 인가하고, 선택 워드라인(selected WL)의 상부에 이웃하는 제 2 이웃 비선택 워드라인(N+1 WL)에는 제 1 워드라인 구동전압(V1)보다 큰 전압 레벨을 갖는 제 3 워드라인 구동전압(V3)을 인가한다.
NAND형 플래쉬 메모리 장치(100)는 독출 동작 모드에서 제 2 이웃 비선택 워드라인에 결합된 메모리 셀의 프로그램 상태에 기초하여 제 3 워드라인 구동전압(V3)의 전압 레벨을 설정할 수 있다. 또한, NAND형 플래쉬 메모리 장치(100)는 독출 동작 모드에서 비트라인 전압의 전압 레벨에 기초하여 제 3 워드라인 구동전 압(V3)의 전압 레벨을 설정할 수 있다.
따라서, NAND형 플래쉬 메모리 장치(100)는 워드라인 사이의 용량성 결합(capacitive coupling)의 크기를 줄일 수 있다.
따라서, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 워드라인 사이의 용량성 결합 효과가 줄어들고, 메모리 트랜지스터들의 문턱전압(threshold voltage)의 산포가 균일하게 된다. 따라서, 본 발명의 실시예에 따른 NAND형 플래쉬 메모리 장치는 메모리 셀 어레이에 저장된 데이터를 안정되고 정확하게 독출(read)할 수 있다.
상기에서는 주로 NAND형 플래쉬 메모리 장치에 대해 기술했지만, 본 발명은 플래쉬 메모리 장치, PRAM, MRAM 등 비휘발성 메모리 장치에 적용이 가능하다.
본 발명은 비휘발성 반도체 메모리 장치에 적용이 가능하며, 특히 플래쉬 메모리 장치에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 하나의 실시예에 따른 NAND형 플래쉬 메모리 장치의 일부를 나타내는 회로도이다.
도 2는 선택 워드라인과 인접 워드라인 간에 나타날 수 있는 용량성 결합을 설명하기 위한 도면이다.
도 3은 종래의 독출 방법과 본 발명의 독출 방법에 의한 용량성 결합의 차이를 설명하기 위한 도면이다.
도 4는 도 1의 NAND형 플래쉬 메모리 장치에 포함된 로우 디코더의 하나의 예를 나타내는 블록도이다.
도 5는 도 4의 로우 디코더에 포함된 워드라인 디코더의 하나의 예를 나타내는 블록도이다.
도 6은 도 4의 로우 디코더에서 선택 워드라인 제어신호 및 비선택 워드라인 제어신호들의 조건에 따른 각 워드라인들에 제공되는 워드라인 구동신호의 전압 레벨을 나타내는 표이다.
도 7은 도 4의 로우 디코더에서 각 워드라인들에 제공되는 워드라인 구동신호의 전압 레벨을 나타내는 그래프이다.
도 8은 도 1의 NAND형 플래쉬 메모리 장치에 포함된 로우 디코더의 다른 하나의 예를 나타내는 블록도이다.
도 9는 도 8의 로우 디코더에 포함된 워드라인 디코더의 하나의 예를 나타내는 블록도이다.
도 10은 도 8의 로우 디코더에서 선택 워드라인 제어신호 및 비선택 워드라인 제어신호들의 조건에 따른 각 워드라인들에 제공되는 워드라인 구동신호의 전압 레벨을 나타내는 표이다.
<도면의 주요부분에 대한 부호의 설명>
100: NAND형 플래쉬 메모리 장치
110, 110a: 로우 디코더
111, 111a: 워드라인 디코더
115, 115a: 워드라인 드라이버
150: 메모리 셀 어레이
Claims (10)
- 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮은 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 로우 디코더; 및독출 동작 모드에서, 상기 독출 전압이 인가되는 선택 워드라인, 상기 선택 워드라인의 하부에 이웃하고 상기 제 2 워드라인 구동전압이 인가되는 제 1 이웃(neighbored) 비선택 워드라인, 상기 선택 워드라인의 상부에 이웃하고 상기 제 3 워드라인 구동전압이 인가되는 제 2 이웃 비선택 워드라인, 및 상기 선택 워드라인에 이웃하지 않고 상기 제 1 워드라인 구동전압이 인가되는 비이웃(non-neighbored) 비선택 워드라인을 갖는 메모리 셀 어레이를 포함하는 비활성 반도체 메모리 장치.
- 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 로우 디코더; 및독출 동작 모드에서, 상기 독출 전압이 인가되는 선택 워드라인, 상기 선택 워드라인의 하부에 이웃하고 상기 제 2 워드라인 구동전압이 인가되는 제 1 이웃(neighbored) 비선택 워드라인, 상기 선택 워드라인의 상부에 이웃하고 상기 제 3 워드라인 구동전압이 인가되는 제 2 이웃 비선택 워드라인, 및 상기 선택 워드라인에 이웃하지 않고 상기 제 1 워드라인 구동전압이 인가되는 비이웃(non-neighbored) 비선택 워드라인을 갖는 메모리 셀 어레이를 포함하고,상기 로우 디코더는상기 독출 동작 모드에서 상기 제 2 이웃 비선택 워드라인에 결합된 메모리 셀의 프로그램 상태에 기초하여 상기 제 3 워드라인 구동전압의 전압 레벨을 설정하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 로우 디코더; 및독출 동작 모드에서, 상기 독출 전압이 인가되는 선택 워드라인, 상기 선택 워드라인의 하부에 이웃하고 상기 제 2 워드라인 구동전압이 인가되는 제 1 이웃(neighbored) 비선택 워드라인, 상기 선택 워드라인의 상부에 이웃하고 상기 제 3 워드라인 구동전압이 인가되는 제 2 이웃 비선택 워드라인, 및 상기 선택 워드라인에 이웃하지 않고 상기 제 1 워드라인 구동전압이 인가되는 비이웃(non-neighbored) 비선택 워드라인을 갖는 메모리 셀 어레이를 포함하고,상기 로우 디코더는상기 독출 동작 모드에서 비트라인 전압의 전압 레벨에 기초하여 상기 제 3 워드라인 구동전압의 전압 레벨을 설정하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 로우 디코더는로우 어드레스를 디코딩하여 선택 워드라인 제어신호, 제 1 비선택 워드라인 제어신호, 및 제 2 비선택 워드라인 제어신호를 발생하는 워드라인 디코더; 및상기 선택 워드라인 제어신호, 상기 제 1 비선택 워드라인 제어신호, 및 상기 제 2 비선택 워드라인 제어신호에 기초하여 상기 제 1 워드라인 구동전압, 상기 제 2 워드라인 구동전압, 및 상기 제 3 워드라인 구동전압을 발생하는 워드라인 드라이버를 포함하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 제 4 항에 있어서, 상기 워드라인 디코더는상기 로우 어드레스를 디코딩하여 상기 선택 워드라인 제어신호를 발생하는 제 1 디코더;상기 로우 어드레스를 디코딩하여 상기 제 1 비선택 워드라인 제어신호를 발생하는 제 2 디코더; 및상기 로우 어드레스를 디코딩하여 상기 제 2 비선택 워드라인 제어신호를 발생하는 제 3 디코더를 포함하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 로우 디코더; 및독출 동작 모드에서, 상기 독출 전압이 인가되는 선택 워드라인, 상기 선택 워드라인의 하부에 이웃하고 상기 제 2 워드라인 구동전압이 인가되는 제 1 이웃(neighbored) 비선택 워드라인, 상기 선택 워드라인의 상부에 이웃하고 상기 제 3 워드라인 구동전압이 인가되는 제 2 이웃 비선택 워드라인, 및 상기 선택 워드라인에 이웃하지 않고 상기 제 1 워드라인 구동전압이 인가되는 비이웃(non-neighbored) 비선택 워드라인을 갖는 메모리 셀 어레이를 포함하고,상기 로우 디코더는로우 어드레스를 디코딩하여 선택 워드라인 제어신호, 제 1 비선택 워드라인 제어신호, 및 제 2 비선택 워드라인 제어신호를 발생하는 워드라인 디코더; 및상기 선택 워드라인 제어신호, 상기 제 1 비선택 워드라인 제어신호, 및 상기 제 2 비선택 워드라인 제어신호에 기초하여 상기 제 1 워드라인 구동전압, 상기 제 2 워드라인 구동전압, 및 상기 제 3 워드라인 구동전압을 발생하는 워드라인 드라이버를 포함하고,상기 워드라인 드라이버는상기 선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 독출 전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 1 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "하이"상태일 때, 상기 제 2 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 3 워드라인 구동전압을 발생하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 로우 디코더는로우 어드레스를 디코딩하여 선택 워드라인 제어신호, 제 1 비선택 워드라인 제어신호, 제 2 비선택 워드라인 제어신호, 및 제 3 비선택 워드라인 제어신호를 발생하는 워드라인 디코더; 및상기 선택 워드라인 제어신호, 상기 제 1 비선택 워드라인 제어신호, 상기 제 2 비선택 워드라인 제어신호, 및 상기 제 3 비선택 워드라인 제어신호에 기초하여 상기 제 1 워드라인 구동전압, 상기 제 2 워드라인 구동전압, 및 상기 제 3 워 드라인 구동전압을 발생하는 워드라인 드라이버를 포함하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 제 7 항에 있어서, 상기 워드라인 디코더는상기 로우 어드레스를 디코딩하여 상기 선택 워드라인 제어신호를 발생하는 제 1 디코더;상기 로우 어드레스를 디코딩하여 상기 제 1 비선택 워드라인 제어신호를 발생하는 제 2 디코더;상기 로우 어드레스를 디코딩하여 상기 제 2 비선택 워드라인 제어신호를 발생하는 제 3 디코더; 및상기 로우 어드레스를 디코딩하여 상기 제 3 비선택 워드라인 제어신호를 발생하는 제 4 디코더를 포함하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮거나 동일한 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 로우 디코더; 및독출 동작 모드에서, 상기 독출 전압이 인가되는 선택 워드라인, 상기 선택 워드라인의 하부에 이웃하고 상기 제 2 워드라인 구동전압이 인가되는 제 1 이웃(neighbored) 비선택 워드라인, 상기 선택 워드라인의 상부에 이웃하고 상기 제 3 워드라인 구동전압이 인가되는 제 2 이웃 비선택 워드라인, 및 상기 선택 워드라인에 이웃하지 않고 상기 제 1 워드라인 구동전압이 인가되는 비이웃(non-neighbored) 비선택 워드라인을 갖는 메모리 셀 어레이를 포함하고,상기 로우 디코더는로우 어드레스를 디코딩하여 선택 워드라인 제어신호, 제 1 비선택 워드라인 제어신호, 제 2 비선택 워드라인 제어신호, 및 제 3 비선택 워드라인 제어신호를 발생하는 워드라인 디코더; 및상기 선택 워드라인 제어신호, 상기 제 1 비선택 워드라인 제어신호, 상기 제 2 비선택 워드라인 제어신호, 및 상기 제 3 비선택 워드라인 제어신호에 기초하여 상기 제 1 워드라인 구동전압, 상기 제 2 워드라인 구동전압, 및 상기 제 3 워드라인 구동전압을 발생하는 워드라인 드라이버를 포함하고,상기 워드라인 드라이버는상기 선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 독출 전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "하이"상태일 때, 상기 제 1 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 2 워드라인 구동전압을 발생하고, 상기 선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 1 비선택 워드라인 제어신호가 로직 "하이"상태, 상기 제 2 비선택 워드라인 제어신호가 로직 "로우"상태, 상기 제 3 비선택 워드라인 제어신호가 로직 "로우"상태일 때, 상기 제 3 워드라인 구동전압을 발생하는 것을 특징으로 하는 비활성 반도체 메모리 장치.
- 저전압과 고전압 사이에서 변화하는 독출 전압, 제 1 워드라인 구동전압, 상기 제 1 워드라인 구동전압보다 낮은 전압 레벨을 가지는 제 2 워드라인 구동전압, 및 상기 제 1 워드라인 구동전압보다 높은 전압 레벨을 가지는 제 3 워드라인 구동전압을 발생하는 단계;독출 동작 모드에서, 선택 워드라인에 상기 독출 전압을 인가하는 단계;상기 독출 동작 모드에서, 상기 선택 워드라인의 하부에 이웃하는 제 1 이웃(neighbored) 비선택 워드라인에 상기 제 2 워드라인 구동전압을 인가하는 단계;상기 독출 동작 모드에서, 상기 선택 워드라인의 상부에 이웃하는 제 2 이웃 비선택 워드라인에 상기 제 3 워드라인 구동전압을 인가하는 단계; 및상기 독출 동작 모드에서, 상기 선택 워드라인에 이웃하지 않는 비이웃(non-neighbored) 비선택 워드라인에 상기 제 1 워드라인 구동전압을 인가하는 단계를 포함하는 비활성 반도체 메모리 장치의 독출 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090051577A KR101618063B1 (ko) | 2009-06-10 | 2009-06-10 | 비휘발성 반도체 메모리 장치 및 그것의 독출 방법 |
| US12/765,011 US8144520B2 (en) | 2009-06-10 | 2010-04-22 | Non-volatile memory device and method of reading data in a non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090051577A KR101618063B1 (ko) | 2009-06-10 | 2009-06-10 | 비휘발성 반도체 메모리 장치 및 그것의 독출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100132802A KR20100132802A (ko) | 2010-12-20 |
| KR101618063B1 true KR101618063B1 (ko) | 2016-05-04 |
Family
ID=43306314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090051577A KR101618063B1 (ko) | 2009-06-10 | 2009-06-10 | 비휘발성 반도체 메모리 장치 및 그것의 독출 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8144520B2 (ko) |
| KR (1) | KR101618063B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101391356B1 (ko) * | 2007-12-26 | 2014-05-02 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 동작 방법 |
| KR101490426B1 (ko) * | 2008-11-14 | 2015-02-06 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
| US8737129B2 (en) | 2008-11-14 | 2014-05-27 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and read method thereof |
| US8860117B2 (en) | 2011-04-28 | 2014-10-14 | Micron Technology, Inc. | Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods |
| US8730711B2 (en) * | 2012-04-26 | 2014-05-20 | Robert Newton Rountree | Low noise memory array |
| US8964474B2 (en) | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
| US9679650B1 (en) | 2016-05-06 | 2017-06-13 | Micron Technology, Inc. | 3D NAND memory Z-decoder |
| JP2020140747A (ja) * | 2019-02-27 | 2020-09-03 | キオクシア株式会社 | 半導体記憶装置 |
| KR102672984B1 (ko) * | 2019-07-26 | 2024-06-11 | 삼성전자주식회사 | 선택된 메모리 셀에 대한 인접성에 따라 비선택된 메모리 셀들을 제어하는 메모리 장치, 및 그것을 동작하는 방법 |
| US11450381B2 (en) | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285692A (ja) | 1999-04-01 | 2000-10-13 | Sony Corp | 不揮発性半導体記憶装置、並びにデータ書き込み方法およびデータ読み出し方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204496A (ja) | 1986-03-03 | 1987-09-09 | Fujitsu Ltd | 半導体多値記憶装置 |
| DE602007012157D1 (de) | 2006-03-03 | 2011-03-03 | Sandisk Corp | Leseverfahren für nichtflüchtigen Speicher mit Kompensation der Floating-Gate Kopplung |
| US7684243B2 (en) * | 2006-08-31 | 2010-03-23 | Micron Technology, Inc. | Reducing read failure in a memory device |
| US7518923B2 (en) * | 2006-12-29 | 2009-04-14 | Sandisk Corporation | Margined neighbor reading for non-volatile memory read operations including coupling compensation |
| KR101259792B1 (ko) | 2007-07-10 | 2013-05-02 | 삼성전자주식회사 | 낸드 플래시 메모리 소자의 읽기 방법 |
-
2009
- 2009-06-10 KR KR1020090051577A patent/KR101618063B1/ko active IP Right Grant
-
2010
- 2010-04-22 US US12/765,011 patent/US8144520B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285692A (ja) | 1999-04-01 | 2000-10-13 | Sony Corp | 不揮発性半導体記憶装置、並びにデータ書き込み方法およびデータ読み出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100315881A1 (en) | 2010-12-16 |
| KR20100132802A (ko) | 2010-12-20 |
| US8144520B2 (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101618063B1 (ko) | 비휘발성 반도체 메모리 장치 및 그것의 독출 방법 | |
| JP5112180B2 (ja) | 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法 | |
| US7502263B2 (en) | Non-volatile memory devices and methods of programming the same | |
| CN100511481C (zh) | 闪存装置 | |
| KR101721005B1 (ko) | 불휘발성 반도체 메모리 장치의 프로그램 방법 | |
| US20070047300A1 (en) | Flash memory device with improved read speed | |
| US20120218829A1 (en) | Nand flash architecture with multi-level row decoding | |
| US8767464B2 (en) | Semiconductor memory devices, reading program and method for memory devices | |
| KR102012903B1 (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법 | |
| US9613703B2 (en) | Semiconductor memory device | |
| US9219482B2 (en) | High voltage switch circuit and nonvolatile memory including the same | |
| US9349457B2 (en) | High voltage switch, nonvolatile memory device comprising same, and related method of operation | |
| JP4544075B2 (ja) | Ｎａｎｄ型フラッシュメモリのロウデコーダ回路およびこれを用いた動作電圧供給方法 | |
| JP6492202B1 (ja) | 半導体記憶装置および消去方法 | |
| KR20100004791A (ko) | 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치및 그 프로그램 방법 | |
| US20140036598A1 (en) | Semiconductor memory device and operating method thereof | |
| KR20120009925A (ko) | 프로그램 에러를 줄일 수 있는 불휘발성 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템 | |
| KR101115637B1 (ko) | 불휘발성 메모리 장치 및 이의 동작 방법 | |
| KR20170035151A (ko) | 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치 | |
| CN101174460A (zh) | 使用电平移动的非易失性存储设备的解码器及解码方法 | |
| US8149624B1 (en) | Method and apparatus for reducing read disturb in memory | |
| KR20180001407A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| US9466375B1 (en) | Memory device and programming method thereof | |
| JP2010218623A (ja) | 不揮発性半導体記憶装置 | |
| CN101026009A (zh) | 页面缓冲器及相关读方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090610 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20140605 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20090610 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150716 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160128 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160428 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20160428 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190329 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200330 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210329 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220323 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230327 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240325 Start annual number: 9 End annual number: 9 |