KR101259792B1

KR101259792B1 - 낸드 플래시 메모리 소자의 읽기 방법

Info

Publication number: KR101259792B1
Application number: KR1020070068940A
Authority: KR
Inventors: 파이루신알버트; 최병용
Original assignee: 삼성전자주식회사
Priority date: 2007-07-10
Filing date: 2007-07-10
Publication date: 2013-05-02
Also published as: US7760550B2; KR20090005695A; US20090016110A1

Abstract

낸드 플래시 메모리 소자의 읽기 방법으로, 선택 셀의 비트 라인에 읽기용 비트 라인 전압을 인가한다. 상기 선택 셀의 워드 라인에 선택 셀 읽기 전압을 인가한다. 상기 선택 셀과 인접한 양측에 위치하지 않는 제1 비선택 셀들의 워드 라인에 제1 읽기 전압을 인가한다. 상기 선택 셀과 인접한 양측에 위치하는 제2 비선택 셀들의 워드 라인에, 상기 제1 읽기 전압보다 낮은 제2 읽기 전압을 인가한다. 상기 선택 셀의 스트링에 연결된 스트링 선택 라인 및 그라운드 선택 라인들에, 전압을 인가한다. 다음에, 상기 선택 셀을 포함하는 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀의 데이터를 판별한다. 상기 방법에 의하면, 이웃하는 비선택 셀들에 의한 간섭이 감소되어 선택 셀에서 정확한 데이터를 읽어낼 수 있다.

Description

낸드 플래시 메모리 소자의 읽기 방법{Method for reading of NAND flash memory device}

본 발명은 낸드 플래시 메모리 소자의 읽기 방법에 관한 것이다. 보다 상세하게는, 인접 셀에 의한 간섭을 감소시킬 수 있는 낸드 플래시 메모리 소자의 읽기 방법에 관한 것이다.

플래시 메모리 소자란 전원이 차단되었을 때 데이터를 보관할 수 있는 비휘발성 메모리의 하나로 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 소자를 일컫는다. 여기서, 프로그램이란 데이터를 메모리 셀에 기록(write)하는 동작을 가리키며, 소거란 데이터를 메모리에서 삭제(erase)하는 동작을 가리킨다. 이러한 플래시 메모리 소자는 셀의 구조 및 동작 조건에 의해 크게 노아(NOR)와 낸드(NAND) 플래시로 나뉘어 진다.

노아형 플래시 메모리 소자는 각 메모리 셀 트랜지스터의 소오스가 접지단자(VSS)에 연결되어 임의의 주소에 대한 프로그램 및 소거가 가능하며, 고속 동작을 요구하는 응용분야에 주로 사용되고 있다. 반면에 낸드형 플래시 메모리 소자는 복수의 메모리 셀 트랜지스터가 직렬로 연결되어 한 개의 스트링(string)을 구성하고, 한 개의 스트링이 소스와 드레인에 연결되어 있는 구조로서 데이터 보관하는 등의 분야에서 주로 사용된다.

도 1은 통상적인 낸드 플래시 메모리의 셀 스트링을 나타낸다.

도 1을 참조하면, 낸드 플래시 메모리 소자의 셀 스트링에는 스트링 선택 트랜지스터(SST)와 그라운드 선택 트랜지스터(GST)가 구비되고, 상기 스트링 선택 트랜지스터(SST)와 그라운드 선택 트랜지스터(GST) 사이에는 메모리 셀(MC)들이 직렬로 연결되어 있다. 도 1에서는 32개의 메모리 셀(MC)로써 하나의 셀 스트링이 구성된다.

상기 각각의 메모리 셀(MC)들은 하나의 워드 라인(W/L)에 의하여 제어되며. 하나의 페이지, 즉 메모리 셀들의 그룹을 이루게 된다. 도 1의 플래시 메모리에서 0 또는 1의 데이터의 판별은 각 메모리 셀들의 트랜지스터의 콘트롤 게이트에서 본 트랜지스터의 문턱 전압으로 구분한다.

예를 들어, 선택된 셀의 워드 라인에 0V를 인가하고, 비선택 셀의 워드 라인들에는 데이터와 상관없이 상기 각 셀들을 턴온시킬 수 있는 전압을 인가한다. 또한, 스트링 선택 라인(SSL)과 그라운드 선택 라인(GSL)에도 각 트랜지스터가 턴 온시킬 수 있는 전압을 인가하여 도통 상태가 되도록 한다. 이 후, 선택된 셀의 비트 라인(B/L)에 전압을 인가하여 흐르는 전류를 감지하고 일정수준 이상이면 온 상태, 그 이하는 오프 상태로 구분하고 있다. 통상적으로, 온 상태의 문턱전압은 -3V 이하이고, 오프 상태의 문턱 전압은 1V 이상이며, 프로그래밍된 메모리 셀 트랜지스 터의 문턱전압은 1V 정도의 문턱 전압을 갖는다.

그런데, 각 메모리 셀들의 집적도(density)가 높아짐에 따라 워드 라인과 워드 라인 사이의 간격이 좁혀지고, 이는 인접한 워드 라인들 사이에서 RC 딜레이와 커패시턴스에 의한 커플링 노이즈 및 간섭(disturbance)이 유발된다.

즉, 읽기 동작 시에 상기 선택된 셀의 워드 라인과 이와 인접하는 셀의 워드 라인간의 전압 차이가 증가하게 되고, 이러한 전압 차이에 의해 상기 선택된 셀에서의 문턱 전압이 다소 낮아지게 된다. 이는, 상기 선택된 셀과 이와 인접하는 셀 사이의 전압 차이에 의하여, 상기 선택된 셀과 인접하는 셀 사이에 강한 프린지 필드(fringe field)가 생성되고, 상기 프린지 필드에 의해 상기 선택된 셀의 문턱 전압이 낮아지는 것이다.

이와같이, 커플링 노이즈에 의해 문턱 전압이 낮아지는 경우 선택된 셀 내에 저장된 데이터를 정확하게 판독할 수 없게 된다.

본 발명의 목적은 선택된 셀에 저장된 데이터를 정확하게 읽어낼 수 있는 낸드 플래시 소자의 읽기 방법을 제공하는데 있다.

상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 낸드 플래시 소자의 읽기 방법으로, 선택 셀의 비트 라인에 읽기용 비트 라인 전압을 인가한다. 상기 선택 셀의 워드 라인에 선택 셀 읽기 전압을 인가한다. 상기 선택 셀과 인접한 양측에 위치하지 않으면서 상기 선택 셀과 동일 스트링에 위치하는 제1 비선택 셀들의 워드 라인에 제1 읽기 전압을 인가한다. 상기 선택 셀과 인접한 양측에 위치하는 제2 비선택 셀들의 워드 라인에, 상기 선택 셀의 문턱 전압에 영향을 주는 프린지 필드가 억제되도록 하는 전압 레벨로써 상기 제1 읽기 전압보다 낮은 제2 읽기 전압을 인가한다. 상기 선택 셀의 스트링에 연결된 스트링 선택 라인 및 그라운드 선택 라인들에, 상기 스트링 선택 트랜지스터 및 그라운드 선택 트랜지스터를 턴 온 시키기 위한 전압을 인가한다. 다음에, 상기 선택 셀을 포함하는 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀의 데이터를 판별한다.

상기 제1 및 제2 읽기 전압은 상기 낸드 플래시 메모리 소자에서 프로그래밍되어있는 셀의 문턱 전압 분포의 최고 문턱 전압 레벨보다 높은 전압일 수 있다.

상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 낸드 플래시 소자의 읽기 방법으로, 적어도 하나의 비선택 셀의 워드 라인들을 프리챠지시키기 위하여, 적어도 하나의 비선택 셀들의 워드 라인에 프리챠지 전압을 인가한다. 상기 선택 셀의 워드 라인에 선택 셀 읽기 전압을 인가한다. 적어도 하나의 비선택 셀들이 프리챠지된 상태에서 선택 셀의 비트 라인에 읽기용 비트 라인 전압을 인가한다. 적어도 하나의 비선택 셀들이 프리챠지된 상태에서 상기 선택 셀의 스트링에 연결된 스트링 선택 라인 및 그라운드 선택 라인에, 상기 스트링 선택 트랜지스터 및 그라운드 선택 트랜지스터를 턴 온 시키기 위한 전압을 인가한다. 적어도 하나의 프리챠지된 비선택 셀들 중에서 선택 셀과 인접한 양측에 위치하지 않는 제1 비 선택 셀들의 워드 라인에 상기 프리챠지 전압보다 높은 제1 읽기 전압을 인가한다. 적어도 하나의 프리챠지된 비선택 셀들 중에서 선택 셀과 인접한 양측에 위치하는 제2 비선택 셀들의 워드 라인에 상기 프리챠지 전압보다 높으면서 상기 제1 읽기 전압보다 낮은 제2 읽기 전압을 인가한다. 다음에, 상기 선택 셀을 포함하는 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀의 데이터를 판별한다.

본 발명의 일 양태로, 상기 프리챠지 전압을 인가하는 단계에서, 상기 선택 스트링의 비선택 셀의 워드 라인 모두에 프리챠지 전압을 인가한다.

본 발명의 다른 양태로, 상기 프리챠지 전압을 인가하는 단계에서, 상기 제1 비선택셀들의 워드 라인들에만 선택적으로 프리챠지 전압을 인가한다.

본 발명의 다른 양태로, 상기 프리챠지 전압을 인가하는 단계에서, 상기 제2 비선택셀들의 워드 라인들에만 선택적으로 프리챠지 전압을 인가한다.

설명한 것과 같이 낸드 플래시 메모리 소자의 선택된 셀에 기록된 데이터를 읽으면, 상기 선택 셀의 양측과 인접한 비선택 셀에 인가되는 읽기 전압 레벨이 상대적으로 낮아진다. 그러므로, 상기 선택 셀의 양측과 인접한 비선택 셀에 의해 발생될 수 있는 커플링 노이즈 및 간섭이 감소되고, 이로 인해 상기 읽기 동작 시에 상기 선택 셀의 문턱 전압이 상승하여 발생되는 읽기 동작 오류(fail)를 감소시킬 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

실시예 1

도 2는 본 발명의 실시예1에 따라 선택된 셀의 데이터를 읽는 방법을 설명하기 위한 낸드 플래시 메모리 소자의 회로도이다. 도 3은 본 발명의 실시예1에 따른 읽기 동작 방법에서, 상기 낸드 플래시 메모리 소자의 각 요소에 인가되는 전압 레 벨을 나타내는 타이밍도이다. 도 4는 본 발명의 실시예1에 따른 읽기 동작 방법을 설명하기 위한 낸드 플래시 메모리 소자의 단면도이다.

도 2 내지 4를 참조하면, 낸드 플래시 메모리 소자는 복수개의 비트라인(BL0 ~ BLn-1)들 각각에 연결되는 스트링 선택 트랜지스터들(SST)과, 공통 소스 라인(CSL)에 연결되는 그라운드 선택 트랜지스터들(GST)과, 각각의 스트링 선택 트랜지스터들(SST)과 그라운드 선택 트랜지스터들(GST) 사이에 직렬로 접속되는 복수의 메모리 셀들이 구비된다. 상기 메모리 셀들은 복수개의 워드 라인들(WL0 ~ WL31) 각각에 접속되어 있다.

이하에서는, 상기 낸드 플래시 메모리 소자에서 선택된 셀의 데이터를 읽는 방법에 대해 설명한다. 본 실시예에서, 상기 선택된 셀(SC)은 도 2에 도시된 것과 같이 B/L1 및 W/L 29와 교차하는 셀이다.

상기 선택 셀(SC)의 비트 라인(B/L1)에 읽기용 비트 라인 전압(V)을 인가한다. 본 실시예에서는, 상기 읽기용 비트 라인 전압(V)으로 약 0.7V 정도의 전압을 인가한다.

상기 선택 셀의 워드 라인(W/L29)에 선택 셀 읽기 전압(Vread)을 인가한다. 상기 셀 읽기 전압(Vread)은 상기 선택 셀(SC)에 저장된 데이터가 0인 경우의 문턱 전압 분포와 상기 선택 셀(SC)의 데이터가 1인 경우의 문턱 전압 분포 사이에 해당하는 전압으로 결정된다.

상기 선택 셀(SC)에 저장된 데이터에 따라 선택 셀(SC)의 문턱 전압이 음의 값 또는 양의 값을 가지는 경우에는, 상기 선택 셀의 워드 라인(W/L29)에 인가되는 셀 읽기 전압(Vread)을 0V로 결정될 수 있다.

이와는 달리, 읽기 대상의 비휘발성 메모리 소자가 멀티 레벨 칩의 경우에는, 하나의 셀에서 문턱 전압에 따라 2 이상의 데이터가 읽혀진다. 때문에, 상기 셀 읽기 전압(Vread)은 선택된 셀의 상태(state)에 따라 구분하여 각 셀의 데이터를 센싱할 수 있는 베리파이 전압(verify voltage)으로 인가된다.

상기 선택 셀(SC)에 인접한 양측에 위치하지 않으면서 상기 선택 셀과 동일 스트링(이하, 선택 스트링)에 위치하는 제1 비선택 셀(NSC)들과 연결된 워드 라인(W/L0~27,W/L31)에 제1 읽기 전압(Vread1)을 인가한다. 상기 제1 읽기 전압(Vread1)은 상기 제1 비선택 셀(NCS)들의 데이터에 상관없이 상기 제1 비선택 셀(NSC)들이 턴 온될 수 있도록 하는 전압이다. 이를 위하여, 상기 제1 읽기 전압(Vread1)은 프로그래밍되어 있는 셀의 문턱 전압 분포의 최고 전압보다 높은 전압이어야 한다. 또한, 상기 제1 읽기 전압(Vread1)은 상기 각 메모리 셀들에 데이터가 프로그래밍되는 전압인 프로그래밍 전압(Vprogramming)보다 낮아야 한다. 구체적으로, 상기 제1 읽기 전압(Vread1)은 상기 프로그래밍되어 있는 셀의 문턱 전압 분포의 최고 전압과 상기 프로그래밍 전압(Vprogramming)의 중간값 정도에서 결정될 수 있다.

예를 들어, 상기 낸드 플래시 메모리 소자에서 프로그래밍되어 있는 셀의 문턱 전압이 3.8 내지 4.2V의 분포 내에 있고, 프로그래밍 전압이 약 6V인 경우에, 상기 제1 읽기 전압(Vread1)은 약 5 V 내지 5.5V 정도가 된다.

한편, 상기 낸드 플래시 메모리 소자가 멀티 레벨 칩(MLC)일 경우에도, 상기 제1 읽기 전압(Vread1)은 셀에 프로그래밍을 하였을 때에 가장 높은 문턱 전압보다 더 높게 설정한다.

상기 선택 셀(SC)의 양측에 위치하는 인접 셀(이하, 제2 비선택 셀, ASC1, ASC2)들과 연결된 워드 라인(W/L28, W/L 30)에, 상기 제1 읽기 전압(Vread1)보다 낮은 제2 읽기 전압(Vread2)을 인가한다. 즉, 상기 제2 읽기 전압(Vread2)은 상기 선택 셀(SC)의 문턱 전압에 영향을 주는 프린지 필드가 억제될 수 있는 전압이 인가되어야 하며, 이를 위하여 상기 제1 읽기 전압(Vread1)보다 낮은 레벨을 가져야 한다. 그러나, 상기 제2 읽기 전압(Vread2)은 상기 프로그래밍되어 있는 셀의 문턱 전압 분포의 최고 전압보다 높은 전압이어야 한다. 따라서, 상기 제2 읽기 전압(Vread2)이 인가되면, 상기 제2 비선택 셀(ASC1, ASC2)들이 턴 온된다.

상기 제2 읽기 전압(Vread2)은 상기 제1 읽기 전압(Vread1)레벨의 70 내지 90%의 전압을 갖는 것이 바람직하다. 상기 제2 읽기 전압(Vread2)이 상기 제1 읽기 전압(Vread1)레벨의 70% 이하의 전압을 가지는 경우, 상기 제2 읽기 전압(Vread2)이 프로그래밍되어 있는 셀의 문턱 전압보다 높아지기가 어렵다. 또한, 상기 제2 읽기 전압(Vread2)이 상기 제1 읽기 전압(Vread1)레벨의 90% 이상의 전압을 가지는 경우, 프린지 필드의 억제 효과를 기대하기가 어렵다.

예를 들어, 상기 낸드 플래시 메모리 소자에서 프로그래밍되어 있는 셀의 문턱 전압이 3.8 내지 4.2V의 분포 내에 있고, 상기 제1 읽기 전압(Vread1)이 약 5 내지 5.5V일 때 상기 제2 읽기 전압(Vread2)은 약 4.5 V 내지 5V 정도가 된다.

스트링 선택 라인(SSL) 및 그라운드 선택 라인(GSL)에는, 상기 선택 스트링 에 연결된 상기 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)를 턴 온 시키기 위한 전압을 인가한다. 상기 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)를 턴 온 시키기 위한 전압은 상기 제1 읽기 전압(Vread1)과 동일한 전압일 수 있다.

상기 선택 스트링과 연결된 공통 소오스 라인(CSL)과 벌크 기판 부위는 0V가 인가된다.

또한, 상기 선택 셀(SC)을 포함하지 않는 스트링의 비트 라인들에는 0V가 인가된다.

다음에, 상기 선택 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀(SC)의 데이터를 판별한다.

상기 설명한 것과 같이, 각 요소들에 전압을 인가하는 경우 상기 선택 셀(SC)에 기록된 데이터에 따라 상기 비트 라인 전류가 달라지게 된다. 예를 들어, 상기 선택 셀(SC)이 프로그래밍되어 있는 경우에는 상기 선택 셀(SC)이 턴 온되지 않음으로써 상기 비트 라인 전류가 기준 전류에 비해 낮아진다.

반면에, 상기 선택 셀(SC)이 소거되어 있는 경우에는 상기 선택 셀(SC)이 턴 온됨으로써 상기 비트 라인 전류가 기준 전류보다 높아지게 된다. 이와는 달리, 상기 비트 라인의 전압 레벨과 기준 전압 레벨을 비교함으로써 상기 선택 셀(SC)에 기록된 데이터를 구분할 수 있다.

본 실시예에 따르면, 상기 선택 셀의 양측에 위치한 제2 비선택 셀의 워드 라인에는 제1 읽기 전압보다 낮은 제2 읽기 전압이 인가된다. 그러므로, 상기 선택 셀 양측에 위치한 제2 비선택 셀의 워드 라인에 인가되는 전압에 의해 상기 선택 셀의 문턱 전압이 높아지는 현상을 감소시킬 수 있다. 때문에, 상기 선택 셀의 문턱 전압이 높아짐으로써 데이터가 바뀌거나 또는 읽기 불량이 발생되는 것을 방지할 수 있다.

특히, 상기 셀들간의 간격이 매우 좁은 고집적화된 경우에 선택 셀의 양측에 위치한 제2 비선택 셀의 워드 라인에 의한 프린지 필드의 영향성이 더욱 커지게 된다. 더구나, 하나의 선택된 셀에서 다수의 데이터가 출력되는 멀티 레벨 칩의 경우에는 셀에 기록된 각 데이터에 따른 문턱 전압의 차이가 크지 않다. 때문에, 상기 프린지 필드에 의하여 문턱 전압이 상승하는 것에 의하여, 데이터가 바뀌거나 또는 읽기 불량이 더욱 빈번하게 발생하게 된다. 그러므로, 본 실시예에 따른 읽기 동작 방법은 고집적화된 소자 및 멀티 레벨 칩 소자에 더욱 유용하게 사용될 수 있다.

실시예2

도 5는 본 발명의 실시예2에 따른 동작 방법에서, 상기 낸드 플래시 메모리 소자의 각 요소에 인가되는 전압 레벨을 나타내는 타이밍도이다.

구체적으로, 도 2 및 도 5를 참조로 하여, 낸드 플래시 메모리 소자의 선택된 셀로부터 데이터를 읽는 방법에 대해 설명한다.

먼저, 비선택 셀의 워드 라인(W/L0~W/L28,W/L30,W/L31)을 프리챠지하여야 한다. 이를 위해, 도 5에 도시된 프리챠지 구간에 도시된 것과 같이 신호들을 입력한다.

구체적으로, 상기 선택 셀의 비트 라인(B/L1)이 접지 상태가 되도록 한다. 상기 선택 셀의 비트 라인(B/L1)이 접지됨에 따라 선택 셀은 읽기 대기 상태로 있게 된다. 그리고, 선택되지 않은 셀의 비트 라인도 역시 0V가 입력되도록 한다.

선택 셀의 워드 라인(W/L29)에 선택 셀 읽기 전압(Vread)을 인가한다. 상기 셀 읽기 전압(Vread)은 셀의 데이터가 0인 경우의 문턱 전압 분포와 셀의 데이터가 1인 경우의 문턱 전압 분포 사이에 해당하는 전압으로 결정된다.

상기 선택 셀(SC)에 데이터에 따라 선택 셀(SC)의 문턱 전압이 음의 값 또는 양의 값을 가지는 경우에는, 상기 선택 셀 읽기 전압(Vead)을 0V로 결정할 수 있다.

상기 선택 셀(SC)에 저장된 데이터에 따라 선택 셀(SC)의 문턱 전압이 음의 값 또는 양의 값을 가지는 경우에는, 상기 선택 셀의 워드 라인(W/L29)에 인가되는 셀 읽기 전압(Vread)을 0V로 결정될 수 있다. 이와는 달리, 읽기 대상의 비휘발성 메모리 소자가 멀티 레벨 칩의 경우에, 상기 셀 읽기 전압은 상기 선택된 셀의 상태(state)에 따라 구분하여 각 셀의 데이터를 센싱할 수 있는 베리파이 전압(verify voltage)으로 인가된다.

상기 선택 셀(SC)과 인접한 양측에 위치하지 않으면서 상기 선택 셀(SC)과 동일 스트링에 위치하는 비선택 셀(이하, 제1 비선택 셀, NSC)들의 워드 라인(W/L1~W/L27, W/L31)에 제1 프리챠지 전압(Vread_P1)을 인가한다. 상기 제1 프리챠지 전압(Vread_P1)은 이 후의 전개(develop) 및 센싱 단계 시에 상기 제1 비선택 셀들의 워드 라인(W/L1~W/L27, W/L31)에 인가되는 제1 읽기 전압(Vread1)에 비해 낮은 전압을 갖는다. 구체적으로, 상기 제1 프리챠지 전압(Vread_P1)은 상기 제1 읽기 전압(Vread1)의 약 50% 정도의 전압으로써 결정될 수 있다.

상기 선택 셀(SC)에 인접한 양측에 위치하는 비선택 셀(이하, 제2 비선택 셀, ASC1, ASC2)의 워드 라인(W/L28, W/L30)에 제2 프리챠지 전압(Vread_P2)을 인가한다. 상기 제2 프리챠지 전압(Vread_P2)은 이 후의 전개(develop) 및 센싱 단계 시에, 상기 제2 비선택 셀들의 워드 라인(W/L28, W/L30)에 인가되는 제2 읽기 전압(Vread2)에 비해 낮은 전압을 갖는다.

상기 제2 프리챠지 전압(Vread_P2)은 상기 제1 프리챠지 전압(Vread_P1)과 동일한 전압으로 인가될 수 있다. 이와는 달리, 상기 제2 프리챠지 전압(Vread_P2)은 제1 프리챠지 전압(Vread_P1)보다 낮은 전압 레벨을 가질 수도 있다.

상기 제1 및 제2 프리챠지 전압(Vread_P1, Vread_P2)을 인가하는 경우, 상기 선택 셀(SC) 양측에 위치하는 셀들의 워드 라인의 전압 레벨이 다소 상승하게 되어 상기 선택 셀(SC)의 워드 라인과의 전압차가 발생하게 된다. 그러나, 상기 제1 및 제2 프리챠지 전압(Vread_P1, Vread_P2) 레벨이 통상적인 제1 및 제2 읽기 전압보다 높지 않기 때문에, 상기 선택 셀과 비선택 셀 간의 전압 차이에 따라 선택 셀의 문턱 전압이 상승하는 현상이 발생되지는 않는다.

상기 선택 셀(SC)의 스트링에 연결된 스트링 선택 라인(SSL) 및 그라운드 선택 라인(GSL)에 0V의 전압을 인가하여, 상기 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)가 턴 온되지 않도록 한다.

상기 선택 셀(SC)을 포함하는 스트링과 연결된 공통 소오스 라인(GSL)과 벌 크 기판 부위는 0V가 인가된다.

상기 설명한 것과 같이, 각 요소들에 전압을 인가함으로써 선택 셀 및 비선택 셀들의 워드 라인을 프리챠지 할 수 있다.

이와같이, 상기 각 워드 라인들을 프리챠지한 후, 선택 셀의 데이터를 읽기 위한 발전 및 센싱이 수행된다. 이를 위해, 도 5에 도시된 발전 및 센싱 구간에 도시된 것과 같이 신호들을 입력한다.

구체적으로, 선택 셀의 비트 라인(B/L1)에 읽기용 비트 라인 전압을 인가한다. 본 실시예에서는, 상기 비트 라인 전압으로 약 0.7V 정도의 전압을 인가한다.

상기 선택 셀의 워드 라인(W/L29)에 선택 셀 읽기 전압(Vread)을 인가한다. 상기 셀 읽기 전압(Vread)은 셀의 데이터가 0인 경우의 문턱 전압 분포와 셀의 데이터가 1인 경우의 문턱 전압 분포 사이에 해당하는 전압으로 결정된다.

상기 제1 비선택 셀(NSC)들과 연결된 워드 라인(W/L1~W/L27, W/L31)에 제1 읽기 전압(Vread1)을 인가한다. 여기서, 상기 제1 읽기 전압(Vread1)은 상기 제1 프리챠지 전압(Vread_P1)보다 높다.

상기 제1 읽기 전압(Vread1)은 상기 제1 비선택 셀(NSC)들에 저장된 데이터에 상관없이 상기 제1 비선택 셀(NSC)들이 턴 온될 수 있도록 하는 전압이다. 이를 위하여, 상기 제1 읽기 전압(Vread1)은 프로그래밍되어 있는 셀의 문턱 전압 분포의 최고 전압보다 높은 전압이어야 한다. 또한, 상기 제1 읽기 전압(Vread1)은 상기 각 메모리 셀들에 데이터가 프로그래밍되는 전압인 프로그래밍 전압보다 낮아야 한다. 구체적으로, 상기 제1 읽기 전압(Vread1)은 상기 프로그래밍되어 있는 셀의 문턱 전압 분포의 최고 전압과 상기 프로그래밍 전압의 중간값 정도에서 결정될 수 있다.

한편, 상기 낸드 플래시 메모리 소자가 멀티 레벨 칩일 경우에도, 상기 제1 읽기 전압(Vread1)은 셀에 프로그래밍을 하였을 때에 가장 높은 문턱 전압보다 더 높게 설정한다.

상기 제2 비선택 셀(ASC1, ASC2)들과 연결된 워드 라인(W/L28, W/L30)에, 상기 제1 읽기 전압(Vread1)보다 낮은 제2 읽기 전압(Vread2)을 인가한다. 여기서, 상기 제2 읽기 전압(Vread2)은 상기 제2 프리챠지 전압(Vread_P2)보다 높다. 또한, 상기 제2 읽기 전압(Vread2)은 상기 선택 셀(SC)의 문턱 전압에 영향을 주는 프린지 필드가 억제될 수 있을 정도의 낮은 전압 레벨을 가져야 한다. 그러나, 상기 제2 읽기 전압(Vread2)은 상기 프로그래밍되어 있는 셀의 문턱 전압 분포의 최고 전압보다 높은 전압이어야 한다. 따라서, 상기 제2 읽기 전압(Vread2)이 인가되면, 상기 제2 비선택 셀(ASC1, ASC2)들이 턴 온된다. 상기 제2 읽기 전압(Vread2)은 상기 제1 읽기 전압(Vread1)레벨의 70 내지 90%의 전압을 갖는 것이 바람직하다.

이와같이, 상기 비선택 셀들의 워드 라인(W/L0~W/L28,W/L30,W/L31)에는 제1 및 제2 읽기 전압(Vread1, Vread2)이 인가되기 이 전에 상기 비선택 셀들의 워드 라인(W/L0~W/L28,W/L30,W/L31)의 전압 레벨을 다소 상승시켜 주기 위한 제1 및 제2 프리챠지 전압(Vread_P1, Vread_P2)이 인가된다. 그러므로, 상기 프리챠지 전압이 인가되지 않은 상태에서 바로 상기 비선택 셀들의 워드 라인에 매우 높은 레벨을 갖는 제1 및 제2 읽기 전압이 인가되는 것에 비해 커플링 노이즈의 발생을 감소시 킬 수 있다.

상기 선택 셀의 스트링에 연결된 스트링 선택 라인(SSL) 및 그라운드 선택 라인(GSL)에, 상기 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)를 턴 온 시키기 위한 전압을 인가한다. 상기 스트링 선택 라인(SSL) 및 그라운드 선택 라인(GST)을 턴 온 시키기 위한 전압은 상기 제1 읽기 전압(Vread1)과 동일한 전압일 수 있다.

상기 선택 셀(SC)을 포함하는 스트링과 연결된 공통 소오스 라인(GSL)과 벌크 기판 부위는 0V가 인가된다.

또한, 상기 선택 셀을 포함하지 않는 스트링의 비트 라인에는 0V가 인가된다.

다음에, 상기 선택 셀을 포함하는 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀의 데이터를 판별한다.

상기 설명한 것과 같이, 비선택 셀의 워드 라인을 프리챠지하는 단계가 선행되고, 이 후에 발전 및 센싱 단계를 통해 선택 셀의 데이터를 읽는 경우에는, 인접하는 비선택 셀의 영향으로 상기 선택 셀의 문턱 전압이 변화되는 등의 문제를 감소시킬 수 있다. 이로 인해, 선택 셀의 데이터를 정확하게 읽어낼 수 있다.

실시예3

도 6은 본 발명의 실시예3에 따른 동작 방법에서, 상기 낸드 플래시 메모리 소자의 각 요소에 인가되는 전압 레벨을 나타내는 타이밍도이다.

이하에서 설명하는 실시예 3의 방법은 비선택 셀의 워드 라인을 프리챠지하는 방법만을 제외하고는 실시예 2와 동일하다.

도 2 및 도 6에 도시된 것을 참조하면, 상기 선택 셀의 비트 라인(B/L0)에 0V를 인가하고, 상기 선택 셀의 워드 라인(W/L29)에는 선택 셀 읽기 전압을 인가한다.

상기 선택 셀의 워드 라인(W/L29)에 인접한 양측에 위치하지 않으면서 상기 선택 셀과 동일 스트링에 위치하는 제1 비선택 셀(NSC)들의 워드 라인(W/L0~W/L27, W/L31)에 프리챠지 전압을 인가한다. 상기 프리챠지 전압(Vread_P)은 이 후의 전개(develop) 및 센싱 단계 시에 상기 제1 비선택 셀들의 워드 라인(W/L0~W/L27, W/L31)에 인가되는 제1 읽기 전압(Vread1)에 비해 낮은 전압을 갖는다. 구체적으로, 상기 프리챠지 전압(Vread_P)은 상기 제1 읽기 전압(Vread_1)의 약 50% 정도의 전압으로써 결정될 수 있다.

상기 선택 셀(SC)과 인접한 양측에 위치하는 제2 비선택 셀(ASC1, ASC2)들의 워드 라인(W/L28, W/L30)에는 0V를 인가한다.

또한, 다른 요소들에는 상기 실시예 2와 동일하게 전압을 인가한다.

상기 프리챠지를 일정 시간동안 수행한 이 후에는 상기 실시예 2와 동일하게 전개 및 센싱 단계를 수행한다.

이와같이, 상기 선택 셀과 인접하지 않는 비선택 셀들에만 프리챠지 전압만을 인가하는 경우에도 상기 선택 셀의 문턱 전압이 상승하는 현상을 감소시킬 수 있다.

실시예4

도 7은 본 발명의 실시예4에 따른 동작 방법에서, 상기 낸드 플래시 메모리 소자의 각 요소에 인가되는 전압 레벨을 나타내는 타이밍도이다.

이하에서 설명하는 실시예 4의 방법은 비선택 셀의 워드 라인을 프리챠지하는 방법만을 제외하고는 실시예 2와 동일하다.

도 2 및 도 7에 도시된 것을 참조하면, 상기 선택 셀의 비트 라인(B/L1)에 0V를 인가하고, 상기 선택 셀의 워드 라인(W/L29)에는 선택 셀 읽을 인가한다.

상기 선택 셀과 인접한 양측에 위치하지 않으면서 상기 선택 셀과 동일 스트링에 위치하는 제1 비선택 셀(NSC)들의 워드 라인(W/L0~W/L27, W/L31)에 0V를 인가한다.

또한, 상기 선택 셀의 워드 라인(W/L29)에 인접한 양측에 위치하는 제2 비선택 셀(ASC1, ASC2)들의 워드 라인(W/L28, W/L30)에는 프리챠지 전압(Vread_P)을 인가한다. 상기 프리챠지 전압(Vread_P)은 이 후의 전개(develop) 및 센싱 단계 시에 상기 제2 비선택 셀들의 워드 라인(W/L28, W/L30)에 인가되는 제2 읽기 전압(Vread2)에 비해 낮은 전압을 갖는다.

이와같이, 상기 선택 셀과 인접하는 비선택 셀에만 프리챠지 전압을 인가하는 경우에도 상기 선택 셀의 문턱 전압이 상승하는 현상을 감소시킬 수 있다.

이하에서는 본 발명의 방법에 의해 읽기 동작을 수행하는 경우와, 종래의 방법에 의해 읽기 동작을 수행하는 경우에 각각 선택 셀에서의 문턱 전압을 비교한 것에 대해 기술하고자 한다.

비교 실험1

낸드 플래시 메모리 소자의 각 워드 라인들에 다음의 전압을 인가하고, 상기 선택된 셀에서의 문턱 전압을 도출하였다.

상기 낸드 플래시 메모리 소자에서, 선택된 셀과 인접하지 않는 비선택 셀의 워드 라인에는 제1 읽기 전압이 인가된다. 또한, 상기 선택된 셀과 인접하는 비선택 셀에는 제2 읽기 전압이 인가된다. 여기서, 본 실험에 사용된 낸드 플래시 메모리 소자는 프로그래밍된 셀의 최대 문턱 전압이 약 4.2V이었다.

먼저, 상기 제1 읽기 전압을 5,5V의 상태로 고정시키고, 상기 제2 읽기 전압을 각각 4.6V, 5.0V 및 5.5V로 변화시켰다. 그리고, 각각의 상태에서 선택 셀의 문턱 전압을 측정하여 도 8에 도시하였다.

도 8에 도시된 것과 같이, 상기 제1 읽기 전압이 고정되어 있는 경우 상기 제2 읽기 전압의 레벨이 낮아질수록 선택된 셀의 문턱 전압이 높은 상태로 유지됨을 알 수 있다. 또한, 상기 제2 읽기 전압의 레벨이 상승되는 경우, 상기 선택된 셀의 문턱 전압이 낮아짐을 알 수 있다. 즉, 상기 선택 셀과 인접하는 비선택 셀의 워드 라인의 전압이 선택된 셀의 문턱 전압에 영향을 끼침을 알 수 있었다.

비교 실험2

비교 실험1에서 사용된 낸드 플래시 메모리 소자에서, 상기 제2 읽기 전압을 4.6V의 낮은 상태로 고정시키고, 상기 제1 읽기 전압을 4.6V, 5.0V 및 5.5V로 변화시켰다. 그리고, 각각의 상기 제1 읽기 전압들이 인가되었을 때의 선택 셀의 문턱 전압을 측정하여 도 9에 도시하였다.

도 9에 도시된 것과 같이, 상기 제2 읽기 전압이 프로그래밍된 셀의 최대 문턱 전압보다 약 0.5V 정도 높은 수준인 4.5V로 낮게 고정시키는 경우, 상기 제1 읽기 전압이 변화하더라도 선택 셀의 문턱 전압이 거의 변화되지 않음을 알 수 있다. 즉, 상기 제2 읽기 전압이 낮은 값을 유지하는 경우에는 읽기 동작 시에 상기 선택 셀의 문턱 전압이 변화됨으로써 발생되는 불량을 방지할 수 있다.

상기 설명한 것과 같이, 선택 셀의 양측에 위치한 셀의 워드 라인에는 상대적으로 낮은 읽기 전압이 인가되도록 함으로써 커플링 노이즈에 의해 상기 선택 셀의 문턱 전압이 높아지는 현상을 감소시킬 수 있다. 따라서, 상기 선택 셀의 문턱 전압이 높아짐으로써 데이터가 바뀌거나 또는 읽기 불량이 발생되는 것을 방지할 수 있다. 이로인해, 비휘발성 메모리 소자의 동작 특성을 향상시킬 수 있다.

특히, 본 발명의 동작 방법은 저장 노드의 물질이 폴리실리콘, 실리콘 질화물, 나노 크리스탈 또는 금속인 것들에 모두 적용할 수 있다.

도 2는 본 발명의 실시예1에 따라 선택된 셀의 데이터를 읽는 방법을 설명하기 위한 낸드 플래시 메모리 소자의 회로도이다.

도 3은 본 발명의 실시예1에 따른 읽기 동작 방법에서, 상기 낸드 플래시 메모리 소자의 각 요소에 인가되는 전압 레벨을 나타내는 타이밍도이다.

도 4는 본 발명의 실시예1에 따른 읽기 동작 방법을 설명하기 위한 낸드 플래시 메모리 소자의 단면도이다.

도 7은 본 발명의 실시예4에 따른 동작 방법에서, 상기 낸드 플래시 메모리 소자의 각 요소에 인가되는 전압 레벨의 타이밍도이다.

도 8은 제1 읽기 전압이 고정된 상태에서 제2 읽기 전압에 따른 문턱 전압 차이를 나타내는 그래프이다.

도 9는 제2 읽기 전압이 낮은 값으로 고정된 상태에서 제1 읽기 전압에 따른 문턱 전압 차이를 나타내는 그래프이다.

Claims

낸드 플래시 메모리 소자에 있어서,

상기 낸드 플래시 메모리 소자에서 선택 셀의 비트 라인에 읽기용 비트 라인 전압을 인가하는 단계;

상기 선택 셀의 워드 라인에 선택 셀 읽기 전압을 인가하는 단계;

상기 선택 셀과 인접한 양측에 위치하지 않으면서 상기 선택 셀과 동일 스트링에 위치하는 제1 비선택 셀들의 워드 라인에 제1 읽기 전압을 인가하는 단계;

상기 선택 셀과 인접한 양측에 위치하는 제2 비선택 셀들의 워드 라인에, 상기 선택 셀의 문턱 전압에 영향을 주는 프린지 필드가 억제되도록 하는 전압 레벨로써 상기 제1 읽기 전압보다 낮은 제2 읽기 전압을 인가하는 단계;

상기 선택 셀의 스트링에 연결된 스트링 선택 라인 및 그라운드 선택 라인들에, 상기 스트링 선택 트랜지스터 및 그라운드 선택 트랜지스터을 턴 온 시키기 위한 전압을 인가하는 단계; 및

상기 선택 셀을 포함하는 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀의 데이터를 판별하는 단계를 포함하는 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
제1항에 있어서, 상기 제1 및 제2 읽기 전압은 상기 낸드 플래시 메모리 소자에서 프로그래밍되어있는 셀의 문턱 전압 분포의 최고 문턱 전압 레벨보다 높은 전압인 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
삭제
제1항에 있어서, 상기 제2 읽기 전압은 상기 제1 읽기 전압 레벨의 70 내지 90% 정도의 전압인 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
삭제
제1항에 있어서, 상기 선택 셀을 포함하지 않는 스트링의 비트 라인에는 0V가 인가되는 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
제1항에 있어서, 상기 스트링 선택 트랜지스터 및 그라운드 선택 트랜지스터를 턴 온 시키기 위한 전압은 상기 제1 읽기 전압과 동일한 전압인 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
낸드 플래시 메모리 소자에 있어서,

상기 낸드 플래시 메모리 소자의 선택 스트링에서 적어도 하나의 비선택 셀의 워드 라인들을 프리챠지시키기 위하여, 적어도 하나의 비선택 셀들의 워드 라인에 프리챠지 전압을 인가하는 단계;

상기 선택 셀의 워드 라인에 선택 셀 읽기 전압을 인가하는 단계;

적어도 하나의 비선택 셀들이 프리챠지된 상태에서 선택 셀의 비트 라인에 읽기용 비트 라인 전압을 인가하는 단계;

적어도 하나의 비선택 셀들이 프리챠지된 상태에서 상기 선택 셀의 스트링에 연결된 스트링 선택 라인 및 그라운드 선택 라인에, 상기 스트링 선택 트랜지스터 및 그라운드 선택 트랜지스터를 턴 온 시키기 위한 전압을 인가하는 단계;

적어도 하나의 프리챠지된 비선택 셀들 중에서 선택 셀과 인접한 양측에 위치하지 않는 제1 비선택 셀들의 워드 라인에 상기 프리챠지 전압보다 높은 제1 읽기 전압을 인가하는 단계;

적어도 하나의 프리챠지된 비선택 셀들 중에서 선택 셀과 인접한 양측에 위치하는 제2 비선택 셀들의 워드 라인에 상기 프리챠지 전압보다 높으면서 상기 제1 읽기 전압보다 낮은 제2 읽기 전압을 인가하는 단계; 및

상기 선택 셀을 포함하는 스트링을 통해 출력되는 전기적 신호를 기준 신호와 비교하여 상기 선택 셀의 데이터를 판별하는 단계를 포함하는 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
제8항에 있어서, 상기 프리챠지 전압을 인가하는 단계에서, 상기 선택 스트링의 제1 및 제2 비선택 셀의 워드 라인 모두에 프리챠지 전압을 인가하는 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
제8항에 있어서, 상기 프리챠지 전압을 인가하는 단계에서, 상기 제1 비선택 셀들의 워드 라인에만 선택적으로 프리챠지 전압을 인가하는 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
제8항에 있어서, 상기 프리챠지 전압을 인가하는 단계에서, 상기 재2 비선택 셀들의 워드 라인에만 선택적으로 프리챠지 전압을 인가하는 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
제8항에 있어서, 상기 프리챠지 전압은 상기 제2 읽기 전압의 30 내지 80%의 전압인 것을 특징으로 하는 낸드 플래시 메모리 소자의 읽기 방법.
삭제
삭제
삭제
삭제