CN101471135B - 闪存器件及其操作方法 - Google Patents

Abstract

一种闪存器件，包括多个存储单元块、控制单元、编程速度计算单元、电压发生器以及块选择单元。每个存储单元块包括串，所述串具有漏极选择晶体管、多个存储单元、新单元以及源极选择晶体管。控制单元响应于地址信号而产生块选择信号，并且响应于命令信号而产生操作控制信号。编程速度计算单元基于在对新单元的编程操作之后检测到的阈值电压，来确定初始编程电压的电平。电压发生器根据操作控制信号来产生操作电压，所述操作电压包括具有电平的初始编程电压。块选择单元将操作电压传送到对应于块选择信号的存储单元块。

Description

闪存器件及其操作方法

相关申请的交叉引用

本申请要求2007年12月24日提交的韩国专利申请No.10-2007-0136299的优先权，其全部内容通过引用结合于本申请中。

技术领域

本发明涉及闪存器件及其操作方法，更具体地，涉及与用于在存储单元中存储数据的编程操作相关的闪存器件及其操作方法。

背景技术

闪存器件是一种有代表性的在断电时可以保留数据的非易失性存储器件。根据存储单元阵列的结构，闪存器件可以分为NOR型闪存器件和NAND型闪存器件。在NAND型闪存器件中，存储单元阵列被分为多个存储单元块，每个存储单元块包括多个串。每个串包括漏极选择晶体管、多个存储单元以及源极选择晶体管，它们通过结区(源或漏)串联连接。漏极选择晶体管的漏极连接到位线，而源极选择晶体管的源极连接到公共源极线。属于不同串的漏极选择晶体管的栅极被连接成为漏极选择线，存储单元的控制栅极被连接成为字线，并且源极选择晶体管的栅极被连接成为源极选择线。也就是说，包括在不同串中的存储单元共享一个字线，其被定义为页单元。

近年来，在NAND型闪存器件中，已经开发了用于在一个存储单元中存储2位或更多数据的多级单元(MLC)器件。在一个存储单元中存储1位(0或1)数据的情况下，当阈值电压高于0V时，在存储单元中存储0数据，而当阈值电压低于0V时，在存储单元中存储1数据。然而，在一个存储单元中存储由2位表示的四个数据(例如，11，10，00以及01)的情况下，三个数据(例如，10，00以及01)被分类成高于0V的阈值电压。也就是说，由于必须在有限范围内由高于0V的阈值电压来表示三个数据，所以必须对用于分类各个数据的阈值电压进行清楚地分类。为此，必须在窄的范围内分布各个阈值电压，并且阈值电压的距离必须宽。如果各个阈值电压的分布宽或者阈值电压的距离窄，则在读操作过程中可能发生故障。

这样，为了存储2位数据，必须通过检查编程特性比如存储单元的编程速度来准确控制编程操作。

发明内容

本发明涉及一种闪存器件及其操作方法，其中首先感测存储单元的编程特性，比如存储单元的编程速度，然后基于感测结果来设置用于对存储单元编程的偏压的电平，从而使经编程的存储单元的阈值电压分布变窄。

根据本发明一个方面的一种闪存器件，包括：多个存储单元块、控制单元、编程速度计算单元、电压发生器以及块选择单元。存储单元块包括串，所述串具有漏极选择晶体管、多个存储单元、新单元(novel cell)以及源极选择晶体管。所述控制单元响应于地址信号而产生块选择信号，并且响应于命令信号而产生操作控制信号。编程速度计算单元基于在对新单元的编程操作之后检测到的阈值电压，确定初始编程电压的电平，所述初始编程电压首先在ISPP(Incremental Step Pulse Program，增量步进脉冲编程)方法的编程操作中被施加。所述电压发生器根据操作控制信号而产生操作电压，所述操作电压包括具有电平的所述初始编程电压。块选择单元将所述操作电压传送到对应块选择信号的存储单元块。

所述新单元可以连接在存储单元和源极选择晶体管之间，在存储单元和漏极选择晶体管之间，或者在存储单元之间。

所述编程速度计算单元可以确定对应于所述新单元的阈值电压的平均值的电压作为初始编程电压；对应于所述新单元的阈值电压分布的70％到80％的电压作为初始编程电压；或者对应于所述新单元的阈值电压分布的20％到30％的电压作为初始编程电压。

根据本发明另一方面的一种操作闪存器件的方法，包括：提供包括串的存储单元块，每个串包括漏极选择晶体管、多个存储单元、新单元以及源极选择晶体管；执行对所述新单元的编程操作；基于所述新单元的阈值电压分布，确定初始编程电压的电平，所述初始编程电压在ISPP方法的编程操作中首先被施加；以及通过采用所述初始编程电压，根据ISPP方法执行对所述存储单元的编程操作。

可以根据所述ISPP方法执行对所述新单元的编程操作，同时增大编程电压。

可以确定所述初始编程电压的电平为所述新单元的阈值电压的平均值、对应于所述新单元的阈值电压分布的70％到80％的电压或者对应于所述新单元的阈值电压分布的20％到30％的电压。

在执行对所述存储单元的编程操作之前，还可以执行对所述新单元的擦除操作。可以逐存储单元块地执行对所述新单元的擦除操作。当执行对所述新单元的擦除操作时，可与所述存储单元连接的字线被设置成浮动状态。

对所述存储单元的编程操作可以包括LSB(最低有效位)编程操作和MSB(最高有效位)编程操作，以便存储2位数据。

附图说明

图1是图示根据本发明实施例的闪存器件的电路图；

图2是图示根据本发明实施例的操作闪存器件的方法的流程图；

图3是图示根据本发明实施例的测量编程速度的方法的曲线图。

具体实施方式

以下将参照附图描述根据本发明的具体实施例。然而，本发明不局限于所公开的实施例，而是可以以各种方式实施。提供这些实施例以完成本发明的公开，并且使得本领域的普通技术人员理解本发明。本发明由权利要求书的范围限定。

图1是图示根据本发明实施例的闪存器件的电路图。

参照图1，闪存器件包括存储单元阵列110、页缓存器120、电压发生器130、块选择单元140以及控制单元150。

存储单元阵列110包括多个存储单元块(为了便于描述，仅示出一个存储单元块)。存储单元块包括多个串ST1到STk。每个串ST1包括漏极选择晶体管DST、存储单元CA0到CAn、源极选择晶体管SST以及新单元NC1，所有这些串联连接。新单元NC1可以连接在源极选择晶体管SST和存储单元CA0之间，在漏极选择晶体管DST和存储单元CAn之间，或者在存储单元之间。新单元NC1优选地连接在源极选择晶体管SST和存储单元CA0之间。

漏极选择晶体管DST的漏极连接到位线BL1，而源极选择晶体管SST的源极连接到公共源极线CSL。包括在不同串中的漏极选择晶体管DST的栅极被连接成为漏极选择线DSL，存储单元(例如，CA0到CK0)的控制栅极被连接成为字线WL0，并且源极选择晶体管SST的栅极被连接成为源极选择线SSL。也就是说，包括在不同串中的存储单元CA0到CK0共享一个字线WL0，其被定义为页单元。新单元NC1具有与存储单元相同的结构。新单元NC1到NCk的控制栅极被连接成为新字线NWL。控制单元150响应于命令信号COM而生成用于编程操作、擦除操作以及读操作的操作控制信号。控制单元150还响应于地址信号ADD而输出用于选择多个存储单元块之一的块选择信号BSELi。

具体而言，在本发明中，控制单元150还包括用于检测存储单元的编程速度的编程速度计算单元151。稍后描述编程速度计算单元151的功能和操作。

电压发生器130根据从控制单元150输出的控制信号，输出不同电平的用于编程操作、擦除操作以及读操作的电压。

提供和存储单元阵列110的存储单元块一样多的块选择单元140(为了便于描述，仅示出一个块选择单元)。块选择单元140包括连接到漏极选择线DSL、字线WL0到WLn、新字线NWL以及源极选择线SSL的每一个的开关元件。响应于块选择信号BSELi而操作开关元件。与所选择的存储单元块对应的块选择单元140的开关元件响应于块选择信号BSELi而导通，并且将从电压发生器130产生的操作电压传送到漏极选择线DSL、字线WL0到WLn、新字线NWL以及源极选择线SSL。

页缓冲器120连接到位线BL1，并且在控制单元150的控制下执行在存储单元中存储数据的操作(例如，位线预充电)或读取存储在存储单元中的数据的操作(例如，位线电压感测)。

本发明的闪存器件被配置成在编程操作过程中测量存储单元的编程速度，并且基于测量结果来控制编程操作所需要的操作电压的电平。例如，本发明的闪存器件对新单元NC1到NCk执行编程操作，检测新单元NC1到NCk的阈值电压的变化宽度，并且基于结果值来确定存储单元的编程速度(例如，阈值电压的变化宽度)。根据确定的编程速度，设置被施加用以对存储单元进行编程的操作电压的初始电平(例如，施加到字线的编程电压)。这在以下被更详细地描述。

图2是图示根据本发明实施例的操作闪存器件的方法的流程图。图3是图示根据本发明实施例的测量编程速度的方法的曲线图。

参照图1和2，在执行编程操作之前，在步骤S210执行对所选择的存储单元块的擦除操作。存储单元CA0到CAn和CK0到CKn以及新单元NC1到NCk的阈值电压通过擦除操作而变得低于0V。在执行擦除操作后，可以执行软编程操作，使得阈值电压的分布变窄，同时低于0V的单元的阈值电压接近0V。一般来说，逐页地执行编程操作，但是通过向所有字线WL0到WLn和新字线NWL施加软编程电压来执行软编程操作，以便同时对所有单元进行编程。软编程电压低于在典型的编程操作中施加的编程电压(例如，1V到10V)。如果通过施加软编程电压来执行软编程操作，则阈值电压远低于0V的存储单元的阈值电压大大增加，而阈值电压略微低于0V的存储单元的阈值电压略微增大。因此，单元的阈值电压的分布变窄，同时单元的阈值电压接近0V。

在步骤S220中，对新单元NC1到NCk执行编程操作。优选的，在与对一般存储单元的编程操作相同的条件下执行对新单元NC1到NCk的编程操作。执行对新单元NC1到NCk的编程操作，不是要在新单元NC1到NCk中存储数据，而是要测量新单元NC1到NCk的编程速度，使得所有的新单元NC1到NCk被编程。因此，当执行了对新单元NC1到NCk的编程操作时，对所有的位线BL1到BLk施加来自页缓冲器120的地电压。电压发生器130通过块选择单元140向字线WL0到WLn施加通过电压从而激活存储单元CA0到CAn以及CK0到CKn，向漏极选择线DSL施加电源电压，并且向源极选择线SSL施加地电压。在这种状态下，如果对新字线NWL施加编程电压，则新单元NC1到NCk的阈值电压增大。施加到新字线NWL的编程电压可以设置在9V到35V的范围内。

在对新单元NC1到NCk执行编程操作之后，在步骤S230中测量新单元NC1到NCk的编程速度。例如，新单元NC1到NCk的编程速度可以被测量为新单元NC1到NCk的阈值电压的宽度变化(例如，增加的宽度)。这将在下面被更详细地描述。

参照图1和3，新单元NC1到NCk的阈值电压通过编程操作而增大到高于0V。换句话说，通过施加高编程电压达到新单元NC1到NCk的阈值电压变得高于0V程度来执行对新单元NC1到NCk的编程操作。其后，为了测量新单元NC1到NCk的阈值电压的分布，进行检测操作。可以以与读操作相同的方式来执行检测操作，并且利用多个比较电压VN01到VN0n来执行检测操作。这在下面被更详细地描述。

随着比较电压VN01到VN0n的数目增大，可以更准确地检测新单元NC1到NCk的阈值电压的分布。然而，由于当比较电压的数目大时执行检测操作所花费的时间增加，因此可以考虑检测操作的准确性和时间二者来设置比较电压VN01到VN0的适当数目。在检测操作过程中，位线BL0到BLk被预充电到特定电平(例如，Vcc)，而线DSL、WL0到WL0以及SSL每个被施加以用于导通晶体管DST和SST以及存储单元CA0到CAn和CK0到CKn的电压。此外，新字线NWL被施加以第一比较电压VN01。具有高于第一比较电压VN01的阈值电压的新单元截止，而具有低于第一比较电压VN01的阈值电压的新单元导通。如果新单元导通，则预充电到位线的电压通过公共源极线CSL被放电。页缓冲器120检测到位线BL1到BLk的电压变化，并且将结果检测值传送到控制单元150。从页缓冲器120接收的结果检测值被存储于包括在控制单元150中的临时存储装置(例如，寄存器)中。例如，具有高于比较电压的阈值电压的新单元的数目可以作为结果检测值被存储。当以这种方式改变比较电压达到比较电压VN0n时，检测到新单元NC1到NCk的阈值电压的电平，并且结果值被存储在控制单元150的临时存储装置中。

在检测操作结束之后，控制单元150的编程速度计算单元151基于对应于结果检测值的新单元NC1到NCk的阈值电压分布来检测存储单元的编程速度，并且确定当对存储单元进行编程时首先施加的编程电压的电平。例如，根据结果检测值，新单元NC1到NCk的平均阈值电压可以被定义为最初施加的编程电压(在下文中，称为“初始编程电压”)。例如，对应于新单元NC1到NCk的阈值电压分布的70％到80％的阈值电压可以被定义为初始编程电压，并且对应于新单元NC1到NCk的阈值电压分布的20％到30％的阈值电压可以被定义为初始编程电压。

以上已经描述了所述编程方法是单脉冲编程方法，当执行对新单元NC1到NCk的编程操作时，只施加一次编程电压。然而，可以利用ISPP(增量步进脉冲编程)方法执行所述编程方法。例如，在在9V到35V的范围内以0.1V到3V的增量增大编程电压的情况下通过以预定数目向新字线NWL施加编程电压来对新单元NC1到NCk进行编程之后，可以检测到新单元NC1到NCk的阈值电压分布。在利用如上所述的ISPP方法对新单元NC1到NCk进行编程的情况下，新单元NC1到NCk的编程操作条件可以设置成与利用ISPP方法编程存储单元时相同的电压条件。

在通过采用新单元NC1到NCk对编程速度的检测操作确定了编程操作的初始编程电压之后，执行对存储单元的编程操作。阈值电压已经由于编程操作而高于0V的新单元NC1到NCk可能影响对存储单元CA0到CAn的编程操作。为此，可优选的是在步骤S240中，在对存储单元的编程操作之前执行对新单元NC1到NCk的擦除操作。通常逐块地执行擦除操作，因此，也可以逐块地执行对新单元NC1到NCk的擦除操作。如果再次执行擦除操作，则由于存储单元CA0到CAn和CK0到CKn处于擦除状态，因此可以进一步降低存储单元CA0到CAn和CK0到CKn的阈值电压。因此，可优选的是当执行对新单元NC1到NCk的擦除操作时，字线WL0到WLn保持浮动状态。通过这样做，当向存储单元CA0到CAn和CK0到CKn的体(例如，P阱)施加擦除电压时，由于电容耦合现象，字线WL0到WLn的电压也增大，因此几乎不会产生对存储单元CA0到CAn和CK0到CKn的擦除操作。

在执行对新单元NC1到NCk的擦除操作之后，在步骤S250中执行对存储单元的编程操作。也可利用ISPP方法来执行对存储单元CA0到CAn和CK0到CKn的编程操作。在本发明中，当根据ISPP方法对存储单元进行编程时，首先施加由控制单元150的编程速度计算单元151确定的初始编程电压。此外，可通过执行LSB编程操作和MSB编程操作将2位数据存储在一个存储单元中。具体地，这参考一个例子在以下进行描述，在该例子中，图1中的第一串ST1的存储单元CA0是要被编程的单元，而第二串ST2的存储单元CK0是禁止编程的单元。

在ISPP方法的编程操作中，确定首先要施加的初始编程电压。在擦除新单元NC1到NCk之后，根据ISPP方法执行对共享第一字线WL0的存储单元CA0到CK0的编程操作。对连接到包括要被编程的存储单元CA0的第一串ST1的第一位线BL1施加地电压，并且对连接到包括禁止编程的单元CK0的第二串STk的第二位线BLk施加禁止编程电压Vcc。施加禁止编程电压Vcc是为了通过在后序操作中，在第二串STk内的沟道区域中产生沟道升压来增大沟道电压。这稍后被更详细地描述。

之后，对漏极选择线DSL施加电源电压，并且对源极选择线SSL施加地电压。对其余的字线WL1到WLn施加存储单元导通程度的通过电压。如果施加了通过电压，由于电容耦合现象，在第二串STk内产生沟道区域的电压上升的沟道升压现象。因此，沟道区域的电压在第二串STk内增大，并且第二串STk内的漏极选择晶体管DST通过栅极和源极或漏极之间的电势而截止。在第一串ST1中，由于对第一位线BL1施加了地电压，因此漏极选择晶体管DST保持导通，但是沟道区域的电压未增大。

在这种状态下，由控制单元150的编程速度计算单元151确定的初始编程电压被施加到第一字线WL0。由于初始编程电压，第一串ST1的存储单元CA0通过字线WL0和沟道区域之间的高电势被编程。换句话说，电子通过FN隧穿被注入到存储单元CA0的浮动栅极，因此阈值电压增大。因为沟道区域的电压由于沟道升压而增大，因此第二串STk的禁止编程单元CK0未被编程，并且字线WL0和沟道区域之间的电势因此是低的。

在通过施加初始编程电压来执行第一编程操作之后，执行第一验证操作，所述第一验证操作用于验证存储单元CA0的阈值电压是否已经增大到目标电压。如果验证存储单元CA0的阈值电压没有增大到目标电压，则初始编程电压的电平增大，然后执行第二编程操作。然后执行第二验证操作以检测存储单元CA0的阈值电压电平。可优选的是，编程电压增大到35V的最大值并且在0.1V到3V范围内确定增量宽度。如果存储单元CA0的阈值电压增大到目标电压，则ISPP方法的编程操作完成。

在一个存储单元中存储2位数据的情况下，上述ISPP方法的编程操作变成LSB编程操作。随后执行MSB编程操作。也可以根据ISPP方法执行MSB编程操作。可以施加由控制单元150的编程速度计算单元151确定的初始编程电压作为MSB编程操作的起始电压。

以与上述方式相同的方式执行对共享其余字线的存储单元的编程操作。

如上所述，根据本发明，在执行对存储单元的编程操作之前，检查存储单元的编程特性，然后响应于所检查的编程特性来执行编程操作。因此，可以使存储单元的阈值电压分布变窄。

此外，在编程操作时所施加的偏压的电平受到控制。因此，可以防止由于偏压的突然改变而产生的编程特性的下降，并且可以防止整个编程操作时间的增大。

本发明不局限于所公开的实施例，而是可以以各种方式实施。提供这些实施例以完成本发明的公开并且使得本领域的普通技术人员理解本发明。本发明由权利要求书的范围来限定。

Claims (20)

1. 一种闪存器件，包括：

多个包括串的存储单元块，每个串包括漏极选择晶体管、多个存储单元、新单元以及源极选择晶体管；

控制单元，用于响应于地址信号而产生块选择信号，并且用于响应于命令信号而产生操作控制信号；

编程速度计算单元，用于基于在对所述新单元的编程操作之后检测到的阈值电压来确定初始编程电压的电平，其中在增量步进脉冲编程方法的编程操作中施加所述初始编程电压；

电压发生器，用于根据所述操作控制信号来产生包括所述初始编程电压的操作电压，其中所述初始编程电压的电平由所述编程速度计算单元确定；以及

块选择单元，其将所述操作电压传送到对应于所述块选择信号的存储单元块。

2. 根据权利要求1所述的闪存器件，其中，所述新单元连接在所述存储单元和所述源极选择晶体管之间。

3. 根据权利要求1所述的闪存器件，其中，所述新单元连接在所述存储单元和所述漏极选择晶体管之间。

4. 根据权利要求1所述的闪存器件，其中，所述新单元连接在所述存储单元之间。

5. 根据权利要求1所述的闪存器件，其中，所述编程速度计算单元确定所述初始编程电压，其中所述确定的初始编程电压对应于所述新单元的阈值电压的平均值。

6. 根据权利要求1所述的闪存器件，其中，所述编程速度计算单元确定所述初始编程电压，其中所述确定的初始编程电压对应于所述新单元的阈值电压分布的70％到80％。

7. 根据权利要求1所述的闪存器件，其中，所述编程速度计算单元确定所述初始编程电压，其中所述确定的初始编程电压对应于所述新单元的阈值电压分布的20％到30％。

8. 一种操作闪存器件的方法，所述方法包括：

提供包括串的存储单元块，其中每个串包括漏极选择晶体管、多个存储单元、新单元以及源极选择晶体管；

对所述新单元执行编程操作；

基于所述新单元的阈值电压分布来确定初始编程电压的电平，其中在增量步进脉冲编程方法的编程操作中施加所述初始编程电压；以及

通过采用所述初始编程电压，根据所述增量步进脉冲编程方法来执行对所述存储单元的编程操作。

9. 根据权利要求8所述的方法，其中，根据所述增量步进脉冲编程方法来执行对所述新单元的编程操作，同时增大编程电压。

10. 根据权利要求8所述的方法，其中，所述初始编程电压的电平被确定为所述新单元的阈值电压的平均值。

11. 根据权利要求8所述的方法，其中，所述初始编程电压的电平被确定为对应于所述新单元的阈值电压分布的70％到80％的电压。

12. 根据权利要求8所述的方法，其中，所述初始编程电压的电平被确定为对应于所述新单元的所述阈值电压分布的20％到30％的电压。

13. 根据权利要求8所述的方法，还包括在执行对所述存储单元的编程操作之前，对所述新单元执行擦除操作。

14. 根据权利要求13所述的方法，其中，逐存储单元块地执行对所述新单元的擦除操作。

15. 根据权利要求14所述的方法，其中，当执行对所述新单元的擦除操作时，与所述存储单元连接的字线被设置成浮动状态。

16. 根据权利要求8所述的方法，其中，对所述存储单元的编程操作包括最低有效位编程操作和最高有效位编程操作，以便存储2位数据。

17. 一种操作闪存器件的方法，所述方法包括：

提供包括串的存储单元块，其中每个串包括漏极选择晶体管、多个存储单元、新单元以及源极选择晶体管；

对所述新单元执行编程操作；

确定所述新单元的编程速度；

基于所述确定的所述新单元的编程速度，来确定所述存储单元的编程速度；

基于所述确定的所述存储单元的编程速度，来设置所述存储单元的初始编程电压；以及

采用所述初始编程电压来执行对所述存储单元的编程操作。

18. 根据权利要求17所述的方法，其中，确定所述新单元的编程速度包括检测所述新单元的阈值电压分布的变化。

19. 根据权利要求17所述的方法，其中，根据增量步进脉冲编程方法对所述新单元执行所述编程操作，同时增大编程电压。

20. 根据权利要求17所述的方法，其中，执行对所述存储单元的编程操作包括利用增量步进脉冲编程方法将所述初始编程电压施加到所述存储单元。

Images