KR100799018B1 - 불휘발성 메모리 소자 및 자기 보상 방법 - Google Patents

불휘발성 메모리 소자 및 자기 보상 방법 Download PDF

Info

Publication number
KR100799018B1
KR100799018B1 KR1020060134812A KR20060134812A KR100799018B1 KR 100799018 B1 KR100799018 B1 KR 100799018B1 KR 1020060134812 A KR1020060134812 A KR 1020060134812A KR 20060134812 A KR20060134812 A KR 20060134812A KR 100799018 B1 KR100799018 B1 KR 100799018B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
memory cell
cell
memory
memory cells
Prior art date
Application number
KR1020060134812A
Other languages
English (en)
Inventor
김기석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134812A priority Critical patent/KR100799018B1/ko
Priority to US11/769,313 priority patent/US7542344B2/en
Priority to TW096124242A priority patent/TWI344649B/zh
Priority to JP2007189077A priority patent/JP2008165955A/ja
Priority to CN2007101455894A priority patent/CN101211659B/zh
Application granted granted Critical
Publication of KR100799018B1 publication Critical patent/KR100799018B1/ko
Priority to JP2012252974A priority patent/JP2013033591A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자에 관한 것으로, 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하고, 각각의 블록에 대한 기준 셀들을 포함하는 메모리셀 어레이; 입력 어드레스에 따라 상기 메모리 셀 어레이들 중 동작을 위한 메모리 셀을 선택하는 X 디코더와 Y 디코더; 상기 X 디코더와 Y 디코더에 의해 선택된 메모리 셀에 데이터를 프로그램하거나, 프로그램된 데이터를 독출 하는 페이지 버퍼들; 및 상기 기준 셀의 문턱전압 변경에 따라, 메모리 셀들의 문턱전압 변경을 계산하고, 메모리 셀의 변경된 문턱전압을 보상하도록 상기 메모리 셀 어레이와, X 디코더와, Y 디코더 및 페이지 버퍼들을 제어하는 컨트롤러를 포함한다.
셀 전압, 보상, 기준 셀

Description

불휘발성 메모리 소자 및 자기 보상 방법{Non-Volatile Memory device and method of self compensation the same}
도 1은 멀티 레벨 셀의 문턱전압 변경을 나타낸 셀 분포도이다.
도 2는 본 발명의 제 1 실시 예에 따른 낸드 플래시 메모리의 구조를 나타낸 블록도이다.
도 3a는 낸드 플래시 메모리의 동작 사이클에 따라 변경되는 셀 전압을 나타낸 그래프이다.
도 3b는 멀티 레벨 셀의 각 셀 상태에서 동작 사이클링에 따른 셀 전압 변경을 나타내는 그래프이다.
도 4는 본 발명에서 셀 전압 보상을 위한 제 1 실시 예를 수행하는 경우 셀 분포도이다.
도 5는 본 발명에서 셀 전압 보상을 위한 제 2 실시 예를 수행하는 경우 셀 분포도이다.
도 6a는 본 발명의 제 1 실시 예에 따른 셀 전압의 변경을 검출하고 제 1 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 6b는 본 발명의 제 1 실시 예에 따른 셀 전압의 변경을 검출하고 제 2 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 7a는 본 발명의 제 2 실시 예에 따른 셀 전압의 변경을 검출하고 제 1 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 7b는 본 발명의 제 2 실시 예에 따른 셀 전압의 변경을 검출하고 제 2 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
200 : 낸드 플래시 메모리 210 : 메모리 셀 어레이
211 : 기준셀부 220 : 페이지 버퍼부
230 : X 디코더 240 : Y 디코더
250 : 제어부
본 발명은 불휘발성 메모리 소자의 자기 보상 방법에 관한 것으로, 특히 동작의 반복으로 인해 소자의 특성이 변화하는 경우 이를 보상하여 정상 동작을 할 수 있도록 하는 불휘발성 메모리 소자 및 자기 보상 방법에 관한 것이다.
불휘발성 메모리인 플래시 메모리는 일반적으로 NAND 플래시 메모리와, NOR 플래시 메모리로 구분된다. NOR 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트 라인과 워드 라인에 연결되는 구조를 가지므로 랜덤 액세스 시간 특성이 우수한 반면에, NAND 플래시 메모리는 복수 개의 메모리 셀들이 직렬로 연결되어 셀 스트링 당 한 개의 컨택만을 필요로 하므로 집적도면에서 우수한 특성을 갖는다. 따 라서 고집적 플래시 메모리에는 주로 NAND 구조가 사용되고 있다.
잘 알려진 NAND 플래시 메모리 장치는 메모리 셀 어레이, 행 디코더, 페이지 버퍼를 포함한다. 상기 메모리 셀 어레이는 행들을 따라 신장된 복수개의 워드 라인들과 열들을 따라 신장된 복수개의 비트라인들과 상기 비트라인들에 각각 대응되는 복수개의 셀 스트링들로 이루어진다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
상기한 낸드 플래시 메모리는 장기간 동작을 함에 따라 특성이 변화하여 에러가 발생할 수 있다.
도 1은 멀티 레벨 셀의 문턱전압 변경을 나타낸 셀 분포도이다.
도 1을 참조하면, 2 비트의 데이터를 저장할 수 있는 MLC 메모리 장치는 4 개의 셀 상태를 가질 수 있으며, 각각 [11], [10], [00] 및 [01]의 데이터를 나타낸다. 각각의 셀들은 프로그램 전압에 따라 분포되는데 [11] 상태의 셀은 프로그램되지 않은 셀이며, [10] 상태의 셀은 제 1 프로그램전압(PV1)이상의 문턱전압을 갖도록 프로그램된 셀이다.
또한 [00] 상태의 셀은 제 2 프로그램 전압(PV2)이상의 문턱전압을 갖고, [01] 상태의 셀은 제 3 프로그램 전압(PV3) 이상의 문턱전압을 갖도록 셀 분포가 나타난다.
또한 각각의 셀들을 독출하기 위해서는 제 1 내지 제 3 독출전압(R1 내지 R3)을 인가하여 셀 상태를 판단함으로써 프로그램된 데이터를 확인한다.
한편 낸드 플래시 메모리는 보존(Retention) 특성을 확보하기 위해 동작 전압을 설정해야 한다. 즉 오랜 기간 메모리 장치가 동작하고, 데이터를 보존하는 동안 셀들이 문턱전압이 변경될 수 있는데 이러한 특성을 적용하여 처음부터 셀의 전압을 설정하여 프로그램하고, 독출 함으로써 에러를 줄이는 방법을 개발한다.
MLC 메모리 장치의 프로그램과 소거 동작이 반복되면, 메모리 셀의 플로팅 게이트와 기판 사이의 산화막사이에 전자가 갇혀 트랩 차지(Trap charge)가 증가하게 된다. 이러한 트랩 차지는 시간과 온도가 증가함에 따라 다시 디트렙(Detrap)되어 프로그램된 셀의 문턱전압을 감소시킨다. 따라서 이러한 문턱전압의 감소를 고려하여 프로그램 전압을 독출전압보다 높게 설정한다(도1을 참조하여도 프로그램 전압이 독출 전압보다 높게 설정되어 있다).
그러나 문턱전압의 감소폭이 커지면 독출전압보다 낮게 문턱전압이 감소되어 문제가 발생할 수 있다. 이러한 문제로 발생되는 불량현상을 보존 페일(Retention Fail)이라 한다. 따라서 보존 페일을 방지하기 위해서는 그 만큼의 문턱전압을 더 높이 올려야 하고, 이는 선택되지 않는 셀들을 턴 온 시키기 위한 패스 바이어스(Pass Bias)의 증가를 필요로 한다.
상기한 패스 바이어스의 증가는 선택되지 않은 셀들 중 소거된 셀의 문턱전압을 증가시키는 현상을 유발하여 선택되지 않은 셀의 문턱전압이 비정상적으로 증 가하는 현상이 발생한다. 이러한 현상은 이후의 독출동작이 있을 경우 페일을 발생시키는데, 이를 독출 디스터브(Read Disturb)에 의한 독출 디스터브 페일(Read Disturb Fail)이라 한다.
상기의 보전 페일과 독출 디스터브 페일을 일으키는 문턱전압의 변동이 도 1의 점선으로 표시된 상태의 변동에 따르는 것이다.
따라서 본 발명이 이루고자 하는 기술적 과제는 비휘발성 메모리 소자의 특성에 따라 발생되는 셀 문턱전압 변경에 의한 페일을 방지하기 위해 셀 문턱전압을 보상하는 불휘발성 메모리 소자 및 자기 보상 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 불휘발성 메모리 소자는,
다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하고, 각각의 블록에 대한 기준 셀들을 포함하는 메모리셀 어레이; 입력 어드레스에 따라 상기 메모리 셀 어레이들 중 동작을 위한 메모리 셀을 선택하는 X 디코더와 Y 디코더; 상기 X 디코더와 Y 디코더에 의해 선택된 메모리 셀에 데이터를 프로그램하거나, 프로그램된 데이터를 독출 하는 페이지 버퍼들; 및 상기 기준 셀의 문턱전압 변경에 따라, 메모리 셀들의 문턱전압 변경을 계산하고, 메모리 셀의 변경된 문턱전압을 보상하도록 상기 메모리 셀 어레이와, X 디코더와, Y 디코더 및 페이지 버퍼들을 제어하는 컨트롤러를 포함한다.
상기 컨트롤러는, 메모리 셀의 변경된 문턱전압을 보상하기 위해, 각각의 메모리 셀의 프로그램 상태에 따라 설정된 프로그램 전압으로 재프로그램을 수행하도록 제어하는 것을 특징으로 한다.
상기 컨트롤러는, 변경된 메모리 셀의 문턱전압을 보상하기 위해, 각각의 메모리 셀의 문턱전압의 변화량에 따라 독출 전압 레벨을 조절하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자는,
다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이; 입력 어드레스에 따라 상기 메모리 셀 어레이들 중 동작을 위한 메모리 셀을 선택하는 X 디코더와 Y 디코더; 상기 X 디코더와 Y 디코더에 의해 선택된 메모리 셀에 데이터를 프로그램하거나, 프로그램된 데이터를 독출 하는 페이지 버퍼들; 및 상기 메모리 셀 어레이의 각각의 블록에 포함된 메모리 셀에 대해 주기적인 독출 동작을 수행하도록 제어하고, 페일이 발생된 메모리 셀의 개수가 임계값 이상이 되는지를 판단하여 메모리 셀의 변경된 문턱전압을 보상하도록 상기 메모리 셀 어레이와, X 디코더와, Y 디코더 및 페이지 버퍼들을 제어하는 컨트롤러를 포함한다.
상기 컨트롤러는, 메모리 셀의 변경된 문턱전압을 보상하기 위해, 각각의 메모리 셀의 프로그램 상태에 따라 설정된 프로그램 전압으로 재프로그램을 수행하도록 제어하는 것을 특징으로 한다.
상기 컨트롤러는, 변경된 메모리 셀의 문턱전압을 보상하기 위해, 각각의 메모리 셀의 문턱전압의 변화량에 따라 독출 전압 레벨을 조절하는 것을 특징으로 한 다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 자기 보상 방법은,
다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서, 미리 설정된 기준 셀의 문턱전압 변경량을 측정하는 단계; 상기 측정된 기준 셀의 문턱전압 변경량에 따른 메모리 셀의 문턱전압 변경 양을 계산하는 단계; 상기 계산된 메모리 셀의 문턱전압 변경량을 이용하여 자기 보상이 필요한지 여부를 판단하는 단계; 및 상기 판단결과, 자기 보상이 필요한 경우, 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램을 수행하는 단계를 포함한다.
상기 메모리 셀의 문턱전압 변경 양은 기준 셀이 문턱전압 변경량과 선형적으로 변경되는 메모리 셀의 특성에 따라 계산되는 것을 특징으로 한다.
상기 자기 보상이 필요한지를 판단하기 위해 미리 설정된 문턱전압의 변경 양과 비교하고, 그 결과에 따라 자기 보상이 필요 여부를 판단하는 것을 특징으로 한다.
상기 판단결과, 자기 보상이 필요한 경우, 상기 메모리 셀의 문턱전압 변경량에 따라 독출전압을 변경하여 설정하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 자기 보상 방법은,
다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서, 미리 설정된 기준 셀의 문턱전압 변경량을 측정하는 단계; 상기 측정된 기준 셀의 문턱전압 변경량에 따른 메모리 셀의 문턱전압 변경 양을 계산하는 단계; 상기 계산된 메모리 셀의 문턱전압 변경량을 이용하여 자기 보상이 필요한지 여부를 판단하는 단계; 및 상기 판단결과, 자기 보상이 필요한 경우, 상기 메모리 셀의 문턱전압 변경량에 따라 독출전압을 변경하여 설정하는 단계를 포함한다.
상기 메모리 셀의 문턱전압 변경 양은 기준 셀이 문턱전압 변경량과 선형적으로 변경되는 메모리 셀의 특성에 따라 계산되는 것을 특징으로 한다.
상기 자기 보상이 필요한지를 판단하기 위해 미리 설정된 문턱전압의 변경 양과 비교하고, 그 결과에 따라 자기 보상이 필요 여부를 판단하는 것을 특징으로 한다.
상기 판단결과, 자기 보상이 필요한 경우, 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램을 수행하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 자기 보상 방법은,
다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서, 미리 설정된 주기에 따라 상기 다수의 메모리 셀의 데이터를 독출 하는 단계; 상기 독출 단계에서 페일이 발생되는 메모리 셀의 수를 카운트 하는 단계; 상기 카운트된 페일이 발생된 메모리 셀의 개수가 임계값 이상인지를 판단하는 단계; 및 상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램하는 단계를 포함한다.
상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상 기 메모리 셀의 문턱전압 변경에 따라 독출전압을 변경하여 설정하는 단계를 포함한다.
상기 페일이 발생한 메모리 셀에 대하여, 가장 근접한 문턱전압이 해당하는 레벨로 재 프로그램하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 자기 보상 방법은,
다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서, 미리 설정된 주기에 따라 상기 다수의 메모리 셀의 데이터를 독출 하는 단계; 상기 독출 단계에서 페일이 발생되는 메모리 셀의 수를 카운트 하는 단계; 상기 카운트된 페일이 발생된 메모리 셀의 개수가 임계값 이상인지를 판단하는 단계; 및 상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 문턱전압 변경에 따라 독출전압을 변경하여 설정하는 단계를 포함한다.
상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 발명에서는 크게 메모리 셀들의 문턱전압이 변경되었는지를 확인하는 방법과, 변경된 문턱전압값을 보상하는 방법으로 나누어 다양한 방식을 제시하고자 한다.
도 2는 본 발명의 제 1 실시 예에 따른 낸드 플래시 메모리의 구조를 나타낸 블록도이다.
도 2는 본 발명의 제 1 실시 예에 따라 메모리 셀의 문턱전압 변경을 확인하도록 하는 낸드 플래시 메모리의 일부 구성을 도시한 도면이다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 낸드 플래시 메모리(200)는 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이(210)와, 입력 어드레스에 따라 상기 메모리 셀 어레이(210)의 메모리 셀을 선택하기 위한 X 디코더(230)와 Y 디코더(240)와, 상기 메모리 셀 어레이(210)에 데이터를 프로그램하거나 저장된 데이터를 독출 하는 페이지 버퍼들을 포함하는 페이지 버퍼부(220)와, 상기 메모리 셀 어레이(210)와 페이지 버퍼부(220)와 X 디코더(230)와 Y 디코더(240)를 제어하여 프로그램과 독출을 제어하는 제어부(250)를 포함한다. 도 1은 본 발명의 제 1 실시 예에 따른 낸드 플래시 메모리의 일부 구성만을 도시한 도면이다.
메모리 셀 어레이(210)는 다수의 메모리 셀을 포함하는 블록을 복수개 포함하며, 각각의 블록의 메모리 셀들의 문턱전압 변경을 추측하기 위한 기준 셀로 구성되는 기준셀부(211)를 포함한다.
기준셀부(211)에 포함되는 기준 셀들은 각각 블록에 대한 셀 문턱전압 변경을 추측하기 위해 구성된 셀들이다.
제어부(211)는 주기적으로 기준셀부(211)의 기준 셀의 문턱전압의 변화를 검출하고 기준 셀의 문턱전압 변화량에 따라 해당 블록의 메모리 셀들의 문턱전압 변화량을 유추한다.
또한, 메모리 셀들의 문턱전압이 변경되는 것을 확인하는 방법으로는 상기 도 1과 같은 제 1 실시 예 이외에 주기적으로 메모리 셀 어레이(210)의 메모리 셀들의 데이터를 독출 함으로써 일정수준 이상의 페일이 발생하는지를 판단하는 제 2 실시 예에 따른 방법을 사용할 수 있다.
한편 상기 제 1 실시 예에 따라 기준 셀의 문턱전압이 변경된 양을 확인하여 메모리 셀의 문턱전압 변경을 추측하는 방법은 다음과 같은 셀 특성 때문에 가능하다.
도 3a는 낸드 플래시 메모리의 동작 사이클에 따라 변경되는 셀 전압을 나타낸 그래프이고, 도 3b는 멀티 레벨 셀의 각 셀 상태에서 동작 사이클링에 따른 셀 전압 변경을 나타내는 그래프이다.
도 3a를 참조하면, 각각 제 1 문턱전압을 가지는 셀(a1)과, 제 2 문턱전압을 가지는 셀(a2)의 문턱전압 변경을 나타낸 것으로 상대적으로 높은 문턱전압을 가지는 셀(a2)이 전계효과에 따라 문턱전압 감소율이 증가하는 것을 알 수 있다.
또한, 도 3b를 참조하면, 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀의 각 상태에 해당하는 셀(b1 내지 b4)의 문턱전압 변경을 나타낸 것으로, 셀(b1)은 [11]의 상태를 가지는 셀이고, 셀(b2)은 [10]의 상태를 가지는 셀이며, 셀(b3)은 [00]의 상태를 가지는 셀이고, 셀(b4)은 [01]의 상태를 가지는 셀이다. 그리고 각 각의 문턱전압은 셀(b1)<셀(b2)<셀(b3)<셀(b4)의 크기 순서를 가진다. 따라서 도 3b에 나타난 바와 같이 셀의 문턱 전압이 클수록 문턱전압 감소의 폭이 커지는 것을 알 수 있다.
상기의 도 3a 및 도 3b와 같은 변화량에 따라 본 발명의 실시 예에 따른 기준 셀의 문턱전압 변화량을 이용하여 선형으로 변경되는 메모리 셀의 변화량을 추측하고, 이를 이용하여 변경된 문턱전압을 보상한다.
상기 변경된 문턱전압을 보상하는 방법은 두 가지 방법을 사용할 수 있으며, 첫 번째 방법은 셀의 문턱전압이 변경되었음을 확인하면 다시 원래의 프로그램 전압을 이용하여 재 프로그램함으로써 셀의 문턱전압을 원래의 값으로 보상하는 방법이다.
또 다른 방법은 셀의 문턱전압이 변경되었음을 확인하면, 변경된 전압량을 계산하고, 계산된 전압량을 적용하여 독출 레벨을 변경함으로써 보상 효과를 얻는 방법이다.
상술한 셀의 문턱전압을 원래의 값으로 보상하는 제 1 실시 예를 적용하는 경우 셀 분포는 다음과 같다.
도 4는 본 발명에서 셀 전압 보상을 위한 제 1 실시 예를 수행하는 경우 셀 분포도이다.
도 4를 참조하면, 각각의 셀의 분포가 셀 특성 등에 의해 변경되어 화살표(401 내지 403)의 방향으로 변경됨으로써 점선으로 표시된 셀 분포로 변경되었을 때, 각각의 셀 상태에 따라 프로그램전압(PV1 내지 PV3)을 적용하여 재 프로그램해 줌으로써 원래의 셀 분포를 가지도록(411 내지 413) 문턱전압을 보상해 준다.
따라서 정상적인 셀 분포를 가지도록 보상됨으로써, 원래의 독출전압(R1 내지 R3)에 따라 메모리 셀을 독출 하여도 페일이 발생하지 않는다.
상술한 셀의 문턱전압을 원래의 값으로 보상하는 제 2 실시 예를 적용하는 경우 셀 분포는 다음과 같다.
도 5는 본 발명에서 셀 전압 보상을 위한 제 2 실시 예를 수행하는 경우 셀 분포도이다.
도 5를 참조하면, 셀의 문턱전압이 화살표(501 내지 503)의 방향으로 변경됨으로 확인하면, 제 2 실시 예에 따라 독출 전압을 이전의 R1 내지 R3에서 R1' 내지 R3'으로 변경해 줌으로써 독출시의 페일을 방지한다.
다음은 상기 셀의 문턱전압 변화를 확인하는 제 1 및 제 2 실시 예와, 변경된 셀의 문턱전압을 보상하기 위한 제 1 및 제 2 실시 예를 적용하여 메모리 소자의 문턱전압 보상을 수행하는 방법에 대해 각각 설명하기로 한다.
도 6a는 본 발명의 제 1 실시 예에 따른 셀 전압의 변경을 검출하고 제 1 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 6a는 상기 도 2와 같은 본 발명의 제 1 실시 예에 따른 기준 셀을 이용한 셀 전압 변경을 검출하고, 제 1 실시 예에 따라 재 프로그램하여 변경된 셀 전압을 보상하는 방법을 이용하는 경우의 동작 순서도를 나타낸 도면이다.
도 6a를 참조하면, 임의의 메모리 셀 어레이(210)의 블록에 포함되는 메모리 셀들의 문턱전압이 보상이 필요한 만큼 변경되었는지를 판단하기 위해, 기준 셀의 문턱전압(VT)을 측정한다(S601). 그리고 측정된 기준 셀의 문턱전압 변화량에 따라 메모리 셀의 문턱전압 변화량을 계산한다(S602). 이때 메모리 셀의 문턱전압 변화량을 계산하는 것은 앞서 언급한 바와 같이 상기 도 3a 및 도 3b와 같이 변경되는 셀 특성에 기초하여 기준 셀의 문턱전압 변화량에 선형적으로 메모리 셀의 문턱전압이 변하는 것을 이용함으로써 가능하다.
상기 단계 S602에서 메모리 셀들의 문턱전압 변화량을 계산하면, 계산된 변화량이 보상이 필요한 정도인지를 확인한다(S603). 이는 작은 전압 변화에도 보상을 수행하지 않도록 하며, 에러가 발생할 수 있는 전압 변화에 대해 적절히 보상을 할 수 있도록 하기 위함이다.
단계 S603의 확인 결과, 보상이 필요하다면 메모리 셀의 각 상태에 따라 프로그램 전압(PV1 내지 PV3)을 적용하여 재프로그램을 수행함으로써 메모리 셀이 문턱전압을 보상하고(S604), 셀 분포를 정상적인 상태로 만든다.
한편, 메모리 셀의 문턱전압이 변경되었을 때, 이를 보상하는 다음의 방법을 적용하는 것도 가능하다.
도 6b는 본 발명의 제 1 실시 예에 따른 셀 전압의 변경을 검출하고 제 2 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 6b는 상기 도 2와 같은 본 발명의 제 1 실시 예에 따른 기준 셀을 이용한 셀 전압 변경을 검출하고, 제 2 실시 예에 따라 독출전압을 변경함으로써 보상효과를 얻는 방법을 이용하는 경우의 동작 순서도를 나타낸 도면이다.
도 6b를 참조하면, 기준 셀의 문턱전압 변화를 측정하고(S611), 측정된 기준 셀의 문턱전압 변화량에 따라 메모리 셀의 문턱전압 변화량을 계산한다(S612).
상기 계산된 메모리 셀의 문턱전압 변화량이 보상이 필요한 정도라고 판단되면(S613), 각각의 메모리 셀의 문턱전압 변화량에 따라 독출전압을 새로이 설정한다(S614).
상기 변경된 독출전압은 제어부(미도시)에 설정 저장이 되어, 이후의 해당 메모리 셀에 독출 전압이 변경된 전압이 적용되도록 함으로써 독출 동작시의 페일을 없앨 수 있다.
또한, 다음은 제 2 실시 예에 따라 메모리 셀의 문턱전압 변경을 검출하고, 그에 대한 보상을 하는 방법을 설명한다.
도 7a는 본 발명의 제 2 실시 예에 따른 셀 전압의 변경을 검출하고 제 1 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 7a는 본 발명의 제 2 실시 예에 따라 주기적으로 메모리 셀들을 독출 하여, 페일이 발생하는 메모리 셀을 카운트함으로써 보상여부를 판단하고, 제 1 실시 예에 따라 재 프로그램하여 변경된 셀 전압을 보상하는 방법을 이용하는 경우의 동작 순서도를 나타낸 도면이다.
도 7a를 참조하면, 플래시 메모리 소자의 제어부(또는 컨트롤러; 미도시)는 주기적으로 메모리 셀에 저장되는 데이터를 독출하고(S701), 독출 동작에서 페일이 발생하는 메모리 셀이 몇 개나 되는지를 카운트한다(S702).
상기 카운트 된 페일이 발생한 메모리 셀이 미리 설정된 임계값 이상이 되면, 메모리 셀의 문턱전압 보상을 해야 한다고 판단하고(S703), 각각의 셀이 상태 를 판단하여(S704), 재 프로그램을 수행한다(S705).
예를 들어, 전체 메모리 셀들 중에서 10%의 페일이 발생하면 각각의 메모리 셀이 어떤 데이터로 프로그램되었는지를 확인하고 프로그램전압(PV1 내지 PV3)에 의한 재 프로그램을 수행함으로써 셀 분포를 처음의 상태로 되돌려 보상하는 것이다.
이때, 페일이 발생한 셀의 경우는 해당 셀이 가질 수 있는 가장 유력한 데이터 상태를 유추하여 재프로그램을 수행할 수 있다. 즉 상기 도 4를 참조할 때, 페일이 발생한 셀이 [00]의 상태 또는 [01]의 상태를 가질 수 있다고 판단되고, 문턱전압이 [00]상태 보다는 [01] 상태에 좀 더 가깝다면, 해당 셀을 [01]의 상태로 재 프로그램할 수 있다.
한편, 셀의 문턱전압 보상을 재 프로그램 방법이 아닌, 제 2 실시 예에 따른 독출전압 변경으로 할 수도 있다.
도 7b는 본 발명의 제 2 실시 예에 따른 셀 전압의 변경을 검출하고 제 2 실시 예를 이용한 셀 전압 보상을 수행하는 방법의 동작 순서도이다.
도 7b는 본 발명의 제 2 실시 예에 따라 주기적으로 메모리 셀들을 독출 하여, 페일이 발생하는 메모리 셀을 카운트함으로써 보상여부를 판단하고, 제 2 실시 예에 따라 독출전압을 변경함으로써 보상 효과를 얻는 방법을 이용하는 경우의 동작 순서도를 나타낸 도면이다.
도 7b를 참조하면, 플래시 메모리 소자의 제어부(또는 컨트롤러; 미도시)는 주기적으로 메모리 셀에 저장되는 데이터를 독출하고(S711), 독출 동작에서 페일이 발생하는 메모리 셀이 몇 개나 되는지를 카운트한다(S712).
상기 카운트된 페일이 발생한 메모리 셀의 개수가 설정된 임계값 이상이 되면(S713) 셀의 보상이 필요하다고 판단한다. 그리고 메모리 셀들의 프로그램 상태를 확인한 후, 셀 상태에 따라 독출전압을 변경한다(S714).
이때, 독출전압 변경은 평균적으로 임계값에 해당하는 페일 셀이 발생하는 경우, 문턱전압이 변경되는 양을 추정함으로써 이에 적용된 독출전압을 설정함으로써 가능하다.
이상에서 설명한 각각의 실시 예에서, 변경을 확인하고 보상을 해야 하는지를 판단하기 위한 제 1 실시 예는 메모리 셀 어레이의 일부에 기준 셀들을 설정해야 하며, 제 2 실시 예는 제어부(또는 컨트롤러부)에서 일정 주기마다 메모리 셀들을 독출 함으로써 페일 셀을 카운트하도록 하는 알고리즘이 설정되어야 한다.
또한 문턱전압이 변경되었을 경우에 보상을 하는 방법에 있어서, 제 1 실시 예는 각각의 메모리 셀들의 처음 상태를 유추하고, 그에 따라 프로그램을 다시 수행할 수 있도록 하는 알고리즘이 있어야 하며, 제 2 실시 예에서는 문턱전압 변경에 따라 독출전압을 변경 설정함으로써 이후의 독출전압을 변경된 전압으로 적용하도록 하는 알고리즘이 설정되어야 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 자기 보상 방법은 메모리 셀이 프로그램과 소거를 반복함으로써 발생되는 문턱전압 변경과, 오랜 기간 보존된 데이터에 대한 문턱전압 변경 등을 검출하고, 그에 대해 자체적인 보상을 수행하도록 하여 불휘발성 메모리 소자의 신뢰성을 높인다.

Claims (19)

  1. 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하고, 각각의 블록에 대한 기준 셀들을 포함하는 메모리셀 어레이;
    입력 어드레스에 따라 상기 메모리 셀 어레이들 중 동작을 위한 메모리 셀을 선택하는 X 디코더와 Y 디코더;
    상기 X 디코더와 Y 디코더에 의해 선택된 메모리 셀에 데이터를 프로그램하거나, 프로그램된 데이터를 독출 하는 페이지 버퍼들; 및
    상기 기준 셀의 문턱전압 변경에 따라, 메모리 셀들의 문턱전압 변경을 계산하고, 메모리 셀의 변경된 문턱전압을 보상하도록 상기 메모리 셀 어레이와, X 디코더와, Y 디코더 및 페이지 버퍼들을 제어하는 컨트롤러
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 컨트롤러는,
    메모리 셀의 변경된 문턱전압을 보상하기 위해, 각각의 메모리 셀의 프로그램 상태에 따라 설정된 프로그램 전압으로 재프로그램을 수행하도록 제어하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 컨트롤러는,
    변경된 메모리 셀의 문턱전압을 보상하기 위해, 각각의 메모리 셀의 문턱전압의 변화량에 따라 독출 전압 레벨을 조절하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이;
    입력 어드레스에 따라 상기 메모리 셀 어레이들 중 동작을 위한 메모리 셀을 선택하는 X 디코더와 Y 디코더;
    상기 X 디코더와 Y 디코더에 의해 선택된 메모리 셀에 데이터를 프로그램하거나, 프로그램된 데이터를 독출 하는 페이지 버퍼들; 및
    상기 메모리 셀 어레이의 각각의 블록에 포함된 메모리 셀에 대해 주기적인 독출 동작을 수행하도록 제어하고, 페일이 발생된 메모리 셀의 개수가 임계값 이상이 되는지를 판단하여 메모리 셀의 변경된 문턱전압을 보상하도록 상기 메모리 셀 어레이와, X 디코더와, Y 디코더 및 페이지 버퍼들을 제어하는 컨트롤러
    를 포함하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 컨트롤러는,
    메모리 셀의 변경된 문턱전압을 보상하기 위해, 각각의 메모리 셀의 프로그램 상태에 따라 설정된 프로그램 전압으로 재프로그램을 수행하도록 제어하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 4항에 있어서,
    상기 컨트롤러는,
    변경된 메모리 셀의 문턱전압을 보상하기 위해, 각각의 메모리 셀의 문턱전압의 변화량에 따라 독출 전압 레벨을 조절하는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서,
    미리 설정된 기준 셀의 문턱전압 변경량을 측정하는 단계;
    상기 측정된 기준 셀의 문턱전압 변경량에 따른 메모리 셀의 문턱전압 변경 양을 계산하는 단계;
    상기 계산된 메모리 셀의 문턱전압 변경량을 이용하여 자기 보상이 필요한지 여부를 판단하는 단계; 및
    상기 판단결과, 자기 보상이 필요한 경우, 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  8. 제 7항에 있어서,
    상기 메모리 셀의 문턱전압 변경 양은 기준 셀이 문턱전압 변경량과 선형적으로 변경되는 메모리 셀의 특성에 따라 계산되는 것을 특징으로 하는 불휘발성 메모리 소자의 자기 보상 방법.
  9. 제 7항에 있어서,
    상기 자기 보상이 필요한지를 판단하기 위해 미리 설정된 문턱전압의 변경 양과 비교하고, 그 결과에 따라 자기 보상이 필요 여부를 판단하는 것을 특징으로 하는 불휘발성 메모리 소자의 자기 보상 방법.
  10. 제 7항에 있어서,
    상기 판단결과, 자기 보상이 필요한 경우, 상기 메모리 셀의 문턱전압 변경량에 따라 독출전압을 변경하여 설정하는 단계를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  11. 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서,
    미리 설정된 기준 셀의 문턱전압 변경량을 측정하는 단계;
    상기 측정된 기준 셀의 문턱전압 변경량에 따른 메모리 셀의 문턱전압 변경 양을 계산하는 단계;
    상기 계산된 메모리 셀의 문턱전압 변경량을 이용하여 자기 보상이 필요한지 여부를 판단하는 단계; 및
    상기 판단결과, 자기 보상이 필요한 경우, 상기 메모리 셀의 문턱전압 변경량에 따라 독출전압을 변경하여 설정하는 단계
    를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  12. 제 11항에 있어서,
    상기 메모리 셀의 문턱전압 변경 양은 기준 셀이 문턱전압 변경량과 선형적으로 변경되는 메모리 셀의 특성에 따라 계산되는 것을 특징으로 불휘발성 메모리 소자의 자기 보상 방법.
  13. 제 11항에 있어서,
    상기 자기 보상이 필요한지를 판단하기 위해 미리 설정된 문턱전압의 변경 양과 비교하고, 그 결과에 따라 자기 보상이 필요 여부를 판단하는 것을 특징으로 하는 불휘발성 메모리 소자의 자기 보상 방법.
  14. 제 11항에 있어서,
    상기 판단결과, 자기 보상이 필요한 경우, 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  15. 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서,
    미리 설정된 주기에 따라 상기 다수의 메모리 셀의 데이터를 독출 하는 단계;
    상기 독출 단계에서 페일이 발생되는 메모리 셀의 수를 카운트 하는 단계;
    상기 카운트된 페일이 발생된 메모리 셀의 개수가 임계값 이상인지를 판단하는 단계; 및
    상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램하는 단계
    를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  16. 제 15항에 있어서,
    상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 문턱전압 변경에 따라 독출전압을 변경하여 설정하는 단계를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  17. 제 15항에 있어서,
    상기 페일이 발생한 메모리 셀에 대하여,
    가장 근접한 문턱전압이 해당하는 레벨로 재 프로그램하는 것을 특징으로 하 는 불휘발성 메모리 소자의 자기 보상 방법.
  18. 다수의 메모리 셀을 포함하는 블록을 하나 이상 포함하는 메모리셀 어레이를 포함하는 불휘발성 메모리 소자의 자기 보상 방법에 있어서,
    미리 설정된 주기에 따라 상기 다수의 메모리 셀의 데이터를 독출 하는 단계;
    상기 독출 단계에서 페일이 발생되는 메모리 셀의 수를 카운트 하는 단계;
    상기 카운트된 페일이 발생된 메모리 셀의 개수가 임계값 이상인지를 판단하는 단계; 및
    상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 문턱전압 변경에 따라 독출전압을 변경하여 설정하는 단계
    를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
  19. 제 18항에 있어서,
    상기 판단결과, 페일이 발생된 메모리 셀의 개수가 임계값 이상인 경우, 상기 메모리 셀의 프로그램 상태에 따라 설정되는 프로그램 전압으로 재 프로그램 하는 단계를 포함하는 불휘발성 메모리 소자의 자기 보상 방법.
KR1020060134812A 2006-12-27 2006-12-27 불휘발성 메모리 소자 및 자기 보상 방법 KR100799018B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060134812A KR100799018B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 소자 및 자기 보상 방법
US11/769,313 US7542344B2 (en) 2006-12-27 2007-06-27 Non-volatile memory device and self-compensation method thereof
TW096124242A TWI344649B (en) 2006-12-27 2007-07-04 Non-volatile memory device and self-compensation method thereof
JP2007189077A JP2008165955A (ja) 2006-12-27 2007-07-20 不揮発性メモリ素子とその自己補償方法
CN2007101455894A CN101211659B (zh) 2006-12-27 2007-08-28 非易失性存储器件及其自补偿方法
JP2012252974A JP2013033591A (ja) 2006-12-27 2012-11-19 不揮発性メモリ素子とその自己補償方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134812A KR100799018B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 소자 및 자기 보상 방법

Publications (1)

Publication Number Publication Date
KR100799018B1 true KR100799018B1 (ko) 2008-01-28

Family

ID=39219635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134812A KR100799018B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 소자 및 자기 보상 방법

Country Status (5)

Country Link
US (1) US7542344B2 (ko)
JP (2) JP2008165955A (ko)
KR (1) KR100799018B1 (ko)
CN (1) CN101211659B (ko)
TW (1) TWI344649B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018093A1 (en) * 2007-07-27 2009-02-05 Micron Technology, Inc. Cell deterioration warning apparatus and method
JP2011521394A (ja) * 2008-05-15 2011-07-21 サムスン エレクトロニクス カンパニー リミテッド メモリ装置およびメモリデータ誤り管理方法
KR101528167B1 (ko) * 2008-08-01 2015-06-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 판정 방법
KR101545796B1 (ko) 2011-01-14 2015-08-19 마이크론 테크놀로지, 인크. 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템
KR20160090124A (ko) * 2015-01-21 2016-07-29 삼성전자주식회사 메모리 시스템의 동작 방법
KR101845510B1 (ko) 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
CN109671462A (zh) * 2017-10-17 2019-04-23 三星电子株式会社 具有参数校准功能的存储设备及其操作方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
US8139412B2 (en) * 2007-10-31 2012-03-20 Agere Systems Inc. Systematic error correction for multi-level flash memory
KR100960479B1 (ko) * 2007-12-24 2010-06-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
US8611151B1 (en) 2008-11-06 2013-12-17 Marvell International Ltd. Flash memory read performance
US8947929B1 (en) 2008-11-06 2015-02-03 Marvell International Ltd. Flash-based soft information generation
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
JP5422976B2 (ja) * 2008-11-19 2014-02-19 富士通株式会社 半導体記憶装置
JP5422984B2 (ja) * 2008-12-08 2014-02-19 富士通株式会社 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
JP2010165434A (ja) * 2009-01-19 2010-07-29 Nec Corp 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法
CN101789267B (zh) * 2009-01-22 2012-11-07 华邦电子股份有限公司 非易失性存储器的固有阈值电压的测定方法
KR101076079B1 (ko) * 2009-02-02 2011-10-21 주식회사 하이닉스반도체 페이지 버퍼 회로 및 불휘발성 메모리 소자
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
WO2011024015A1 (en) * 2009-08-25 2011-03-03 Sandisk Il Ltd. Restoring data into a flash storage device
TW201108235A (en) 2009-08-31 2011-03-01 Sandisk Il Ltd Preloading data into a flash storage device
DE112009005413B4 (de) 2009-12-02 2018-11-29 Micron Technology, Inc. Verfahren zur Aktualisierung für nichtflüchtige Speicher und Nichtflüchtiger-Speicher-Vorrichtung
JP2011159351A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性メモリシステム
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
FR2960978B1 (fr) * 2010-06-07 2013-06-21 St Microelectronics Grenoble 2 Comparateur de sequence asynchrone pour circuit d'autotest integre
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
KR101666406B1 (ko) 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
US9324433B2 (en) * 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
KR102127105B1 (ko) * 2013-11-11 2020-06-29 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US9431116B2 (en) * 2014-11-19 2016-08-30 Sandisk Technologies Llc Configuration parameter management using a configuration tool
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
KR102449337B1 (ko) * 2015-12-14 2022-10-04 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
US9715937B1 (en) 2016-06-15 2017-07-25 Sandisk Technologies Llc Dynamic tuning of first read countermeasures
US10147475B1 (en) 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US11055226B2 (en) * 2018-06-29 2021-07-06 Intel Corporation Mitigation of cache-latency based side-channel attacks
US11361830B2 (en) 2020-03-18 2022-06-14 Micron Technology, Inc. Adjusting read voltage levels based on a programmed bit count in a memory sub-system
US11309042B2 (en) * 2020-06-29 2022-04-19 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
CN112041932B (zh) * 2020-08-07 2021-09-14 长江存储科技有限责任公司 生成增强位线电压的操作方法及非易失性存储器设备
WO2022079089A1 (en) 2020-10-14 2022-04-21 Ams Ag Data storage apparatus comprising cell section operable as dosimeter and method of operating
US12080355B2 (en) 2021-06-02 2024-09-03 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306182A (ja) * 1996-05-10 1997-11-28 Sony Corp 不揮発性記憶装置
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR20010094723A (ko) * 2000-04-06 2001-11-01 박종섭 비휘발성 메모리의 프로그램 장치 및 방법
KR20030073829A (ko) * 2002-03-13 2003-09-19 주식회사 하이닉스반도체 플래쉬 메모리 소자
KR20040052409A (ko) * 2002-12-17 2004-06-23 주식회사 엑셀반도체 다층셀 플래시메모리의 데이터보존성 개선방법
KR20040059457A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 락 플래시 셀 문턱전압 보상 회로를 갖는 플래시 메모리장치
JP2005182919A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136093A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体記憶装置
KR950003013B1 (ko) * 1992-03-30 1995-03-29 삼성전자 주식회사 틀림정정회로를 가지는 이이피롬
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JP3450456B2 (ja) * 1994-08-31 2003-09-22 株式会社東芝 半導体記憶装置
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
JP2005222625A (ja) * 2004-02-06 2005-08-18 Sharp Corp 不揮発性半導体記憶装置
JP2006114078A (ja) * 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR100763353B1 (ko) * 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306182A (ja) * 1996-05-10 1997-11-28 Sony Corp 不揮発性記憶装置
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR20010094723A (ko) * 2000-04-06 2001-11-01 박종섭 비휘발성 메모리의 프로그램 장치 및 방법
KR20030073829A (ko) * 2002-03-13 2003-09-19 주식회사 하이닉스반도체 플래쉬 메모리 소자
KR20040052409A (ko) * 2002-12-17 2004-06-23 주식회사 엑셀반도체 다층셀 플래시메모리의 데이터보존성 개선방법
KR20040059457A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 락 플래시 셀 문턱전압 보상 회로를 갖는 플래시 메모리장치
JP2005182919A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体記憶装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018093A1 (en) * 2007-07-27 2009-02-05 Micron Technology, Inc. Cell deterioration warning apparatus and method
JP2011521394A (ja) * 2008-05-15 2011-07-21 サムスン エレクトロニクス カンパニー リミテッド メモリ装置およびメモリデータ誤り管理方法
US8972775B2 (en) 2008-05-15 2015-03-03 Samsung Electronics Co., Ltd. Memory device and method of managing memory data error including determining verification voltages and changing threshold voltages based on a corrected error bit
KR101528167B1 (ko) * 2008-08-01 2015-06-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 판정 방법
KR101545796B1 (ko) 2011-01-14 2015-08-19 마이크론 테크놀로지, 인크. 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템
US9269450B2 (en) 2011-01-14 2016-02-23 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
KR101845510B1 (ko) 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
KR20160090124A (ko) * 2015-01-21 2016-07-29 삼성전자주식회사 메모리 시스템의 동작 방법
KR102360211B1 (ko) * 2015-01-21 2022-02-08 삼성전자주식회사 메모리 시스템의 동작 방법
CN109671462A (zh) * 2017-10-17 2019-04-23 三星电子株式会社 具有参数校准功能的存储设备及其操作方法
CN109671462B (zh) * 2017-10-17 2023-07-25 三星电子株式会社 具有参数校准功能的存储设备及其操作方法

Also Published As

Publication number Publication date
JP2008165955A (ja) 2008-07-17
CN101211659A (zh) 2008-07-02
TWI344649B (en) 2011-07-01
CN101211659B (zh) 2011-08-10
TW200828322A (en) 2008-07-01
JP2013033591A (ja) 2013-02-14
US7542344B2 (en) 2009-06-02
US20080175055A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
KR100799018B1 (ko) 불휘발성 메모리 소자 및 자기 보상 방법
EP2427885B1 (en) Multiple level program verify in a memory device
US8971119B2 (en) Select transistor tuning
KR101222063B1 (ko) 불휘발성 메모리 장치 및 그 동작방법
KR101695506B1 (ko) 비-휘발성 메모리들 내에서의 상태 분포들의 확장을 줄이기 위한 소거 및 프로그래밍 기법들
US7965562B2 (en) Predictive programming in non-volatile memory
US7551483B2 (en) Non-volatile memory with predictive programming
US9142315B2 (en) Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
EP2690629B1 (en) Methods and systems for adjusting nvm cell bias conditions for program/erase operations to reduce performance degradation
JP2008047273A (ja) 半導体記憶装置およびその制御方法
US20100039864A1 (en) Methods of erase verification for a flash memory device
US8873316B2 (en) Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
US8737128B2 (en) Semiconductor memory device and method of operating the same
KR20150019722A (ko) 메모리 장치 및 메모리 시스템의 동작 방법.
US9236146B2 (en) Single check memory devices and methods
KR20100016761A (ko) 플래시 메모리 장치의 동작 제어 방법
US8289787B2 (en) Semiconductor memory device and method for operating the same
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US8780639B2 (en) Non-volatile memory device with plural reference cells, and method of setting the reference cells
JP2013125575A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
JP2013125574A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
US8379443B2 (en) Charge retention for flash memory by manipulating the program data methodology

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee