CN101211659A - 非易失性存储器件及其自补偿方法 - Google Patents

非易失性存储器件及其自补偿方法 Download PDF

Info

Publication number
CN101211659A
CN101211659A CNA2007101455894A CN200710145589A CN101211659A CN 101211659 A CN101211659 A CN 101211659A CN A2007101455894 A CNA2007101455894 A CN A2007101455894A CN 200710145589 A CN200710145589 A CN 200710145589A CN 101211659 A CN101211659 A CN 101211659A
Authority
CN
China
Prior art keywords
storage unit
block
threshold voltage
change
demoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101455894A
Other languages
English (en)
Other versions
CN101211659B (zh
Inventor
金基锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101211659A publication Critical patent/CN101211659A/zh
Application granted granted Critical
Publication of CN101211659B publication Critical patent/CN101211659B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种非易失性存储器件，包括：存储单元阵列，所述存储单元阵列包括至少一个区块，所述区块具有多个存储单元以及与每个区块有关的至少一个参考单元；X解码器和Y解码器，用于根据输入地址选择存储单元来操作；页面缓冲器，用于编程数据到由X解码器和Y解码器选择的存储单元中、或读取被编程的数据；以及控制器，用于控制存储单元阵列、X解码器、Y解码器和页面缓冲器，以计算存储单元的阈值电压的改变、并基于参考单元的阈值电压的改变来补偿存储单元的改变的阈值电压。

Description

非易失性存储器件及其自补偿方法
相关申请的交叉引用
本申请要求于2006年12月27日提交的韩国专利申请No.10-2006-134812的优先权，通过引用将其全部内容合并于此。
技术领域
本发明涉及一种非易失性存储器件，且更具体而言，涉及一种非易失性存储器件以及补偿阈值电压变动的方法。
背景技术
非易失性的闪存分成NAND闪存或是NOR闪存。NOR闪存具有这种结构，其中存储单元独立地连接到位线和字线，并具有良好的随机存取瞬时特性；而NAND闪存具有这种结构，其中多个存储单元串联连接，每个单元串仅需要一个接触，该结构在集成度方面是良好的。因此，NAND结构一般用在高集成闪存中。
熟知的NAND闪存器件包括存储单元阵列、行解码器及页面缓冲器。存储单元阵列由沿行延伸的多个字线、沿列延伸的多个位线以及对应于位线的多个单元串组成。
近年来，为了进一步提高闪存的集成度，对能够将多个数据位储存在一个存储单元中的多位单元已经进行了积极的研究。这种存储单元一般被称为“多级单元(MLC)”。单个位的存储单元被称为“单级单元(SLC)”。
NAND闪存可能会具有因为操作一段长时间所引起的改变的特性而导致的错误。
图1图示具有改变的阈值电压的MLC中的单元分布。
参阅图1，可以储存2位数据的MLC存储器件可具有四个单元状态，其表示数据[11]、[10]、[00]和[01]。各个单元依据编程电压来分布。具有状态[11]的单元指未被编程的单元，而具有状态[10]的单元指被编程为具有略大于第一编程电压PV1的阈值电压的单元。
再者，具有状态[00]的单元具有略大于第二编程电压PV2的阈值电压，而具有状态[01]的单元具有略大于第三编程电压PV3的阈值电压。
再者，为了读取各个单元，施加第一至第三读取电压R1至R3以确定单元状态，所以可以确认被编程的数据。
同时，在NAND闪存中，应该设定操作电压以确保保持特性。即，在存储器件操作一段长时间时单元的阈值电压可以改变并且相同数据被保留。因此，已经研究了一种通过从开始来设定单元的电压并基于该特性来执行编程和读取操作的减少错误的方法。
如果重复MLC存储器件的编程与擦除操作，电子被俘获在存储单元的浮动栅极与衬底之间的氧化物层之间，增加了俘获的电荷。随着时间流逝和温度升高，俘获的电荷摆脱俘获，减少了被编程单元的阈值电压。因此，考虑阈值电压的减少，将编程电压设定成高于读取电压(可由图1中看出编程电压设定成高于读取电压)。
然而，随着阈值电压变低，阈值电压可以变得低于读取电压，造成读取错误。由于这种问题所产生的失效现象被称为“保持失效”。因此，为了防止保持失效，必须提高阈值电压，这需要增加用于接通未选单元的通过偏压。
通过偏压的增加导致这一现象，其中未选单元的被擦除的单元的阈值电压增加，所以未选单元的阈值电压不正常地增加。此现象导致当随后有读取操作时的失效。这被称为由读取干扰所引起的“读取干扰失效”。
通过图1中的虚线表示了引起保持失效和读取干扰失效的阈值电压的变动。
发明内容
本发明涉及一种非易失性存储器件及其自补偿方法，其中可以补偿单元的阈值电压以便防止由于单元的阈值电压的改变所造成的失效。
根据本发明的一方面，提供一种非易失性存储器件，包括：存储单元阵列，包括一个或多个区块，所述区块分别具有多个存储单元以及与每个区块有关的参考单元；X解码器和Y解码器，用于根据输入地址选择存储单元阵列的存储单元来操作；页面缓冲器，用于编程数据到由X解码器和Y解码器所选择的存储单元中、或读取被编程的数据；以及控制器，用于控制存储单元阵列、X解码器、Y解码器和页面缓冲器，以计算存储单元的阈值电压的改变、并基于参考单元的阈值电压的改变来补偿存储单元的改变的阈值电压。
根据本发明的另一方面，提供一种非易失性存储器件，包括：存储单元阵列，包括一个或多个区块，所述区块分别具有多个存储单元；X解码器和Y解码器，用于根据输入地址选择存储单元阵列的存储单元来操作；页面缓冲器，用于编程数据到由X解码器和Y解码器所选择的存储单元中、或读取被编程的数据；以及控制器，用于控制存储单元阵列、X解码器、Y解码器以及页面缓冲器，以在包括在存储单元阵列的每个区块中的存储单元上执行周期性的读取操作并通过确定发生失效的存储单元的数量是否高于临界值来补偿存储单元的改变的阈值电压。
根据本发明的又一方面，提供一种非易失性存储器件的自补偿方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有一个或多个区块，所述区块分别具有多个存储单元，所述方法包括以下步骤：测量预定参考单元的阈值电压的改变量；依据测量的参考单元的改变量来计算存储单元的阈值电压的改变量；基于计算的存储单元的阈值电压的改变量来确定是否需要自补偿，且如果确定结果是需要自补偿，则使用根据存储单元的编程状态而设定的编程电压来执行再编程。
根据本发明的再一方面，提供了一种非易失性存储器件的自补偿方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有一个或多个区块，所述区块分别具有多个存储单元，所述方法包括以下步骤：测量预定参考单元的阈值电压的改变量；依据测量的参考单元的改变量来计算存储单元的阈值电压的改变量；基于计算的存储单元的阈值电压的改变量来确定是否需要自补偿；且如果确定结果是需要自补偿，则根据存储单元的阈值电压的改变量来改变和设定读取电压。
根据本发明的再一方面，提供一种非易失性存储器件的自补偿方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有一个或多个区块，所述区块分别具有多个存储单元，所述方法包括以下步骤：根据预定周期读取多个存储单元的数据；对在读取步骤中发生失效的存储单元的数量进行计数；确定发生失效的存储单元的数量是否高于临界值，且如果确定结果是发生失效的存储单元的数量大于临界值，则使用根据存储单元的编程状态而设定的编程电压执行再编程。
根据本发明的再一方面，提供一种非易失性存储器件的自补偿方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有一个或多个区块，所述区块分别具有多个存储单元，所述方法包括以下步骤：根据预定周期读取多个存储单元的数据；对在读取步骤中发生失效的存储单元的数量进行计数；确定发生失效的存储单元的数量是否高于临界值，且如果确定结果是发生失效的存储单元的数量大于临界值，则并根据存储单元的阈值电压的改变来改变和设定读取电压。
附图说明
图1图示MLC的阈值电压改变后的单元分布；
图2为示出根据本发明第一实施例的NAND闪存的构造的框图；
图3A为示出依据NAND闪存的操作周期而改变的单元电压的图；
图3B为示出依据MLC的每个单元状态的操作周期的单元电压的改变的图；
图4为图示在本发明中执行用于单元电压补偿的第一实施例时的单元分布的视图；
图5为图示在本发明中执行用于单元电压补偿的第二实施例时的单元分布的视图；
图6A为图示根据本发明第一实施例的使用第一实施例的检测单元电压的改变并执行单元电压补偿的方法的流程图；
图6B为图示根据本发明第一实施例的使用第二实施例的检测单元电压的改变并执行单元电压补偿的方法的流程图；
图7A为图示根据本发明第二实施例的使用第一实施例的检测单元电压的改变并执行单元电压补偿的方法的流程图；及
图7B为图示根据本发明第二实施例的使用第二实施例的检测单元电压的改变并执行单元电压补偿的方法的流程图。
具体实施方式
将参考附图描述根据本发明的特定实施例。
参阅图2，根据本发明的第一实施例的NAND闪存200包括：存储单元阵列210，具有用于储存数据的存储单元；X解码器230和Y解码器240，用于响应输入地址来选择存储单元阵列210的存储单元；页面缓冲器部件220，具有用于编程数据到存储单元阵列210中或读取所储存的数据的页面缓冲器；控制部件250，用于通过控制存储单元阵列210、页面缓冲器部件220、X解码器230和Y解码器240来控制编程与读取。需要注意的是，图2只示出根据本发明的第一实施例的NAND闪存的部分构造。
存储单元阵列210包括具有多个存储单元的多个区块，并包括具有参考单元来估计每个区块的存储单元的阈值电压的改变的参考单元部件211。
包含于参考单元部件211中的参考单元用来估计关于每个区块的单元的阈值电压的改变。
控制单元250周期地检测参考单元部件211的参考单元的阈值电压的改变，并且依据参考单元的阈值电压的改变量计算对应区块的存储单元的阈值电压的改变量。
进一步，在第一实施例中确认存储单元的阈值电压的改变的方法可以被第二实施例的方法代替，其中通过周期性地读取存储单元阵列210的存储单元的数据来确定是否发生某一水平或更高水平的失效。
图3A为示出依据NAND闪存的操作周期而改变的单元电压的图。该图示出具有第一阈值电压的单元a1以及具有第二阈值电压的单元a2的阈值电压的改变。具有比单元a1更高的阈值电压的单元a2随时间经历了更大的阈值电压的变动。
图3B为示出依据MLC的每个单元状态的操作周期的单元电压改变的图。该图示出在不同状态中的单元b1至b4的阈值电压的改变，其中每个状态具有不同的阈值电压。单元b1表示状态[11]的单元，单元b2表示状态[10]的单元，单元b3表示状态[00]的单元，而单元b4表示状态[01]的单元。单元的阈值电压具有下列关系：单元b1的VT1＜单元b2的VT2＜单元b3的VT3＜单元b4的VT4。图3B示出具有较高阈值电压的单元经历较大的阈值电压的变动(即，减少)。
阈值电压的变动率类似于线性函数。本发明的一个实施例涉及通过检查参考单元的阈值电压的改变量来计算存储单元的阈值电压的改变。利用这种计算，对存储单元的阈值电压进行适当补偿。在一种实施中，使用从图3A和图3B中获得的数据来进行这种计算。
阈值电压的改变可以以各种方式进行补偿。一种方法包括使用原始编程电压再编程单元。另一种方法涉及计算阈值电压的改变量，且然后通过使用基于计算的阈值电压的改变而修改的读取电压来补偿该改变。
图4图示根据本发明一个实施例的用于处理因保持问题所造成单元分布的变动的再编程处理。随着浮动栅极中越来越多的电子逃逸，单元随时间经历阈值电压的变动。单元分布可以如虚线所示地改变(参阅箭头401至403)。如果这些具有分布变动的单元使用原始读取电压R1至R3来读取，则可能发生读取失效。因此，单元被再编程，以将阈值电压变动回原始单元分布(参阅箭头411至413)。所使用的编程电压可以是原始编程电压PV1至PV3。编程电压根据每个单元的编程状态来选择。这个补偿步骤允许存储单元使用原始读取电压R1至R3来读取，在读取处理期间没有经历读取失效。用于再编程单元以处理保持问题的处理仅被使用一次，但其影响在读取处理期间没有经历读取失效的存储单元。
图5图示根据本发明另一实施例的使用修改的读取电压来处理保持问题(即，随时间的阈值电压的变动)。如果确定单元的阈值电压已变动(参阅箭头501至503)，读取电压从原始读取电压R1至R3改变成修改的读取电压R1′至R3′，以防止读取失效。图4和图5所示的实施例可以分开或结合使用。
图6A为图示使用根据图2所示的本发明第一实施例的参考单元来检测单元电压的改变并通过再编程单元来补偿改变的单元电压的方法的流程图。
在步骤S601，测量参考单元的阈值电压(VT)以确定在存储单元阵列210的区块中所包括的存储单元的阈值电压是否已有足够改变而需要补偿。接着，计算存储单元的阈值电压的改变量(步骤S602)。该计算基于在步骤602测量的参考单元的阈值电压改变以及存储单元的阈值电压改变与参考单元的阈值电压改变具有线性关系的信息，如前面结合图3A与图3B所解释的。
在步骤S602中的阈值电压改变的计算被用于确定单元是否需要补偿步骤(步骤S603)。如果在步骤S603中需要补偿，通过施加依据存储单元的编程状态的编程电压PV1至PV3执行再编程(步骤S604)。单元分布被带回正常状态。
图6B为图示根据本发明另一实施例的补偿阈值电压改变的方法的流程图。此方法涉及作为补偿步骤部分的改变读取电压，如同下面所解释的。
在步骤S611，测量参考单元的阈值电压(VT)。然后计算存储单元的阈值电压的改变量(步骤S612)。如上所述，该计算基于在步骤612测量的参考单元的阈值电压改变以及存储单元的阈值电压改变与参考单元的阈值电压改变具有线性关系的信息。
在步骤S612中阈值电压改变的计算用来确定存储单元是否需要补偿步骤(S613)以防止读取失效。如果确定需要补偿步骤，则基于在步骤S613计算的存储单元的阈值电压的改变量来设定新的读取电压(步骤S614)。
新的读取电压在控制部件中被设定(参阅图2)，如此将读取电压已改变的电压施加至对应的存储单元。因此，可以避免读取失效。
图7A为图示根据本发明另一实施例的检测单元电压的改变并执行单元电压补偿的方法的流程图。此实施例周期性地读取存储单元以通过对经历读取失效的存储单元的数量进行计数来确定是否需要补偿。
在步骤S701，闪存器件的控制部件或控制器(参阅图2)周期性地读取储存在存储单元中的数据。已经历读取失效的存储单元的数量被计数(步骤S702)。如果具有读取失效的存储单元的数量高于预定值，则控制部件确定存储单元的阈值电压需要补偿步骤(步骤S703)。确定存储单元的编程状态(步骤S704)。基于存储单元的编程状态而使用合适的编程电压以再编程存储单元(步骤S705)。
在一个实施例中，经历失效的单元被再编程成最可能是单元的编程状态的状态。例如，参阅图4，如果确定已失效的单元处于状态[00]或[01]之间，则单元被再编程成其阈值电压电平更接近已失效的单元的状态，即，至状态[01](参阅箭头413)。
图7B为图示根据本发明另一实施例的检测单元电压的改变并执行单元电压补偿的方法的流程图。
在步骤S711，闪存器件的控制部件或控制器(参阅图2)周期性地读取储存在存储单元中的数据。经历读取失效的存储单元的数量被计数(步骤S712)。如果具有读取失效的存储单元的数量高于预定值，控制部件确定存储单元的阈值电压需要补偿步骤(步骤S713)。控制部件根据单元的编程状态来设定新的读取电压(步骤S714)。
此时，可以通过以这种方式设定所施加的读取电压来改变读取电压，即如果具有读取失效的存储单元的数量平均为预定值则可以估计阈值电压的改变量。
如上所述，根据本发明的非易失性存储器件及其自补偿方法，可以检测由于存储单元重复地执行编程和读取而产生的阈值电压的改变、关于已被储存一段长时间的数据的阈值电压的改变等，并且可以执行自补偿。因而，可以提高非易失性存储器件的可靠性。
虽然已参考特定实施例进行了前面的描述，但是应理解到，本领域技术人员可以在不离开本专利申请和所附权利要求的精神和范围的情况下对本专利申请进行变化和改型。

Claims (19)

1.一种非易失性存储器件，包括：
存储单元阵列，包括一个或多个区块，每个区块具有多个存储单元以及至少一个参考单元；
X解码器和Y解码器，用于根据输入地址选择存储单元来操作；
至少一个页面缓冲器，用于编程数据至由所述X解码器和所述Y解码器选择的存储单元、或读取由所述X解码器和所述Y解码器所选择的所述存储单元中被编程的数据；以及
控制器，用于控制所述存储单元阵列、所述X解码器、所述Y解码器和所述页面缓冲器，所述控制器被配置成计算所述区块中所述存储单元的阈值电压的改变、并启动步骤来补偿改变的阈值电压，其中所述阈值电压的改变的计算基于所述参考单元的阈值电压的改变。
2.如权利要求1的非易失性存储器件，其中所述控制器基于从所述参考单元的阈值电压的改变的计算获得的信息来启动所述区块中所述存储单元的再编程以作为所述补偿步骤。
3.如权利要求1的非易失性存储器件，其中所述控制器基于从所述参考单元的阈值电压的改变的计算获得的信息来调整所述区块中所述存储单元的读取电压电平以作为所述补偿步骤。
4.一种非易失性存储器件，包括：
存储单元阵列，包括一个或多个区块，每个区块具有多个存储单元；
X解码器和Y解码器，配置成根据输入地址选择存储单元来操作；
至少一个页面缓冲器，配置成编程数据至由所述X解码器和所述Y解码器选择的存储单元、或从由所述X解码器和所述Y解码器选择的所述存储单元中读取数据；以及
控制器，配置成控制所述存储单元阵列、所述X解码器、所述Y解码器以及所述页面缓冲器，所述控制器被配置成在所述存储单元阵列的每个区块中的一个或多个存储单元上执行周期性的读取操作以及如果所述周期性的读取显示所述区块中的所述存储单元具有高的失效率则在所述区块中的所述存储单元上执行补偿步骤。
5.如权利要求4的非易失性存储器件，其中如果在所述周期性读取期间具有失效的存储单元的数量等于或高于参考值，所述区块被认为具有所述高的失效率。
6.如权利要求4的非易失性存储器件，其中所述控制器启动所述区块中的所述存储单元的再编程以作为所述补偿步骤。
7.如权利要求4的非易失性存储器件，其中所述控制器调整所述区块中的所述存储单元的读取电压电平以作为所述补偿步骤。
8.一种用于操作非易失性存储器件的方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有至少一个区块，所述区块具有多个存储单元，所述方法包括：
测量与所述区块相关的参考单元的阈值电压的改变；
使用在所述测量步骤中测量的所述改变来计算所述区块中的存储单元的阈值电压的改变；以及
基于从所述计算步骤获得的信息在所述区块的所述存储单元上执行补偿步骤。
9.如权利要求8的方法，其中所述区块中的所述存储单元被再编程以作为所述补偿步骤部分。
10.如权利要求8的方法，其中所述区块中的所述存储单元的读取电压电平被调整以作为所述补偿步骤部分。
11.如权利要求8的方法，其中所述计算步骤将线性函数与所述参考单元的所述阈值电压的改变结合，以计算所述区块的所述存储单元的所述阈值电压的改变。
12.如权利要求8的方法，其中将所计算的所述存储单元的所述阈值电压的改变与参考值比较，以确定是否执行所述补偿步骤。
13.一种操作非易失性存储器件的方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有至少一个区块，所述区块具有多个存储单元，所述方法包括：
测量与所述区块相关的参考单元的阈值电压的改变；
使用在所述测量步骤中测量的改变来计算所述区块中存储单元的阈值电压的改变；
基于由所述计算步骤获得的信息确定执行补偿步骤；以及
基于由所述确定步骤获得的结果在所述区块的所述存储单元上执行所述补偿步骤。
14.如权利要求13的方法，其中通过将所述参考单元的所述阈值电压的改变与线性函数结合，来计算所述区块中所述存储单元的所述阈值电压的改变。
15.如权利要求13的方法，其中所述确定步骤包括将所述计算的量与参考值进行比较，以确定是否需要所述补偿步骤。
16.如权利要求13的方法，其中执行所述区块中的所述存储单元的再编程以作为所述补偿步骤。
17.一种操作非易失性存储器件的方法，所述非易失性存储器件包括存储单元阵列，所述存储单元阵列具有至少一个区块，所述区块具有多个存储单元，所述方法包括：
读取储存于所述区块的所述存储单元中的数据；
对在所述读取步骤期间具有失效的所述存储单元的数量进行计数；
确定已发生失效的存储单元的数量是否高于临界值；以及
如果所述存储单元的数量等于或大于所述临界值，使用根据在所述区块中的所述存储单元的编程状态而设定的编程电压，再编程所述区块的所述存储单元。
18.如权利要求17的方法，其中所述非易失性存储器件为NAND闪存器件。
19.如权利要求17的方法，其中所述非易失性存储器件为NOR闪存器件。
CN2007101455894A 2006-12-27 2007-08-28 非易失性存储器件及其自补偿方法 Expired - Fee Related CN101211659B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060134812 2006-12-27
KR10-2006-0134812 2006-12-27
KR1020060134812A KR100799018B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 소자 및 자기 보상 방법

Publications (2)

Publication Number Publication Date
CN101211659A true CN101211659A (zh) 2008-07-02
CN101211659B CN101211659B (zh) 2011-08-10

Family

ID=39219635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101455894A Expired - Fee Related CN101211659B (zh) 2006-12-27 2007-08-28 非易失性存储器件及其自补偿方法

Country Status (5)

Country Link
US (1) US7542344B2 (zh)
JP (2) JP2008165955A (zh)
KR (1) KR100799018B1 (zh)
CN (1) CN101211659B (zh)
TW (1) TWI344649B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740122A (zh) * 2008-11-19 2010-06-16 富士通株式会社 非易失性半导体存储设备
CN101789267A (zh) * 2009-01-22 2010-07-28 华邦电子股份有限公司 非易失性存储器的固有阈值电压的测定方法
CN101794619A (zh) * 2009-02-02 2010-08-04 海力士半导体有限公司 页面缓冲电路和非易失性存储装置
CN102473460A (zh) * 2009-08-25 2012-05-23 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
CN104637535A (zh) * 2013-11-11 2015-05-20 三星电子株式会社 驱动非易失性存储器装置的方法
CN107039082A (zh) * 2015-12-14 2017-08-11 三星电子株式会社 非易失性存储器系统的操作方法
CN112041932A (zh) * 2020-08-07 2020-12-04 长江存储科技有限责任公司 生成增强位线电压的操作方法及非易失性存储器设备

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
US7663926B2 (en) * 2007-07-27 2010-02-16 Micron Technology, Inc. Cell deterioration warning apparatus and method
US8139412B2 (en) * 2007-10-31 2012-03-20 Agere Systems Inc. Systematic error correction for multi-level flash memory
KR100960479B1 (ko) * 2007-12-24 2010-06-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
KR101528167B1 (ko) * 2008-08-01 2015-06-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 판정 방법
US8611151B1 (en) 2008-11-06 2013-12-17 Marvell International Ltd. Flash memory read performance
US8947929B1 (en) 2008-11-06 2015-02-03 Marvell International Ltd. Flash-based soft information generation
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
JP5422984B2 (ja) * 2008-12-08 2014-02-19 富士通株式会社 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
JP2010165434A (ja) * 2009-01-19 2010-07-29 Nec Corp 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
CN102483949B (zh) 2009-08-31 2014-12-10 桑迪士克以色列有限公司 预加载数据到快闪存储装置中
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
JP2011159351A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性メモリシステム
FR2960978B1 (fr) * 2010-06-07 2013-06-21 St Microelectronics Grenoble 2 Comparateur de sequence asynchrone pour circuit d'autotest integre
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
KR101666406B1 (ko) 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US9324433B2 (en) * 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
KR101845510B1 (ko) 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
US8681569B2 (en) 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US9431116B2 (en) * 2014-11-19 2016-08-30 Sandisk Technologies Llc Configuration parameter management using a configuration tool
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
KR102360211B1 (ko) * 2015-01-21 2022-02-08 삼성전자주식회사 메모리 시스템의 동작 방법
US9715937B1 (en) 2016-06-15 2017-07-25 Sandisk Technologies Llc Dynamic tuning of first read countermeasures
US10147475B1 (en) 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR102395196B1 (ko) * 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11055226B2 (en) * 2018-06-29 2021-07-06 Intel Corporation Mitigation of cache-latency based side-channel attacks
US11361830B2 (en) * 2020-03-18 2022-06-14 Micron Technology, Inc. Adjusting read voltage levels based on a programmed bit count in a memory sub-system
US11309042B2 (en) * 2020-06-29 2022-04-19 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136093A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体記憶装置
KR950003013B1 (ko) * 1992-03-30 1995-03-29 삼성전자 주식회사 틀림정정회로를 가지는 이이피롬
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JP3450456B2 (ja) * 1994-08-31 2003-09-22 株式会社東芝 半導体記憶装置
JP3584607B2 (ja) * 1996-05-10 2004-11-04 ソニー株式会社 不揮発性記憶装置
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR100344834B1 (ko) * 2000-04-06 2002-07-20 주식회사 하이닉스반도체 비휘발성 메모리의 프로그램 장치 및 방법
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
KR100469375B1 (ko) * 2002-03-13 2005-02-02 매그나칩 반도체 유한회사 플래쉬 메모리 소자
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
KR100558339B1 (ko) * 2002-12-17 2006-03-10 주식회사 엑셀반도체 다층셀 플래시메모리의 데이터보존성 개선방법
KR100492694B1 (ko) * 2002-12-30 2005-06-07 매그나칩 반도체 유한회사 락 플래시 셀 문턱전압 보상 회로를 갖는 플래시 메모리장치
JP2005182919A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2005222625A (ja) * 2004-02-06 2005-08-18 Sharp Corp 不揮発性半導体記憶装置
JP2006114078A (ja) * 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR100763353B1 (ko) * 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385116B2 (en) 2008-11-19 2013-02-26 Fujitsu Limited Nonvolatile semiconductor storage device, controller and threshold adjustment method
CN101740122A (zh) * 2008-11-19 2010-06-16 富士通株式会社 非易失性半导体存储设备
CN101740122B (zh) * 2008-11-19 2013-09-04 富士通株式会社 非易失性半导体存储设备
CN101789267A (zh) * 2009-01-22 2010-07-28 华邦电子股份有限公司 非易失性存储器的固有阈值电压的测定方法
CN101789267B (zh) * 2009-01-22 2012-11-07 华邦电子股份有限公司 非易失性存储器的固有阈值电压的测定方法
CN101794619A (zh) * 2009-02-02 2010-08-04 海力士半导体有限公司 页面缓冲电路和非易失性存储装置
CN102473460B (zh) * 2009-08-25 2016-10-12 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102473460A (zh) * 2009-08-25 2012-05-23 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
US9177659B2 (en) 2010-05-12 2015-11-03 Micron Technology, Inc. Determining and using soft data in memory devices and systems
CN102884585B (zh) * 2010-05-12 2015-11-25 美光科技公司 在存储器装置及系统中确定及使用软数据
US9293214B2 (en) 2010-05-12 2016-03-22 Micron Technology, Inc. Determining and using soft data in memory devices and systems
CN104637535A (zh) * 2013-11-11 2015-05-20 三星电子株式会社 驱动非易失性存储器装置的方法
CN104637535B (zh) * 2013-11-11 2019-11-12 三星电子株式会社 驱动非易失性存储器装置的方法
CN107039082A (zh) * 2015-12-14 2017-08-11 三星电子株式会社 非易失性存储器系统的操作方法
CN107039082B (zh) * 2015-12-14 2022-03-08 三星电子株式会社 非易失性存储器系统的操作方法
CN112041932A (zh) * 2020-08-07 2020-12-04 长江存储科技有限责任公司 生成增强位线电压的操作方法及非易失性存储器设备
CN112041932B (zh) * 2020-08-07 2021-09-14 长江存储科技有限责任公司 生成增强位线电压的操作方法及非易失性存储器设备
WO2022027541A1 (en) * 2020-08-07 2022-02-10 Yangtze Memory Technologies Co., Ltd. Operating method of generating enhanced bit line voltage and non-volatile memory device

Also Published As

Publication number Publication date
CN101211659B (zh) 2011-08-10
TW200828322A (en) 2008-07-01
TWI344649B (en) 2011-07-01
US7542344B2 (en) 2009-06-02
KR100799018B1 (ko) 2008-01-28
JP2013033591A (ja) 2013-02-14
US20080175055A1 (en) 2008-07-24
JP2008165955A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
CN101211659B (zh) 非易失性存储器件及其自补偿方法
US7965562B2 (en) Predictive programming in non-volatile memory
KR101578511B1 (ko) 리드 전압 설정 방법
US7551483B2 (en) Non-volatile memory with predictive programming
US8085591B2 (en) Charge loss compensation during programming of a memory device
EP2427885B1 (en) Multiple level program verify in a memory device
US8243520B2 (en) Non-volatile memory with predictive programming
US8107297B2 (en) Method of reading nonvolatile memory device and method of operating nonvolatile memory device
US20080055979A1 (en) Method of monitoring an erase threshold voltage distribution in a nand flash memory device
EP2135252A2 (en) Non-volatile memory and method for predictive programming
EP2690628B1 (en) Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
CN103680614B (zh) 半导体存储器设备及其操作方法
US7881115B2 (en) Method of programming nonvolatile memory device
US8036042B2 (en) Method of operating nonvolatile memory device
US7633797B2 (en) Flash memory and method for determining logic states thereof
US8289787B2 (en) Semiconductor memory device and method for operating the same
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US20100054044A1 (en) Method of operating nonvolatile memory device
US20090219776A1 (en) Non-volatile memory device with plural reference cells, and method of setting the reference cells
JP2013125575A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
JP5301020B2 (ja) 半導体装置
JP2008257804A (ja) 半導体装置
JP5496278B2 (ja) 半導体装置
KR20100034613A (ko) 전하트랩형 플래시 메모리소자의 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20130828