KR100344834B1 - 비휘발성 메모리의 프로그램 장치 및 방법 - Google Patents

비휘발성 메모리의 프로그램 장치 및 방법 Download PDF

Info

Publication number
KR100344834B1
KR100344834B1 KR1020000018008A KR20000018008A KR100344834B1 KR 100344834 B1 KR100344834 B1 KR 100344834B1 KR 1020000018008 A KR1020000018008 A KR 1020000018008A KR 20000018008 A KR20000018008 A KR 20000018008A KR 100344834 B1 KR100344834 B1 KR 100344834B1
Authority
KR
South Korea
Prior art keywords
program
data
cell
bit line
current
Prior art date
Application number
KR1020000018008A
Other languages
English (en)
Other versions
KR20010094723A (ko
Inventor
서석호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000018008A priority Critical patent/KR100344834B1/ko
Publication of KR20010094723A publication Critical patent/KR20010094723A/ko
Application granted granted Critical
Publication of KR100344834B1 publication Critical patent/KR100344834B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Abstract

본 발명은 한 개의 셀에 복수개의 문턱전압을 고속으로 프로그램하고 기록된 데이터를 고속으로 읽어내도록 한 비휘발성 메모리의 프로그램 장치 및 방법에 관한 것으로서, 플로팅 게이트를 전하 저장 수단으로 하고 전기적으로 프로그램이 가능한 비휘발성 메모리 장치에 있어서, 사용자의 데이터를 저장하는 복수의 워드라인과 비트라인으로 구성된 메모리 어레이부와, 상기 메모리 어레이부를 구성하는 복수의 비트라인 중 인가된 어드레스에 의해 특정 비트라인을 선택하는 비트라인 디코더부와, 상기 비트라인 디코더부에 의해 선택된 비트라인들과 연결된 자동조회 프로그램 회로부와, 상기 자동조회 프로그램 회로부에서 선택된 셀의 비트라인에 흐르는 전류와 비교하기 위한 기준 전류의 값을 전압 또는 전류의 신호로 전달해주는 프로그램 레퍼런스부와, 프로그램 데이터를 저장하는 데이터 버퍼부와, 상기 데이터 버퍼부에 저장된 데이터를 입력받아 특정 워드라인 레벨에서 프로그램 할 것인지 안할 것인지를 결정하는 데이터를 상기 자동조회 프로그램 회로부에 전달하는 프로그램 인코딩부를 포함하여 구성됨을 특징으로 한다.

Description

비휘발성 메모리의 프로그램 장치 및 방법{method for programming of nonvolatile memory and program equipment}
본 발명은 전기적으로 프로그램이 가능한 비휘발성 메모리 장치에 관한 것으로, 특히 한 개의 셀에 복수개의 문턱전압을 고속으로 프로그램하고 그 기록된 데이터를 고속으로 읽어내는데 적당한 비휘발성 메모리의 프로그램 장치 및 방법에 관한 것이다.
일반적으로 플래쉬 EEPROM(Flash Electrically Erasable Programmable Read Only Memory) 및 EEPROM 등의 비휘발성 메모리의 집적도를 결정하는 메모리 셀의 유효 셀 사이즈(effective cell size)는 두 가지 요소에 의해 결정된다.
상기 두 가지의 요소 중에 하나는 셀의 사이즈이고, 다른 하나는 셀의 어레이 구조이다. 메모리 셀의 입장에서 최소의 셀 구조는 단순 적층 구조(simple stacked-gate structure)이다.
그리고 최근 플래쉬 EEPROM 및 플래쉬 메모리 카드(flash memory card)와 같은 비휘발성 메모리의 응용이 확대되면서 이 비휘발성 메모리에 관한 연구개발이 요구되고 있다.
상기 플래쉬 EEPROM, EEPROM 등의 비휘발성 반도체 메모리를 데이터 저장 미디어(mass storage media)로 사용하고자 할 때 가장 큰 문제점은 상기 메모리의 비트당 가격(cost-per-bit)이 너무 비싸다는 것이다.
또한, 포터블(potable) 제품으로의 응열을 위해서는 저전력이 소모되는칩(chip)이 요구된다.
상기 비트당 가격을 낮추기 위한 방안으로 최근 멀티 비트 셀(multi bit cell)에 관한 연구가 활발히 진행되고 있다.
종래의 비휘발성 메모리의 집적도는 메모리 셀의 개수와 일대일 대응관계에 있다. 반면에 멀티 비트셀은 메모리 셀 하나에 1비트 이상의 데이터를 저장함으로서 메모리 셀의 사이즈를 줄이지 않고도 동일 칩 면적에 데이터의 저장 집적도를 크게 높일 수 있다.
상기의 멀티 비트 셀을 구현하기 위해서는 각 메모리 셀에 3개 이상의 문턱전압 레벨(threshold voltage level)을 프로그램 해야 한다.
예를 들면 셀당 2비트의 데이터를 저장하기 위해서는 22= 4, 즉 4단계의 문턱전압 레벨로 각 셀을 프로그램(program)할 수 있어야 한다.
이때 상기 4 단계의 문턱전압 레벨은 논리적으로 00, 01, 10, 11의 각 로직 상태로 대응시킨다.
이와 같은 멀티 레벨 프로그램에 있어서 가장 큰 과제는 각 문턱전압 레벨이 통계적인 분포를 갖는다는 점이고, 이 값은 약 0.5V에 이른다.
따라서 각각의 문턱전압 레벨을 정확하게 조절(adjust)하여 분포를 줄일 수 있도록 보다 많은 문턱전압 레벨을 프로그램 할 수 있게 되고, 셀당 비트 수도 증가시킬 수 있게 된다. 상기의 전압분포를 줄이기 위한 한 방법으로서 일반적으로 프로그램과 조회를 반복하여 프로그래밍을 수행하는 기법을 사용하고 있다.
상기의 기법에서는 원하는 문턱전압 레벨로 비휘발성 메모리 셀을 프로그램하기 위해 일련의 프로그램 전압펄스(a series of voltage pulses)를 셀에 인가한다.
그리고 상기 셀이 원하는 문턱전압 레벨에 도달했는지 조회(verity)하기 위해 각 전압펄스들 사이에서 리드(reading)고정이 수행되어 진다. 각 조회 중에, 조회된 문턱전압 레벨 값이 원하는 문턱전압 레벨 값에 도달하면 프로그래밍 과정을 마친다.
이러한 프로그램과 조회를 반복 수행하는 방식에서는 유한한 프로그램 전압 펄스 폭으로 인한 문턱전압 레벨의 에러 분포를 줄이기 어렵다. 또한 상기의 프로그램과 조회를 반복하는 알고리즘을 회로로 구현하게 되므로 칩의 주변회로 면적이 증가되고 상기의 반복적인 방법은 프로그램 시간이 길어지는 단점이 있다.
도 1a는 일반적인 단순 적층형 비휘발성 메모리 소자의 구조단면도이고, 도 1b는 일반적인 비휘발성 메모리 셀의 심볼이다.
도 1a에서와 같이, p형 반도체 기판(1)위에 터널링 산화막(2)을 사이에 두고 플로팅 게이트(3)가 형성되고, 상기 플로팅 게이트(3)위에 콘트롤 게이트(5)가 형성되며, 상기 콘트롤 게이트(5)와 플로팅 게이트(3) 사이에는 유전체막(4)이 형성된다.
그리고 상기 플로팅 게이트(3) 양측의 p형 반도체 기판(1)의 표면내에는 n형의 소오스(6a) 영역과 드레인(6b) 영역이 형성된다.
이와 같이 구성되는 일반적인 단순 적층형 비휘발성 메모리 셀의 유효 셀 사이즈는 작으나 콘트롤 게이트(5)의 커플링 상수 값이 작고, 특히 비휘발성 메모리 셀의 유효 셀 사이즈를 줄이면 줄일수록 커플링 상수가 더 작아지는 문제가 있다.
따라서 상기와 같은 커플링 상수가 작아지는 것을 방지하게 위하여 플로팅 게이트(3)와 콘트롤 게이트(5) 사이의 유전체막(4)을 ONO(Oxide Nitride Oxide)막으로 형성하였으나, 이 또한 공정이 복잡하고 고온 열처리(high annealing) 공정이 필요하다.
한편, 도 1b에 도시한 바와 같이, 각 비휘발성 메모리 셀은 플로팅 게이트(3)와, 프로그래밍을 위해 상기 플로팅 게이트(3)에 공급된 전하량을 조절하는 콘트롤 게이트(5)와, 프로그램 중에 플로팅 게이트(3)에 제공되는 전하 반송자들의 양을 리드(또는 조회) 위한 전계 효과 트랜지스터로 구성된다.
상기 전계 효과 트랜지스터는 플로팅 게이트(3)와, 소오스(6a)와, 드레인(6b)과, 드레인(6b) 및 소오스(6a) 사이에 위치된 채널 영역(7)으로 구성된다.
상기와 같이 구성된 비휘발성 메모리 셀의 동작은 프로그래밍이 일어날 만큼 충분한 전압을 콘트롤 게이트(5) 및 드레인(6b)에 인가하면 소오스(6a)와 드레인(6b) 사이에 전류가 흐른다.
상기 전류를 기준 전류(reference current)와 비교하여 기준 전류보다 같거나 작은 값에 도달하면 프로그램 완료 신호(programming completion signal)를 발생시킨다.
이하, 첨부된 도면을 참고하여 종래의 비휘발성 메모리의 프로그램 장치 및그 방법을 설명하면 다음과 같다.
도 2는 종래의 비휘발성 메모리의 프로그램 장치를 나타낸 구성도이다.
즉, 도 2는 종래의 비휘발성 메모리에서 프로그램 펄스인가와 조회를 통한 멀티레벨 프로그램 장치를 나타낸 구성도이다.
도 2에서와 같이, 멀티레벨 프로그램을 위해 각각의 셀이 적어도 2개 이상의 문턱전압 레벨을 저장하여 적어도 1비트 이상의 정보를 저장하는 메모리 어레이부(11)와, 상기 메모리 어레이부(11)에서 입력된 주소에 의해 특정 비트라인을 선택하는 비트라인 디코더부(12)와, 상기 비트라인 디코더부(12)에서 선택된 비트라인과 일대일 연결이 되고 프로그램 펄스에 의해 선택된 셀의 비트라인에 고전압을 인가하여 상기 선택된 셀을 프로그램 하는 프로그램 회로부(13)와, 상기 프로그램 회로부(13)의 프로그램 조회를 리드 위한 리드 회로부(14)와, 상기 리드 회로부(14)의 출력을 이진 데이터로 바꾸어 주는 비트 디코더부(15)와, 상기 비트 디코더부(15)의 출력과 프로그램 데이터 저장 레지스트(18)의 출력을 비교하여 조회 결과 신호 및 프로그램 종료 신호를 출력하는 비교부(16)와, 상기 리드 회로부(14)가 멀티레벨로 저장된 셀의 정보를 이진 데이터로 변환시키는 기준 전류를 발생하는 조회 전류 제공 회로부(17)로 구성된다.
한편, 도 2에서 선택된 비트라인의 개수를 n개로 표시하고, 멀티 레벨 프로그램 장치는 N개를 동시에 프로그램 가능하다.
그리고 상기 리드 회로부(14)는 각각의 선택된 비트라인에 흐르는 전류를 각각 K개의 센스 앰프(도시되지 않음)를 이용해 N ×K개의 데이터를 출력하고, 상기비트 디코더부(15)는 리드 회로부(14)에서 출력되는 N ×K개의 출력을 N ×L개의 이진 데이터로 변환시킨다.
즉, 도 2는 한 셀에 멀티레벨 1비트(L ＞ 1)들의 이진 데이터를 저장한다.
한편, 도 2에서 한 개의 셀에 2비트(=L)를 저장하는 장치라면 4개의 문턱전압 레벨이 저장되고, 4개의 문턱전압을 구별하기 위해 3개의 참조 전류가 필요하고 각 비트라인에 해당하는 센스 앰프는 3(=K)개가 필요하다.
도 2에서 비휘발성 메모리의 프로그램 방법은 다음과 같다.
제 1 단계는 참조 메모리 셀들을 소거한 후 프로그램과 조회의 방법으로 미리 기정해진 복수개의 기준(참조) 전류 레벨을 가지도록 프로그램 한다.
제 2 단계는 프로그램 하고자하는 데이터를 프로그램 데이터 레지스트(18)에 저장을 시킨다. 이때 프로그램 하고자 하는 셀들은 전기적으로 소거된 상태이다.
제 3 단계는 상기 복수개의 기준 전류와 리드 회로부(14)를 이용해 선택된 셀의 정보를 읽어서 상기 프로그램 데이터 레지스트(18)에 저장된 프로그램 데이터와 비교하여 선택된 셀의 프로그램 여부를 결정한다. 상기 프로그램 여부를 결정하는 정보는 프로그램 회로부(13)의 래치에 저장된다.
제 4 단계는 상기 프로그램 회로부(13)는 상기 래치에 저장된 정보를 이용하여 선택된 셀을 프로그램 한다. 전기적으로 선택된 셀을 프로그램하기에 충분한 기정해진 전압을 기정해진 시간동안 인가시킨다.
제 5 단계는 상기 리드 회로부(14)를 이용하여 선택된 셀의 프로그램 상태를 조회하여 프로그램 하고자하는 데이터와 비교하는 제 3 단계와 프로그램 하는 제 4단계 과정을 모든 셀의 프로그램이 완료될 때까지 반복한다.
한편, 메인 셀을 읽을 경우에는 도 2에서 선택된 셀을 리드 회로부(14)와 참조셀에서 공급하는 복수의 참조전류를 이용해 디지털 데이터를 만들고 비트 디코더 부(15)를 거쳐서 원하는 이진 데이터로 변환시킨다. 그리고 프로그램 데이터 레지스트(18)에 상기 이진 데이터를 저장시킨다.
따라서 종래의 전기적으로 프로그램 가능한 비휘발성 메모리 장치는 조회를 위해 인가되는 워드라인 및 비트라인 전압과 프로그램을 위해 인가되는 전압의 크기가 서로 달라서 상기 프로그램 과정 중 제 3 단계와 제 4 단계 과정이 바뀔 경우 워드라인과 비트라인 전압도 바뀌게 된다.
이때 워드라인과 비트라인에는 고유의 저항과 캐패시턴스(capacitance)를 가지는데 이것으로 인해서 전하의 충방전 지연시간을 가지게 된다.
그러나 상기와 같은 종래의 비휘발성 메모리의 프로그램 장치 및 방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 조회를 위해 인가되는 워드라인 및 비트라인 전압과 프로그램을 위해 인가하되는 전압차에 의해 워드라인과 비트라인의 충방전 시간이 필요하기 때문에 프로그램 속도의 저하 현상이 발생한다.
둘째, 조회시 프로그램 하고자 하는 데이터와 리드 회로의 출력 데이터를 비교하는 비교부가 필요한데 비교하는 데이터가 많을수록 회로가 커져서 반도체 제작시 면적의 증가를 가져온다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 한 개의 셀에 복수개의 문턱전압을 고속으로 프로그램하고 기록된 데이터를 고속으로 읽어내도록 한 비휘발성 메모리의 프로그램 장치 및 방법을 제공하는데 그 목적이 있다.
도 1a는 일반적인 단순 적층형 비휘발성 메모리 소자의 구조단면도
도 1b는 일반적인 비휘발성 메모리 셀의 심볼
도 2는 종래의 비휘발성 메모리의 프로그램 장치를 나타낸 구성도
도 3은 본 발명에 의한 비휘발성 메모리의 프로그램 장치를 나타낸 구성도
도 4a는 자동 조회에 의한 프로그램에 의한 각셀의 문턱전압과 인가된 워드라인의 전압 관계를 나타낸 그래프
도 4b는 프로그램된 메인 셀과 리드 참조 셀의 자동 조회 방식의 프로그램 후 문턱전압과 리드시 한 개의 고정된 워드라인에 대한 전류의 차이를 4-레벨 셀로 나타낸 그래프
도면의 주요 부분에 대한 부호의 설명
21 : 메모리 어레이부 22 : 프로그램 레퍼런스부
23 : 리드 레퍼런스부 24 : 비트라인 디코더부
25 : 멀티레벨 리드 회로부 26 : 리드 디코더부
27 : 자동조회 프로그램 회로부 28 : 프로그램 인코딩부
29 : 데이터 버퍼부
상기와 같은 목적을 달성하기 위한 본 발명에 의한 비휘발성 메모리의 프로그램 장치는 플로팅 게이트를 전하 저장 수단으로 하고 전기적으로 프로그램이 가능한 비휘발성 메모리 장치에 있어서, 사용자의 데이터를 저장하는 복수의 워드라인과 비트라인으로 구성된 메모리 어레이부와, 상기 메모리 어레이부를 구성하는 복수의 비트라인 중 인가된 어드레스에 의해 특정 비트라인을 선택하는 비트라인 디코더부와, 상기 비트라인 디코더부에 의해 선택된 비트라인들과 연결된 자동조회 프로그램 회로부와, 상기 자동조회 프로그램 회로부에서 선택된 셀의 비트라인에 흐르는 전류와 비교하기 위한 기준 전류의 값을 전압 또는 전류의 신호로 전달해주는 프로그램 레퍼런스부와, 프로그램 데이터를 저장하는 데이터 버퍼부와, 상기 데이터 버퍼부에 저장된 데이터를 입력받아 특정 워드라인 레벨에서 프로그램 할 것인지 안할 것인지를 결정하는 데이터를 상기 자동조회 프로그램 회로부에 전달하는 프로그램 인코딩부를 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 비휘발성 메모리의 프로그램 방법은 자동 조회 프로그램에서 프로그램의 종료의 기준이 되는 프로그램 기준 전류와 복수의 문턱전압과 일대일 대응관계를 가지는 복수의 워드라인 전압을설정하는 단계와, 상기 복수의 워드라인 전압과 상기 프로그램 기준 전류를 이용하여 사용자의 데이터를 저장하는 메인 메모리와 메인 메모리를 리드 위해 필요한 리드 참조 셀을 프로그램과 동시에 조회하는 방식의 프로그램 하는 단계와, 상기 리드 참조 셀의 문턱전압 정보를 이용해서 상기 메인 메모리에 저장된 정보를 읽어서 복원 시켜주는 읽는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 비휘발성 메모리의 프로그램 장치 및 방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 비휘발성 메모리의 프로그램 장치를 나타낸 구성도이다.
도 3에서와 같이, 메모리 어레이부(21), 프로그램 래퍼런스부(22), 리드 레퍼런스부(23), 비트라인 디코더부(24), 멀티레벨 리드 회로부(25), 리드 디코더부(26), 자동조회 프로그램 회로부(27), 프로그램 인코딩부(28), 그리고 데이터 버퍼부(29)로 구성된다.
먼저, 상기 메모리 어레이부(21)의 각각의 셀은 워드라인과 비트라인으로 선택이 가능하게 구성되어 있다.
상기 메모리 어레이부(21)에 구성된 복수의 워드라인과 비트라인은 입력된 주소를 디코딩하여 한 개의 워드라인과 N개의 비트라인이 동시에 선택이 되어서 프로그램 및 리드가 이루어진다.
상기 N개의 라인을 선택하는 회로가 비트라인 디코더부(24)이다. 선택된 셀을 프로그램하기 위해서 사용되는 회로는 자동조회 프로그램 회로부(27)이다. 상기자동조회 프로그램 회로부(27)는 선택된 셀의 비트라인에 흐르는 전류를 모니터링 하면서 상기 비트라인에 프로그램 하기에 충분한 고전압을 인가한다.
상기 자동조회 프로그램 회로부(27)는 종료의 기준이 되는 전류레벨에 관한 신호를 프로그램 레퍼런스부(22)로부터 받는다. 상기 자동조회 프로그램 회로부(27)는 비트라인에 흐르는 전류가 상기 프로그램 레퍼런스부(22)에서 받은 기준 전류신호와 비교하여 같아지는 시점에서 상기 선택된 비트라인에 인가된 전압을 끊음으로서 프로그램을 종료시킨다.
상기와 같이 자동 조회 방식으로 프로그램 하는 경우에 비트라인에 흐르는 전류가 셀의 전류와 동일하면 즉, 셀 이외에 다른 누설 전류 경로가 없고 종료되는 기준전류가 고정되어 있다면 프로그램 되는 셀의 문턱전압과 인가되는 워드라인(콘트롤 게이트와 연결됨)은 선형적으로 비례하게 된다.
상기 자동 조회 방식으로 멀티레벨 프로그램 하는 경우 워드라인 전압을 낮은 레벨에서 높은 레벨로 높이면서 각각의 전압 레벨에 대해 프로그램을 실시하여 셀에 흐르는 프로그램 전류를 최소화시킨다.
한편, 상기 워드라인 전압을 높은 레벨에서 낮은 레벨로 낮츠면서 각각의 전압 레벨에 대해 프로그램을 실시할 수도 있다.
상기 멀티레벨 리드 회로부(25)는 각각의 비트라인에 복수(K개)의 센스 앰프를 가지고 있다. 각각의 센스 앰프는 리드 레퍼런스부(23)로부터 각각의 멀티레벨을 구별하기 위한 전류 또는 전압 신호를 셀의 전류와 비교하여 이진 데이터로 변환시킨다.
상기 센스 앰프의 출력값은 리드 디코더부(26)를 거쳐 프로그램시 입력된 이진 데이터로 변환된 뒤 데이터 버퍼부(29)에 저장된다. 상기 프로그램 인코딩부(28)는 데이터 버퍼부(29)에 저장된 프로그램 데이터를 각각의 전압 레벨에 관한 신호 정보를 이용해 자동조회 프로그램 회로부(27)에 프로그램 여부를 결정하는 한 비트 데이터를 보내어 준다.
상기 비휘발성 메모리의 프로그램 장치에서 멀티레벨 리드 회로부(25)는 프로그램시에는 동작하지 않는다.
본 발명의 설명을 위해 비휘발성 메모리를 구성하는 각각의 셀은 도 1b에서와 같이, 소오스, 드레인, 드레인과 소오스 사이에 채널이 있고, 채널 위에는 전하의 저장을 위한 플로팅 게이트가 존재하며, 플로팅 게이트의 위에는 콘트롤 게이트가 존재한다.
상기 셀의 소오스는 접지되어 있으며 드레인 고전압을 이용하여 프로그램하며 전기적인 소거는 채널에 고전압을 인가하여 플로팅 게이트에서 전하를 뽑아내든지 아니면 플로팅 게이트 측면에 소거 게이트를 두어서 고전압을 인가해서 전기적인 소거가 가능하다고 가정할 수 있다. 상기 셀의 채널은 N-타입으로 소거가 되면 채널에 전류가 많이 흐르고 프로그램이 되면 동일 워드라인 전압에 대해서 문턱전압이 높아져 전류가 감소한다.
도 3에서 자동 조회 방식으로 비휘발성 메모리의 프로그램 방법은 다음과 같다.
제 1 단계는 프로그램 레퍼런스부(22)에 있는 프로그램 레퍼런스 셀을 이용해서 고정된 프로그램 기준 전류를 만든다. 그리고 각각의 멀티레벨에 상응하는 복수의 워드라인 전압을 정한다.
상기 워드라인 전압은 메인 셀을 프로그램 하기 위한 워드라인 전압과 리드 레퍼런스부(23)에 있는 리드 참조 셀을 프로그램 하기 위한 복수의 워드라인 전압을 포함한다.
상기 리드 참조 셀의 물리적 전기적 구조가 메인 셀과 같다면 자동 프로그램시 워드라인 전압을 메인 셀의 프로그램시 인가하는 전압의 중간 값으로 정한다면 리드 참조 셀의 문턱 전압이 메인 셀의 문턱전압의 중간 값을 가지게 된다. 이 리드 참조 셀들을 이용해서 메인 셀을 읽는데 이용한다.
제 2 단계는 리드 레퍼런스 블록에 있는 복수의 참조 셀들을 상기 정해진 리드 레퍼런스 워드라인 전압으로 자동 프로그램 하여 메인 셀의 문턱전압을 구별할 수 있는 문턱전압으로 프로그램 한다.
제 3 단계는 메인 메모리 셀에 프로그램 하고자 하는 데이터를 데이터 버퍼부(29)에 저장을 시키고 상기 정해진 메인 셀의 워드라인 전압 중 가장 낮은 워드라인 전압을 인가한다. 그리고 프로그램 인코딩부(28)를 통해 자동조회 프로그램 회로부(27)에 프로그램 유무를 가리키는 한 비트를 출력한다.
상기 데이터의 결과에 따라 자동조회 프로그램 회로부(27)는 프로그램을 시작한다. 상기 자동조회 프로그램 회로부(27)는 프로그램 펄스를 선택된 셀의 비트라인에 고전압 펄스를 인가함과 동시에 상기 프로그램 레퍼런스부(22)에 설정된 프로그램 기준전류와 비트라인에 흐르는 전류를 비교하는 동작을 한다.
상기 자동조회 프로그램 회로부(27)는 상기 비트라인에 흐르는 전류와 상기 프로그램 기준전류와 비교하여 같거나 작아지는 시점에서 비트라인에 인가된 전압을 다음 단계로 올리고 상기 자동 프로그램의 과정을 반복한다. 자동 프로그램 과정은 워드라인의 전압이 가장 높은 마지막 단계까지 멀티레벨의 개수만큼 반복된다.
이상의 과정이 자동조회의 과정을 통한 멀티레벨 프로그램 방법이다.
한편, 본 발명의 비휘발성 메모리의 프로그램 방법에서 메인 셀의 프로그램을 먼저한 후 리드 참조 셀을 프로그램 할 수 있다.
도 4a는 자동 조회에 의한 프로그램에 의한 각셀의 문턱전압과 인가된 워드라인의 전압 관계를 나타낸 그래프이다.
도 4a에서와 같이, 인가된 워드라인 전압(VWL)과 프로그램 후 문턱전압(VT)의 관계는 기울기가 1인 일대일 대응 한계에 있음을 알 수 있다.
도 4b는 프로그램된 메인 셀과 리드 참조 셀의 자동 조회 방식의 프로그램 후 문턱전압과 리드시 한 개의 고정된 워드라인에 대한 전류의 차이를 4-레벨 셀로 나타낸 그래프이다.
도 4b에서와 같이, 리드 참조 메모리 셀의 문턱전압의 중앙에 위치하도록 프로그램 되었기 때문에 멀티 레벨 리드시 메인 셀과 리드 참조셀의 워드라인과 비트라인에 동일한 전압을 인가하면 각각의 레벨에 상응하는 서로 다른 전류(A,B)가 선택된 메인 셀과 참조 셀의 비트라인에 흐른다.
상기 전류(A,B)의 차이를 도 2의 멀티레벨 리드 회로부(25)의 센스 앰프가 구별하여 이진 데이터로 만들고 이 이진 데이터를 리드 디코더부(26)에서 디코딩하여 원래의 데이터로 복원한 뒤 데이터 버퍼부(29)에 저장되고 이 데이터를 입출력 버퍼부(도시되지 않음)를 거쳐 사용자에게 전달된다.
여기서 미설명한 A는 메인 셀의 비트라인 전류이고, B는 리드 참조셀의 비트라인 전류이다.
한편, VRWL1, VRWL2, VRWL3은 리드 참조 셀을 자동조회 기법으로 프로그램 할 경우 인가되는 워드라인 전압 값(4레벨에서는 3개의 참조전류만 필요)이고, VWL1, VWL2, VWL3, VWL4는 메인 어레이를 자동조회 기법으로 4레벨 프로그램 하는 경우 워드라인에 인가되는 각각의 전압레벨이다.
이상에서 설명한 바와 같이 본 발명에 의한 비휘발성 메모리의 프로그램 장치 및 방법은 다음과 같은 효과가 있다.
첫째, 자동 조회 프로그램 방식을 이용한 멀티 레벨 프로그램 장치는 기존의 프로그램과 조회의 반복에 의한 프로그램 방식보다 프로그램 속도를 빠르게 할 수 있다.
둘째, 기존의 자동 조회 방식으로 프로그램시 프로그램 된 셀의 데이터와 입력된 데이터를 비교하는 비교기가 필요하지만 본 발명에서는 비교기가 필요하지 않기 때문에 회로의 구성을 간소화시킬 수 있다.
셋째, 자동 조회 프로그램 방식은 프로그램시 워드라인 전압을 낮은 단계에서 높은 단계로 올리면서 프로그램하기 때문에 프로그램 되는 셀의 문턱전압이 점차적으로 올라가면서 프로그램 되어서 프로그램 되는 셀의 전류를 줄일 수 있고, 저전력 프로그램이 가능하다.

Claims (5)

  1. 플로팅 게이트를 전하 저장 수단으로 하고 전기적으로 프로그램이 가능한 비휘발성 메모리 장치에 있어서,
    사용자의 데이터를 저장하는 복수의 워드라인과 비트라인으로 구성된 메모리 어레이부와,
    상기 메모리 어레이부를 구성하는 복수의 비트라인 중 인가된 어드레스에 의해 특정 비트라인을 선택하는 비트라인 디코더부와,
    상기 비트라인 디코더부에 의해 선택된 비트라인들과 연결된 자동조회 프로그램 회로부와,
    상기 자동조회 프로그램 회로부에서 선택된 셀의 비트라인에 흐르는 전류와 비교하기 위한 기준 전류의 값을 전압 또는 전류의 신호로 전달해주는 프로그램 레퍼런스부와,
    프로그램 데이터를 저장하는 데이터 버퍼부와,
    상기 데이터 버퍼부에 저장된 데이터를 입력받아 특정 워드라인 레벨에서 프로그램 할 것인지 안할 것인지를 결정하는 데이터를 상기 자동조회 프로그램 회로부에 전달하는 프로그램 인코딩부를 포함하여 구성됨을 특징으로 하는 비휘발성 메모리의 프로그램 장치.
  2. 제 1 항에 있어서, 상기 자동조회 프로그램 회로부는 선택된 셀의 비트라인에 흐르는 전류를 모니터링 하면서 상기 비트라인에 프로그램하기에 충분한 고전압을 인가함을 특징으로 하는 비휘발성 메모리의 프로그램 장치.
  3. 제 1 항에 있어서, 상기 각각의 비트라인에 복수개의 센스 앰프를 가지고 멀티레벨을 구별하기 위한 전류 또는 전압 신호를 셀의 전류와 비교하여 이진 데이터로 변환시키는 멀티레벨 리드 회로부를 더 포함하여 구성됨을 특징으로 비휘발성 메모리의 프로그램 장치.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 각 센스 앰프의 출력값을 프로그램시 입력된 이진 데이터로 변환한 후 상기 데이터 버퍼부에 저장하는 리드 디코더부를 더 포함하여 구성됨을 특징으로 하는 비휘발성 메모리의 프로그램 장치.
  5. 자동 조회 프로그램에서 프로그램의 종료의 기준이 되는 프로그램 기준 전류와 복수의 문턱전압과 일대일 대응관계를 가지는 복수의 워드라인 전압을 설정하는 단계와,
    상기 복수의 워드라인 전압과 상기 프로그램 기준 전류를 이용하여 사용자의 데이터를 저장하는 메인 메모리와 메인 메모리를 리드 위해 필요한 리드 참조 셀을 프로그램과 동시에 조회하는 방식의 프로그램 하는 단계와,
    상기 리드 참조 셀의 문턱전압 정보를 이용해서 상기 메인 메모리에 저장된 정보를 읽어서 복원 시켜주는 읽는 단계를 포함하여 이루어짐을 특징으로 하는 비휘발성 메모리의 프로그램 방법.
KR1020000018008A 2000-04-06 2000-04-06 비휘발성 메모리의 프로그램 장치 및 방법 KR100344834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000018008A KR100344834B1 (ko) 2000-04-06 2000-04-06 비휘발성 메모리의 프로그램 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000018008A KR100344834B1 (ko) 2000-04-06 2000-04-06 비휘발성 메모리의 프로그램 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20010094723A KR20010094723A (ko) 2001-11-01
KR100344834B1 true KR100344834B1 (ko) 2002-07-20

Family

ID=19662263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018008A KR100344834B1 (ko) 2000-04-06 2000-04-06 비휘발성 메모리의 프로그램 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100344834B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법

Also Published As

Publication number Publication date
KR20010094723A (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
US6836431B2 (en) Method of programming/reading multi-level flash memory using sensing circuit
JP3159105B2 (ja) 不揮発性半導体記憶装置及びその書込方法
US6069821A (en) Device for sensing data in a multi-bit memory cell using a multistep current source
US7167395B1 (en) Non-volatile semiconductor memory
EP1720168A1 (en) Integrated circuit device, flash memory array, nonvolatile memory device and operating method
US20040179396A1 (en) Nonvolatile semiconductor memory device
US7773419B2 (en) NOR flash memory device with a serial sensing operation and method of sensing data bits in a NOR flash memory device
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
US6621745B1 (en) Row decoder circuit for use in programming a memory device
US5982662A (en) Semiconductor memory device with improved read characteristics for data having multi values
JP2004519804A (ja) 改善されたプログラミングを備えた不揮発性メモリ及び該プログラミングのための方法
US20130094303A1 (en) Complementary Reference Method for High Reliability Trap-Type Non-Volatile Memory
US7420863B2 (en) Nonvolatile semiconductor memory device which stores multivalue data
US7652919B2 (en) Multi-level operation in dual element cells using a supplemental programming level
EP0377839B1 (en) Semiconductor memory device capable of preventing data of non-selected memory cell from being degraded
JP2000236031A (ja) 不揮発性半導体記憶装置
WO2001063615A1 (en) User selectable cell programming
KR19990007404A (ko) 비휘발성 반도체 기억장치
US7099210B2 (en) Semiconductor memory device having memory cells with floating gates and memory cell threshold voltage control method
KR100344834B1 (ko) 비휘발성 메모리의 프로그램 장치 및 방법
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
US6909638B2 (en) Non-volatile memory having a bias on the source electrode for HCI programming
US5943268A (en) Non-volatile latch having PMOS floating gate memory cells
KR20080074360A (ko) 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법
US6266280B1 (en) Method of programming nonvolatile semiconductor device at low power

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee