CN104637535A - 驱动非易失性存储器装置的方法 - Google Patents

Abstract

本发明公开了一种驱动非易失性存储器装置的方法，该方法包括步骤：通过关于非易失性存储器单元执行第一编程循环使非易失性存储器单元的阈电压正向漂移；然后，使非易失性存储器单元的阈电压逆向漂移；以及通过关于非易失性存储器单元执行第二编程循环使非易失性存储器单元的阈电压再次正向漂移。

Description

驱动非易失性存储器装置的方法

相关申请的交叉引用

本申请要求于2013年11月11日提交的韩国专利申请No.10-2013-0136351的优先权，该申请的主题内容以引用方式并入本文中。

技术领域

本发明构思整体涉及一种驱动非易失性存储器装置的方法。

背景技术

特定非易失性存储器装置和系统中被编程的非易失性存储器单元的阈电压往往随时间而变化。这种不利结果有许多原因与环境因素、操作因素和用于制造非易失性存储器单元的材料的基本特性有关。

被编程的非易失性存储器单元的阈电压明显地随时间变化是不可接受的，这是因为所得“改变的”阈电压会被错误地解读，从而导致读数据错误。

发明内容

在一个实施例中，本发明构思提供了一种驱动非易失性存储器装置的方法，该方法包括步骤：通过关于非易失性存储器单元执行第一编程循环使非易失性存储器单元的阈电压正向漂移；然后，使非易失性存储器单元的阈电压逆向漂移；以及通过关于非易失性存储器单元执行第二编程循环使非易失性存储器单元的阈电压再次正向漂移。

在另一实施例中，本发明构思提供了一种驱动非易失性存储器装置的方法，该非易失性存储器装置包括共同连接至第一字线的第一非易失性存储器单元和共同连接至第二字线的第二非易失性存储器单元。该方法包括步骤：通过关于第一非易失性存储器单元执行第一编程循环使第一非易失性存储器单元的阈电压正向漂移第一等级；然后，使第一非易失性存储器单元的阈电压逆向漂移第二等级；以及通过关于第一非易失性存储器单元执行第二编程循环使第一非易失性存储器单元的阈电压再次正向漂移第三等级。

在另一实施例中，本发明构思提供了一种驱动非易失性存储器装置的方法，该非易失性存储器装置包括被配置为要根据包括擦除电压分布和最高电压分布的多个阈电压分布进行编程的非易失性存储器单元，其中，擦除电压分布与最高电压分布之间的电压范围限定了非易失性存储器单元的阈电压窗口。该方法包括步骤：关于非易失性存储器单元利用第一组编程脉冲执行第一编程循环以产生第一阈电压窗口；然后，使非易失性存储器单元的阈电压逆向漂移；以及关于非易失性存储器单元利用与第一组编程脉冲不同的第二组编程脉冲执行第二编程循环，以产生比第一阈电压窗口窄的第二阈电压窗口。

在例如电荷撷取闪存(charge trap flash，CTF)装置的闪速存储器装置中，在存储器层(例如，氮化物层)中俘获的电子可随时间不利地被重排。也就是说，期望阈电压分布会随时间而变化。本发明构思的特定实施例有效地解决了这个潜在问题。在以下描述中将在某种程度上阐述本发明构思的其他优点、目的和特征，并且通过对下文的研究或者通过本发明构思的实施本领域普通技术人员将将在某种程度上清楚或习得这些优点、目的和特征。

附图说明

通过以下结合附图的详细描述，本发明构思的以上和其它目的、特点和优点将更加清楚，其中：

图1是示出的可根据本发明构思的实施例操作的通用存储装置的框图；

图2是在一个示例中进一步示出图1的非易失性存储器装置1100的框图；

图3是在一个示例中进一步示出图1的存储器控制器1200的框图；

图4是概括根据本发明构思的实施例的驱动非易失性存储器装置的方法的流程图；

图5包括(a)、(b)和(c)，其示出了由于图4的驱动方法导致的阈电压分布漂移；

图6包括(a)和(b)，其示出了可在图4的程序步骤中使用的多组可能的编程脉冲；

图7包括(a)、(b)和(c)，其进一步示出了图4的驱动方法；

图8包括(a)和(b)，示出了由根据本发明构思的特定实施例的驱动非易失性存储器装置的方法导致的分布；

图9包括(a)和(b)，进一步示出了根据本发明构思的特定实施例的驱动非易失性存储器装置的方法；以及

图10、图11、图12、图13和图14分别是示出可包含本发明构思的特定实施例的存储器系统和/或电子装置的示图。

具体实施方式

现在将参照附图通过一些额外的细节来描述本发明构思的特定实施例。然而，本发明构思可按照许多不同的形式实现，并且不应理解为仅限于示出的实施例。此外，提供这些实施例是为了使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明构思的范围。在整个撰写的说明书和附图中，相同的附图标记用于指示相同或相似的元件。

应该理解，当一个元件或部件被称作“位于”另一元件“上”时，所述一个元件或部件可直接“位于”另一元件“上”，或者可存在中间元件。相反，当一个元件被称作布置或设置为“直接位于”另一元件“上”时，则不存在中间元件。

应该理解，除非本文另外指明或通过上下文清楚地相反定义，否则在描述本发明构思的上下文(尤其是在权利要求的上下文)中使用的术语“一个”、“一”、“该”和相似指示包括单数和复数两种形式。应该理解，除非另外指明，否则术语“包括”、“具有”、“包含”和“含有”是开放性术语(即，意指“包括，但不限于”)。

除非另外限定，否则本文中使用的所有技术术语和科学术语具有与本发明构思所属领域的普通技术人员之一通常理解的含义相同的含义。应该理解，除非另外指明，否则本文提供的任何和所有示例或示例性术语仅旨在更好地示出本发明构思，而非限制本发明构思的范围。另外，除非另外定义，否则在通用词典中定义的所有术语不应该被过于正式地解释。

图1是示出可根据本发明构思的实施例操作的存储装置的总框图。图2是在一个示例中进一步示出图1的非易失性存储器装置1100的框图。图3是在一个示例中进一步示出图1的存储器控制器1200的框图。

参照图1，存储装置1000通常包括非易失性存储器装置1100和存储器控制器1200。

存储器控制器1200连接在主机与非易失性存储器装置1100之间，并且被配置为响应于来自主机的一个或多个请求控制关于存储(正被存储)在非易失性存储器装置1100中的数据的各种存取操作。也就是说，存储器控制器1200被配置为至少控制关于非易失性存储器装置1100的一个或多个存储器单元的读操作、写操作和擦除操作。在这点上，存储器控制器1200被配置为非易失性存储器装置1100与主机之间的接口。

可利用硬件、软件和/或固件以不同方式实现存储器控制器1200提供的控制功能性。

可利用一种或多种非易失性存储器以不同方式实现非易失性存储器装置110，作为示例，所述一种或多种非易失性存储器包括闪速存储器(例如，电荷撷取闪存或CTF装置)、只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、相变随机存取存储器(PRAM)、铁电RAM(FRAM)和/或电阻式RAM(RRAM)。

存储器控制器1200和非易失性存储器装置1100可共同集成到各种类型的单个半导体装置或存储卡中，作为示例，半导体装置或存储卡包括个人计算机(PC)卡(诸如由个人计算机存储卡国际联合会提供的说明所述的那些)、紧凑式闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC)(诸如RS-MMC或微型MMC)、安全数位(SD)卡(诸如迷你SD、微型SD或SDHC)、通用闪速存储装置(UFS)等。

在本发明构思的特定实施例中，存储器控制器1200和非易失性存储器装置1100可共同集成和合适地配置为提供固态驱动器(SSD)。在存储装置1000被配置为SSD的情况下，连接至存储装置1000的主机的操作速度可相对于例如常规存储装置(诸如硬盘驱动器(HDD))显著提高。

在本发明构思的其它实施例中，存储装置1000可被配置为适用于各种现代电子装置中的组成元件，所述现代电子装置诸如个人计算机(PC)、超级移动PC、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒子、数码相机、三维(3D)电视接收器、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收数据的通用装置、在家庭网络中配置的一个或多个装置、计算机网络、计算系统或车载资讯网络、或者射频识别装置(RFID)。

可利用各种类型的常规设置的封装技术将非易失性存储器装置1100和/或存储装置1000机械地安装和电连接。例如，非易失性存储器装置1100和/或存储装置1000可封装和安装为封装件层叠(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫组件芯片、华夫形式芯片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、塑料四方扁平封装(PQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄小外形封装(TSOP)、薄形四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理层叠封装(WSP)等。

图2进一步示出了层次结构的一个示例，该层次结构可用于被配置与存储器控制器1200一起操作的非易失性存储器装置1100。在此，假设非易失性存储器装置1100在物理上和/或逻辑上根据多个平面PL1至PLn布置。平面PL1至PLn的每一个还根据多个块BLK1至BLKm布置。块BLK1至BLKm的每一个又根据多个页PAGE1至PAGEk布置。共同连接至特定字线的多个非易失性存储器单元设置在页PAGE1至PAGEk的每一个中。也就是说，如果将字线信号施加至特定字线，则信号因此施加至与该字线关联的被指定为一页(PAGE1至PAGEk)的多个非易失性存储器单元。

图3进一步在一个示例中将图1的存储器控制器1200示出为包括微处理器1210、主机接口1220、RAM 1230、ROM 1240和存储器接口1260。

主机接口1220可与能够控制在主机与存储器控制器1200之间交换命令、指令、地址信息、控制信号和/或相关数据的一个或多个常规理解的数据通信协议兼容。例如，可将存储器控制器1200不同地配置为利用一个或多个接口协议与主机通信，所述接口协议包括通用串行总线(USB)、多媒体卡(MMC)、外围组件互连(PCI)、快速PCI、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)和/或集成驱动电子器件(IDE)。

RAM 1230是一种用作缓冲器的存储器。例如，RAM 1230可用于存储经主机接口1220接收的命令、地址和各种变量。RAM 1230也可用于存储从非易失性存储器装置1100提供至主机的数据和各种变量。

ROM 1240可用于存储程序指令和/或数据，诸如用于驱动固件的那些程序指令和/或数据。这种程序指令可替代地或另外地存储在与存储器控制器1200关联或可由存储器控制器1200访问的各种非易失性存储器装置中。

存储器接口1260使得数据能够与相关的命令、指令、地址信息和/或控制信号一起在非易失性存储器装置1100与存储器控制器1200之间交换。在本发明构思的特定实施例中，存储器接口1260可为NAND闪速存储器接口和/或NOR闪速存储器接口。

本领域技术人员应该理解，可使用各种编程技术来将期望数据值“编程”(即，写)到选择的存储器单元中。在非易失性存储器单元配置为存储单层数据的情况下(即，单层单元SLC)，数据值可为单个比特，或者在非易失性存储器单元配置为存储多层数据的情况下(即，多层单元MLC)，数据值可为多个比特。许多编程操作使用多个反复执行的“编程循环”来将数据编程到一个或多个“选择的存储器单元”中。在编程操作期间施加至选择的存储器单元的各种控制信号的电平可根据编程循环而变化。例如，通常随着编程操作的各个连续的编程循环将特定控制信号的电压逐渐增大，直到将所有选择的存储器单元合适地编程为期望的数据值。

在这点上，由对应的阈电压分布或电阻范围指示了通过非易失性存储器单元存储的对应的数据值。假设使用根据一组限定的阈电压分布编程的非易失性存储器单元，那么非常重要的是，编程为特定数据值的已编程存储器单元正确地显示了所述限定的一组阈电压分布中的确切的那一个。然而，在许多情况下这种期望的结果是相当难以实现的，这是因为在完成编程操作之后许多环境因素和操作因素往往不期望地改变了构成的存储器单元的阈电压。

图4是概括根据本发明构思的特定实施例的驱动非易失性存储器装置的方法的流程图。在该上下文中，使用术语“驱动”替代“编程”，这是因为与本发明构思一致的方法可例如在各种维护操作期间、在编程操作期间或在编程操作之后应用于选择的存储器单元。

图5包括(a)、(b)和(c)，其进一步示出了图4的驱动方法中的各步骤对选择的存储器单元的阈电压分布的影响。图6包括(a)和(b)，其进一步在一个示例中示出了可在与本发明构思的特定实施例一致的驱动方法期间使用的特定编程脉冲(或驱动脉冲)。图7包括(a)、(b)和(c)，其进一步示出了通过图4的驱动方法提供的影响。

首先参照图4和图5，在编程操作期间任意选择和执行的第一编程循环期间，选择的非易失性存储器单元的对应阈电压右移(或正向漂移或沿着正向d1漂移)(S110)。也就是说，假设根据定义的增量步脉冲编程(ISPP)方法执行驱动操作，可如图6中的(a)所示地施加第一序列编程脉冲(P)及随后的验证脉冲(V)。因此，可利用多个第一编程脉冲P11至P1h(包括第一初始编程脉冲P11和第一最终编程脉冲P1h)执行第一编程循环，其中第一编程脉冲P11至P1h的对应电平根据第一增量步幅(ΔISPP1)随着各个逐次迭代而增大。

作为执行第一编程循环的结果，可针对选择的非易失性存储器单元获得图5中的(a)所示的阈电压分布P1，其中W1表示阈电压分布P1的初始宽度，AVG1表示阈电压分布P1的第一平均阈电压电平。

然后，在完成第一编程循环之后并且在执行第二编程循环之前，选择的非易失性存储器单元的阈电压左移(或逆向漂移或沿着负向d2漂移)(S120)。

本文中使用术语“正向”和“逆向”漂移与一个或多个存储器单元阈电压的对应正电压漂移和负电压漂移没有必然联系。此外，这些术语用于指示沿着相反的任意方向进行的对应电压漂移。因此，在本发明构思的特定实施例中，“正向漂移”(例如，由于执行第一编程循环或第二编程循环导致的电压漂移)可使一个或多个存储器单元阈电压沿着负向移动，而“逆向漂移”(例如，由于执行逆向漂移步骤导致的电压漂移)可使一个或多个存储器单元阈电压沿着正向移动。

与图5中的(a)比较，逆向漂移步骤对选择的存储器单元的阈电压分布的影响示于图5中的(b)中。在本发明构思的特定实施例的上下文中，在执行第一编程循环(S110)之后，通过逆向漂移步骤(S120)将选择的非易失性存储器单元弱擦除。然而，不是所有的本发明构思的实施例必须逆向漂移达到认为选择的存储器单元要被弱擦除的程度。使用相对于先前的正向漂移程度更小程度的逆向漂移在本发明构思的特定实施例中可具有良好的效果。

然后，在逆向漂移步骤(S120)之后，利用第二编程循环使选择的非易失性存储器单元的阈电压再次正向漂移(S130)，其结果示于图5中的(c)。

在此再次说明，假设利用限定的ISPP方法执行第二编程循环。然而，如图6中的(b)所示，与在第一编程循环期间使用的编程方法相比，第二编程循环可利用不同的控制信号电平使用不同的编程方法(例如，第二ISSP方法利用不同的增量步幅增加ΔISPP2)。例如，在第二编程循环期间通过第二编程方法施加的系列编程脉冲(P2)的对应电平(图6中的(b))分别低于在第一编程循环期间通过第一编程方法施加的系列编程脉冲(P1)的电平(图6中的(a))。

作为在第一编程循环(S110)和逆向漂移(S120)之后的第二编程循环(S130)的结果，可获得最终阈电压分布P2，如图5中的(c)所示。在此，W2表示最终阈电压分布P2的窄的多的阈电压分布宽度，AVG2表示阈电压分布P2的较小的平均电压电平。

在参照图4、图5和图6描述的工作实施例的上下文中，第一组编程脉冲P11至P1h与第二组编程脉冲P21至P2h不同。也就是说，将图6中的(a)和(b)所示的编程脉冲进行比较，第一增量步幅(ΔISPP1)大于第二增量步幅(ΔISPP2)。此外，第二编程脉冲P21至P2h组中的第二初始脉冲P21小于或等于第一编程脉冲P11至P1h组中的第一最终编程脉冲P1h。此外，第二编程脉冲P21至P2h组中的第二初始脉冲P21小于第一编程脉冲P11至P1h组中的第一初始编程脉冲P11。

当然，可针对本发明构思的各个实施例使用许多不同的编程方法，但是通过与在先前的第一编程循环期间使用的第一编程脉冲相比仔细地调整在第二编程循环期间使用的系列第二编程脉冲，由第二编程循环导致的最终阈电压分布的宽度可明显小于由第一编程循环导致的初始阈电压分布的宽度。

综合考虑图1、图4和图7，可更好地理解这些结果。假设在非易失性存储器装置1100中使用CTF存储器单元，图7概念性地示出了在执行图4中概括的驱动方法期间通过CTF存储器单元的存储器层积累(或俘获)电子。

图7中的(a)示出了执行第一编程循环(S110)之后的结果，其中在选择的CTF存储器单元的浅区S1和深区D1二者中俘获电子。应该注意，在浅区S1中俘获的至少一些电子很可能将随时间变得不利地“重排”，而在深区D1中俘获的电子不太可能类似地重排。因此，与在深区D1中俘获的电子相比，在浅区S1中俘获的电子更加可能产生选择的CTF存储器单元的阈电压分布的尾区(例如，上尾区和/或下尾区)。

参照图7中的(a)，假设在第一编程循环(S110)之后在示例性CTF存储器中俘获总c1的电子，这些总电子中的a1将在浅区S1中被俘获，而总电子中的b1将在深区D1中俘获。如果在第一编程循环之后执行与第一编程循环相似的后续的编程循环，则在浅区S1中俘获的电子的数量可减少以变为与在深区D1中俘获的电子的数量大致成比例。也就是说，根据连续执行的、相似地正向偏置的编程循环，随着在浅区S1中俘获的电子的数量增加，在深区D1中俘获的电子的数量可最低程度地增加。因此，在执行第一编程循环时在深区D1中俘获的电子的数量将接近于最大，而不考虑在浅区S1中俘获的电子的数量。

现在，参照图1、图4和图7中的(b)，在执行逆向漂移期间，选择的CTF存储器单元的阈电压相对于在第一编程循环期间获得的正向漂移沿着逆向漂移。结果，通过第一编程循环在CTF存储器单元的存储器层中俘获的一些电子将逃逸。因此，与弱擦除操作能力非常相似，逆向漂移步骤导致在CTF存储器单元中俘获的电子的总量从c1减小至c2。但是，主要是通过第一编程循环在浅区S1中俘获的电子容易响应于逆向漂移步骤从CTF存储器单元逃逸。相对而言，在逆向漂移步骤中，在深区D1中少得多的俘获的电子从CTF存储器单元逃逸。因此，在图7示出的示例中，差(a1-a2)大于差(b1-b2)。

因此，执行逆向漂移步骤(S120)往往使得在CTF存储器单元的浅区S1中俘获的电子的数量最小化。

现在，参照图1、图4和图7中的(c)，在执行第二编程循环之后，在浅区S1中俘获的电子的数量从a2增加至a3。然而，在深区D3中俘获的电子的数量更大程度地从b2增加至b3。

因此，根据图7示出的示例，通过第一编程循环在CTF存储器的存储器层中俘获的第一电子总量c1可大于通过第二编程循环在CTF存储器单元的存储器层中俘获的第二电子总量c2。然而，在第二编程循环之后，在CTF存储器单元的深区D1中俘获的电子的数量可更好地匹配期望的目标值，其中可根据期望俘获的电子的特定范围或者针对相应阈电压分布的推定范围建立“目标值”。

由于在逆向漂移步骤之后在浅区S1中俘获的电子的数量极大地减少了，因此第一编程循环的比率a1/b1(例如，1:10)可高于第二编程循环的比率a3/b3(例如，1:15)。

作为上述存储器单元调节效果的结果，用于被编程非易失性存储器单元的期望的阈电压分布将不会随时间不利地导致阈电压分布扩散或下降而改变。也就是说，在第二编程循环之后，在深区D1中俘获的电子的数量不大可能随时间改变。

在本发明构思的特定实施例中，可逐字线地(或逐页地)不同地执行正向和/或逆向漂移步骤。也就是说，连接至第一字线的非易失性存储器单元可正向/逆向漂移一个等级，而连接至第二字线的非易失性存储器单元利用不同定义的、对应控制信号正向/逆向漂移另一个等级。

此外，可逐块地执行逆向漂移步骤，并且可逐块地不同地执行逆向漂移步骤。也就是说，在第一块中连接的所有非易失性存储器单元可逆向漂移第一等级，而连接至与第一块不同的第二块的非易失性存储器单元逆向漂移与第一等级不同的第二等级。

在该上下文中，阈电压漂移的特定“等级”可表达为相对正电压变化，或相对负电压变化。

此外，逆向漂移步骤的等级和实质可随着对于非易失性存储器装置的编程模式而变化。例如，根据第一编程模式编程的特定非易失性存储器单元可逆向漂移第一等级，而根据第二编程模式编程的非易失性存储器单元可逆向漂移与第一等级不同的第二等级。例如，第一编程模式可应用于SLC，而第二编程模式应用于MLC。

此外，可根据不同组的存储器单元的材料性质(例如，耗损级别状态)不同地控制逆向漂移。也就是说，具有第一退化状态的第一非易失性存储器单元可比具有第二和较小退化状态的第二非易失性存储器单元逆向漂移更大的等级。在本发明构思的特定实施例中，可通过图1的存储器控制器1200中的控制逻辑(例如，编程/擦除操作计数器)来计算不同的耗损级别。一旦针对特定组的存储器单元执行的编程/擦除操作的数量超过阈值，就可认为(例如)CTF存储器单元的存储器层(例如，氮化物层)明显耗损。

在特定实施例中，可根据擦除的上存储器单元确定非易失性存储器单元的退化状态。术语“擦除的上存储器单元”是指位于擦除分布中的上区的存储器单元。由于位于上区中的这一特定存储器单元，随着时间的流逝，可将其归类为弱单元。因此，如果存在大量的擦除的上存储器单元，则可认为非易失性存储器单元已经极大退化。

图8包括(a)和(b)，其示出了对比性的阈电压分布，并用于进一步解释根据本发明构思的特定实施例的驱动非易失性存储器装置的方法。

尽管表达不同，但是图8的说明性本质在概念上与先前关于图7提供的描述相关。在此，x轴表示能量，而y轴表示存储器单元的数量。

参照图7和图8中的(a)，在执行图4的第一编程循环之后获得初始阈电压分布。在执行第一编程循环之后，将利用低于CTF存储器单元中的参考能级ES的能级俘获第一数量a1的电子。在此，电子的第一数量a1可在很大程度上等于在CTF单元的浅区S1中俘获的电子的数量。按照相似的方式，以高于参考能级ES的能级俘获的数量b1的电子。在此，电子的数量b1可等于在CTF单元的深区D1中俘获的电子的数量。

参照图7和图8中的(b)，在执行图4的第二编程循环之后获得最终阈电压分布。在第二编程循环之后，将以低于CTF存储器单元中的参考能级ES的能级俘获第三数量a3的电子。在此，电子的第三数量a3可等于在CTF单元的浅区S3中俘获的电子的数量。按照相似的方式，以高于参考能级ES的能级可俘获数量b3的电子。在此，电子的数量b3可等于在CTF存储器单元的深区D3中俘获的电子的数量。

因此，电子的第一数量a1可大于电子的第三数量a3。

如上所述，通过执行第一编程循环，接着执行逆向漂移步骤(例如，弱擦除)，然后执行第二编程循环，在浅区S3中俘获的电子的数量可减少或最小化。因此，对于进行编程的存储器单元，也减少了电子随时间不利地重排的可能性。

图9包括(a)和(b)，其为进一步示出根据本发明构思的特定实施例的驱动非易失性存储器装置的方法构思图。

图9中的(a)示出了图4的第一编程循环的结果，图9中的(b)示出了图4的逆向漂移之后的第二编程循环的结果。与第一编程循环关联的第一阈电压窗口(WINDOW1)明显比与第二编程循环关联的第二阈电压窗口(WINDOW2)更宽。在此，阈电压窗口WINDOW1和WINDOW2分别表示最低阈电压分布(E)与最高阈电压分布(Pj)之间的总电压范围。

如上所述，执行第一编程循环主要最大化在深区D1中俘获的电子的数量。因此，阈电压分布E至Pj的对应宽度相对较宽，而相邻的阈电压分布E至Pj之间的分离间隔也非常宽。结果，第一窗口(WINDOW1)非常宽。

相比之下，在逆向漂移步骤之后执行第二编程循环使在深区D3中俘获的电子的数量更好地匹配目标值。因此，执行根据本发明构思的特定实施例的驱动方法允许非常精确地控制单独阈电压分布的轮廓、分离间隔和所得总窗口。因此，第二阈电压窗口(WINDOW2)整体紧凑得多或窄得多。

图10、图11、图12、图13和图14分别是可配置为利用根据本发明构思的各个实施例的驱动方法操作的存储器系统和/或合并的电子装置的示图。

图10是示出利用根据本发明构思的实施例的非易失性存储器装置的蜂窝电话的框图。

参照图10，蜂窝电话包括压缩/解压(ADPCM编解码器)电路1202、扬声器1203、麦克风1204、用于将数字数据时分复用的TDMA电路1206、设置无线信号的载波频率的PLL电路1210和用于发送或接收无线信号的RF电路1211。

此外，蜂窝电话可包括各种存储器装置，例如，可包括非易失性存储器装置1207、ROM 1208和SRAM 1209。非易失性存储器装置1207可为根据本发明构思的实施例的非易失性存储器装置，并且可存储例如ID编号。ROM 1208可存储程序，并且SRAM 1209可用作系统控制微计算机1212的工作区，或可暂时存储数据。在此，系统控制微计算机1212可为可控制非易失性存储器装置1207的写操作和读操作的处理器。

图11是示出利用根据本发明构思的实施例的非易失性存储器装置的存储卡的框图。例如，存储卡可为MMC卡、SD卡、多用途卡、微SD卡、记忆棒、紧凑SD卡、ID卡、PCMCIA卡、SSD卡、芯片卡、智能卡或USB卡。

参照图11，存储卡可包括：至少一个接口部分1221，其执行与外界的连接；存储器控制器1222，其具有缓冲存储器，并控制存储卡的操作；以及根据本发明构思的实施例的非易失性存储器装置1207。存储器控制器1222是一种可控制非易失性存储器装置1207的写操作和读操作的处理器。具体地说，存储器控制器1222通过数据总线DATA和地址总线ADDRESS连接至非易失性存储器装置1207以及接口部分1221。

图12是示出利用根据本发明构思的实施例的非易失性存储器装置的数字静物相机的相关部分的透视图。

参照图12，数字静物相机包括主体1301、插槽1302、镜头1303、显示单元1308、快门按钮1312和闪光灯1318。具体地说，存储卡1331可插入插槽1302中，并且存储卡1331可包括至少一个根据本发明构思的实施例的非易失性存储器装置1207。

如果存储卡1331是接触式的，则当将存储卡1331插入插槽1302中时存储卡1331与电路板上的特定电路电接触。如果存储卡1331是非接触式的，则存储卡1331通过无线信号执行通信。

图13包括(a)、(b)、(c)、(d)、(e)、(f)、(g)、(h)、(i)、(j)，其不同地示出了可包括图11的存储卡或响应于图11的存储卡运行的特定电子装置。在各个实施例中，结合(a)摄像机、(b)电视接收器、(c)音频装置、(d)游戏机、(e)电子乐器、(f)蜂窝电话、(g)计算机、(h)个人数字助理、(i)语音记录器和(j)PC卡示出了存储卡1331。

图14是示出可包括根据本发明构思的实施例的非易失性存储器装置的图像传感器系统的框图。

参照图14，图像传感器系统可包括图像传感器1332、输入/输出装置1336、RAM 1348、CPU 1344和根据本发明构思的实施例的非易失性存储器装置1354。各个组成元件，即，图像传感器1332、输入/输出装置1336、RAM 1348、CPU 1344和非易失性存储器装置1354通过总线1352彼此通信。图像传感器1332可包括感光元件，诸如光电门和光电二极管。各个组成元件可与处理器一起构造为一个芯片，或者可构造为与处理器分离的芯片。

本领域技术人员应该理解，在基本不脱离由权利要求限定的本发明构思的范围的情况下，可对示出的实施例作出许多改变和修改。

Claims (20)

1.一种驱动非易失性存储器装置的方法，包括步骤：

通过关于非易失性存储器单元执行第一编程循环使所述非易失性存储器单元的阈电压正向漂移；然后，

使所述非易失性存储器单元的阈电压逆向漂移；以及

通过关于所述非易失性存储器单元执行第二编程循环使所述非易失性存储器单元的阈电压再次正向漂移。

2.根据权利要求1所述的方法，其中，关于所述非易失性存储器单元执行所述第一编程循环的步骤包括：利用第一组编程脉冲对所述非易失性存储器单元进行编程，所述第一组编程脉冲包括第一初始编程脉冲和第一最终编程脉冲，并且

关于所述非易失性存储器单元执行第二编程循环的步骤包括：利用与所述第一组编程脉冲不同的第二组编程脉冲对所述非易失性存储器单元进行编程，所述第二组编程脉冲包括第二初始编程脉冲和第二最终编程脉冲。

3.根据权利要求2所述的方法，其中，利用第一增量步幅通过第一增量步脉冲编程限定所述第一组编程脉冲，并且

利用与所述第一增量步幅不同的第二增量步幅通过第二增量步脉冲编程限定第二组编程脉冲。

4.根据权利要求3所述的方法，其中，所述第一增量步幅大于所述第二增量步幅。

5.根据权利要求3所述的方法，其中，所述第二初始编程脉冲的电压电平小于所述第一最终编程脉冲的电压电平。

6.根据权利要求3所述的方法，其中，所述第二初始编程脉冲的电压电平小于所述第一初始编程脉冲的电压电平。

7.根据权利要求1所述的方法，其中，所述非易失性存储器单元的阈电压的逆向漂移的步骤包括：对所述非易失性存储器单元执行弱擦除操作。

8.根据权利要求1所述的方法，其中，所述非易失性存储器单元的阈电压的正向漂移产生所述非易失性存储器单元的第一阈电压分布，所述第一阈电压分布具有第一宽度和第一平均阈电压电平，并且

所述非易失性存储器单元的阈电压的再次正向漂移产生所述非易失性存储器单元的第二阈电压分布，所述第二阈电压分布具有小于所述第一宽度的第二宽度和低于所述第一平均阈电压电平的第二平均阈电压电平。

9.根据权利要求1所述的方法，其中，所述非易失性存储器单元的阈电压的漂移以及所述非易失性存储器单元的阈电压的再次漂移中的每一个使所述非易失性存储器单元的阈电压沿着正向移动，并且

所述非易失性存储器单元的阈电压的逆向漂移使所述非易失性存储器单元的阈电压沿着负向移动。

10.根据权利要求1所述的方法，其中所述非易失性存储器单元中的至少一个是电荷撷取闪存存储器单元。

11.一种驱动非易失性存储器装置的方法，所述非易失性存储器装置包括共同连接至第一字线的第一非易失性存储器单元和共同连接至第二字线的第二非易失性存储器单元，所述方法包括步骤：

通过关于所述第一非易失性存储器单元执行第一编程循环使所述第一非易失性存储器单元的阈电压正向漂移第一等级；然后，

使所述第一非易失性存储器单元的阈电压逆向漂移第二等级；以及

通过关于所述第一非易失性存储器单元执行第二编程循环使所述第一非易失性存储器单元的阈电压再次正向漂移第三等级。

12.根据权利要求11所述的方法，还包括步骤：

通过关于所述第二非易失性存储器单元执行第三编程循环使所述第二非易失性存储器单元的阈电压正向漂移第四等级；然后，

使所述第二非易失性存储器单元的阈电压逆向漂移第五等级；以及

通过关于所述第二非易失性存储器单元执行第四编程循环使所述第二非易失性存储器单元的阈电压再次正向漂移第六等级。

13.根据权利要求12所述的方法，其中，所述第一非易失性存储器单元设置在第一块中，所述第二非易失性存储器单元设置在与所述第一块不同的第二块中，并且

所述第二等级与所述第五等级不同。

14.根据权利要求12所述的方法，其中，所述第一非易失性存储器单元是单层存储器单元，所述第二非易失性存储器单元是多层存储器单元，并且

所述第二等级与所述第五等级不同。

15.根据权利要求12所述的方法，其中，所述第一非易失性存储器单元具有第一耗损级别，所述第二非易失性存储器单元具有与所述第一耗损级别不同的第二耗损级别，并且

所述第二等级与所述第五等级不同。

16.一种驱动非易失性存储器装置的方法，所述非易失性存储器装置包括被配置为要根据多个阈电压分布进行编程的非易失性存储器单元，所述多个阈电压分布包括擦除电压分布和最高电压分布，其中，所述擦除电压分布与所述最高电压分布之间的电压范围限定了所述非易失性存储器单元的阈电压窗口，所述方法包括步骤：

关于所述非易失性存储器单元利用第一组编程脉冲执行第一编程循环以产生第一阈电压窗口；然后，

使所述非易失性存储器单元的阈电压逆向漂移；以及

关于所述非易失性存储器单元利用与所述第一组编程脉冲不同的第二组编程脉冲执行第二编程循环，以产生比所述第一阈电压窗口窄的第二阈电压窗口。

17.根据权利要求16所述的方法，其中，利用第一增量步幅通过第一增量步脉冲编程限定所述第一组编程脉冲，利用与所述第一增量步幅不同的第二增量步幅通过第二增量步脉冲编程限定所述第二组编程脉冲。

18.根据权利要求17所述的方法，其中，所述第一增量步幅大于所述第二增量步幅。

19.根据权利要求16所述的方法，其中，所述非易失性存储器单元的阈电压的逆向漂移的步骤包括：对所述非易失性存储器单元执行弱擦除操作。

20.根据权利要求16所述的方法，其中，所述非易失性存储器单元的阈电压的漂移和所述非易失性存储器单元的阈电压的再次漂移中的每一个使所述非易失性存储器单元的阈电压沿着正向移动，并且

所述非易失性存储器单元的阈电压的逆向漂移使所述非易失性存储器单元的阈电压沿着负向移动。