CN107123442B - 存储器装置和存储器系统 - Google Patents

存储器装置和存储器系统 Download PDF

Info

Publication number
CN107123442B
CN107123442B CN201710104171.2A CN201710104171A CN107123442B CN 107123442 B CN107123442 B CN 107123442B CN 201710104171 A CN201710104171 A CN 201710104171A CN 107123442 B CN107123442 B CN 107123442B
Authority
CN
China
Prior art keywords
voltage
level
verify
control
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710104171.2A
Other languages
English (en)
Other versions
CN107123442A (zh
Inventor
曹溶成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107123442A publication Critical patent/CN107123442A/zh
Application granted granted Critical
Publication of CN107123442B publication Critical patent/CN107123442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9017—Indexing; Data structures therefor; Storage structures using directory or table look-up
    • G06F16/902—Indexing; Data structures therefor; Storage structures using directory or table look-up using more than one table in sequence, i.e. systems with three or more layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
    • G06F7/36—Combined merging and sorting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

存储器装置包括：存储器单元阵列，包括对于其多次执行编程循环的多个存储器单元；电压发生器，配置为施加验证电压到存储器单元，用于验证存储器单元的至少一个编程状态；和电压控制器，配置为基于关于存储器装置内部或者外部温度的温度信息，控制电压发生器在编程循环计数增大时改变验证电压的电平。

Description

存储器装置和存储器系统
相关申请的交叉引用
对在韩国知识产权局于2016年2月24日提交的韩国专利申请No.10-2016-0022008做出根据35U.S.C.§119的优先权要求，将其公开通过引用完全并入于此。
技术领域
本发明概念在这里涉及存储器装置，以及更加具体地，涉及包括用于控制编程电压和验证电压的生成的存储器控制器的存储器装置和存储器系统。
背景技术
半导体存储器装置可以被分类为易失性存储器装置和非易失性存储器装置，易失性存储器装置比如例如动态随机存取存储器(DRAM)和静态RAM(SRAM)，且非易失性存储器装置比如例如电可擦可编程只读存储器(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和闪存存储器。易失性存储器装置当电源关闭时丢失存储的数据，而非易失性存储器装置即使电源关闭也保留存储的数据。
包括非易失性存储器装置的电子装置的可用性和广泛应用已经快速地增长。例如，MP3播放器、数码相机、移动电话、录像摄像机、闪存卡和固态盘(SSD)典型地包括非易失性存储器装置作为存储装置。随着包括作为存储装置的非易失性存储器装置的电子装置的使用和性能增加，非易失性存储器装置的存储容量因此已经增加。可以通过采用在一个存储器单元中存储多个位的多级单元(MLC)方法增加存储器装置的存储容量。为了识别MLC中存储的数据，必须保证足够的读取余量。保证足够读取余量的通用编程方法可以包括基于递增阶跃脉冲编程(ISPP)方案的编程操作，在递增阶跃脉冲编程(ISPP)方案中，无论何时将编程电压脉冲施加到存储器单元都使用多个验证电压验证存储器单元的编程状态。但是，即使在完成这种验证操作之后，存储器单元中存储的数据的可靠性也由于存储器单元特性而减小。
发明内容
本发明概念的实施例提供包括具有存储数据的改进可靠性的存储器单元的存储器装置和存储器系统。
本发明概念的实施例提供存储器装置，包括：存储器单元阵列，包括对于其多次执行编程循环的多个存储器单元；电压发生器，配置为施加验证电压到每一个存储器单元，以用于验证存储器单元的至少一个编程状态；和电压控制器，配置为基于关于存储器装置内部或者外部温度的温度信息，控制电压发生器随着编程循环计数增大而改变验证电压的电平。
本发明概念的实施例进一步提供存储器装置，包括：存储器单元阵列，包括对于其多次执行编程循环的多个存储器单元；电压发生器，配置为施加验证电压到存储器单元阵列，以用于验证存储器单元的编程状态；和电压控制器，配置为控制电压发生器，以使得随着编程循环计数增大而验证电压的电平逐渐减小。
本发明概念的实施例还提供存储器系统，包括：存储器装置，包括对于其多次执行编程循环的存储器单元；和存储器控制器，配置为控制对于存储器装置执行的编程循环。存储器装置包括：电压控制器，配置为基于关于存储器装置内部或者外部的温度的温度信息和要验证的存储器单元的编程状态中的至少一个，控制具有随着编程循环计数增大而改变的电平的验证电压的生成。
附图说明
从以下结合附图的详细说明可以更清楚地理解本发明概念的实施例，在附图中：
图1图示根据本发明概念的实施例的存储器系统的框图；
图2图示包括在图1的存储器系统中的存储器装置的详细框图；
图3图示图2的第一块的等效电路的电路图；
图4图示根据本发明概念的实施例的图2的第一块的透视图；
图5图示根据本发明概念的实施例的在编程操作期间施加到存储器单元的编程电压的曲线图；
图6图示在完成编程操作之后存储器单元的阈值电压分布的曲线图；
图7A、图7B和图7C每个图示当脉冲类型编程电压施加到存储器单元时直到形成每个编程状态为止需要的编程循环计数的分布曲线。
图8A和图8B图示示出了根据存储器单元特性和温度的存储器单元的阈值电压变化的曲线图；
图9A和图9B图示示出了根据图8的存储器单元的特性的阈值电压分布的曲线图；
图10图示根据本发明概念的实施例的电压控制器的框图；
图11A和图11B图示根据本发明概念的实施例的在电压控制器的操作期间需要的控制信息的图；
图12A、图12B和图12C图示用于解释根据本发明概念的实施例的控制验证电压的电平变化的电压控制器的操作的曲线图；
图13A、图13B、图13C和图13D图示用于解释根据本发明概念的各种实施例的控制验证电压的电平变化的电压控制器的操作的曲线图；
图14A和图14B每个图示用于解释根据本发明概念的实施例的电压控制器的控制操作的框图；
图15图示用于解释根据本发明概念的实施例的编程循环计数器的操作的框图；
图16图示根据本发明概念的另一实施例的电压控制器的框图；
图17A和图17B每个图示用于解释根据图16的实施例的控制验证电压的电平变化的电压控制器的操作的曲线图；
图18A图示用于解释根据本发明概念的另一实施例的控制验证电压的电平变化的电压控制器的操作的框图；
图18B图示根据本发明概念的另一实施例的在电压控制器的操作期间需要的控制信息的图；
图19A图示用于解释根据本发明概念的另一实施例的控制验证电压的电平变化的电压控制器的操作的框图；
图19B图示用于解释根据相对于图19A描述的实施例的温度信息发生器生成温度信息的方法的曲线图；
图20A和图20B图示用于解释根据本发明概念的实施例的电压控制器的总体操作的曲线图；
图21图示用于解释在根据本发明概念的实施例的存储器装置中执行的编程操作的流程图；
图22图示根据本发明概念的实施例的将存储器装置应用于存储卡系统的示例的框图；
图23图示根据本发明概念的实施例的包括存储器装置的计算系统的框图；
图24图示根据本发明概念的实施例的将存储器装置应用于固态盘(SSD)系统的示例的框图；和
图25图示根据本发明概念的实施例的将存储器装置应用于通用闪存存储(UFS)系统的示例的框图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明概念，在附图中示出了各种实施例。
如在本发明概念的领域中传统的，可以就进行所描述的一个或多个功能的块而言描述和图示实施例。在这里可以称为单元或者模块等的这些块由模拟和/或数字电路物理地实现，比如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等，且这些块可以可选地由固件和/或软件驱动。例如，电路可以具体实现在一个或多个半导体芯片中，或者在比如印刷电路板等的基底支撑上。构成块的电路可以由专用硬件，或者由处理器(例如，一个或多个编程微处理器和关联电路)，或者由执行块的某些功能的专用硬件和执行块的其他功能的处理器的组合实现。实施例的每个块可以物理地分成两个或更多交互和分立块而不脱离本发明概念的范围。同样地，实施例的多个块可以物理地结合成更复杂的块而不脱离本发明概念的范围。
图1图示根据本发明概念的实施例的存储器系统10的框图。
参考图1，存储系统10包括存储器装置100和存储器控制器200。存储器装置100包括存储器单元阵列110和控制逻辑120。
存储器单元阵列110可以包括多个存储器单元。多个存储器单元例如可以是闪存存储器单元。在下面的描述中认为，多个存储器单元是NAND闪存存储器单元。但是，本发明概念不限于此，且在其他实施例中，多个存储器单元例如可以是阻性存储器单元，比如阻性随机存取存储器(RRAM)、相变RAM(PRAM)或者磁性RAM(MRAM)。
在实施例中，存储器单元阵列110可以是三维(3D)存储器阵列。3D存储器阵列可以在一个或多个物理级的存储器单元阵列处单片地形成，该存储器单元阵列具有在硅衬底之上设置的有源区域和与存储器单元的操作相关联并在硅衬底之上或者硅衬底中形成的电路。术语“单片”指的是阵列的每级的层直接堆叠在阵列的每个下级的层上。
在实施例中，3D存储器阵列包括垂直地定向以使得至少一个存储器单元位于另一存储器单元之上的NAND串。至少一个存储器单元可以包括电荷阱层。3D存储器阵列配置为多个级且在各级之间共享字线和/或位线的3D存储器阵列的适当的配置在美国专利No.7,679,133、8,553,466、8,654,587和8,559,235以及美国专利公开No.2011-0233648中公开，将其通过引用并入于此。此外，美国专利公开No.2014-0334232和美国专利No.8,488,381被通过引用并入于此。
在本实施例中，存储器单元阵列110可以包括多个NAND串，且每一个NAND串可以包括在衬底上垂直地堆叠的连接到地选择线的地选择晶体管、连接到字线的存储器单元和连接到串选择线的串选择晶体管。NAND串可以包括多于一个地选择晶体管，和/或多于一个串选择晶体管。在本实施例中，控制逻辑120可以控制当对于从包括在存储器单元阵列110中的存储器单元中选出的存储器单元执行包括编程操作和验证操作的编程循环时验证电压的电平变化。在实施例中，控制逻辑120可以基于要验证的存储器单元的编程状态和关于存储器装置100内部或者外部的温度的温度信息的至少一个，逐渐地改变多个验证电压的电平。
存储器控制器200可以控制存储器装置100以响应于来自主机HOST的读/写请求，读取存储在存储器装置100中的数据或者写入数据到存储器装置100。详细地，存储器控制器200可以通过向存储器装置100施加地址ADDR、命令CMD和控制信号CTRL，来控制要对于存储器装置100执行的编程(或者写入)操作、读取操作和擦除操作。此外，用于编程操作的数据DATA和读取数据DATA可以在存储器控制器200和存储器装置100之间发送/接收。
虽然在图1中未示出，但是存储器控制器200可以包括RAM、处理单元、主机接口和存储器接口。RAM可以用作处理单元的工作存储器，且处理单元可以控制存储器控制器200的操作。主机接口可以包括用于在主机HOST和存储器控制器200之间执行数据交换的协议。例如，存储器控制器200可以配置为通过各种接口协议中的至少一个与主机HOST通信，该接口协议比如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连直通(PCI-E)、先进技术附加(ATA)、串行-ATA、并行-ATA、小型计算机系统接口(SCSI)、增强小型盘接口(ESDI)和集成驱动电子电路(IDE)。
图2图示包括在图1的存储系统10中的存储器装置100的详细框图。
参考图2，存储器装置100包括存储器单元阵列110、只读存储器(ROM)熔丝112、控制逻辑120、电压发生器130、行解码器140和页缓冲器150。虽然在图2中未示出，但是存储器装置100可以进一步包括数据输入/输出电路或者输入/输出接口。
存储器单元阵列110可以包括多个存储器单元，且可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。详细地，存储器单元阵列110可以通过字线WL、串选择线SSL和地选择线GSL连接到行解码器140，且可以通过位线BL连接到页缓冲器150。
存储器单元阵列110可以包括多个块，例如，第一到第z块BLK1、BLK2到BLKz，且每个块可以具有3D结构(或者垂直结构)。详细地，每个块包括在第一到第三方向上延伸的结构。例如，每个块包括在第三方向上延伸的多个NAND串(在下文中，称为‘串’)。在该情况下，多个串可以在第一和第二方向上彼此分开。可以由行解码器140选择第一到第z块BLK1到BLKz之一。例如，行解码器140可以从第一到第z块BLK1到BLKz当中选择与块地址对应的块。
存储器单元阵列110可以包含包括单级单元的单级单元块、包括多级单元的多级单元块和包括三级单元的三级单元块中的至少一个。换句话说，存储器单元阵列110中包括的多个块当中的某些块可以是单级单元块，且其它块可以是多级单元块或者三级单元块。
ROM熔丝112可以包括具有与存储器单元阵列110的存储器单元的结果相同的结构的存储器单元。虽然ROM熔丝112位于与图2中的存储器单元阵列110相邻，但是本发明概念不限于此，且ROM熔丝112可以位于远离存储器单元阵列110或者可以是存储器单元阵列110的一部分。生成对于存储器单元执行编程循环而生成的验证电压和编程电压需要的各条信息可以存储在ROM熔丝112中。在实施例中，ROM熔丝112可以存储包括当执行编程循环时逐渐地改变验证电压的电平需要的控制参数的控制信息。在实施例中，各条参数信息可以包括改变开始验证电压电平参数、电平改变程度参数和电平改变开始循环参数中的至少一个。在另一实施例中，各条参数信息可以包括验证电压参数和编程循环数目参数中的至少一个。以下将解释各条参数信息的详细说明。
控制逻辑120可以基于从存储器控制器200接收到的命令CMD、地址ADDR和控制信号CTRL，输出用于写入数据到存储器单元阵列110或者从存储器单元阵列110读取数据的各种控制信号。因此，控制逻辑120可以控制存储器装置100中总体的各种操作。
从控制逻辑120输出的各种控制信号可以施加到电压发生器130、行解码器140和页缓冲器150。详细地，控制逻辑120可以包括电压控制器121。电压控制器121可以将电压控制信号CTRL_vol施加到电压发生器130。在实施例中，电压控制器121可以生成用于控制施加到存储器单元阵列110的验证电压和编程电压的生成的电压控制信号CTRL_vol，以便写入数据到存储器单元。
在实施例中，电压控制器121可以生成电压控制信号CTRL_vol，以使得当存储器单元的编程循环计数增大时验证电压的电压电平逐渐地减小。此外，电压控制器121可以通过参考存储在ROM熔丝112中的信息来生成电压控制信号CTRL_vol。在另一实施例中，电压控制器121可以生成电压控制信号CTRL_vol，以使得用于验证编程状态的验证电压具有不同的电平改变开始定时。此外，电压控制器121可以生成电压控制信号CTRL_vol，以使得验证电压基于要验证的存储器单元的编程状态而具有不同的电平改变程度。在实施例中，电压控制器121可以生成电压控制信号CTRL_vol，以使得验证电压达到低于与验证电压对应的基准电压电平的电平。此外，电压控制器121可以生成电压控制信号CTRL_vol，以使得验证电压当中的至少一个验证电压的电平在对于存储器单元执行编程循环预定次数之后固定。
在另一实施例中，电压控制器121可以生成电压控制信号CTRL_vol，以使得基于关于存储器装置100内部或者外部的温度的温度信息，当编程循环计数增大时验证电压的电平变化。此外，电压控制器121可以生成电压控制信号CTRL_vol以生成验证电压，由此基于温度信息改变电平改变程度和改变开始验证电压中的至少一个。在另一实施例中，电压控制器121可以生成电压控制信号CTRL_vol，以便控制验证电压的生成，该验证电压的电平基于温度信息和要验证的编程状态中的至少一个当编程循环计数增大时变化。此外，电压控制器121可以生成电压控制信号CTRL_vol，以便控制验证电压的生成，由此改变电平改变程度和改变开始验证电压中的至少一个。
电压发生器130可以基于电压控制信号CTRL_vol生成用于对于存储器单元阵列110执行编程、读取和擦除操作的各种电压(通常指示为图2中的VWL)。详细地，电压发生器130可以生成字线电压，例如，编程电压(或者写入电压)、读取电压、编程禁止电压、读取禁止电压或者验证电压。在实施例中，电压发生器130可以基于电压控制信号CTRL_vol生成验证电压，该验证电压的电平在编程循环计数增大时变化。可以通过使用递增阶跃脉冲编程(ISPP)方案执行编程循环，且电压发生器130可以生成编程电压，该编程电压的电平无论何时执行编程循环都从先前编程电压增大阶梯电压。
行解码器140可以响应于从控制逻辑120接收到的行地址X-ADDR，从字线WL当中选择某些字线。详细地，在编程操作期间，行解码器140可以将编程电压施加到所选的字线并可以将编程禁止电压施加到未选择的字线。此外，行解码器140可以响应于从控制逻辑120接收到的行地址X-ADDR，从地选择线GSL当中选择某些地选择线并从串选择线SSL当中选择某些串选择线。
页缓冲器150可以通过位线BL连接到存储器单元阵列110，且可以响应于从控制逻辑120接收到的列地址Y-ADDR从位线BL当中选择某些位线。详细地，在读取操作期间，页缓冲器150可以操作为感测放大器且可以检测存储器单元阵列110中存储的数据DATA。在编程操作期间，页缓冲器150可以操作为写入驱动器，且可以输入要存储在存储器单元阵列110中的数据DATA。
图3图示图2的第一块BLK1的等效电路的电路图。
参考图3，第一块BLK1可以是垂直NAND闪存存储器，且图2的第一到第z块BLK1到BLKz中的每一个可以具有与图3中的形式相同的形式。第一块BLK1可以包括多个NAND串NS11到NS33、多个字线WL1到WL8、多个位线(例如，第一到第三位线BL1到BL3)、多个地选择线GSL1到GSL3、多个串选择线SSL1到SSL3和公共源极线CSL。NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以以多种方式改变。
在第一位线BL1和公共源极线CSL之间提供NAND串NS11、NS21和NS31，在第二位线BL2和公共源极线CSL之间提供NAND串NS12、NS22和NS32，并在第三位线BL3和公共源极线CSL之间提供NAND串NS13、NS23和NS33。每个NAND串(例如，NS11)可以包括串联连接的串选择晶体管SST、多个存储器单元MC1到MC8和地选择晶体管GST。在下文中，为了说明的方便起见，NAND串被称为串。
公共连接到一个位线的串构成一个列。例如，公共地连接到第一位线BL1的串NS11、NS21和NS31可以对应于第一列，公共地连接到第二位线BL2的串NS12、NS22和NS32可以对应于第二列，且公共地连接到第三位线BL3的串NS13、NS23和NS33可以对应于第三列。
连接到一个串选择线的串构成一个行。例如，连接到第一串选择线SSL1的串NS11、NS12和NS13可以对应于第一行，连接到第二串选择线SSL2的串NS21、NS22和NS23可以对应于第二行，且连接到第三串选择线SSL3的串NS31、NS32和NS33可以对应于第三行。
串选择晶体管SST分别连接到串选择线SSL1到SSL3。多个存储器单元MC1到MC8分别连接到字线WL1到WL8。地选择晶体管GST分别连接到地选择线GSL1到GSL3。串选择晶体管SST还分别连接到第一到第三位线BL1到BL3，且地选择晶体管GST连接到公共源极线CSL。
在本实施例中，具有相同高度(例如，WL1)的字线彼此连接，串选择线SSL1到SSL3彼此分开，且地选择线GSL1到GSL3彼此分开。例如，当编程连接到第一字线WL1并包括在字符串NS11、NS12和NS13中的存储器单元时，选择第一字线WL1和第一串选择线SSL1。但是，本发明概念不限于此，且在另一实施例中，地选择线GSL1到GSL3可以彼此连接。
图4图示根据本发明概念的实施例的图2的第一块BLK1的透视图。
参考图4，第一块BLK1在垂直于衬底SUB的方向上形成。虽然在图4中第一块BLK1包括两个选择线GSL和SSL、八个字线WL1到WL8和三个位线BL1到BL3，但是第一块BLK1可以实际上包括更少或更多的线。
衬底SUB具有第一导电类型(例如，p型)，且公共源极线CSL在衬底SUB上在第一方向(例如，Y方向)上延伸且掺杂有具有第二导电类型(例如，n型)的杂质。在第一方向上延伸的多个绝缘膜IL在两个相邻公共源极线CSL之间的衬底SUB的一部分上在第三方向(例如，Z方向)上顺序地提供，且在第三方向上彼此分开预定距离。例如，多个绝缘膜IL可以包括比如氧化硅的绝缘材料。
在第三方向上通过多个绝缘膜IL并在第一方向上顺序地布置的多个柱P设置在两个相邻公共源极线CSL之间的衬底SUB的一部分上。例如，多个柱P可以通过多个绝缘膜IL且可以接触衬底SUB。详细地，每一个柱P的表面层S可以包括具有第一导电类型的硅材料且可以用作沟道区域。每个柱P的内层I可以包括比如氧化硅或者空气间隙的绝缘材料。
沿着绝缘膜IL、柱P和两个相邻公共源极线CSL之间的部分中的衬底SUB的暴露表面提供电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(或者称为“隧穿绝缘层”)、电荷阱层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。此外，比如选择线GSL和SSL和字线WL1到WL8中的每一个的栅极电极GE设置在两个相邻公共源极线CSL之间的部分中的电荷存储层CS的暴露表面上。地选择晶体管GST与衬底SUB相邻。
在多个柱P上设置漏极或者漏极接触DR。例如，漏极或者漏极接触DR可以包括掺杂有具有第二导电类型的杂质的硅材料。串选择晶体管SST与漏极接触DR相邻。在第二方向(例如，X方向)上延伸并在第一方向上彼此分开预定距离的第一到第三位线BL1到BL3设置在漏极或者漏极接触DR上。
根据本实施例，作为编程操作的结果在电荷存储层CS的预定区域中捕获的电荷可能从预定区域逃脱且可能在另一区域中被捕获，或者可以移动到不同于电荷存储层CS的另一层，由此加宽存储器单元的阈值电压分布。因此，包括电荷存储层CS的存储器装置的可靠性可能减小，这将在以下详细说明。
图5图示根据本发明概念的实施例的在编程操作期间施加到存储器单元的编程电压的曲线图。在图5中，纵轴表示编程电压Vpgm，且横轴表示编程循环数目。
参考图2和图5，电压发生器130可以向存储器单元阵列110的所选的字线应用编程电压Vpgm操作。无论何时在编程期间执行编程循环，编程电压Vpgm的电平都增大阶梯电压Vstep。此外，电压发生器130可以施加验证电压到存储器单元阵列110的所选的字线，以便执行用于在施加编程电压Vpgm之后验证编程状态的验证操作。
图6图示在完成编程操作之后存储器单元的阈值电压分布的曲线图。在图6中，纵轴表示已编程的存储器单元的数目，且横轴表示阈值电压。
参考图6，根据实施例的每个存储器单元可以是多位单元，且因此可以在一个存储器单元中存储数据的两位或更多位。可以通过使用图5的ISPP方案执行编程操作，来形成如图6所示的具有四个编程状态的存储器单元的阈值电压分布。作为编程操作的结果，每个存储器单元可以具有擦除状态E、第一编程状态P1、第二编程状态P2或者第三编程状态P3。图2的电压发生器130可以通过使用第一验证电压VP1执行用于验证作为编程操作的结果存储器单元是否处于第一编程状态P1的验证操作。此外，电压发生器130可以通过使用第二验证电压VP2执行用于验证存储器单元是否处于第二编程状态P2的验证操作。电压发生器130可以通过使用第三验证电压VP3执行用于验证存储器单元是否处于第三编程状态P3的验证操作。虽然描述了包括其中存储两位数据的存储器单元的存储器装置，但是本发明概念不限于此。因此，在实施例中，可以使用包括多级单元MLC的存储器装置，在该多级单元MLC中可以存储多个位的数据且可以具有多个编程状态。
图7A、图7B和图7C每个图示当脉冲类型编程电压施加到存储器单元时直到达到每个编程状态为止需要的编程循环计数的分布曲线。在图7A-图7C中，纵轴表示已编程的存储器单元的数目，且横轴表示编程循环数目。
参考图7A，直到预定存储器单元的阈值电压超过图6的第一验证电压VP1且预定存储器单元达到第一编程状态P1为止重复地执行编程循环的次数可以根据存储器单元而变化。也就是，快单元FC1可以在相对小次数地对其执行编程循环之后达到第一编程状态P1。慢单元SC1可以在相对大次数地对其执行编程循环之后达到第一编程状态P1。
参考图7B，直到预定存储器单元的阈值电压超过图6的第二验证电压VP2且预定存储器单元达到第二编程状态P2为止重复地执行编程循环的次数可以根据存储器单元而变化。也就是，快单元FC2可以在相对小次数地对其执行编程循环之后达到第二编程状态P2，且慢单元SC2可以在相对大次数地对其执行编程循环之后达到第二编程状态P2。
参考图7C，直到预定存储器单元的阈值电压超过图6的第三验证电压VP3且预定存储器单元达到第三编程状态P3为止重复地执行编程循环的次数可以根据存储器单元而变化。也就是，快单元FC3可以通过相对小次数地执行编程循环而达到第三编程状态P3，且慢单元SC3可以通过相对大次数地执行编程循环而达到第三编程状态P3。
因而，可能存在当执行编程循环时其阈值电压快速地改变的存储器单元和其阈值电压缓慢地改变的存储器单元。
图8A和图8B图示示出了根据存储器单元特性和温度的存储器单元的阈值电压变化的曲线图。在图8A和图8B中，曲线图的纵轴表示阈值电压，且横轴表示时间。
图8A图示示出了在第一温度条件下存储器单元的阈值电压和时间之间的关系的曲线图。图8A中的曲线图(a)图示具有第一编程状态P1的存储器单元的阈值电压的改变。图8A中的曲线图(b)图示具有第二编程状态P2的存储器单元的阈值电压的改变。此外，图8A中的曲线图(c)图示具有第三编程状态P3的存储器单元的阈值电压的改变。参考图8A，当编程状态具有较大阈值电压时每个时间的阈值电压的改变量增大，且每个时间的快单元的阈值电压的改变量大于每个时间的慢单元的阈值电压的改变量。
图8B图示示出了在第二温度条件下存储器单元的阈值电压和时间之间的关系的曲线图。第二温度条件可以具有低于第一温度条件的温度的温度。例如，第一温度条件可以对应于80℃的温度且第二温度条件可以对应于-10℃的温度。参考图8B，当编程状态具有较大阈值电压时每个时间的阈值电压的改变量增大，且每个时间的快单元的阈值电压的改变量大于每个时间的慢单元的阈值电压的改变量。此外，每个时间的快单元的阈值电压的改变量和每个时间的慢单元的阈值电压的改变量之间的差别在温度条件的温度减小时增大。
图9A和图9B图示示出了根据图8A和图8B的存储器单元特性的阈值电压分布的曲线图。在图9A和图9B中，纵轴表示已编程的存储器单元的数目，且横轴表示阈值电压。
如图9A所示，因为存储器单元的阈值电压随时间推移而变化，完成编程操作之后的存储器单元的阈值电压分布可能改变。例如，具有第一编程状态P1的一些存储器单元的阈值电压可能向左移位第一间隔a1，具有第二编程状态P2的某些存储器单元的阈值电压可能向左移位第二间隔a2，且具有第三编程状态P3的某些存储器单元的阈值电压可能向左移位第三间隔a3。在该情况下，当存储器单元具有要求较高验证电压电平的编程状态以执行验证操作，即，具有较高阈值电压时，阈值电压分布的改变量可以增加，且因此第三间隔a3可能大于第二间隔a2且第二间隔a2可能大于第一间隔a1。
如图9B所示，因为每个时间的快单元的阈值电压的改变量和每个时间的慢单元的阈值电压的改变量之间的差别在温度条件减小时增大，所以在具有低于图9A中的温度的温度条件下存储器单元的阈值电压分布的改变量可能大于图9A中的。也就是，具有第一编程状态P1的一些存储器单元的阈值电压可能向左移位第一间隔b1，具有第二编程状态P2的某些存储器单元的阈值电压可能向左移位第二间隔b2，且具有第三编程状态P3的某些存储器单元的阈值电压可能向左移位第三间隔b3。图9B第一到第三间隔b1到b3可能分别大于图9A的第一到第三间隔a1到a3。
图10图示根据本发明概念的实施例的电压控制器200的框图。图11A和图11B图示根据本发明概念的实施例的在电压控制器200的操作期间需要的控制信息的图。图12A到图12C图示用于解释根据本发明概念的实施例的控制验证电压的电平变化的电压控制器200的操作的曲线图。电压控制器200可以对应于如图2所示的控制逻辑120的电压控制器121。此外，在图12A-图12C中，纵轴表示验证电压，且横轴表示编程循环。
参考图10，电压控制器200包括编程循环计数器210、验证电压电平控制信号发生器220和控制信息存储单元230。编程循环计数器210对对于存储器单元执行编程循环的次数计数。在实施例中，编程循环计数器210可以通过对当编程电压阶跃上升时的脉冲数目计数来对编程循环的重复数目计数。编程循环计数器210可以通过对编程循环的重复数目计数来生成编程循环计数信息，且可以发送编程循环计数信息到验证电压电平控制信号发生器220。此外，在实施例中(例如将在之后相对于图14A描述)，编程循环计数器210可以基于从控制信息存储单元230提供的编程循环计数信息而控制激活/无效验证电压电平控制信号发生器220。
验证电压电平控制信号发生器220生成用于控制由电压发生器生成的验证电压的电压控制信号CTRL_vol1，要生成的验证电压具有随编程循环计数增大而变化的电平。验证电压电平控制信号发生器220可以从控制信息存储单元230接收用于控制验证电压的改变的控制信息，且可以从编程循环计数器210接收编程循环计数信息。验证电压电平控制信号发生器220可以通过使用编程循环计数信息和控制信息来控制验证电压的电平的改变。
控制信息存储单元230可以存储改变验证电压的电平需要的各条控制信息。各条控制信息可以包括改变开始验证电压电平参数、电平改变程度参数和电平改变开始循环参数，且可以进一步包括编程循环数目参数和与编程循环数目参数对应的验证电压电平参数。各条控制信息可以在图2的存储器装置100关闭时存储在ROM熔丝112中，且可以在存储器装置100打开时加载到控制信息存储单元230。控制信息存储单元230可以将各条控制信息应用于验证电压电平控制信号发生器220。但是，本发明概念不限于此，且验证电压电平控制信号发生器220可以从ROM熔丝112直接接收各条控制信息。
参考图11A，在控制信息存储单元230中存储的控制信息可以包括根据要验证的每个编程状态(例如，P1、P2和P3)的控制参数，包括改变开始验证电压电平参数SVL、电平改变程度参数LCD和电平改变开始循环参数SL。改变开始验证电压电平参数SVL是当电压控制器200开始控制验证电压的电平改变时被涉及以便控制验证电压的开始电平的参数。电平改变程度参数LCD是当电压控制器200控制验证电压的电平改变时被涉及以便控制验证电压的电平改变程度的参数。电平改变开始循环参数SL是被涉及以便电压控制器200控制验证电压的电平改变开始定时的参数。验证电压电平控制信号发生器220可以通过使用上述控制信息生成用于控制电压发生器的电压控制信号CTRL_vol1。
参考图11B，控制信息存储单元230中存储的控制信息可以进一步包括根据要验证的每个编程状态(例如，P1、P2和P3)的控制参数，包括验证电压电平参数VVL和编程循环数目参数PLN。编程循环数目参数PLN和验证电压电平参数VVL可以是当执行预定编程循环时被涉及以便用于电压控制器200生成具有预定电平的验证电压的参数。验证电压电平控制信号发生器220可以通过使用上述控制信息生成用于控制电压发生器的电压控制信号CTRL_vol1。
现在将参考图10、图11A和图12A解释电压控制器200控制用于验证图6的第一编程状态P1的第一验证电压VP1的电平改变的操作。在实施例中，电压控制器200可以(通过图2的电压发生器130)控制第一验证电压的生成，该第一验证电压的电平在对于存储器单元执行编程循环时逐渐地减小。也就是，可以如图12A所示地生成其电平在作为L、L+1、...执行编程循环时减小的验证电压。此外，电压控制器200可以控制验证电压的生成，该验证电压的电平从改变开始验证电压的电平逐渐地减小预定电平改变程度。在实施例中，电压控制器200可以通过使用改变开始验证电压电平参数SVL将改变开始验证电压设置为用于编程循环L的1-1验证电压Vva1，且可以通过使用电平改变程度参数LCD将电平改变程度设置为第一偏移电压Vos1。电压控制器200可以控制第一验证电压的生成，该第一验证电压的电平在执行编程循环时从1-1验证电压Vva1减小第一偏移电压Vos1。
如作为示例的图12A所示的，用于编程循环L的1-1验证电压Vva1减小第一偏移电压Vos1，成为用于编程循环L+1的1-2验证电压Vva2。也就是，例如，具有小于第一电平(1-1验证电压Vva1)的第二电平的1-2验证电压Vva2施加到使用第一电平验证电压未能通过验证操作的存储器单元。如进一步示出的，用于编程循环L+1的1-2验证电压Vva2减小第一偏移电压Vos1，成为用于编程循环L+2的1-3验证电压Vva3。用于编程循环L+2的1-3验证电压Vva3减小第一偏移电压Vos1，成为用于编程循环L+3的1-4验证电压Vva4。用于编程循环L+3的1-4验证电压Vva4减小第一偏移电压Vos1，成为用于编程循环L+4的1-5验证电压Vva5。用于编程循环L+4的1-5验证电压Vva5减小第一偏移电压Vos1，成为用于编程循环L+5的1-6验证电压Vva6。顺便提及，在该说明书中，应该理解1-1验证电压由此符号“1-1”指示第一编程循环期间的第一验证电压(例如，图6中的VP1)。同样地，1-2验证电压可以指示第二编程循环期间的第一验证电压(例如，VP1)，且2-1验证电压可以指示第一编程循环期间的第二验证电压(例如，图6中的VP2)。
在实施例中，改变开始验证电压可以具有高于用于验证编程状态的验证电压的电平的电平。例如，1-1验证电压Vva1的电平可以高于通常生成以验证第一编程状态的验证电压的电平。
以该方式，可以考虑存储器单元的阈值电压随时间推移逐渐地减小且快单元的阈值电压的改变量大于慢单元的阈值电压的改变量，而改变验证电压的电平。因此，根据本发明概念的存储器装置的存储器单元即使经过预定时间段也可以具有恒定的阈值电压分布，由此改进存储器装置的可靠性。
在另一实施例中，电压控制器200可以控制验证电压的电平以在电平改变开始循环之后的编程循环中改变。例如，电压控制器200可以通过使用电平改变开始循环参数SL将第L编程循环设置为电平改变开始循环。电压控制器200可以控制第一验证电压的电平以在第L编程循环之后的编程循环L+1、L+2、...中改变。以该方式，电压控制器200可以控制用于验证编程状态的验证电压以具有不同的电平改变开始定时。因为验证电压的电平可以顺序地改变，代替全部一次地改变，在编程循环计数增大时，可以执行有效率的操作。
现在将参考图10、图11B和图12A解释用于控制用于验证图6的第一编程状态P1的第一验证电压VP1的电平改变的电压控制器200的操作的实施例。电压控制器200可以比较由编程循环计数器210生成的编程循环计数信息与控制信息，且可以通过使用与比较结果对应的控制信息电平参数VVL控制来改变的第一验证电压的电平。例如，首先，当编程循环计数器210生成指示第L编程循环的编程循环计数信息时，电压控制器200可以比较编程循环计数信息与编程循环数目参数PLN，且可以通过使用与比较结果对应的验证电压电平参数VVL来控制第一验证电压以具有1-1验证电压Vva1的电平。接下来，当编程循环计数器210生成指示第L+1编程循环的编程循环计数信息时，电压控制器200可以比较编程循环计数信息与编程循环数目参数PLN，且可以通过使用与比较结果对应的验证电压电平参数VVL来控制第一验证电压以具有1-2验证电压Vva2的电平。以该方式，电压控制器200可以控制用于验证存储器单元的第二编程状态的第二验证电压的电平和用于验证存储器单元的第三编程状态的第三验证电压的电平。但是，本发明概念不限于此，且可以使用改变验证电压的电平的各种其他方法的任意一个。
现在将参考图10、图11A和图12B解释电压控制器200控制用于验证图6的第二编程状态P2的第二验证电压VP2的电平改变的操作。在实施例中，电压控制器200可以控制第二验证电压的生成，该第二验证电压的电平在对于存储器单元执行编程循环时逐渐地减小。
与图12A的差别在于电压控制器200可以通过使用改变开始验证电压电平参数SVL将改变开始验证电压设置为2-1验证电压Vvb1，且可以通过使用电平改变程度开始循环参数SL将电平改变程度设置为第二偏移电压Vos2。第二偏移电压Vos2可以具有高于第一偏移电压Vos1的电平的电平，且2-1验证电压Vvb1可以具有高于1-1验证电压Vva1的电平的电平。如作为示例的图12B所示，用于编程循环M的2-1验证电压Vvb1减小第二偏移电压Vos2，成为用于编程循环M+1的2-2验证电压Vvb2。用于编程循环M+1的2-2验证电压Vvb2减小第二偏移电压Vos2，成为用于编程循环M+2的2-3验证电压Vvb3。用于编程循环M+2的2-3验证电压Vvb3减小第二偏移电压Vos2，成为用于编程循环M+3的2-4验证电压Vvb4。用于编程循环M+3的2-4验证电压Vvb4减小第二偏移电压Vos2，成为用于编程循环M+4的2-5验证电压Vvb5。用于编程循环M+4的2-5验证电压Vvb5减小第二偏移电压Vos2，成为用于编程循环M+5的2-6验证电压Vvb6。
现在将参考图10、图11A和图12C解释电压控制器200控制用于验证图6的第三编程状态P3的第三验证电压VP3的电平改变的操作。在实施例中，电压控制器200可以控制第三验证电压的生成，该第三验证电压的电平在对于存储器单元执行编程循环时逐渐地减小。
与图12A的差别在于电压控制器200可以通过使用改变开始验证电压电平参数SVL将改变开始验证电压设置为3-1验证电压Vvc1，且可以通过使用电平改变程度参数LCD将电平改变程度设置为第三偏移电压Vos3。此外，电压控制器200可以通过使用电平改变开始循环参数SL将第N编程循环设置为电平改变开始循环。第三偏移电压Vos3可以具有高于第二偏移电压Vos2的电平的电平，且3-1验证电压Vvc1可以具有高于2-1验证电压Vvb1的电平的电平。如作为示例的图12C所示，用于编程循环N的3-1验证电压Vvc1减小第三偏移电压Vos3，成为用于编程循环N+1的3-2验证电压Vvc2。用于编程循环N+1的3-2验证电压Vvc2减小第三偏移电压Vos3，成为用于编程循环N+2的3-3验证电压Vvc3。用于编程循环N+2的3-3验证电压Vvc3减小第三偏移电压Vos3，成为用于编程循环N+3的3-4验证电压Vvc4。用于编程循环N+3的3-4验证电压Vvc4减小第三偏移电压Vos3，成为用于编程循环N+4的3-5验证电压Vvc5。
因而，电压控制器200可以控制第一验证电压、第二验证电压和第三验证电压的电平以不同地改变。因为阈值电压的改变量在存储器单元具有高阈值电压时增大，如参考图8A和图8B描述的，为了形成期望的阈值电压分布，电压控制器200可以改变电压电平，以使得第三验证电压的电平改变程度大于第二验证电压的电平改变程度(即，Vos3>Vos2)，且第二验证电压的电平改变程度大于第一验证电压的电平改变程度(即，Vos2>Vos1)。电压控制器200可以控制电压发生器，以使得作为第一验证电压的改变开始验证电压的1-1验证电压Vva1和第二验证电压的改变开始验证电压Vvb1之间的电平差小于第二验证电压的改变开始验证电压Vvb1和第三验证电压的改变开始验证电压Vvc1之间的电平差。也就是，电压控制器200可以控制相邻验证电压之间的电平差以在验证电压具有较高电平时增加。此外，电压控制器200可以通过不同地设置其中验证电压的电平开始改变的编程循环而控制改变验证电压，由此使得可以有效地改变电平。
图13A、图13B、图13C和图13D图示用于解释根据本发明概念的各种实施例的控制验证电压的电平变化的电压控制器200的操作的曲线图。
参考图10和图13A，与相对于图12A描述的实施例对比，电压控制器200可以控制以根据每个编程循环变化的电平改变程度来改变第一验证电压的电平。在相对于图12A描述的实施例中，电压控制器200可以以作为恒定电平改变程度的第一偏移电压Vos1来改变第一验证电压的电平，而在相对于图13A描述的实施例中，电压控制器200可以以对于编程循环L+1到L+5彼此不同的偏移电压Vos1-1到Vos1-5中的任意一个来改变第一验证电压的电平。
参考图10和图13B，与相对于图12A描述的实施例对比，电压控制器200可以控制第一验证电压的电平在每个预定循环间隔改变。也就是，电压控制器200可以控制验证电压的电平在每个预定循环间隔改变，代替在每个编程循环改变。在实施例中，控制信息可以进一步包括循环间隔参数，且电压控制器200可以通过使用循环间隔参数控制改变验证电压的电平。如图13B所示的循环间隔是两个编程循环。但是，本发明概念不限于此，且可以设置各种其他循环间隔的任意一个。在另一实施例中预定循环间隔，可以不固定，且可以在编程循环计数增大时变化。
参考图10和图13C，与相对于图12A描述的实施例对比，电压控制器200可以控制第一验证电压的电平在对于存储器单元执行编程循环预定次数之后固定。例如，电压控制器200可以控制图6的第一验证电压VP1、第二验证电压VP2和第三验证电压VP3当中的至少一个验证电压的电平在特定编程循环之后固定。也就是，电压控制器200可以控制第一验证电压在第P编程循环P之后为预定验证电压Vvak的电平。但是，本发明概念不限于此，且电压控制器200可以控制第一验证电压的电平在例如第P+3编程循环(未示出)之后再次改变，且可以做出各种其他修改。
参考图10和图13D，电压控制器200可以在最初执行编程循环L到J+1时控制第一验证电压具有高于与第一验证电压对应的第一基准电压Vref1的电平的电平，且可以在随后执行编程循环J+1到...时控制第一验证电压具有低于与第一验证电压对应的第一基准电压Vref1的电平的电平。在实施例中，第一基准电压Vref1可以对应于用于验证第一编程状态的传统的验证电压。此外，电压控制器200可以控制第一验证电压之外的任意一个验证电压的电平低于每个相应的基准电压的电平，且因此可以减小完成编程操作需要的编程循环计数，由此快速地执行编程操作。此外，在控制信息存储单元230中存储的控制信息可以包括与每个验证电压对应的基准电压参数，且电压控制器200可以通过使用具有恒定电平的基准电压控制执行验证操作，而不通过使用基准电压参数改变验证电压的电平。此外，在实施例中，可以通过使用基准电压参数和电平改变程度参数生成改变开始验证电压电平参数。
可以通过从如相对于图13A到图13D描述的电压控制器200的各种控制方法当中选择适于存储器装置的编程操作条件的控制方法来控制验证电压的电平改变。此外，如相对于图13A到图13D描述的电压控制器200的各种控制方法可以用于控制第二验证电压和第三验证电压的电平改变，且也可以用于控制可以存储三位或更多位数据的存储器单元和单级单元SLC的验证电压的电平改变。
图14A和图14B每个图示用于解释根据本发明概念的实施例的电压控制器的控制操作的框图。
参考图14A，电压控制器200’包括编程循环计数器210’、验证电压电平控制信号发生器220’和控制信息存储单元230’。验证电压电平控制信号发生器220’包括减法器221’和累加器222’。累加器222’从编程循环计数器210’接收编程循环计数信息PLCI。此外，累加器222’从控制信息存储单元230’接收电平改变程度信息LCDI。累加器222’可以生成包括通过每当接收编程循环计数信息PLCI都累加与电平改变程度信息LCDI对应的电平改变程度而获得的累加量的累加信息ACI。累加器222’可以发送累加信息ACI到减法器221’。减法器221’从控制信息存储单元230’接收改变开始验证电压电平信息SVLI。减法器221’在从与改变开始验证电压电平信息SVLI对应的改变开始验证电压电平减去累加信息ACI中包括的累加量之后生成电压控制信号CTRL_vol1’。在实施例中，电平改变程度信息LCDI可以是图11A的电平改变程度参数，且改变开始验证电压电平信息SVLI可以是图11A的改变开始验证电压电平参数SVL。
电压控制器200’可以以该方式控制如图12A的曲线图等所示的验证电压的电平。此外，虽然在图14A中未示出，但是在实施例中，编程循环计数器210’可以从控制信息存储单元230’接收电平改变开始循环信息，且可以基于电平改变开始循环信息控制激活/无效累加器222’和减法器221’以。也就是，编程循环计数器210’可以比较编程循环计数信息PLCI与电平改变开始循环信息，且可以当编程循环计数信息PLCI和电平改变开始循环信息相同时激活被无效的累加器222’和减法器221’。在另一实施例中，电压控制器200’可以包括激活控制器，且可以基于电平改变开始循环信息和编程循环计数信息PLCI控制激活/无效累加器222’和减法器221’。
参考图14B，电压控制器200”包括编程循环计数器210”、验证电压电平控制信号发生器220”和控制信息存储单元230”。验证电压电平控制信号发生器220”包括基于比较结果的控制信号发生器221”和信息比较器222”。信息比较器222”可以比较由编程循环计数器210”生成的编程循环计数信息PLCI与控制信息CSI，并可以生成比较结果CRI。信息比较器222”可以发送比较结果CRI到基于比较结果的控制信号发生器221”。基于比较结果的控制信号发生器221”可以生成用于控制具有与比较结果CRI对应的验证电压电平的验证电压的生成的电压控制信号CTRL_vol1”。例如，参考图11B，当编程循环计数器210”生成指示第L编程循环的编程循环计数信息时，信息比较器222”可以比较编程循环计数信息与编程循环数目参数PLN(即，控制信息CSI)，且可以生成用于控制第一验证电压的电压控制信号CTRL_vol1”，该第一验证电压具有要通过使用与比较结果对应的验证电压电平参数VVL生成的1-1验证电压Vva1的电平。
图15图示用于解释根据本发明概念的实施例的编程循环计数器310的操作的框图。
参考图15，电压控制器300包括编程循环计数器310、验证电压电平控制信号发生器320和控制信息存储单元330。验证电压电平控制信号发生器320包括生成用于改变用于验证第一编程状态的第一验证电压的电平的控制信号的第一验证电压电平控制信号发生器321，生成用于改变用于验证第二编程状态的第二验证电压的电平的控制信号的第二验证电压电平控制信号发生器323，和生成用于改变用于验证第三编程状态的第三验证电压的电平的控制信号的第三验证电压电平控制信号发生器325。但是，本发明概念不限于此，且包括可以存储三位或更多位数据的存储器单元或者单级单元SLC的存储器装置的电压控制器300可以包括比相对于图15描述的更多的验证电压电平控制信号发生器。
编程循环计数器310可以从控制信息存储单元330接收电平改变开始循环信息。编程循环计数器310可以基于电平改变开始循环信息，通过发送使能/禁止信号到第一到第三验证电压电平控制信号发生器321、323和325中的每一个来控制激活/无效第一到第三验证电压电平控制信号发生器321、323和325。也就是，参考图11A，因为用于验证第一编程状态P1的第一验证电压的电平改变开始循环是第L编程循环L，所以当编程循环计数对应于第L编程循环L时编程循环计数器310可以激活第一验证电压电平控制信号发生器321。以该方式，当编程循环计数分别对应于第M编程循环M和第N编程循环N时，编程循环计数器310可以激活第二和第三验证电压电平控制信号发生器323和325。以该方式，电压控制器300可以单独地控制用于验证编程状态的验证电压的电平改变，由此导致有效率的控制。
图16图示根据本发明概念的另一实施例的电压控制器400的框图。图17A和图17B每个图示用于解释根据相对于图16描述的实施例的控制验证电压的电平改变的电压控制器400的操作的曲线图。
参考图16、图17A和图17B，电压控制器400包括编程循环计数器410、验证电压电平控制信号发生器420、控制信息存储单元430和温度信息发生器440。如图17A所示，电压控制器400可以将在第一温度条件下的预定验证电压的电平改变程度设置为第一偏移电压Vos1，且可以控制预定验证电压的电平在每个编程循环L+1到L+5中从改变开始验证电压Vva1减小第一偏移电压Vos1的电平，以分别提供验证电压Vva2到Vva6。在如图17B所示的实施例中，电压控制器400可以将在第二温度条件下的预定验证电压的电平改变程度设置为第一偏移电压Vos1’，且可以控制预定验证电压的电平在每个编程循环L+1到L+5中从改变开始验证电压Vva1’减小第一偏移电压Vos1’的电平，以分别提供验证电压Vva2’到Vva6’。
第一温度条件可以具有高于第二温度条件的温度的温度，且电压控制器400可以控制图17A的验证电压的改变开始验证电压Vva1的电平和第一偏移电压Vos1分别小于图17B的验证电压的改变开始验证电压Vva1’的电平和第一偏移电压Vos1’。因为每个时间的快单元和慢单元中的每一个的阈值电压的改变量在温度减小时增大，如参考图8A和图8B描述的，电压控制器400可以通过在温度条件的温度减小时增大改变开始验证电压的电平和电平改变程度而控制验证电压的改变。
现在将解释电压控制器400控制验证电压的电平改变的详细方法。温度信息发生器440可以生成关于包括电压控制器400的存储器装置内部或者外部的温度的温度信息。温度信息可以指示存储器装置内部或者外部的温度，且可以是根据温度变化的预定系数。此外，在实施例中，温度信息发生器440可以是温度传感器，且代替包括在电压控制器400中，可以在存储器装置中分开地提供。
由电压控制器400发送到图2的电压发生器130的电压控制信号CTRL_vol2可以包括从温度信息发生器440接收到的温度信息和由验证电压电平控制信号发生器420生成的控制信号。温度信息可以包括根据温度的系数。例如，根据温度的系数可以当温度减小时增大。图2的电压发生器130可以生成验证电压，该验证电压的电平基于电压控制信号CTRL_vol2而改变。在实施例中，电压发生器130可以根据温度和控制信号执行关于系数的计算，且可以基于计算结果生成验证电压。
图18A图示用于解释根据本发明概念的另一实施例的控制验证电压的电平改变的电压控制器500的操作的框图。图18B是图示根据相对于图18A描述的实施例的电压控制器500的操作期间需要的控制信息的图。
参考图18A，电压控制器500包括编程循环计数器510、验证电压电平控制信号发生器520、控制信息存储单元530和温度信息发生器540。根据实施例的验证电压电平控制信号发生器520可以从温度信息发生器540接收温度信息，且可以从控制信息存储单元530接收控制信息。验证电压电平控制信号发生器520可以基于温度信息和控制信息生成电压控制信号CTRL_vol3。参考图18B，包括根据温度条件变化的改变开始验证电压电平参数SVL和电平改变程度参数LCD的控制信息可以存储在控制信息存储单元530中。因此，电压控制器500可以通过基于温度信息参考与温度条件对应的改变开始验证电压电平参数SVL和电平改变程度参数LCD，来改变验证电压的电平。例如，假定第二温度条件Temp.2可以具有低于第一温度条件Temp.1的温度的温度，且电压控制器500改变第一验证电压的电平以验证图6的第一编程状态P1。电压控制器500可以通过使得在第二温度条件Temp.2下的改变开始验证电压Vva1’的电平大于在第一温度条件Temp.1下的改变开始验证电压Vva1的电平，并使得第二温度条件Temp.2下的电平改变程度Vos1’大于第一温度条件Temp.1下的电平改变程度Vos1，来控制第一验证电压的电平改变。电压控制器500可以类似地在第二温度条件Temp.2下将改变开始验证电压Vvb1改变为改变开始验证电压Vvb1’，将改变开始验证电压Vvc1改变为改变开始验证电压Vvc1’，将电平改变程度Vos2改变为电平改变程度Vos2’并将电平改变程度Vos3改变为电平改变程度Vos3’。
但是，本发明概念不限于此，且控制信息可以包括根据如图11B所示的温度条件变化的验证电压电平参数VVL，且电压控制器500可以基于控制信息和温度信息控制验证电压的电平改变。
图19A图示用于解释根据本发明概念的另一实施例的控制验证电压的电平改变的电压控制器600的操作的框图。图19B图示用于解释根据相对于图19A描述的实施例的温度信息发生器640生成温度信息的方法的曲线图。在图19B中，纵轴表示温度系数，且横轴表示温度。
参考图19A，电压控制器600包括编程循环计数器610、验证电压电平控制信号发生器620、控制信息存储单元630、温度信息发生器640和控制信号合成器650。参考图19B，通过使用在存储器装置内部或者外部检测到的温度，温度信息发生器640可以生成根据检测到的温度的系数。在实施例中，温度信息发生器640可以生成在高的第一温度Thot的第一系数TChot，且可以生成在低的第二温度Tcold的第二系数TCcold。第二系数TCcold可以大于第一系数TChot。也就是，温度信息发生器640可以生成在检测到的温度减小时增大的系数。
根据实施例的控制信号合成器650可以从验证电压电平控制信号发生器620接收电压控制信号，且可以从温度信息发生器640接收包括所生成的系数的温度信息。控制信号合成器650可以对于所生成的系数和电压控制信号执行预定计算，以生成电压控制合成信号CTRL_vol3。例如，控制信号合成器650可以通过将所生成的系数乘以电压控制信号来生成电压控制合成信号CTRL_vol3。即使没有根据图11A和11B的控制信息中包括的温度条件变化的参数，电压控制器600也可以通过使用所生成的系数，通过根据温度条件变化改变开始验证电压电平和电平改变程度中的至少一个，来控制改变验证电压的电平。
图20A和图20B是用于解释根据本发明概念的实施例的图2所示的电压控制器121的总体操作的曲线图。
参考图2和图20A，电压控制器121可以基于要验证的存储器单元的编程状态和关于存储器装置100内部或者外部的温度的温度信息中的至少一个，来控制每一个验证电压的电平改变。在实施例中，电压控制器121可以根据要验证的存储器单元的编程状态来控制每一个验证电压的电平改变。也就是，电压控制器121可以通过在与要验证的编程状态对应的验证电压的电平增大时增大验证电压的改变开始验证电压电平和电平改变程度，来控制每一个验证电压的电平改变。例如，如图20A所示，电压控制器121可以通过使得用于验证第二编程状态P2的第二验证电压的改变开始验证电压电平和电平改变程度Vos2大于用于验证第一编程状态P1的第一验证电压的改变开始验证电压电平和电平改变程度Vos1，来控制每一个验证电压的电平改变。此外，电压控制器121可以通过使得用于验证第三编程状态P3的第三验证电压的改变开始验证电压电平和电平改变程度Vos3大于用于验证第二编程状态P2的第二验证电压的改变开始验证电压电平和电平改变程度Vos2，来控制每一个验证电压的电平改变。在另一实施例中，电压控制器112可以通过不同地设置第一验证电压到第三验证电压的电平改变开始循环，而控制验证电压具有不同电平改变开始定时。
此外，如图20B所示，电压控制器121可以根据关于存储器装置100内部或者外部的温度的温度信息和要验证的存储器单元的编程状态，来控制每一个验证电压的电平改变。例如，电压控制器121可以通过使得在第二温度条件T2条件下用于验证第三编程状态P3的第三验证电压的改变开始验证电压Vvc1’的电平和电平改变程度Vos3’大于在第一温度条件T1条件下用于验证第三编程状态P3的第三验证电压的改变开始验证电压Vvc1的电平和电平改变程度Vos3，来控制第三验证电压的电平改变。类似地，电压发生器121可以使得在第二温度条件T2条件下用于验证第二编程状态P2的第二验证电压的改变开始验证电压Vvb1’的电平和电平改变程度Vos2’大于在第一温度条件T1条件下用于验证第二编程状态P2的第二验证电压的改变开始验证电压Vvb1的电平和电平改变程度Vos2。同样地，为了验证第一编程状态P1，电压发生器121可以使得第二温度条件T2条件下改变开始验证电压Vva1’的电平和电平改变程度Vos1’大于第一温度条件T1条件下改变开始验证电压Vva1的电平和电平改变程度Vos1。
根据实施例的电压控制器121可以基于要验证的编程状态和关于存储器装置100内部或者外部的温度的温度信息中的至少一个，来控制每一个验证电压的电平改变，以考虑存储器单元的阈值电压变动而执行验证操作。
图21图示用于解释根据本发明概念的实施例的例如如图2所示的比如存储器装置100的存储器装置中的编程操作的流程图。在后面的描述中，假定例如存储器装置100包括图10所示的电压控制器200。但是，在其他实施例中，存储器装置100可以包括先前描述的各种实施例的任意一个电压控制器。
参考图21、图2和图10，例如，在操作S100中，比如编程循环计数器210的编程循环计数器在编程操作开始之前初始化编程循环计数。在操作S110中，确定要施加到连接到所选的字线的存储器单元阵列110的存储器单元的编程电压的电平。编程电压的电平可以由控制逻辑120确定以对应于通过使用编程循环计数增大预定阶梯电压的脉冲电压。在操作S120中，由电压发生器130提供的所确定的编程电压例如经由行解码器140施加到所选的字线。接下来，为了验证连接到所选的字线的存储器单元，例如由电压控制器200确定验证电压的电平。在实施例中，在操作S130中，可以基于要验证的编程状态和温度信息中的至少一个改变验证电压的电平。在操作S140中，通过将由电压发生器130提供的电平已经改变的验证电压经由行解码器140施加到所选的字线而执行验证操作。在操作S150中，例如由控制逻辑120确定所选的字线的全部存储器单元是否通过验证操作。当在操作S150中确定全部存储器单元通过验证操作时，处理进行到操作S160，在操作S160确定完成编程操作。当在操作S150确定不是全部存储器单元通过验证操作时，处理进行到操作S170，在操作S170由控制逻辑120确定所计数的编程循环计数是否超过最大值。当在操作S170确定所计数的编程循环计数超过最大值时，处理进行到操作S180，在操作S180确定编程操作失败。当在操作S170确定所计数的编程循环计数不超过最大值时，处理进行到操作S190，在操作S190增大编程循环计数，且此后在操作S110开始执行下一编程循环。
图22图示根据本发明概念的实施例的存储器装置应用于存储卡系统1000的示例的框图。
参考图22，存储卡系统1000包括主机1100和存储卡1200。主机1100包括主机控制器1110和主机连接器1120。存储卡1200包括卡连接器1210、卡控制器1220和存储器装置1230。在该情况下，存储卡1200可以通过使用图1的实施例，或者任意一个其他各种公开的实施例实现。
主机1100可以写入数据到存储卡1200或者可以读取存储卡1200中存储的数据。主机控制器1110可以通过主机连接器1120将命令CMD、由主机1100中的时钟发生器(未示出)生成的时钟信号CLK和数据DATA发送到存储卡1200。
卡控制器1220可以响应于通过卡连接器1210接收的命令，同步数据与卡控制器1220中的时钟发生器(未示出)生成的时钟信号，且可以在存储器装置1230中存储数据。存储器装置1230可以存储从主机1100发送的数据。
存储卡1200例如可以是紧凑闪存卡(CFC)、微硬盘、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、存储棒和USB闪存存储器驱动器等的任意一个。
图23图示根据本发明概念的实施例的包括存储器装置的计算系统2000的框图。
参考图23，计算系统2000包括存储器系统2100、处理器2200、RAM2300、输入/输出装置2400和电源2500。计算系统2000可以例如与视频卡、声卡、存储卡或者USB装置等通信，或者可以进一步包括用于与其它电子装置通信的端口。计算系统2000例如可以是个人计算机，或者可以是便携式电子装置，比如笔记本计算机、移动电话、个人数字助理(PDA)或者相机等。
处理器2200可以执行特定计算或者任务。根据实施例，处理器2200可以是微处理器或者中央处理单元(CPU)。处理器2200可以通过比如地址总线、控制总线或者数据总线的总线2600与RAM 2300、输入/输出装置2400和存储器系统2100通信。根据实施例，处理器2200可以连接到比如外围组件互连(PCI)总线之类的扩展总线。
在该情况下，存储器系统2100可以通过使用图1的实施例，或者任意一个其他各种公开的实施例实现。详细地，存储器装置2110可以通过基于要验证的存储器单元的编程状态和关于存储器装置2110内部或者外部的温度的温度条件中的至少一个，改变验证电压的电平而执行验证操作。
RAM 2300可以存储在计算系统2000的操作期间需要的数据。例如，RAM 2300例如可以是动态随机存取存储器(DRAM)、移动DRAM、静态RAM(SRAM)、相变RAM(PRAM)、铁电RAM(FRAM)、阻性RAM(RRAM)和/或磁阻RAM(MRAM)。输入/输出装置2400可以包括输入装置，例如键盘、小键盘或者鼠标等，并且包括输出装置，比如打印机或者显示器。电源2500可以供应在计算系统2000的操作期间需要的操作电压。
图24图示根据本发明概念的实施例的存储器装置应用于固态盘(SSD)系统3000的示例的框图。
参考图24，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器发送信号SGL到主机3100/从主机3100接收信号SGL，并通过功率连接器接收功率PWR。SSD 3200包括SSD控制器3210、辅助电源3220和经由通道Ch1、Ch2,…Chn连接到SSD控制器3210的多个存储器装置3230、3240和3250。在该情况下，SSD 3200可以通过使用图1的实施例，或者任意一个其他各种公开的实施例实现。详细地，SSD 3200可以通过基于要验证的存储器单元的编程状态和关于SSD 3200内部或者外部的温度的温度信息中的至少一个，改变验证电压的电平而执行验证操作。
图25图示根据本发明概念的实施例的将存储器装置应用于通用闪存存储(UFS)系统4000的示例的框图。
参考图25，UFS系统4000包括UFS主机4100、UFS装置1 4200、UFS装置2 4300、嵌入式UFS装置4400和可拆卸UFS卡4500。UFS主机4100例如可以是移动装置的应用处理器。UFS主机4100、UFS装置4200和4300、嵌入式UFS装置4400和可拆卸UFS卡4500中的每一个可以通过UFS协议与外部装置通信。UFS装置4200和4300、嵌入式UFS装置4400和可拆卸UFS卡4500中的至少一个可以包括图1的存储器装置100。
嵌入式UFS装置4400和可拆卸UFS卡4500可以通过UFS协议之外的协议彼此通信。UFS主机4100和可拆卸UFS卡4500可以通过各种卡协议，例如USB闪存驱动器(UFD)、MMC、安全数字(SD)、迷你SD和微SD通信。
可以通过使用各种封装中的任意一个安装根据本发明概念的存储卡、非易失性存储器装置和卡控制器。例如，根据本发明概念的闪存存储器装置和/或存储器控制器可以通过使用比如以下的任意一个封装来安装：层叠封装(PoP)、球形栅格阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、叠片内裸片封装(die inwaffle pack)、晶片内裸片形式(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四边扁平封装(MQFP)、薄型四边扁平封装(TQFP)、小外形集成电路(SOIC)、缩小小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)和晶片级处理堆叠封装(WSP)。
虽然已经参考其实施例特别示出和描述了本发明概念，将理解可以在其中做出形式和细节的各种改变而不脱离以下权利要求的精神和保护范围。因此，本发明概念的技术范围应该由所附的权利要求定义。

Claims (23)

1.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元，对于所述多个存储器单元多次执行编程循环；
电压发生器，配置为将验证电压施加到每一个存储器单元，用于验证存储器单元的至少一个编程状态；和
电压控制器，配置为基于关于存储器装置内部或者外部的温度的温度信息确定验证电压的电平改变程度和改变开始验证电压电平中的至少一个，以及根据确定的电平改变程度和改变开始验证电压电平中的至少一个控制电压发生器在编程循环计数增加时逐渐减小验证电压的电平，和
编程循环计数器，配置为对编程循环计数进行计数，
其中，所述电压控制器进一步配置为控制电压发生器以使得用于验证编程状态的验证电压具有不同电平改变开始定时，并且基于计数的编程循环计数来控制验证电压具有不同的电平改变开始定时。
2.如权利要求1所述的存储器装置，其中，所述电压控制器进一步配置为根据基于温度信息选择的电平改变程度和改变开始验证电压电平中的至少一个，控制电压发生器生成验证电压。
3.如权利要求2所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器，以使得验证电压的电平改变程度在温度减小时增大。
4.如权利要求2所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器，以使得验证电压的改变开始验证电压电平在温度减小时增大。
5.如权利要求1所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器，以使得验证电压的电平在温度减小时增大。
6.如权利要求1所述的存储器装置，其中，所述电压控制器进一步配置为根据基于要验证的存储器单元的编程状态选择的电平改变程度和改变开始验证电压电平中的至少一个，控制电压发生器生成验证电压。
7.如权利要求1所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器以在编程循环计数增大时逐渐减小每一个验证电压的电平。
8.如权利要求7所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器，以使得验证电压达到小于与验证电压对应的基准电压电平的电平。
9.如权利要求7所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器以在对于存储器单元执行编程循环预定次数之后，固定验证电压的电平。
10.如权利要求1所述的存储器装置，其中，所述存储器单元垂直地堆叠在存储器装置的衬底上。
11.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元，对于所述多个存储器单元多次执行编程循环；
电压发生器，配置为将验证电压施加到存储器单元阵列，用于验证存储器单元阵列的编程状态；
电压控制器，配置为基于关于存储器装置内部或者外部的温度的温度信息确定验证电压的电平改变程度和改变开始验证电压电平中的至少一个，以及根据确定的电平改变程度和改变开始验证电压电平中的至少一个控制电压发生器以使得验证电压的电平在编程循环计数增加时逐渐减小，和
编程循环计数器，配置为对编程循环计数进行计数，
其中，所述电压控制器进一步配置为控制电压发生器以使得用于验证编程状态的验证电压具有不同电平改变开始定时，并且基于计数的编程循环计数来控制验证电压具有不同的电平改变开始定时。
12.如权利要求11所述的存储器装置，其中，所述电压控制器配置为通过将具有第一电平的验证电压当中的验证电压施加到存储器单元当中的预定存储器单元以便验证预定存储器单元是否处于预定编程状态，和通过将具有小于第一电平的第二电平的验证电压当中的验证电压施加到未能通过验证操作的预定存储器单元当中的存储器单元以便验证失败的存储器单元是否处于预定编程状态，来控制执行验证操作。
13.如权利要求1所述的存储器装置，其中，所述电压控制器包括配置为控制验证电压的电平改变的多个验证电压电平控制信号发生器，
其中，所述编程循环计数器配置为基于计数的编程循环计数控制激活/无效验证电压电平控制信号发生器，以使得验证电压具有不同的电平改变开始定时。
14.如权利要求11所述的存储器装置，其中，所述电压控制器配置为控制电压发生器，以使得基于要验证的存储器单元的编程状态验证电压具有不同电平改变程度。
15.如权利要求14所述的存储器装置，其中，所述电压控制器配置为控制电压发生器，以使得在与要验证的编程状态对应的验证电压的电平增大时电平改变程度增大。
16.如权利要求14所述的存储器装置，其中，所述电压控制器配置为控制用于验证第一编程状态的第一验证电压的改变开始验证电压电平和用于验证第二编程状态的第二验证电压的改变开始验证电压电平之间的第一电平差不同于用于验证第二编程状态的第二验证电压的改变开始电压电平和用于验证第三编程状态的第三验证电压的改变开始电压电平之间的第二电平差。
17.如权利要求11所述的存储器装置，进一步包括温度信息发生器，配置为生成关于存储器装置内部或者外部的温度的温度信息，
其中，所述电压控制器进一步配置为控制电压发生器以基于温度信息改变验证电压的电平。
18.如权利要求17所述的存储器装置，其中，所述电压控制器进一步配置为控制电压发生器，以使得验证电压的电平在温度减小时增大。
19.如权利要求17所述的存储器装置，其中，所述电压发生器控制为基于温度信息生成具有不同电平改变程度的验证电压。
20.如权利要求11所述的存储器装置，其中，所述电压控制器进一步配置为基于控制信息控制电压发生器，所述控制信息包括改变开始验证电压电平参数、电平改变程度参数和电平改变开始循环参数中的至少一个。
21.一种存储器系统，包括：
存储器装置，包括存储器单元，对于所述存储器单元多次执行编程循环；和
存储器控制器，配置为控制对于存储器装置执行的编程循环，和
编程循环计数器，配置为对编程循环计数进行计数，
其中，所述存储器装置包括
电压控制器，配置为基于关于存储器装置内部或者外部的温度的温度信息确定验证电压的电平改变程度和改变开始验证电压电平中的至少一个，以及根据确定的电平改变程度和改变开始验证电压电平中的至少一个控制具有在编程循环计数增大时逐渐减小的电平的验证电压的生成，
其中，所述电压控制器进一步配置为使得用于验证编程状态的验证电压具有不同电平改变开始定时，并且基于计数的编程循环计数来控制验证电压具有不同的电平改变开始定时。
22.如权利要求21所述的存储器系统，其中，所述电压控制器进一步配置为根据电平改变程度和改变开始验证电压电平中的至少一个控制验证电压的生成。
23.如权利要求21所述的存储器系统，其中，所述电压控制器进一步配置为控制验证电压的电平在编程循环计数增大时逐渐减小。
CN201710104171.2A 2016-02-24 2017-02-24 存储器装置和存储器系统 Active CN107123442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160022008A KR102458918B1 (ko) 2016-02-24 2016-02-24 메모리 장치 및 메모리 시스템
KR10-2016-0022008 2016-02-24

Publications (2)

Publication Number Publication Date
CN107123442A CN107123442A (zh) 2017-09-01
CN107123442B true CN107123442B (zh) 2023-07-18

Family

ID=59629396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710104171.2A Active CN107123442B (zh) 2016-02-24 2017-02-24 存储器装置和存储器系统

Country Status (3)

Country Link
US (1) US10789021B2 (zh)
KR (1) KR102458918B1 (zh)
CN (1) CN107123442B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565888B1 (ko) * 2016-09-12 2023-08-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
TWI645400B (zh) * 2016-09-13 2018-12-21 東芝記憶體股份有限公司 Semiconductor memory device
US10366763B2 (en) * 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
US11238933B2 (en) 2018-02-26 2022-02-01 Samsung Electronics Co., Ltd. Non-volatile memory device including a verify circuit to control word and bit line voltages and method of operating the same
KR102497212B1 (ko) * 2018-02-26 2023-02-07 삼성전자 주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10732890B2 (en) * 2018-03-06 2020-08-04 Micron Technology, Inc. Adjusting a parameter for a programming operation based on the temperature of a memory system
US10522232B2 (en) * 2018-05-18 2019-12-31 Sandisk Technologies Llc Memory device with vpass step to reduce hot carrier injection type of program disturb
KR102461099B1 (ko) * 2018-08-07 2022-11-01 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
KR102601143B1 (ko) * 2018-10-29 2023-11-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210118462A (ko) 2019-05-22 2021-09-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 레벨 셀 nand 플래시 메모리 장치를 프로그램하는 방법 및 mlc nand 플래시 메모리 장치
US10978145B2 (en) * 2019-08-14 2021-04-13 Sandisk Technologies Llc Programming to minimize cross-temperature threshold voltage widening
JP7332406B2 (ja) * 2019-09-13 2023-08-23 キオクシア株式会社 メモリシステム
CN112927741B (zh) 2019-10-18 2022-09-30 长江存储科技有限责任公司 对存储器件进行编程和验证的方法以及相关的存储器件
KR20210062343A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210067677A (ko) * 2019-11-29 2021-06-08 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN111445938B (zh) * 2020-03-26 2022-03-18 北京大学 编码型闪存结构及数据处理方法
US11145373B1 (en) * 2020-05-22 2021-10-12 Macronix International Co., Ltd. Method for programming flash memory device and flash memory system
CN112270947B (zh) * 2020-10-29 2023-08-04 长江存储科技有限责任公司 用于存储器的编程方法和装置
KR20220099384A (ko) * 2021-01-06 2022-07-13 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20230009988A (ko) * 2021-01-19 2023-01-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 메모리 디바이스
US11482289B2 (en) * 2021-03-04 2022-10-25 Sandisk Technologies Llc Application based verify level offsets for non-volatile memory
CN116189744A (zh) * 2021-03-22 2023-05-30 长江存储科技有限责任公司 存储器件及其编程操作
CN113127402B (zh) * 2021-04-29 2024-05-14 广东湾区智能终端工业设计研究院有限公司 一种spi访问控制方法、系统、计算设备及存储介质
US12062411B2 (en) * 2021-04-30 2024-08-13 SK Hynix Inc. Semiconductor device performing a multiplication and accumulation operation
EP4437542A1 (en) * 2022-01-18 2024-10-02 Yangtze Memory Technologies Co., Ltd. Double program debug method for nand memory using self-verification by internal firmware
CN114586102A (zh) * 2022-01-20 2022-06-03 长江存储科技有限责任公司 使用内部固件执行自验证的nand存储器中的数据保护
US11894077B2 (en) * 2022-02-23 2024-02-06 Sandisk Technologies Llc Self-diagnostic smart verify algorithm in user mode to prevent unreliable acquired smart verify program voltage
CN114822645A (zh) * 2022-04-21 2022-07-29 长江存储科技有限责任公司 一种存储器及其编程方法、存储器系统
US12046306B2 (en) * 2022-05-27 2024-07-23 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031978A (zh) * 2004-07-20 2007-09-05 桑迪士克股份有限公司 具有编程时间控制的非易失性存储器系统
CN101727982A (zh) * 2008-10-17 2010-06-09 三星电子株式会社 执行编程和验证操作的可变电阻存储器装置
CN102298966A (zh) * 2010-05-31 2011-12-28 三星电子株式会社 非易失性存储器设备、系统及编程方法
CN102446553A (zh) * 2010-09-30 2012-05-09 三星电子株式会社 快闪存储器件及其字线电压生成方法
CN103050149A (zh) * 2011-10-13 2013-04-17 三星电子株式会社 非易失性存储器件及其编程方法和包括其的存储器系统

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073204A (en) * 1997-04-23 2000-06-06 Micron Technology, Inc. Memory system having flexible architecture and method
KR100476888B1 (ko) 2002-04-04 2005-03-17 삼성전자주식회사 온도보상기능을 가진 멀티비트 플래쉬메모리
EP1654736B1 (en) * 2003-07-30 2009-09-16 SanDisk IL Ltd. Method and system for optimizing reliability and performance of programming data in non-volatile memory devices
US7222052B2 (en) * 2004-06-25 2007-05-22 Intel Corporation Temperature adaptive ferro-electric memory access parameters
KR20060030171A (ko) * 2004-10-05 2006-04-10 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 그 구동 방법
KR100842996B1 (ko) * 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
US7602650B2 (en) * 2006-08-30 2009-10-13 Samsung Electronics Co., Ltd. Flash memory device and method for programming multi-level cells in the same
KR100771520B1 (ko) * 2006-10-23 2007-10-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7583539B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Non-volatile storage with bias for temperature compensation
US7590007B2 (en) * 2007-01-11 2009-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR101373186B1 (ko) * 2007-08-22 2014-03-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
JP5032290B2 (ja) * 2007-12-14 2012-09-26 株式会社東芝 不揮発性半導体記憶装置
KR101391361B1 (ko) * 2008-01-28 2014-05-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
KR100967003B1 (ko) 2008-05-29 2010-07-02 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101434400B1 (ko) 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
JP5172555B2 (ja) * 2008-09-08 2013-03-27 株式会社東芝 半導体記憶装置
US7768836B2 (en) 2008-10-10 2010-08-03 Sandisk Corporation Nonvolatile memory and method with reduced program verify by ignoring fastest and/or slowest programming bits
KR20100098954A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 레벨 검출기 및 이를 구비하는 전압 발생기
KR101090328B1 (ko) 2009-08-11 2011-12-07 주식회사 하이닉스반도체 비휘발성 메모리장치 및 이의 동작방법
KR101634363B1 (ko) * 2009-10-05 2016-06-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP2011159351A (ja) 2010-01-29 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性メモリシステム
KR20110126408A (ko) * 2010-05-17 2011-11-23 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 프로그램 방법
JP2012027962A (ja) 2010-07-20 2012-02-09 Toshiba Corp 不揮発性記憶装置
KR101642015B1 (ko) * 2010-07-23 2016-07-22 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 방법
KR101184814B1 (ko) * 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 방법
KR101868332B1 (ko) 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
KR20130005708A (ko) 2011-07-07 2013-01-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR101787612B1 (ko) * 2011-07-12 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
US8611157B2 (en) 2011-12-22 2013-12-17 Sandisk Technologies Inc. Program temperature dependent read
KR101942863B1 (ko) * 2012-06-19 2019-01-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP2014053060A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体記憶装置及びその制御方法
US9747977B2 (en) 2013-03-14 2017-08-29 Intel Corporation Methods and systems for verifying cell programming in phase change memory
US8995200B1 (en) * 2013-09-23 2015-03-31 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with dynamically adjusted reference current
KR102248276B1 (ko) * 2014-05-26 2021-05-07 삼성전자주식회사 스토리지 장치의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031978A (zh) * 2004-07-20 2007-09-05 桑迪士克股份有限公司 具有编程时间控制的非易失性存储器系统
CN101727982A (zh) * 2008-10-17 2010-06-09 三星电子株式会社 执行编程和验证操作的可变电阻存储器装置
CN102298966A (zh) * 2010-05-31 2011-12-28 三星电子株式会社 非易失性存储器设备、系统及编程方法
CN102446553A (zh) * 2010-09-30 2012-05-09 三星电子株式会社 快闪存储器件及其字线电压生成方法
CN103050149A (zh) * 2011-10-13 2013-04-17 三星电子株式会社 非易失性存储器件及其编程方法和包括其的存储器系统

Also Published As

Publication number Publication date
KR102458918B1 (ko) 2022-10-25
US10789021B2 (en) 2020-09-29
US20170242632A1 (en) 2017-08-24
KR20170099647A (ko) 2017-09-01
CN107123442A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN107123442B (zh) 存储器装置和存储器系统
CN109935267B (zh) 半导体存储器装置及其操作方法
US9224483B2 (en) Nonvolatile memory device, system and programming method with dynamic verification mode selection
US10573378B2 (en) Methods of programming memory devices
US9275751B2 (en) Nonvolatile memory device and program method
US20140056069A1 (en) Nonvolatile memory device having near/far memory cell groupings and data processing method
US8902666B2 (en) Programming method for nonvolatile memory device
US20180197587A1 (en) Semiconductor device and operating method thereof
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US20190130953A1 (en) Memory device including a circuit for detecting word line defect and operating method thereof
US11989082B2 (en) Non-volatile memory device, method of operating the device, and memory system including the device
US11798641B2 (en) Memory device and memory system
US20160210083A1 (en) Methods of operating memory systems for sub-block erase operation
KR20150015578A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
KR20150091665A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US11315649B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US10672481B2 (en) Semiconductor memory device and operating method thereof
US11610631B2 (en) Methods of operating nonvolatile memory devices, methods of operating storage device and storage devices
TW202119421A (zh) 半導體記憶體裝置及其操作方法
KR102714985B1 (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11594293B2 (en) Memory device with conditional skip of verify operation during write and operating method thereof
US20230091724A1 (en) Storage device, non-volatile memory, and method of operating program of non-volatile memory
KR20230084100A (ko) 메모리 디바이스, 메모리 시스템, 및 그 판독 동작 방법
KR20240137661A (ko) 메모리 장치, 메모리 시스템 및 그 작동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant