JP7332406B2 - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP7332406B2 JP7332406B2 JP2019167658A JP2019167658A JP7332406B2 JP 7332406 B2 JP7332406 B2 JP 7332406B2 JP 2019167658 A JP2019167658 A JP 2019167658A JP 2019167658 A JP2019167658 A JP 2019167658A JP 7332406 B2 JP7332406 B2 JP 7332406B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- parameter set
- phy
- phy parameter
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Read Only Memory (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Description
このようなメモリシステムの1つとして、NAND型フラッシュメモリを備えるソリッドステートドライブ(SSD)が知られている。SSDは、様々なコンピューティングデバイスのメインストレージとして使用されている。
まず図1を参照して、第1実施形態に係るメモリシステムを含む情報処理システム1の構成を説明する。このメモリシステムは、NAND型フラッシュメモリチップ5のような不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスであり、ストレージデバイスとも称される。このメモリシステムは、例えば、複数のNAND型フラッシュメモリチップ5を備えるソリッドステートドライブ(SSD)3として実現されている。以下では、メモリシステム(すなわちストレージデバイス)がSSD3として実現される場合について例示する。また、複数のNAND型フラッシュメモリチップ5を総称して、NAND型フラッシュメモリ5と称することがある。
第1実施形態では、SSD3の出荷時にNAND型フラッシュメモリ5に格納されているPHYパラメータテーブル22が、SSD3が動作可能な温度範囲に含まれる特定の間隔の複数の温度にそれぞれ対応する複数のPHYパラメータセットを含んでいる。これに対して、第2実施形態では、ある温度に対応するPHYパラメータセットを、SSD3が動作している間に行われるキャリブレーション/トレーニングの結果に基づいて取得し、PHYパラメータテーブル22に追加する。
第1実施形態では、SSD3の出荷時にNAND型フラッシュメモリ5に格納されているPHYパラメータテーブル22が、SSD3が動作可能な温度範囲に含まれる特定の間隔の複数の温度にそれぞれ対応する複数のPHYパラメータセットを含んでいる。第2実施形態では、ある温度に対応するPHYパラメータセットを、SSD3が動作している間に行われるキャリブレーション/トレーニングの結果に基づいて取得し、PHYパラメータテーブル22に追加する。これに対して、第3実施形態では、SSD3の出荷時にNAND型フラッシュメモリ5に格納されているPHYパラメータテーブル22が、SSD3が動作可能な温度範囲に含まれる特定の間隔の複数の温度の内の、1つ以上の温度に対応するPHYパラメータセットを含むが、それ以外の1つ以上の温度に対応するPHYパラメータセットを含んでいない。
Claims (16)
- メモリシステムであって、
不揮発性メモリと、
前記不揮発性メモリへのアクセスを制御するインタフェース回路を含むコントローラと、
前記メモリシステム内の温度を計測する温度センサと、を具備し、
前記コントローラは、
前記温度センサから第1温度を取得し、
複数の温度にそれぞれ対応する複数のパラメータセットを含み、前記コントローラにより管理されるパラメータ情報に、前記第1温度に対応する第1パラメータセットが含まれている場合、前記第1パラメータセットを取得し、前記第1パラメータセットを前記インタフェース回路に設定し、
前記パラメータ情報に、前記第1パラメータセットが含まれていない場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第3パラメータセットを、前記第1温度と関連付けて前記パラメータ情報に追加し、前記第3パラメータセットを前記インタフェース回路に設定するように構成されるメモリシステム。 - 前記第1パラメータセットは、1つ以上のパラメータを含み、
前記コントローラは、前記インタフェース回路に含まれる1つ以上のコンポーネントに、前記1つ以上のパラメータをそれぞれ設定するように構成される請求項1記載のメモリシステム。 - 前記コントローラはさらに、
前記温度センサから、前記第1温度を取得した後に、第2温度を取得し、
前記第2温度が前記第1温度と閾値以上異なる場合、前記パラメータ情報から前記第1パラメータセットの代わりに前記第2温度に対応する第2パラメータセットを取得し、
前記インタフェース回路に前記第2パラメータセットを設定するように構成される請求項1記載のメモリシステム。 - 前記コントローラは、さらに、
前記メモリシステムがアイドル状態である場合、前記温度センサから第4温度を取得し、
前記パラメータ情報に、前記第4温度に対応するパラメータセットが含まれていない場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第4パラメータセットを、前記第4温度と関連付けて前記パラメータ情報に追加し、前記第4パラメータセットを前記インタフェース回路に設定するように構成される請求項1記載のメモリシステム。 - 前記パラメータ情報は、複数の第5温度にそれぞれ対応する複数の実測パラメータセットを含み、
前記コントローラはさらに、
前記パラメータ情報を用いて、前記複数の第5温度とは異なる1つ以上の温度にそれぞれ対応する第1推測パラメータセットを含む1つ以上の推測パラメータセットを算出し、
前記1つ以上の温度にそれぞれ関連付けて、前記1つ以上の推測パラメータセットを前記パラメータ情報に追加する請求項1記載のメモリシステム。 - 前記コントローラはさらに、前記第1推測パラメータセットの推測精度が第1閾値を超えている場合に、前記第1推測パラメータセットを前記パラメータ情報に追加する請求項5記載のメモリシステム。
- 前記コントローラはさらに、
前記温度センサによって計測された第6温度を取得し、
前記パラメータ情報に、前記第6温度に対応する実測パラメータセットが含まれている場合、前記パラメータ情報から前記第6温度に対応する実測パラメータセットを取得し、前記インタフェース回路に前記第6温度に対応する実測パラメータセットを設定し、
前記パラメータ情報に、前記第6温度に対応する推測パラメータセットが含まれている場合、前記パラメータ情報から前記第6温度に対応する推測パラメータセットを取得し、前記インタフェース回路に前記第6温度に対応する推測パラメータセットを設定し、
前記パラメータ情報に、前記第6温度に対応する実測パラメータセットと前記第6温度に対応する推測パラメータセットのいずれも含まれていない場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく前記第6温度に対応する実測パラメータセットを、前記第6温度と関連付けて前記パラメータ情報に追加し、前記第6温度に対応する実測パラメータセットを前記インタフェース回路に設定するように構成される請求項5記載のメモリシステム。 - 前記コントローラはさらに、
前記メモリシステムがアイドル状態である場合、前記温度センサによって計測された第7温度を取得し、
前記パラメータ情報に、前記第7温度に対応する実測パラメータセットが含まれ、且つ前記第7温度に対応する実測パラメータセットが更新されてからの経過時間が第2閾値を超えている場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づくパラメータセットで、前記パラメータ情報内の前記第7温度に対応する実測パラメータセットを更新し、
前記パラメータ情報に、前記第7温度に対応する推測パラメータセットが含まれている場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づくパラメータセットで、前記パラメータ情報内の前記第7温度に対応する推測パラメータセットを更新するように構成される請求項7記載のメモリシステム。 - 前記コントローラは、前記温度センサを含む請求項1記載のメモリシステム。
- メモリシステムであって、
不揮発性メモリと、
前記不揮発性メモリへのアクセスを制御するインタフェース回路を含むコントローラと、
前記メモリシステム内の温度を計測する温度センサと、を具備し、
前記コントローラは、
前記温度センサから第1温度を取得し、
複数の温度にそれぞれ対応する複数のパラメータセットを含み、前記コントローラにより管理されるパラメータ情報に、前記第1温度に対応する第1パラメータセットが含まれている場合、前記第1パラメータセットを取得し、前記インタフェース回路に前記第1パラメータセットを設定し、
前記パラメータ情報に、前記第1パラメータセットが含まれていない場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第3パラメータセットを、前記第1温度と関連付けて前記パラメータ情報に追加し、前記第3パラメータセットを前記インタフェース回路に設定し、
前記パラメータ情報は、複数の第5温度にそれぞれ対応する複数の実測パラメータセットを含み、
前記コントローラはさらに、
前記パラメータ情報を用いて、前記複数の第5温度とは異なる1つ以上の温度にそれぞれ対応する第1推測パラメータセットを含む1つ以上の推測パラメータセットを算出し、
前記1つ以上の温度にそれぞれ関連付けて、前記1つ以上の推測パラメータセットを前記パラメータ情報に追加するように構成されるメモリシステム。 - 前記第1パラメータセットは、1つ以上のパラメータを含み、
前記コントローラは、前記インタフェース回路に含まれる1つ以上のコンポーネントに、前記1つ以上のパラメータをそれぞれ設定するように構成される請求項10記載のメモリシステム。 - 前記コントローラはさらに、
前記温度センサから、前記第1温度を取得した後に、第2温度を取得し、
前記第2温度が前記第1温度と閾値以上異なる場合、前記パラメータ情報から前記第2温度に対応する第2パラメータセットを取得し、
前記インタフェース回路に前記第2パラメータセットを設定するように構成される請求項10記載のメモリシステム。 - 前記コントローラは、さらに、
前記メモリシステムがアイドル状態である場合、前記温度センサから第4温度を取得し、
前記パラメータ情報に、前記第4温度に対応するパラメータセットが含まれていない場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第4パラメータセットを、前記第4温度と関連付けて前記パラメータ情報に追加し、前記第4パラメータセットを前記インタフェース回路に設定するように構成される請求項10記載のメモリシステム。 - 前記コントローラはさらに、前記第1推測パラメータセットの推測精度が第1閾値を超えている場合に、前記第1推測パラメータセットを前記パラメータ情報に追加する請求項10記載のメモリシステム。
- 前記コントローラはさらに、
前記温度センサによって計測された第6温度を取得し、
前記パラメータ情報に、前記第6温度に対応する実測パラメータセットが含まれている場合、前記パラメータ情報から前記第6温度に対応する実測パラメータセットを取得し、前記インタフェース回路に前記第6温度に対応する実測パラメータセットを設定し、
前記パラメータ情報に、前記第6温度に対応する推測パラメータセットが含まれている場合、前記パラメータ情報から前記第6温度に対応する推測パラメータセットを取得し、前記インタフェース回路に前記第6温度に対応する推測パラメータセットを設定し、
前記パラメータ情報に、前記第6温度に対応する実測パラメータセットと前記第6温度に対応する推測パラメータセットのいずれも含まれていない場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく前記第6温度に対応する実測パラメータセットを、前記第6温度と関連付けて前記パラメータ情報に追加し、前記第6温度に対応する実測パラメータセットを前記インタフェース回路に設定するように構成される請求項10記載のメモリシステム。 - 前記コントローラはさらに、
前記メモリシステムがアイドル状態である場合、前記温度センサによって計測された第7温度を取得し、
前記パラメータ情報に、前記第7温度に対応する実測パラメータセットが含まれ、且つ前記第7温度に対応する実測パラメータセットが更新されてからの経過時間が第2閾値を超えている場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づくパラメータセットで、前記パラメータ情報内の前記第7温度に対応する実測パラメータセットを更新し、
前記パラメータ情報に、前記第7温度に対応する推測パラメータセットが含まれている場合、前記インタフェース回路のための前記キャリブレーションと前記トレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づくパラメータセットで、前記パラメータ情報内の前記第7温度に対応する推測パラメータセットを更新するように構成される請求項10記載のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019167658A JP7332406B2 (ja) | 2019-09-13 | 2019-09-13 | メモリシステム |
US16/807,845 US11016663B2 (en) | 2019-09-13 | 2020-03-03 | Memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019167658A JP7332406B2 (ja) | 2019-09-13 | 2019-09-13 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021043907A JP2021043907A (ja) | 2021-03-18 |
JP7332406B2 true JP7332406B2 (ja) | 2023-08-23 |
Family
ID=74862440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019167658A Active JP7332406B2 (ja) | 2019-09-13 | 2019-09-13 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11016663B2 (ja) |
JP (1) | JP7332406B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11340831B2 (en) * | 2020-08-28 | 2022-05-24 | Micron Technology, Inc. | Systems and methods for adaptive read training of three dimensional memory |
KR20220049397A (ko) * | 2020-10-14 | 2022-04-21 | 삼성전자주식회사 | 메모리 장치, 이를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법 |
KR20220067282A (ko) * | 2020-11-17 | 2022-05-24 | 삼성전자주식회사 | 스토리지 장치, 스토리지 장치를 포함하는 서버 장치 및 스토리지 장치의 구동 방법 |
US20230106101A1 (en) * | 2021-10-02 | 2023-04-06 | Innogrit Technologies Co., Ltd. | Adaptive thermal calibration for throttling prevention |
EP4390925A1 (en) * | 2021-11-04 | 2024-06-26 | Samsung Electronics Co., Ltd. | Electronic device for controlling operation of volatile memory and operation method thereof |
WO2023080624A1 (ko) * | 2021-11-04 | 2023-05-11 | 삼성전자 주식회사 | 휘발성 메모리의 동작을 제어하는 전자 장치와 이의 동작 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004102389A1 (ja) | 2003-05-16 | 2004-11-25 | Fujitsu Limited | 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置 |
JP2011059762A (ja) | 2009-09-07 | 2011-03-24 | Ricoh Co Ltd | メモリ制御システム及びメモリ制御方法 |
JP2011170516A (ja) | 2010-02-17 | 2011-09-01 | Elpida Memory Inc | メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム |
JP2014102741A (ja) | 2012-11-21 | 2014-06-05 | Ricoh Co Ltd | メモリコントローラ及びメモリコントローラのライトレベリング制御方法 |
JP2018037129A (ja) | 2016-09-01 | 2018-03-08 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2018173782A (ja) | 2017-03-31 | 2018-11-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびタイミング較正方法 |
JP2019079520A (ja) | 2017-10-19 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ストレージ装置及びストレージ装置の作動方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7817467B2 (en) | 2007-09-07 | 2010-10-19 | Micron Technology, Inc. | Memory controller self-calibration for removing systemic influence |
KR102373543B1 (ko) * | 2015-04-08 | 2022-03-11 | 삼성전자주식회사 | 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치 |
KR102389820B1 (ko) * | 2015-09-22 | 2022-04-22 | 삼성전자주식회사 | 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법 |
KR102458918B1 (ko) * | 2016-02-24 | 2022-10-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 시스템 |
US9996281B2 (en) * | 2016-03-04 | 2018-06-12 | Western Digital Technologies, Inc. | Temperature variation compensation |
KR102273191B1 (ko) | 2017-09-08 | 2021-07-06 | 삼성전자주식회사 | 스토리지 장치 및 그것의 데이터 트레이닝 방법 |
-
2019
- 2019-09-13 JP JP2019167658A patent/JP7332406B2/ja active Active
-
2020
- 2020-03-03 US US16/807,845 patent/US11016663B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004102389A1 (ja) | 2003-05-16 | 2004-11-25 | Fujitsu Limited | 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置 |
JP2011059762A (ja) | 2009-09-07 | 2011-03-24 | Ricoh Co Ltd | メモリ制御システム及びメモリ制御方法 |
JP2011170516A (ja) | 2010-02-17 | 2011-09-01 | Elpida Memory Inc | メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム |
JP2014102741A (ja) | 2012-11-21 | 2014-06-05 | Ricoh Co Ltd | メモリコントローラ及びメモリコントローラのライトレベリング制御方法 |
JP2018037129A (ja) | 2016-09-01 | 2018-03-08 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2018173782A (ja) | 2017-03-31 | 2018-11-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびタイミング較正方法 |
JP2019079520A (ja) | 2017-10-19 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ストレージ装置及びストレージ装置の作動方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210081109A1 (en) | 2021-03-18 |
US11016663B2 (en) | 2021-05-25 |
JP2021043907A (ja) | 2021-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7332406B2 (ja) | メモリシステム | |
JP5719013B2 (ja) | フラッシュ読取コマンド完了の時間推定に基づくホスト読取コマンドリターンのリオーダリング | |
US8990480B2 (en) | Semiconductor memory device and computer program product | |
US12072246B2 (en) | Adaptive throttling | |
US10115458B2 (en) | Perform read or write on a non-volatile memory having a pending read or write based on temperature thereof | |
US20180276123A1 (en) | Memory system and control method | |
KR20220113238A (ko) | 데이터 캐싱 방법 및 데이터 캐싱 장치 | |
JP6167646B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
TWI709074B (zh) | 用於計數器更新操作之設備及方法 | |
JP2019049949A (ja) | ストレージデバイス | |
CN112506438A (zh) | 一种映射表管理方法及固态硬盘 | |
KR20200057311A (ko) | 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치 | |
US11822401B1 (en) | History-based prediction modeling of solid-state device temperature | |
JP6640776B2 (ja) | メモリシステム | |
US20200089413A1 (en) | Storage device and control method | |
US11500584B2 (en) | Memory system and control method | |
CN110083496B (zh) | 非易失存储设备的掉电时间估计方法和装置 | |
US20190087299A1 (en) | Memory system and method | |
US11694728B2 (en) | Storage device and operating method thereof | |
US20230367379A1 (en) | Solid-state device with multiple thermal power states | |
US20230367377A1 (en) | Solid-state device with multi-tier extreme thermal throttling | |
US11886335B2 (en) | Memory system and controlling method of performing rewrite operation at maximum rewrite speed | |
JP2023075647A (ja) | メモリシステム | |
JP2020107257A (ja) | 制御装置、制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230810 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7332406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |