JP2011170516A - メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム - Google Patents

Abstract

【課題】高い精度でメモリのデータの入出力動作を実施できる、低消費電力のメモリシステムを提供する。
【解決手段】メモリシステムは、クロック発生回路３００と、クロック発生回路３００から供給されたクロックに基づいて得られる出力タイミングでデータを出力する出力回路１０１₁〜１０１_n及び温度センサ１３を含むメモリ１０と、クロック発生回路３００から供給されたクロックに基づいて得られる入力タイミングで、メモリ１０から出力されたデータを受信する入力回路２０１₁〜２０１_n及び温度センサ１３の温度値に基づいて入力タイミングを調整する補正値設定回路２４を有するコントローラ２０と、を備える。
【選択図】図１

Description

本発明は、ＤＲＡＭ（Dynamic Random Access Memory）に代表されるメモリを制御するコントローラおよびそのコントローラを含むメモリシステムに関し、特に同期回路を備えたコントローラおよびそのコントローラを含むメモリシステムに関する。

近年、高速メモリでは、データの入出力は、高い周波数を有するクロックに同期して行われている。特に、超高速メモリであるＸＤＲ ＤＲＡＭ（Extreme Data Rate Dynamic Random Access Memory）などのメモリでは、１クロックで、複数のビット（例えば８ビットや１６ビット）のデータが出力される。このようなメモリは、ビット毎の出力端子を有しており、各出力端子から出力されるデータ間、すなわちビット間（ＤＱ間）のタイミングずれを抑制するため、ビット毎に、クロックに基づく入力タイミングを調整している。

そのような入力タイミングの調整が行われる半導体記憶装置を図７に示す。この半導体記憶装置は、メモリ１００、コントローラ２００およびクロック発生回路３００を有する。

メモリ１００は、クロック発生回路３００から供給される同期信号に基づいてメモリアレイから読み出されたデータＤＱ₀〜ＤＱ_n-1を出力する複数の出力回路１０１₁〜１０１_nおよびＰＬＬ（Phase-locked Loop）回路であって、クロック発生回路３００からのクロックに基づく同期信号を生成する同期回路１０２を有する。

コントローラ２００は、メモリ１００から読み出されたデータＤＱ₀〜ＤＱ_n-1に対応した複数の入力回路２０１₁〜２０１_n、これら複数の入力回路２０１₁〜２０１_nに対応して設けられた複数の遅延補正回路２０２₁〜２０２_nおよび同期回路２０３を有する。同期回路２０３は、ＰＬＬ回路であって、クロック発生回路３００からのクロックに基づく同期信号を生成する。この同期回路２０３からの同期信号は、遅延補正回路２０２₁〜２０２_nを介して入力回路２０１₁〜２０１_nに供給される。入力回路２０１₁〜２０１_nと出力回路１０１₁〜１０１_nは一対一で対応しており、入力回路２０１₁〜２０１_nは対応する出力回路からのデータを同期回路２０３からの同期信号に応答して取り込む。このとき、遅延補正回路２０２₁〜２０２_nは、設定された補正値に基づいて、同期回路２０３からの同期信号の、入力回路２０１₁〜２０１_nのデータ取り込みタイミングを調整する。

このようにして、データの取り込みタイミングを調整しているが、高周波のクロックを用いている場合、メモリ１００へのアクセス頻度や、使用環境によっては、メモリ１００の温度が逐次変化し、温度変化に基づいたデバイス特性変化によるタイミングずれ量も変化する。このため、通常は、各遅延補正回路に設定される補正値を定期的（例えば１０ｍｓ間隔）に調整し、温度変化に対して追従するよう制御している。

例えば、コントローラ２００からの制御により、特定のデータをメモリ１００に書込んだ後、その特定のデータをメモリ１００から出力させ、コントローラ２００において、期待値が入力されるタイミングをＤＱ毎にサーチし、その結果に基づいて、各遅延補正回路の補正値を調整することが行われている。

上述した半導体記憶装置の関連技術が、特許文献１〜６に記載されている。

特開２００５−２３５３６２号公報 特開２００６−２７７８９２号公報 特開２００７−０８０３８３号公報 特開２００７−１２２８０７号公報 特開２００７−２２５４７７号公報 特開２００７−３０５２８８号公報

しかし、本件発明者は、前述したようなデータの入出力動作を伴う補正値の調整が定期的に実行される半導体記憶装置において、以下のような問題があることを見出した。

一般に、ＸＤＲ ＤＲＡＭなどのメモリにおいては、メモリコントローラによってデータの入出力動作が行われる通常動作モードの他、消費電力を低減するためのパワーダウンモード（低電力消費モード）の設定が可能となっている。

しかしながら、データの入出力動作を伴う補正値の調整は、上述のとおりメモリコントローラによって定期的にて実行されるため、パワーダウンモードが設定されている期間においても実施される。このパワーダウンモード設定期間における補正値の調整では、まず、パワーダウンモードから通常動作モードに復帰させた上で、メモリの各ＤＱ₀〜ＤＱ_n-1からの出力をメモリコントローラが取り込み補正値の調整を行い、その後、再度、メモリをパワーダウンモードに移行するという動作が必要となる。したがって、メモリがパワーダウンモード設定期間であるにもかかわらず、通常動作モードに復帰させる必要があるため、消費電力が増大し、パワーダウンモードによる消費電力低減の効果を十分に得られないという問題が生じる。

なお、パワーダウンモード設定期間に補正値の調整を行わない場合は、以下のような問題が生じる。

通常動作モードからパワーダウンモードに移行すると、通常、メモリの温度は徐々に低下する。このため、通常動作モードからパワーダウンモードへ移行する直前の、補正値の調整が行われたときのメモリの温度に比較して、パワーダウンモードから通常動作モードへ復帰した時点におけるメモリの温度は十分に低いものとなる。このように通常動作モードへの復帰時のメモリ温度と補正値の調整が最後に行われたときのメモリの温度との差が大きいと、ウィンドウ内での期待値が出現するポイントがウィンドウの中心から大きく外れてしまい、その結果、補正値の調整（サーチ）に時間を要する。

このように、パワーダウンモード設定期間に補正値の調整を実施しなかった場合は、パワーダウンモードから通常動作モードへ復帰した際に、ＤＱ毎のサーチによる最適な補正値の検出に時間を要してしまうという問題が生じるため、パワーダウンモード設定期間においても補正値の調整をせざるを得ない。

本発明の一態様によるメモリシステムは、
クロック発生回路と、
前記クロック発生回路から供給されたクロックに基づいて得られる出力タイミングでデータを出力する出力回路及び温度センサを含むメモリと、
前記クロック発生回路から供給されたクロックに基づいて得られる入力タイミングで、前記メモリから出力されたデータを受信する入力回路及び前記温度センサの温度値に基づいて前記入力タイミングを調整する補正値設定回路を有するコントローラと、を備えることを特徴とする。

本発明の一態様による半導体記憶装置は、
入力されるクロックに同期した同期信号を生成する同期回路と、
通常動作モード時に、要求されたデータを前記同期信号に同期させて出力するため活性化され、低消費電力モード時に非活性化される複数の出力回路と、
温度センサと、
前記温度センサの温度値を前記低消費電力モード時に出力可能な他の出力回路を備えたことを特徴とする。

本発明の一態様によるメモリコントローラは、
入力されるクロックに同期した同期信号を生成する同期回路と、
前記同期信号の遅延値を補正値に基づいて補正して出力する遅延補正回路と、
通常動作モード時に、要求したデータを前記補正後の同期信号に同期させて取り込むための複数の入力回路と、
少なくとも低消費電力モード時に外部から取り込んだ温度値に基づいて前記補正値を設定する補正値設定回路と、を備えたことを特徴とする。

上述のメモリシステム、半導体記憶装置およびメモリコントローラによれば、低消費電力モードの設定期間において、メモリを通常動作モードに移行することなく、メモリから温度値を読み出すことができ、その読み出された温度に応じて入力タイミングの補正を行うことができる。

また、ＤＱ毎のサーチによる最適な補正値の検出を実施することなく、テーブルを参照してメモリの温度に対応する遅延量を決定することができるので、低消費電力モードの設定期間に入力タイミングの補正が行われなくても、通常動作モード復帰時に、短時間で遅延量を決定することが可能である。

本発明によれば、低消費電力モードの設定期間において、メモリを通常動作モードに移行することなく、メモリから読み出された温度に応じて入力タイミングの補正を行うことができるので、消費電力を抑えたまま、メモリの温度変化に応じた補正値の設定を行うことができる。

本発明の第１の実施形態であるメモリシステムを示すブロック図である。 入力タイミング調整用テーブルの一例を示す模式図である。 図１に示すメモリシステムにおける入力タイミング補正処理の一手順を示すフローチャートである。 本発明の第２の実施形態であるメモリシステムの構成を示すブロック図である。 図４に示すメモリシステムにおける入力タイミング補正処理の一手順を示すフローチャートである。 入力タイミング調整用テーブルを作成するためのテーブル作成処理の一手順を示すフローチャートである。 関連技術である半導体記憶装置を示すブロック図である。

次に、本発明の実施形態について図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態であるメモリシステムを示すブロック図である。

第１の実施形態によるメモリシステムは、半導体記憶装置であるメモリ１０、コントローラ２０およびクロック発生回路３００を有する。

メモリ１０は、図７に示した従来のメモリ１００に温度センサ１３を設けたものであり、コントローラ２０は、図７に示した従来のコントローラ２００に補正値設定手段２４を設けたものである。なお、図１において、図７に示した構成と同じものには同じ符号が付されている。

メモリ１０に設けられた温度センサ１３は、メモリ１０の温度（内部温度）を検出し、検出された温度に基づく出力値（メモリ１００の温度）は、補正値設定手段２４によって受信される。補正値設定手段２４は、遅延手段である遅延補正回路２０２₁〜２０２_nのそれぞれに補正値を設定するものであって、遅延調整用レジスタ２４１およびアクセス回路２４２を有する。

アクセス回路２４２は、定期的にメモリ１０に対して、コマンド（温度センサの出力値を読み出すコマンド）を出力することによってアクセスして、温度センサ１３の出力値（メモリの温度値）を取得し、取得した温度値を遅延調整用レジスタ２４１に供給する。

温度センサの出力値を読み出すコマンドを受け取ったメモリ１０は、温度センサ１３の出力値を通常動作時に使用される出力回路１０１₁〜１０１_nを使うことなく、これら出力回路が接続された端子とは別の端子を利用してコントローラ２０に出力する。すなわち、通常動作モード時に供給されるメモリへのアクセスコマンドである、Ｒｅａｄコマンドによって出力回路１０１₁〜１０１_nを介して読み出されるデータとは別の経路によってメモリ１０からコントローラ２０へ温度センサの出力値が送られる。

遅延調整用レジスタ２４１は、温度センサ１３にて検出される温度値毎に、データＤＱ₀〜ＤＱ_n-1それぞれの入力タイミングの遅延量が格納された入力タイミング調整用テーブルを構成している。

入力タイミング調整用テーブルの一例を図２に示す。この入力タイミング調整用テーブルでは、温度センサ１３の出力値が３ビットのデジタル信号で示され、出力値毎に、データＤＱ₀〜ＤＱ_n-1それぞれの入力タイミングの遅延量が格納されている。ここでは、遅延量の単位はピコセック（ｐｓ）である。

温度センサ１３で検出されたメモリ１０の温度値がアクセス回路２４２から遅延調整用レジスタ２４１に供給されると、遅延調整用レジスタ２４１は、データＤＱ₀〜ＤＱ_n-1のそれぞれについて、その温度値に対応する遅延量を入力タイミング調整用テーブルから取得し、その取得した遅延量を、遅延補正回路２０２₁〜２０２_nのうちの対応する遅延補正回路に補正値として設定する。

遅延補正回路２０２₁〜２０２_nのそれぞれは、遅延調整用レジスタ２４１によって設定された補正値に基づいて、同期回路２０３からの同期信号の、入力回路２０１₁〜２０１_nへの入力タイミングを調整する。

本実施形態のメモリシステムにおける入力タイミング補正処理の一手順を図３に示す。

まず、アクセス回路２４２によってメモリ１０に出力された温度センサの出力値を読み出すコマンドに基づいて温度センサ１３からメモリ１０の温度値が取得された否かを判定する（ステップＳ１０）。

アクセス回路２４２にて取得された温度値に基づいて、遅延調整用レジスタ２４１がアクセスされ、データＤＱ₀〜ＤＱ_n-1のそれぞれについて、その温度値に対応する遅延量を入力タイミング調整用テーブルから取得する（ステップＳ１１）。

次に、遅延調整用レジスタ２４１から得られたデータＤＱ₀〜ＤＱ_n-1のそれぞれについて取得された遅延量を、遅延補正回路２０２₁〜２０２_nのうちの対応する遅延補正回路に補正値として出力することによって設定する（ステップＳ１２）。

最後に、遅延補正回路２０２₁〜２０２_nのそれぞれが、遅延調整用レジスタ２４１によって設定された補正値に基づいて入力タイミングの調整を行う（ステップＳ１３）。

本実施の形態では、上述した入力タイミング補正処理は、動作モードに関係なく、定期的（例えば１０ｍｓ間隔）に実施されるものとする。

本実施形態のメモリシステムによれば、メモリ１０は、アクセス回路２４２から温度センサ１３の出力値を取得するためのコマンド（指示信号）を受け付けた場合、温度センサ１３の出力値を、通常動作モード時に使用される出力回路１０１₁〜１０１_nを使うことなく、これら出力回路が接続された端子とは別の端子を利用してコントローラ２０に出力する。すなわち、通常動作モード時に供給されるメモリへのアクセスコマンドである、Ｒｅａｄコマンドによって出力回路１０１₁〜１０１_nを介して読み出されるデータとは別の経路によってメモリ１０からコントローラ２０へ温度センサの出力値が送られる。

このため、例えば、パワーダウンモード設定期間において、パワーダウンモードから他のモード（通常動作モードなど）へ移行することなく、メモリ１０の温度値を取得することができ、図３に示した入力タイミング補正処理を実施することができる。

このように、メモリ１０に他の動作を行わせることなく、アクセス回路２４２が温度センサ１３の出力値をメモリ１０から取得することが可能な構成として、例えば、温度センサ１３の出力端子として専用出力端子をメモリ１０に設ける構成も考えられるが、以下に説明するようなＸＤＲ−ＤＲＡＭのように、あらかじめメモリ１０に設けられているシリアル出力端子（ＳＤＯ）を温度センサ１３の出力端子として共通に用いてもよい。

ＸＤＲ−ＤＲＡＭでは、動作制御を行うためのレジスタが備えられており、これらにアクセスするためにコマンド信号ＣＭＤ，シリアルデータ入力ＳＤＩ、シリアルデータ出力ＳＤＯ，シリアルクロックＳＣＫの信号が用いられている。通常のメモリへのアクセスは、これら信号とは別に設けられたリード・ライト及びアドレスが含まれたリクエスト信号ＲＱ及び、データＤＱを介して行われている。

図１に示すように、メモリ１０は、メモリ制御回路１１、メモリセルアレイ１２、制御回路３０、起動時の各種パラメータが設定される複数のレジスタ３１₁〜３１_m、入力回路１０３₁〜１０３_l、３２、３３および出力回路１０１をさらに有する。また、コントローラ２０は、信号処理及び制御回路２１および出力回路２０３₁〜２０３_lをさらに有する。

メモリ１０の入力回路１０３₁〜１０３_lとコントローラ２０の出力回路２０３₁〜２０３_lは一対一対応で接続されている。通常のメモリアクセスにおけるリクエスト信号ＲＱは、これら入力回路１０３₁〜１０３_lおよび出力回路２０３₁〜２０３_lを通じて、コントローラ２０からメモリ１０へ送信される。入力回路１０３₁〜１０３_lの出力は、メモリ制御回路１１に供給される。メモリ制御回路１１は、リクエスト信号ＲＱに基づき、メモリセルアレイ１２へのアクセス（リードまたはライト）を実行する。また、メモリ制御回路１１は、メモリセルアレイ１２から読み出したデータを出力回路１０１₁〜１０１_nに出力する。出力回路１０１₁〜１０１_nから出力されたデータＤＱは、入力回路２０１₁〜２０１_nを介して信号処理及び制御回路２１に供給される。

また、メモリ１０では、コマンド信号ＣＭＤがコントローラ２０から入力回路３２に供給され、シリアルクロック信号ＳＣＫがコントローラ２０から入力回路３３に供給される。入力回路３２の出力は、制御回路３０に供給される。入力回路３３の出力は、制御回路３０に供給されるとともに、レジスタ３１₁〜３１_m-1のそれぞれに供給される。

動作制御を行うためのレジスタ３１₁〜３１_mは、それぞれ直列に接続された複数のフリップフロップを有し、その出力は、信号Ｃとして出力回路１０１に供給される。

コントローラ２０がレジスタ３１₁〜３１_mにアクセスするときには、シリアルクロック信号ＳＣＫおよびコマンド信号ＣＭＤがコントローラ２０から制御回路３０に供給される。供給されたコマンド信号ＣＭＤは、トランザクション（ライトとリードのいずれであるかを示すデータ）、デバイスＩＤ（どのＤＲＡＭにアクセスするのかを示すデータ）、レジスタアドレス（どのレジスタにアクセスするのかを示すデータ）を含む。なお、コマンド信号ＣＭＤがライトを示す時には、ライトデータがシリアル入力信号ＳＤＩとしてシリアルに制御回路３０に供給される。

コマンド信号ＣＭＤを受け取った制御回路３０では、トランザクションおよびデバイスＩＤの判定、レジスタアドレス信号の生成（シリアル／パラレル変換）、タイミング制御信号、出力イネーブル信号の生成が行われ、レジスタアドレス信号およびタイミング制御信号等が信号Ａとして、出力イネーブル信号が信号Ｂとして、レジスタ３１₁〜３１_mに供給される。なお、レジスタアドレス信号は、レジスタ３１₁〜３１_mのいずれかを指定するための信号である。

このレジスタアドレス信号によって指定されたレジスタは、タイミング制御信号に基づき、コマンド信号ＣＭＤがライトを示すときには、コマンド信号ＣＭＤの一部として供給されるライトデータを保持し、コマンド信号ＣＭＤがリードを示すときには、信号Ｂ（出力イネーブル信号）に基づいて、保持していたデータを信号Ｃとして出力回路１０１へ供給する。データを受け取った出力回路１０１は、出力イネーブル信号に応じて当該データをアクセス回路２４２に供給する。

したがって、レジスタ３１_mに保持された温度値を読み出すためには、アクセス回路２４２が、レジスタ３１_mを示すレジスタアドレスを含むリードのコマンド信号ＣＭＤをメモリ１０に出力し、当該コマンド信号ＣＭＤを受け取った制御回路３０によって、レジスタ３１_mに保持された温度値が出力回路１０１に供給され、出力イネーブル信号Ｂに応答して出力回路１０１からアクセス回路２４２に出力される。ここでは、レジスタ３１_mにあらかじめ温度値が書き込まれているものとして説明を行ったが、あらかじめ温度値を書き込むためにはメモリ１０内に定期的に温度値を書き込ませるためのタイマ等の回路（図示しない）が必要であることは言うまでもないが、コマンド信号が入力されたときに、制御回路３０が温度センサ１３の温度値をレジスタ３１_mに書込み、その後レジスタ３１_mのデータを出力回路１０１に供給するように制御するものであっても良い。

上記の構成によれば、パラメータ用のシリアル出力端子を温度値の出力用端子として用いることで、温度値の出力用端子として専用端子を設ける構成に比較して、製造コストを削減することができる。なお、出力回路１０１は、低消費電力モード時にも非活性状態とならないように制御された出力回路であれば、図１に示す出力回路１０１₁〜１０１_nのいずれかを兼用してもよい。

以上説明した本実施形態のメモリシステムによれば、メモリ１０が低消費電力モードであった場合でも、メモリ１０に対するデータの入出力動作を実行させることなく、メモリ１０の温度に応じて入力タイミングの補正を行うことができる。例えば、入力タイミングの補正が定期的に実施された場合でも、低消費電力モード（パワーダウンモード）の設定期間において、低消費電力モードから他のモード（通常動作モードなど）へ移行することなく、メモリ１０の温度に応じた入力タイミングの補正を行うことができる。よって、低消費電力モードによる消費電力低減の効果を十分に得られる。

また、ＤＱ毎のサーチによる最適な補正値の検出を実施することなく、入力タイミング調整用テーブルを参照してメモリ１０の温度に対応する遅延量を決定することができるので、低消費電力モードの設定期間に入力タイミングの補正が行われなくても、通常動作モード復帰時に、短時間で遅延量を決定することが可能である。

なお、本実施形態のメモリシステムにおいて、入力タイミング補正処理は、データの入出力動作が行われる期間にのみ定期的に実施されてもよい。また、パワーダウンモード設定期間を除く期間において、入力タイミング補正処理が定期的に実施されてもよい。

（第２の実施形態）
図４は、本発明の第２の実施形態であるメモリシステムの構成を示すブロック図である。

本実施形態のメモリシステムは、第１の実施形態の構成にモード設定手段２５を加えたものであり、補正値の調整動作の一部が第１の実施形態のものと異なる。

モード設定手段２５は、メモリ１０の動作モードの設定を行うものである。ここでは、モード設定手段２５による動作モードの設定として、通常動作モードとパワーダウンモードの設定が可能である。動作モードでは、メモリ１０へのデータの書込み動作およびメモリ１０からのデータの読み出し動作（出力回路１０１₁〜１０１_nによるデータの出力動作）が行われる。パワーダウンモードでは、メモリ１０のデータの入出力動作は行われない。モード設定は、図１に示したコマンド信号ＣＭＤ等を用いて行う。

モード設定手段２５は、図示しないタイマや、コントローラ外部からの信号に基づいてモードの変更が要求された場合に、その設定モードを示す設定モード信号をアクセス回路２４２に供給する。

モード設定手段２５からの設定モード信号が供給されるアクセス回路２４２は、パワーダウンモードから通常動作モードへの復帰を認識することができるため、パワーダウンモードから通常動作モードに復帰する際に、温度センサ１３からメモリ１０の温度値を取得するようコマンド信号ＣＭＤをメモリ１０に出力する。

第１の実施形態と同様に、アクセス回路２４２は、コマンド信号ＣＭＤに基づいてメモリ１０から温度値を取得し、取得した温度値に基づいてデータＤＱ₀〜ＤＱ_n-1のそれぞれについて、その温度値に対応する遅延量が遅延調整用レジスタにより構成される入力タイミング調整用テーブルから取得される。データＤＱ₀〜ＤＱ_n-1のそれぞれについて取得した遅延量は、遅延補正回路２０２₁〜２０２_nのうちの対応する遅延補正回路に補正値として設定され、遅延補正回路２０２₁〜２０２_nのそれぞれは、遅延調整用レジスタ２４１によって設定された補正値に基づいて入力タイミングの調整を実行する。当該調整が完了した後、メモリ１０の通常動作モードへの移行を、コマンド信号ＣＭＤを使ってメモリ１０に指示し、メモリ１０が通常動作モードへの復帰した後に、コントローラ２０はメモリ１０へのアクセスを実行する。

このように本実施形態のメモリシステムによれば、パワーダウンモードから通常動作モードに復帰するタイミングで、メモリの温度値を読み出して補正値の調整を行っているため、通常動作モードへの復帰直後のタイミングずれをも防止することが可能となる。

（第３の実施形態）
本発明の第３の実施形態であるメモリシステムは、第２の実施形態のものと同じ構成であるが、補正値の調整動作の一部が異なる。

モード設定手段２５は、モード設定時に設定モード信号をアクセス回路２４２に供給するとともに、初期化時にその旨を示す初期化信号をアクセス回路２４２に供給する。

アクセス回路２４２は、設定モード信号に基づき、パワーダウンモード設定期間であるか否かを判定し、そのモード期間判定結果を遅延調整用レジスタ２４１に供給する。また、アクセス回路２４２は、初期化信号を受信すると、温度センサ１３からメモリ１０の温度値を取得する。

出力回路１０１₁〜１０１_nの出力および補正回路２０２₁〜２０２_nの出力は、遅延調整用レジスタ２４１にも供給されている。

遅延調整用レジスタ２４１は、アクセス回路２４２から初期化信号（リセット信号）を受信すると、入力タイミング調整用テーブルを用いた補正値の調整処理を実施する。また、遅延調整用レジスタ２４１は、アクセス回路２４２からのモード期間判定結果に基づき、パワーダウンモード設定期間以外の期間において、データ入出力動作を伴う補正値の調整処理を実施する。

図５に、本実施形態のメモリシステムにおける入力タイミング補正処理の一手順を示す。

まず、アクセス回路２４２が、モード設定手段２５から初期化信号（リセット信号）を受信したか否かを判定する（ステップＳ２０）。

初期化信号を受信した場合は、アクセス回路２４２が、温度センサ１３からメモリ１０の温度値を取得する。アクセス回路２４２にて温度値が取得されると、遅延調整用レジスタ２４１が、データＤＱ₀〜ＤＱ_n-1のそれぞれについて、その温度値に対応する遅延量を入力タイミング調整用テーブルから取得する。そして、遅延調整用レジスタ２４１が、データＤＱ₀〜ＤＱ_n-1のそれぞれについて取得した遅延量を、遅延補正回路２０２₁〜２０２_nのうちの対応する遅延補正回路に補正値として設定する（ステップＳ２２）。

補正値の設定後、遅延補正回路２０２₁〜２０２_nのそれぞれが、遅延調整用レジスタ２４１によって設定された補正値に基づいて入力タイミングの調整を行う（ステップＳ２３）。

初期化による入力タイミング調整後、アクセス回路２４２が、モード設定手段２５からの設定モード信号に基づき、パワーダウンモード設定期間であるか否かを判定し、そのモード期間判定結果を遅延調整用レジスタ２４１に供給する（ステップＳ２３）。

パワーダウンモード設定期間以外の期間において、遅延調整用レジスタ２４１は、データ入出力動作に基づく補正値の調整を行う。この補正値の調整では、前述の背景技術で説明した処理を実施する（ステップＳ２４）。具体的には、遅延調整用レジスタ２４１は、アクセス回路２４２を通じて、特定のデータをメモリ１００に書込ませ、その後、その特定のデータをメモリ１０から出力させる。そして、遅延調整用レジスタ２４１は、出力回路１０１₁〜１０１_nの出力信号と遅延補正回路２０２₁〜２０２_nの出力信号とを比較し、期待値が入力されるタイミングをＤＱ毎にサーチし、その結果に基づいて、遅延補正回路２０２₁〜２０２_nの補正値の最適値を決定する。

補正値の最適値の決定後、遅延補正回路２０２₁〜２０２_nのそれぞれが、遅延調整用レジスタ２４１によって決定された最適値に基づいて入力タイミングの調整を行う（ステップＳ２５）。

パワーダウンモード設定期間において、遅延調整用レジスタ２４１による補正値の調整処理は実施されない。

上述した入力タイミング調整処理において、パワーダウンモードから通常動作モードへ復帰する際は、モード設定手段２５が、リセット信号をアクセス回路２４２に供給してもよい。また、パワーダウンモード設定期間において、ステップＳ２１、Ｓ２２の処理を実施してもよい。

本実施形態のメモリシステムによれば、パワーダウンモード設定期間以外の期間において、データ入出力動作を伴う補正値の調整が定期的に行われる。このデータ入出力動作を伴う補正値の調整は、入力タイミング調整用テーブルを用いた補正値の調整に比較して、補正値の最適値を精度よく決定することができる。

（第４の実施形態）
本発明の第４の実施形態であるメモリシステムは、第２の実施形態のものと同じ構成であるが、補正値の調整動作の一部が異なる。

本発明の第４の実施形態であるメモリシステムは、第２の実施形態のものと同じ構成であるが、補正値の調整動作の一部が異なる。

モード設定手段２５は、初期化（リセット）時にその旨を示す初期化信号（リセット信号）をアクセス回路２４２に供給する。

アクセス回路２４２は、初期化信号を受信すると、その旨を遅延調整用レジスタ２４１に通知する。

出力回路１０１₁〜１０１_nの出力および補正回路２０２₁〜２０２_nの出力は、遅延調整用レジスタ２４１にも供給されている。遅延調整用レジスタ２４１は、アクセス回路２４２から初期化信号（リセット信号）を受信した旨が通知されると、入力タイミング調整用テーブルを作成するためのテーブル作成処理を実施する。

図６に、そのテーブル作成処理の一手順を示す。

図６を参照すると、まず、アクセス回路２４２が、モード設定手段２５から初期化信号（リセット信号）を受信したか否かを判定する（ステップＳ３０）。初期化信号（リセット信号）を受信すると、アクセス回路２４２は、その旨を遅延調整用レジスタ２４１に通知する。

遅延調整用レジスタ２４１は、温度設定値Ｔを初期値に設定する（ステップＳ３１）。初期値は、図２に示した例において「００１」である。

次に、遅延調整用レジスタ２４１は、アクセス回路２４２から初期化信号の受信通知を受けると、アクセス回路２４２にて、特定のデータをメモリ１００に書込み、その特定のデータをメモリ１０から出力させる処理を実行させるとともに、温度センサ１３の出力値を取得させる（ステップＳ３２）。

次に、遅延調整用レジスタ２４１は、アクセス回路２４２にて取得した温度値を温度設定値Ｔと比較し、これら値が一致するか否かを判定する（ステップＳ３３）。取得値が設定値と一致した場合は、遅延調整用レジスタ２４１は、出力回路１０１₁〜１０１_nの出力信号と遅延補正回路２０２₁〜２０２_nの出力信号とを比較し、期待値が入力されるタイミングをＤＱ毎にサーチし、その結果に基づいて、遅延補正回路２０２₁〜２０２_nの補正値の最適値を決定する。このとき、遅延調整用レジスタ２４１は、メモリ１０のライト側のタイミング（ＤＱ毎に、どのタイミングでライトすれば期待値を読み出すことができるか）についても調整する。そして、遅延調整用レジスタ２４１は、決定した最適値（遅延量）とその温度取得値をテーブルに紐づけて格納する（ステップＳ３４）。

次に、遅延調整用レジスタ２４１は、温度設定値Ｔが最大値か否かを判定する。

最大値は、図２に示した例において「１１１」である。温度設定値Ｔが最大値である場合は、テーブル作成処理は終了する。温度設定値Ｔが最大値でない場合は、遅延調整用レジスタ２４１は、温度設定値Ｔを次の設定値に変更する。この後、ステップＳ３２〜Ｓ３５の処理が行われる。

以上の処理により、図２に示したような入力タイミング調整用テーブルが作成される。入力タイミング調整用テーブルの作成後は、第１から第３の実施形態で説明した補正値の調整処理のいずれかを実施することができる。

一般に、遅延補正回路の補正値は、半導体記憶装置の製造上のばらつきを含む。本実施形態のメモリシステムによれば、半導体記憶装置のそれぞれで、初期化時に、入力タイミング調整用テーブルが作成されるので、より高い精度で、遅延補正回路の補正値の設定を行うことができる。

また、上述した第１から第４の本実施形態において、パワーダウンモード（低消費電力モード）の設定期間以外の期間において、図６のステップＳ３１〜Ｓ３６の処理を実行し、その結果に基づいて、入力タイミング調整用テーブルを更新してもよい。

１０ メモリ
１１ メモリセルアレイ
１２ メモリ制御回路
１３ 温度センサ
２０ コントローラ
２１ 信号処理及び制御回路
２４ 補正値設定手段
３０ 制御回路
３１₁〜３１_m レジスタ
１０１、１０１₁〜１０１_n、２０３₁〜２０３_l 出力回路
１０２、２０３ 同期回路
３２、３３、１０３₁〜１０３_l、２０１₁〜２０１_n 入力回路
２０２₁〜２０２_n 遅延補正回路
２４１ 遅延調整用レジスタ
２４２ アクセス回路
３００ クロック発生回路

Claims (19)

1. クロック発生回路と、
   前記クロック発生回路から供給されたクロックに基づいて得られる出力タイミングでデータを出力する出力回路及び温度センサを含むメモリと、
   前記クロック発生回路から供給されたクロックに基づいて得られる入力タイミングで、前記メモリから出力されたデータを受信する入力回路及び前記温度センサの温度値に基づいて前記入力タイミングを調整する補正値設定回路を有するコントローラと、を備えることを特徴とするメモリシステム。
2. 前記メモリは、前記出力回路と独立して設けられ、前記温度センサの温度値を出力する他の出力回路を備えることを特徴とする請求項１に記載のメモリシステム。
3. 前記コントローラは、低消費電力モード時に前記出力回路を活性化することなく前記温度値を読み出すことを特徴とする請求項１又は２に記載のメモリシステム。
4. 前記コントローラは、通常動作モード時には前記コントローラに対してデータを出力するために活性化され、低消費電力モード時には非活性化される前記出力回路とは別に設けられ前記低消費電力モード時に活性化されている他の出力回路を用いて前記メモリを前記通常動作モードにすることなく前記温度値を読み出すことを特徴とする請求項２又は３に記載のメモリシステム。
5. 前記メモリは、前記低消費電力モード時に前記コントローラからの温度値読み出しコマンドを受け付ける入力回路をさらに備えることを特徴とする請求項４に記載のメモリシステム。
6. 前記入力回路は、前記低消費電力モードと前記通常動作モードとを切り替えるコマンドを受け付けることを特徴とする請求項５に記載のメモリシステム。
7. 前記補正値設定回路は、前記通常動作モード時にはメモリに書き込まれたデータを前記出力回路を介して読み出して前記入力タイミングを調整すると共に前記低消費電力モード時には前記温度値に基づいて前記入力タイミングを調整することを特徴とする請求項１乃至６のいずれかに記載のメモリシステム。
8. 前記補正値設定回路は、前記低消費電力モードから前記通常動作モードへの移行時に前記温度値を読み出して入力タイミングを調整し、その後に前記通常動作モードへの移行を実行することを特徴とする請求項１乃至７のいずれかに記載のメモリシステム。
9. 前記補正値設定回路は、タイマの値に応じて定期的に前記温度値を読み出すことを特徴とする請求項１乃至８のいずれかに記載のメモリシステム。
10. 入力されるクロックに同期した同期信号を生成する同期回路と、
    通常動作モード時に、要求されたデータを前記同期信号に同期させて出力するため活性化され、低消費電力モード時に非活性化される複数の出力回路と、
    温度センサと、
    前記温度センサの温度値を前記低消費電力モード時に出力可能な他の出力回路を備えたことを特徴とする半導体記憶装置。
11. 前記他の出力回路は、前記低消費電力モード時に外部から供給されるコマンド信号に基づいて前記温度値を外部に出力することを特徴とする請求項１０に記載の半導体記憶装置。
12. 外部から供給されるコマンド信号に基づいて前記温度センサの温度値を前記他の出力回路を介して外部に出力させる制御回路を備えることを特徴とする請求項１１に記載の半導体装置。
13. 外部から供給されるコマンド信号に基づいて前記温度センサの温度値をレジスタに書込み、前記レジスタに書き込まれた温度値を前記他の出力回路を介して外部に出力させる制御回路を備えることを特徴とする請求項１０に記載の半導体記憶装置。
14. 入力されるクロックに同期した同期信号を生成する同期回路と、
    前記同期信号の遅延値を補正値に基づいて補正して出力する遅延補正回路と、
    通常動作モード時に、要求したデータを前記補正後の同期信号に同期させて取り込むための複数の入力回路と、
    少なくとも低消費電力モード時に外部から取り込んだ温度値に基づいて前記補正値を設定する補正値設定回路と、を備えたことを特徴とするメモリコントローラ。
15. 前記補正値設定回路は、少なくとも低消費電力モード時に、前記データを要求するために発行される要求信号が出力される端子とは異なる端子から前記温度値を取り込むためのコマンドを出力することを特徴とする請求項１４に記載のメモリコントローラ。
16. 前記補正値設定回路は、少なくとも低消費電力モード時に、前記データを要求するために発行される要求信号が出力される端子の一部を兼用して前記温度値を取り込むためのコマンドをシリアル信号として出力することを特徴とする請求項１４に記載のメモリコントローラ。
17. 前記補正値設定回路は、前記通常動作モード時には外部のデータを前記出力回路を介して読み出して前記入力タイミングを調整すると共に、前記低消費電力モード時には前記温度値に基づいて前記入力タイミングを調整することを特徴とする請求項１４乃至１６のいずれかに記載のメモリコントローラ。
18. 前記補正値設定回路は、前記低消費電力モード方前記通常動作モード時への移行時に前記温度値を読み出して入力タイミングを調整し、その後に前記通常動作モードへの移行を実行することを特徴とする請求項１４乃至１６のいずれかに記載のメモリコントローラ。
19. 前記補正値設定回路は、タイマの値に応じて定期的に前記温度値を読み出すことを特徴とする請求項１４乃至１６のいずれかに記載のメモリコントローラ。

Images